CN114900484A - 一种不同网络接口间的数据传输方法、装置、设备及介质 - Google Patents

一种不同网络接口间的数据传输方法、装置、设备及介质 Download PDF

Info

Publication number
CN114900484A
CN114900484A CN202210475668.6A CN202210475668A CN114900484A CN 114900484 A CN114900484 A CN 114900484A CN 202210475668 A CN202210475668 A CN 202210475668A CN 114900484 A CN114900484 A CN 114900484A
Authority
CN
China
Prior art keywords
data
output
interface
reading
threshold value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210475668.6A
Other languages
English (en)
Other versions
CN114900484B (zh
Inventor
范爽
张帅
陈杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong Xingsec Photoelectric Technology Co ltd
Shanghai Siminics Photoelectric Technology Co ltd
Original Assignee
Shandong Xingsec Photoelectric Technology Co ltd
Shanghai Siminics Photoelectric Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Xingsec Photoelectric Technology Co ltd, Shanghai Siminics Photoelectric Technology Co ltd filed Critical Shandong Xingsec Photoelectric Technology Co ltd
Priority to CN202210475668.6A priority Critical patent/CN114900484B/zh
Publication of CN114900484A publication Critical patent/CN114900484A/zh
Application granted granted Critical
Publication of CN114900484B publication Critical patent/CN114900484B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H04L49/9057—Arrangements for supporting packet reassembly or resequencing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • H04L69/321—Interlayer communication protocols or service data unit [SDU] definitions; Interfaces between layers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • H04L69/322—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions
    • H04L69/323—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions in the physical layer [OSI layer 1]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • H04L69/322—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions
    • H04L69/324—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions in the data link layer [OSI layer 2], e.g. HDLC
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Communication Control (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明公开了一种不同网络接口间的数据传输方法、装置、设备及介质，本发明通过在RGMII接口与MII接口之间设置一先进先出存储器，并通过监控先进先出存储器中存储数据量以及读取数据量的值来作出相应的存储动作以及读取动作，由此，即可将存储器存储的数据量与读取的数据量的差值控制在预设阈值，从而在跨时钟域数据传输过程中，保证RGMII接口和MII接口间的数据同步，即本发明实现了RGMII接口和MII接口间的数据传输，能够满足不同网络接口间的数据传输需求，适用于大规模推广与应用。

Description

一种不同网络接口间的数据传输方法、装置、设备及介质
技术领域
本发明属于数据传输技术领域，具体涉及一种不同网络接口间的数据传输方法、装置、设备及介质。
背景技术
目前，在MAC(Media Access Control Address，媒体介质访问控制层)和PHY(Physical Layer，端口物理层)进行通讯的时候，一般是用基于RGMII(Reduced GigabitMedia Independent Interface，吉比特介质独立接口)接口的MAC和基于RGMII的物理层芯片对接，或者用基于MII((Medium Independent Interface，媒体独立接口)接口的MAC和基于MII的物理层芯片对接，以实现网络传输的功能，即通讯两端的协议必须匹配，才能实现MAC层与PHY层之间的数据通信；但是，随着数据传输需求的快速扩展，很多场景下，MAC层和PHY层无法实现接口匹配，上述数据传输方法已无法满足不同接口间的数据通讯，因此，当MAC为RGMII接口以及PHY为MII接口时，如何保证两个接口间的协议匹配，以实现数据的正常传输，成为目前网络接口间数据传输领域中一个亟待解决的问题。
发明内容
本发明的目的是提供一种不同网络接口间的数据传输方法、装置、设备及介质，以解决当MAC层为RGMII接口，PHY层为MII接口时，传统的数据传输方法无法满足MAC和PHY层的数据通讯的问题。
为了实现上述目的，本发明采用以下技术方案：
第一方面，本发明提供了一种不同网络接口间的数据传输方法，包括：
在每接收到数据输出接口发送的一输出数据时，存储所述输出数据，得到存储数据，其中，所述数据输出接口包括RGMII接口；
在每存储一所述输出数据时，进行存储计数，得到存储计数量；
在所述存储计数量等于预设阈值时，获取数据读取计数量以及数据接收接口的时钟信号，其中，所述数据读取计数量用于表征所述存储数据中待读取数据的个数，且所述数据接收接口包括MII接口；
判断所述数据读取计数量是否小于所述预设阈值；
若是，则基于所述数据接收接口的时钟信号，从所述存储数据中进行数据读取，并在读取到无效数据时，停止数据读取，直至所述数据读取计数量等于所述预设阈值时重新读取，以将每次读取的数据作为转发数据；
对每个转发数据进行数据拆分，并将拆分后的每个转发数据传输至所述数据接收接口，以完成不同网络接口间的数据传输。
基于上述公开的内容，本发明通过在RGMII接口与MII接口之间设置一先进先出存储器，以便基于先进先出存储器对两个接口的时钟信号进行时钟切换，以实现两接口间的数据同步，具体工作时，该先进先出存储器在每接收到RGMII接口发送的一输出数据时，则会存储接收到的输出数据，并进行计数，得到存储计数量，以在存储计数量达到预设阈值时，开始数据的读取，其中，读取过程为：获取MII接口的时钟信号，并基于MII接口的时钟信号读取该先进先出存储器中存储的输出数据，并将每次读取的数据作为转发数据，并进行拆分，从而将拆分后的转发数据传输至MII接口；同时，为保证数据存储与读取的同步，在每次读取前需要获取存储器的数据读取计数量(表示该存储器中可读取数据的数量)，并判断数据读取计数量是否小于预设阈值，若小于，则说明读取速度过快，此时，需要停止读取，以保证存储器存储的数据量与读取数据量的差值始终为预设阈值，而当数据读取计数量达到预设阈值时，即可再重新读取，并以前述相同方法进行数据传输。
通过上述设计，本发明通过在RGMII接口与MII接口之间设置一先进先出存储器，并通过监控先进先出存储器中存储数据量以及读取数据量的值来作出相应的存储动作以及读取动作，由此，即可将存储器存储的数据量与读取的数据量的差值控制在预设阈值，从而在跨时钟域数据传输过程中，保证RGMII接口和MII接口间的数据同步，即本发明实现了RGMII接口和MII接口间的数据传输，能够满足不同网络接口间的数据传输需求，适用于大规模推广与应用。
在一个可能的设计中，在得到存储计数量后，所述方法还包括：
若所述存储计数量大于所述预设阈值，则在每次接收到所述数据输出接口发送的一输出数据时，判断接收到的输出数据是否为无效输出数据；
若是，则丢弃所述无效输出数据。
基于上述公开的内容，本发明公开了当存储计数量大于预设阈值时的调整过程，即在此情况下，先进先出存储器每接收到一输出数据时，则会判断该输出数据是否为无效输出数据，若是，则进行丢弃，以将实现存储数据量的调整。
在一个可能的设计中，所述输出数据包括发送控制信号，其中，判断接收到的输出数据是否为无效输出数据，包括：
判断接收到的输出数据中的发送控制信号是否为低电平；
若是，则将发送控制信号为低电平时对应的输出数据，作为所述无效输出数据。
基于上述公开的内容，本发明公开了判断输出信号是否为无效输出信号的具体方法，即通过输出信号中的发送控制信号的高低电平，来判断输出信号是否为无效输出信号，其中，若发送控制信号为低电平(即为0)，则说明该输出信号为无效输出信号，若为高电平，则说明是有效输出信号。
在一个可能的设计中，所述方法还包括：
若所述数据读取计数量大于或等于所述预设阈值，则基于所述数据接收接口的时钟信号，从所述存储数据中进行数据读取，并将每次读取的数据作为所述转发数据。
基于上述公开的内容，本发明公开了当先进先出存储器中的数据读取计数量大于或等于预设阈值时，数据的读取过程，即直接以MII接口的时钟信号对应的时钟周期为读取周期，从存储数据中读取数据，并将每次读取的数据作为转发数据。
在一个可能的设计中，所述输出数据包括发送控制信号和待传输数据，其中，对每个转发数据进行数据拆分，包括：
将每个转发数据拆分为位宽为第一阈值的拆分数据，以及拆分为位宽为第二阈值的拆分数据，其中，第一阈值为所述发送控制信号的位宽，第二阈值为待传输数据的位宽；
将位宽为第一阈值的拆分数据作为所述数据接收接口的发送控制信号，以及将位宽为第二阈值的拆分数据作为所述数据接收接口的输入数据，以便在得到所述数据接收接口的发送控制信号以及所述输入数据后，完成每个转发数据的数据拆分。
基于上述公开的内容，本发明公开了数据拆分的具体过程，由于输出数据在RGMII接口时进行了数据合并，其为一个预设位宽的数据，因此，在拆分时，则需要将发送控制信号以及待传输数据拆分出来，其中，拆分则是基于前述输出数据中的发送控制信号和待传输数据的位宽完成的，在基于位宽完成数据拆分后，即可将拆分后的数据传输至MII接口，从而实现RGMII接口与MII接口间的数据传输。
在一个可能的设计中，在每接收到数据输出接口发送的一输出数据前，所述方法还包括：
接收所述数据输出接口发送的输出时钟信号，以便在每接收到所述数据输出接口发送的一输出数据时，基于所述输出时钟信号，存储所述输出数据，得到存储数据。
在一个可能的设计中，所述停止数据读取对应的停止时间为一个或多个读取周期，其中，所述读取周期为所述数据接收接口的时钟信号对应的时钟周期。
第二方面，本发明提供了一种不同网络接口间的数据传输装置，包括：
存储单元，用于在每接收到数据输出接口发送的一输出数据时，存储所述输出数据，得到存储数据，其中，所述数据输出接口包括RGMII接口；
写入计数单元，用于在每存储一所述输出数据时，进行存储计数，得到存储计数量；
读取计数单元，用于在所述存储计数量等于预设阈值时，获取数据读取计数量以及数据接收接口的时钟信号，其中，所述数据读取计数量用于表征所述存储数据中待读取数据的个数，且所述数据接收接口包括MII接口；
判断单元，用于判断所述数据读取计数量是否小于所述预设阈值；
读取单元，用于在判断单元为是时，基于所述数据接收接口的时钟信号，从所述存储数据中进行数据读取，并在读取到无效数据时，停止数据读取，直至所述数据读取计数量等于所述预设阈值时重新读取，以将每次读取的数据作为转发数据；
传输单元，用于对每个转发数据进行数据拆分，并将拆分后的每个转发数据传输至所述数据接收接口，以完成不同网络接口间的数据传输。
第三方面，本发明提供了另一种不同网络接口间的数据传输装置，以装置为电子设备为例，包括依次通信相连的存储器、处理器和收发器，其中，所述存储器用于存储计算机程序，所述收发器用于收发消息，所述处理器用于读取所述计算机程序，执行如第一方面或第一方面中任意一种可能设计的所述不同网络接口间的数据传输方法。
第四方面，本发明提供了一种存储介质，所述存储介质上存储有指令，当所述指令在计算机上运行时，执行如第一方面或第一方面中任意一种可能设计的所述不同网络接口间的数据传输方法。
第五方面，本发明提供了一种包含指令的计算机程序产品，当所述指令在计算机上运行时，使所述计算机执行如第一方面或第一方面中任意一种可能设计的所述不同网络接口间的数据传输方法。
附图说明
图1为本发明提供的不同网络接口间的数据传输方法的步骤流程示意图；
图2为本发明提供的RGMII接口与MII接口间的数据传输示意图；
图3为本发明提供的不同网络接口间的数据传输装置的结构示意图；
图4为本发明提供的网络接口适配器的结构示意图。
图5为本发明提供的电子设备的结构示意图。
具体实施方式
下面结合附图及具体实施例来对本发明作进一步阐述。在此需要说明的是，对于这些实施例方式的说明虽然是用于帮助理解本发明，但并不构成对本发明的限定。本文公开的特定结构和功能细节仅用于描述本发明的示例实施例。然而，可用很多备选的形式来体现本发明，并且不应当理解为本发明限制在本文阐述的实施例中。
应当理解，尽管本文可能使用术语第一、第二等等来描述各种单元，但是这些单元不应当受到这些术语的限制。这些术语仅用于区分一个单元和另一个单元。例如可以将第一单元称作第二单元,并且类似地可以将第二单元称作第一单元，同时不脱离本发明的示例实施例的范围。
应当理解，对于本文中可能出现的术语“和/或”，其仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，单独存在B，同时存在A和B三种情况；对于本文中可能出现的术语“/和”，其是描述另一种关联对象关系，表示可以存在两种关系，例如，A/和B，可以表示：单独存在A，单独存在A和B两种情况；另外，对于本文中可能出现的字符“/”，一般表示前后关联对象是一种“或”关系。
实施例
参见图1所示，本实施例第一方面所提供的不同网络接口间的数据传输方法，在RGMII接口与MII接口之间设置有一先进先出存储器，并通过监控先进先出存储器中存储数据量以及读取数据量的值来作出相应的存储动作以及读取动作，由此，即可在跨时钟域数据传输过程中，保证RGMII接口和MII接口间的数据同步，从而实现RGMII接口和MII接口间的数据传输，其中，举例本方法可以但不限于在MAC层的数据输出接口侧、先进先出存储器侧以及PHY的数据接收接口侧运行，可以理解的，前述执行主体并不构成对本申请实施例的限定，相应的，本方法的运行步骤如下述步骤S1～S8所示。
S1.数据输出接口向先进先出存储器发送输出数据以及输出时钟信号，其中，输出数据包括发送控制信号和待传输数据，且所述数据输出接口包括RGMII接口；具体应用时，RGMII接口在发送数据前，会将发送控制信号和待传输数据进行数据合并，其实质为合并为位宽为预设值的数据，作为输出数据，可选的，举例可合并为一个5字节的输出数据，当然，可根据实际使用而设定输出数据的位宽，在此不作限定。
在具体实施时，举例发送控制信号采用RGMII_TX_CTL表示，而待传输数据采用RGMII_TX_DAT[3:0]表示，其中，TX_DAT[3:0]表示在输出时钟信号为高电平时，输出待传输数据的低4位，在输出时钟信号为低电平时，输出待传输数据的高四位数据，参见图2所示，图2中的RGMII_TX_CLK表示RGMII接口的输出时钟信号，其作为先进先出存储器进行输出数据存储的周期。
S2.先进先出存储器在每接收到数据输出接口发送的一输出数据时，存储所述输出数据，得到存储数据；具体应用时，由于前述RGMII接口向先进先出存储器发送了输出时钟信号，因此，在进行输出数据存储时，可在每接收到所述数据输出接口发送的一输出数据时，基于所述输出时钟信号，存储所述输出数据，得到存储数据，由此，则是将该输出时钟信号对应的时钟周期作为数据写入周期，从而基于该数据写入周期来进行数据存储。
可选的，存储数据是一个数据集，其包括多个输出数据，同时，由于RGMII接口向先进先出存储器发送的输出数据中包含有RGMII_TX_CTL信号(发送控制信号)，因此，先进先出存储器的存储机制为：在RGMII_TX_CTL的控制下打开写使能，从而将输出数据写入先进先出存储器，由此，先进先出存储器即可在接收到输出数据后，完成输出数据的存储。
同时，在本实施例中，为实现RGMII接口与MII接口间的数据同步，为先进先出存储器设置有一读写阈值(下述称为预设阈值)，以便基于该读写阈值，来控制数据写入过程以及读取过程，从而在二者接口的跨时钟域数据传输过程中，保证RGMII接口和MII接口间的数据同步，其中，基于读写阈值动态调整数据写入过程以及读取过程如下述步骤S3～S6所示。
S3.在每存储一所述输出数据时，进行存储计数，得到存储计数量；具体应用时，先进先出存储器只要存储一输出数据，就会计数一次，因此，先进先出存储器在进行数据写入过程中，其存储计数量会不断累加，而当存储计数量累加到读写阈值时，即可开始数据的读取操作。
具体应用时，数据读取过程具体为：先进先出获取MII接口的时钟信号，并基于MII接口的时钟信号读取该先进先出存储器中存储的输出数据，即在存储数据中进行数据读取，以将读取的数据发送至数据传输接口(即MII接口)，同时，在本实施例中，为保证数据存储与读取的同步，在每次读取前需要获取存储器的数据读取计数量，以便基于数据读取计数量来进行不同的数据读取操作，其中，数据读取过程如下述步骤S4～S6所示。
S4.在所述存储计数量等于预设阈值时，获取数据读取计数量以及数据接收接口的时钟信号，其中，所述数据读取计数量用于表征所述存储数据中待读取数据的个数，且所述数据接收接口包括MII接口；在具体应用时，数据读取计数量是根据存储数据量得到的，即在开始传输时，存储数据中输出数据的个数，作为数据读取计数量，但是，由于在读写过程中，二者速度不一致，因此，会造成存储数据的数据量与数据读取计数量不同，从而导致接口间的数据不同步，由此，在本实施例中，则是通过前述预设阈值(即读写阈值)来实现读写过程的动态控制，以便将读写之间的数据量差值保持为该预设阈值，从而保证两接口间的数据同步传输。
可选的，在本实施例中，当存储计数量大于预设阈值时，则进行下述步骤S41和S42.
S41.若所述存储计数量大于所述预设阈值，则在每次接收到所述数据输出接口发送的一输出数据时，判断接收到的输出数据是否为无效输出数据；在本实施例中，无效输出数据的判断是通过输出数据中的发送控制信号实现的，其中，判断过程如下述步骤S41a和步骤S41b。
S41a.判断接收到的输出数据中的发送控制信号是否为低电平。
S41b.若是，则将发送控制信号为低电平对应的输出数据，作为所述无效输出数据。
前述步骤S41a和步骤S41b原理为：发送控制信号为低电平(即RGMII_TX_CTL＝0)，表示该发送控制信号对应的输出信号为无效输出信号，而发送控制信号为高电平(即RGMII_TX_CTL＝1)，表示该发送控制信号对应的输出信号为有效输出信号，因此，基于发送控制信号对应的高低电平，即可实现无效输出数据的判断。
由此，当存储计数量大于预设阈值时，则需要在接收到的输出数据为无效输出数据时，进行丢弃，如下述步骤S42所示。
S42.若是，则丢弃所述无效输出数据。
由此通过前述步骤S41和步骤S42，即可在存储计数量大于设置的读写阈值时，对接收的无效输出数据进行丢弃，以实现存储数据量的调整，从而便于与后续读取过程相配合，实现写入过程与读取过程之间的数据同步。
同理，当存储计数量等于预设阈值时，即可进行数据读取，也就是将先进先出存储器中存储的输出数据，读取出来，以便后续传输至MII接口，其中，读取过程为如下步骤S5和步骤S6所示。
S5.判断所述数据读取计数量是否小于所述预设阈值。
S6.若是，则基于所述数据接收接口的时钟信号，从所述存储数据中进行数据读取，并在读取到无效数据时，停止数据读取，直至所述数据读取计数量等于所述预设阈值时重新读取，以将每次读取的数据作为转发数据；由于前述就已说明，存储数据包括多个输出数据，且输出数据中包括发送控制信号，因此，在每次读取存储数据中的输出数据时，只需通过输出信号中的发送控制信号的高低电平，来判断该输出信号是否为无效信号，其中，判断过程可参见步骤S41a和步骤S41b，于此不多加赘述。
可选的，在数据读取过程中，则是以MII接口的时钟信号对应的时钟周期作为读取周期，从而基于该读取周期，在存储数据中进行输出数据的读取，参见图2所示，图2中的MII_TX_CLK则表示MII接口的时钟信号。
在本实施例中，在读取计数量小于预设阈值时，则说明读取速度过快，此时，需要停止读取，使先进先出存储器持续存储接收的输出数据，从而提高存储数据的数据量，进而达到提高数据读取计数量的目的，由此，前述步骤可以保证存储器存储的数据量与读取数据量的差值始终保持为预设阈值，从而在跨时钟域数据传输过程中，保证RGMII接口和MII接口间的数据同步；可选的，举例停止数据读取对应的停止时间为一个或多个读取周期，即根据实际应用时的需求，设置不同的时钟周期，从而确定停止数据读取的停止时间。
在本实施例中，在停止数据读取后，且当读取计数量等于预设阈值时，即可重新从存储数据中读取输出数据，以便保证读取计数量与存储数据量之间的差值保持为预设阈值内，从而实现RGMII接口与MII接口间的数据同步。
可选的，在本实施例中，每次从存储数据中读取的数据则作为转发数据，在经过数据拆分后，即可将每个拆分后的转发数据发送至MII接口，从而完成RGMII接口与MII接口间的数据传输，其中，数据传输过程如下述步骤S7所示。
S7.对每个转发数据进行数据拆分，并将拆分后的每个转发数据传输至所述数据接收接口；由于在步骤S1就已说明，输出数据为一合并后的数据，因此，在进行数据转发前，需要对每个转发数据进行拆分，即将转发数据中拆分为两个数据，从而将两个数据作为MII接口的输入控制信号以及输入数据，其中，数据拆分过程如下述步骤S71和步骤S72所示。
S71.将每个转发数据拆分为位宽为第一阈值的拆分数据，以及拆分为位宽为第二阈值的拆分数据，其中，第一阈值为所述发送控制信号的位宽，第二阈值为待传输数据的位宽；具体应用时，假设转发数据为5个字节，其中，输入控制信号为1个字节，待传输数据为4个字节，因此，即是将转发数据拆分为位宽为1个字节的拆分数据，以及位宽为4个字节的拆分数据，当然，第一阈值和第二阈值可根据实际使用而具体设定，在此不限定于前述举例。
在将转发数据拆分为两个拆分数据后，即可完成RGMII接口与MII接口间的数据转换，如下述步骤S72所示。
S72.将位宽为第一阈值的拆分数据作为所述数据接收接口的发送控制信号，以及将位宽为第二阈值的拆分数据作为所述数据接收接口的输入数据，以便在得到所述数据接收接口的发送控制信号以及所述输入数据后，完成每个转发数据的数据拆分；具体应用时，是将转发数据中的发送控制信号，作为MII接口的发送控制信号(也就是输入控制信号)，以及将转发数据中的待传输数据，作为MII接口的输入数据，参见图2所示，图2中的MII_TX_CTL则表示MII接口的发送控制信号，而MII_TX_DAT[3:0]则表示MII接口的输入数据，由此，即可完成RGMII接口与MII接口间的数据转换，从而实现不同接口间的数据传输。
在完成RGMII接口与MII接口间的数据转换后，MII接口即可接收先进先出存储器发送的MII_TX_CTL信号和MII_TX_DAT[3:0]数据，如下述步骤S8所示。
S8.数据接收接口接收先进先出存储器发送的拆分后的每个转发数据，以在接收到拆分后的每个转发数据后，以完成不同网络接口间的数据传输；由此，在基于前述先进先出存储器的读写动态调整后，即可实现RGMII接口与MII接口之间的数据传输，参见图2所示，图2中的MII_RX_CLK则是MII接口基于先进先出存储器的数据接收时钟信号，MII_RX_CTL表示MII接口基于先进先出存储器的接收数据控制信号，而MII_RX_DAT[3:0]则表示MII接口基于先进先出存储器的接收数据，实质为每个拆分后的转发数据。
由此通过前述步骤S1～S8所详细描述的不同网络接口间的数据传输方法，本发明通过在RGMII接口与MII接口之间设置一先进先出存储器，并通过监控先进先出存储器中存储数据量以及读取数据量的值来作出相应的存储动作以及读取动作，由此，即可将存储器存储的数据量与读取的数据量的差值保持在预设阈值，从而在跨时钟域数据传输过程中，保证RGMII接口和MII接口间的数据同步，即本发明实现了RGMII接口和MII接口间的数据传输，能够满足不同网络接口间的数据传输需求，适用于大规模推广与应用。
如图3所示，本实施例第二方面提供了一种实现实施例第一方面中所述的不同网络接口间的数据传输方法的硬件装置，包括：
存储单元，用于在每接收到数据输出接口发送的一输出数据时，存储所述输出数据，得到存储数据，其中，所述数据输出接口包括RGMII接口。
写入计数单元，用于在每存储一所述输出数据时，进行存储计数，得到存储计数量。
读取计数单元，用于在所述存储计数量等于预设阈值时，获取数据读取计数量以及数据接收接口的时钟信号，其中，所述数据读取计数量用于表征所述存储数据中待读取数据的个数，且所述数据接收接口包括MII接口。
判断单元，用于判断所述数据读取计数量是否小于所述预设阈值。
读取单元，用于在判断单元为是时，基于所述数据接收接口的时钟信号，从所述存储数据中进行数据读取，并在读取到无效数据时，停止数据读取，直至所述数据读取计数量等于所述预设阈值时重新读取，以将每次读取的数据作为转发数据。
传输单元，用于对每个转发数据进行数据拆分，并将拆分后的每个转发数据传输至所述数据接收接口，以完成不同网络接口间的数据传输。
本实施例提供的硬件装置的工作过程、工作细节和技术效果，可以参见实施例第一方面，于此不再赘述。
如图4所示，本实施例第三方面提供了一种网络接收适配器，包括：监控模块、数据转换模块以及实施例第一方面的先进先出存储器。
具体应用时，先进先出存储器用于接收RGMII接口发送的输出时钟信号以及输出数据，并在每接收到数据输出接口发送的一输出数据时，基于输出时钟信号存储所述输出数据，得到存储数据；同时，先进先出存储器还用于在每存储一所述输出数据时，进行存储计数，得到存储计数量。
监控模块则是用于监控先进先出存储器中写计数器以及读计数器的值，也就是监控先进先出存储器中存储计数量以及数据读取计数量的值，以便在所述存储计数量等于预设阈值时，判断所述数据读取计数量是否小于所述预设阈值，并在数据读取计数量小于所述预设阈值时，基于所述数据接收接口的时钟信号，从所述存储数据中进行数据读取，并在读取到无效数据时，停止数据读取，直至所述数据读取计数量等于所述预设阈值时重新读取，以将每次读取的数据作为转发数据。
当然，监控模块在监控到所述存储计数量大于所述预设阈值，则在接收到RGMII接口发送的无输出数据时，丢弃该数据，同时，在所述数据读取计数量大于或等于所述预设阈值，则基于所述数据接收接口的时钟信号，从所述存储数据中进行数据读取，并将每次读取的数据作为所述转发数据。
而数据转换模块则每个转发数据进行数据拆分，并将拆分后的每个转发数据传输至所述数据接收接口，以完成不同网络接口间的数据传输。
本实施例提供的电子设备的工作过程、工作细节和技术效果，可以参见实施例第一方面，于此不再赘述。
如图5所示，本实施例第四方面提供了另一种不同网络接口间的数据传输装置，以装置为电子设备为例，包括：依次通信相连的存储器、处理器和收发器，其中，所述存储器用于存储计算机程序，所述收发器用于收发消息，所述处理器用于读取所述计算机程序，执行如实施例第一方面所述的不同网络接口间的数据传输方法。
具体举例的，所述存储器可以但不限于包括随机存取存储器(random accessmemory，RAM)、只读存储器(Read Only Memory，ROM)、闪存(Flash Memory)、先进先出存储器(First Input First Output，FIFO)和/或先进后出存储器(First In Last Out，FILO)等等；具体地，处理器可以包括一个或多个处理核心，比如4核心处理器、8核心处理器等。处理器可以采用DSP(Digital Signal Processing，数字信号处理)、FPGA(Field－Programmable Gate Array，现场可编程门阵列)、PLA(Programmable Logic Array，可编程逻辑阵列)中的至少一种硬件形式来实现，同时，处理器也可以包括主处理器和协处理器，主处理器是用于对在唤醒状态下的数据进行处理的处理器，也称CPU(Central ProcessingUnit，中央处理器)；协处理器是用于对在待机状态下的数据进行处理的低功耗处理器。
在一些实施例中，处理器可以在集成有GPU(Graphics Processing Unit，图像处理器)，GPU用于负责显示屏所需要显示的内容的渲染和绘制，例如，所述处理器可以不限于采用型号为STM32F105系列的微处理器、精简指令集计算机(reduced instruction setcomputer,RISC)微处理器、X86等架构处理器或集成嵌入式神经网络处理器(neural-network processing units，NPU)的处理器；所述收发器可以但不限于为无线保真(WIFI)无线收发器、蓝牙无线收发器、通用分组无线服务技术(General Packet Radio Service，GPRS)无线收发器、紫蜂协议(基于IEEE802.15.4标准的低功耗局域网协议，ZigBee)无线收发器、3G收发器、4G收发器和/或5G收发器等。此外，所述装置还可以但不限于包括有电源模块、显示屏和其它必要的部件。
本实施例提供的电子设备的工作过程、工作细节和技术效果，可以参见实施例第一方面，于此不再赘述。
本实施例第五方面提供了一种存储包含有实施例第一方面所述的不同网络接口间的数据传输方法的指令的存储介质，即所述存储介质上存储有指令，当所述指令在计算机上运行时，执行如第一方面所述的不同网络接口间的数据传输方法。
其中，所述存储介质是指存储数据的载体，可以但不限于包括软盘、光盘、硬盘、闪存、优盘和/或记忆棒(Memory Stick)等，所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。
本实施例提供的存储介质的工作过程、工作细节和技术效果，可以参见实施例第一方面，于此不再赘述。
本实施例第六方面提供了一种包含指令的计算机程序产品，当所述指令在计算机上运行时，使所述计算机执行如实施例第一方面所述的不同网络接口间的数据传输方法，其中，所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。
最后应说明的是：以上所述仅为本发明的优选实施例而已，并不用于限制本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种不同网络接口间的数据传输方法，其特征在于，包括：
在每接收到数据输出接口发送的一输出数据时，存储所述输出数据，得到存储数据，其中，所述数据输出接口包括RGMII接口；
在每存储一所述输出数据时，进行存储计数，得到存储计数量；
在所述存储计数量等于预设阈值时，获取数据读取计数量以及数据接收接口的时钟信号，其中，所述数据读取计数量用于表征所述存储数据中待读取数据的个数，且所述数据接收接口包括MII接口；
判断所述数据读取计数量是否小于所述预设阈值；
若是，则基于所述数据接收接口的时钟信号，从所述存储数据中进行数据读取，并在读取到无效数据时，停止数据读取，直至所述数据读取计数量等于所述预设阈值时重新读取，以将每次读取的数据作为转发数据；
对每个转发数据进行数据拆分，并将拆分后的每个转发数据传输至所述数据接收接口，以完成不同网络接口间的数据传输。
2.如权利要求1所述的方法，其特征在于，在得到存储计数量后，所述方法还包括：
若所述存储计数量大于所述预设阈值，则在每次接收到所述数据输出接口发送的一输出数据时，判断接收到的输出数据是否为无效输出数据；
若是，则丢弃所述无效输出数据。
3.如权利要求2所述的方法，其特征在于，所述输出数据包括发送控制信号，其中，判断接收到的输出数据是否为无效输出数据，包括：
判断接收到的输出数据中的发送控制信号是否为低电平；
若是，则将发送控制信号为低电平时对应的输出数据，作为所述无效输出数据。
4.如权利要求1所述的方法，其特征在于，所述方法还包括：
若所述数据读取计数量大于或等于所述预设阈值，则基于所述数据接收接口的时钟信号，从所述存储数据中进行数据读取，并将每次读取的数据作为所述转发数据。
5.如权利要求1所述的方法，其特征在于，所述输出数据包括发送控制信号和待传输数据，其中，对每个转发数据进行数据拆分，包括：
将每个转发数据拆分为位宽为第一阈值的拆分数据，以及拆分为位宽为第二阈值的拆分数据，其中，第一阈值为所述发送控制信号的位宽，第二阈值为待传输数据的位宽；
将位宽为第一阈值的拆分数据作为所述数据接收接口的发送控制信号，以及将位宽为第二阈值的拆分数据作为所述数据接收接口的输入数据，以便在得到所述数据接收接口的发送控制信号以及所述输入数据后，完成每个转发数据的数据拆分。
6.如权利要求1所述的方法，其特征在于，在每接收到数据输出接口发送的一输出数据前，所述方法还包括：
接收所述数据输出接口发送的输出时钟信号，以便在每接收到所述数据输出接口发送的一输出数据时，基于所述输出时钟信号，存储所述输出数据，得到存储数据。
7.如权利要求1所述的方法，其特征在于，所述停止数据读取对应的停止时间为一个或多个读取周期，其中，所述读取周期为所述数据接收接口的时钟信号对应的时钟周期。
8.一种不同网络接口间的数据传输装置，其特征在于，包括：
存储单元，用于在每接收到数据输出接口发送的一输出数据时，存储所述输出数据，得到存储数据，其中，所述数据输出接口包括RGMII接口；
写入计数单元，用于在每存储一所述输出数据时，进行存储计数，得到存储计数量；
读取计数单元，用于在所述存储计数量等于预设阈值时，获取数据读取计数量以及数据接收接口的时钟信号，其中，所述数据读取计数量用于表征所述存储数据中待读取数据的个数，且所述数据接收接口包括MII接口；
判断单元，用于判断所述数据读取计数量是否小于所述预设阈值；
读取单元，用于在判断单元为是时，基于所述数据接收接口的时钟信号，从所述存储数据中进行数据读取，并在读取到无效数据时，停止数据读取，直至所述数据读取计数量等于所述预设阈值时重新读取，以将每次读取的数据作为转发数据；
传输单元，用于对每个转发数据进行数据拆分，并将拆分后的每个转发数据传输至所述数据接收接口，以完成不同网络接口间的数据传输。
9.一种电子设备，其特征在于，包括：依次通信相连的存储器、处理器和收发器，其中，所述存储器用于存储计算机程序，所述收发器用于收发消息，所述处理器用于读取所述计算机程序，执行如权利要求1～7任意一项所述的不同网络接口间的数据传输方法。
10.一种存储介质，其特征在于，所述存储介质上存储有指令，当所述指令在计算机上运行时，执行如权利要求1～7任意一项所述的不同网络接口间的数据传输方法。
CN202210475668.6A 2022-04-29 2022-04-29 一种不同网络接口间的数据传输方法、装置、设备及介质 Active CN114900484B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210475668.6A CN114900484B (zh) 2022-04-29 2022-04-29 一种不同网络接口间的数据传输方法、装置、设备及介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210475668.6A CN114900484B (zh) 2022-04-29 2022-04-29 一种不同网络接口间的数据传输方法、装置、设备及介质

Publications (2)

Publication Number Publication Date
CN114900484A true CN114900484A (zh) 2022-08-12
CN114900484B CN114900484B (zh) 2023-11-03

Family

ID=82720304

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210475668.6A Active CN114900484B (zh) 2022-04-29 2022-04-29 一种不同网络接口间的数据传输方法、装置、设备及介质

Country Status (1)

Country Link
CN (1) CN114900484B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117198363A (zh) * 2023-11-07 2023-12-08 芯来智融半导体科技(上海)有限公司 双数据率同步动态随机存储系统及方法、设备及存储介质

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070248118A1 (en) * 2006-04-19 2007-10-25 Nafea Bishara Adaptive Speed Control for MAC-PHY Interfaces
CN110109853A (zh) * 2019-04-04 2019-08-09 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） 数据采集和处理装置及方法
CN112328523A (zh) * 2020-10-28 2021-02-05 深圳市宏旺微电子有限公司 传输双倍速率信号的方法、装置及系统
CN112787955A (zh) * 2020-12-31 2021-05-11 盛科网络（苏州）有限公司 Mac层数据报文的处理方法、设备和存储介质
CN113360130A (zh) * 2021-08-11 2021-09-07 新华三技术有限公司 一种数据传输方法、装置及系统
CN113992473A (zh) * 2021-10-29 2022-01-28 宁波弘讯科技股份有限公司 一种通信方法、装置及电子设备和存储介质
CN114244915A (zh) * 2022-02-23 2022-03-25 四川鸿创电子科技有限公司 一种支持多种协议的数据传输方法、装置及存储介质

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070248118A1 (en) * 2006-04-19 2007-10-25 Nafea Bishara Adaptive Speed Control for MAC-PHY Interfaces
CN110109853A (zh) * 2019-04-04 2019-08-09 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） 数据采集和处理装置及方法
CN112328523A (zh) * 2020-10-28 2021-02-05 深圳市宏旺微电子有限公司 传输双倍速率信号的方法、装置及系统
CN112787955A (zh) * 2020-12-31 2021-05-11 盛科网络（苏州）有限公司 Mac层数据报文的处理方法、设备和存储介质
CN113360130A (zh) * 2021-08-11 2021-09-07 新华三技术有限公司 一种数据传输方法、装置及系统
CN113992473A (zh) * 2021-10-29 2022-01-28 宁波弘讯科技股份有限公司 一种通信方法、装置及电子设备和存储介质
CN114244915A (zh) * 2022-02-23 2022-03-25 四川鸿创电子科技有限公司 一种支持多种协议的数据传输方法、装置及存储介质

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117198363A (zh) * 2023-11-07 2023-12-08 芯来智融半导体科技(上海)有限公司 双数据率同步动态随机存储系统及方法、设备及存储介质
CN117198363B (zh) * 2023-11-07 2024-03-15 芯来智融半导体科技(上海)有限公司 双数据率同步动态随机存储系统及方法、设备及存储介质

Also Published As

Publication number Publication date
CN114900484B (zh) 2023-11-03

Similar Documents

Publication Publication Date Title
JP4554863B2 (ja) ハードウェアが削減されたネットワークアダプタ及び通信方法
CN101636721B (zh) 用于处理未知长度传输的dmac
CN109471824B (zh) 基于axi总线的数据传输系统及方法
CN103916252A (zh) 一种基于fpga的高带宽以太网ip核
US11243560B2 (en) Methods and apparatus for synchronization of time between independently operable processors
CN114900484A (zh) 一种不同网络接口间的数据传输方法、装置、设备及介质
CN103377170B (zh) 异构处理器间spi高速双向对等数据通信系统
CN105786741B (zh) 一种soc高速低功耗总线及转换方法
US7610415B2 (en) System and method for processing data streams
CN201893806U (zh) Fc时钟同步发生系统
CN109412939A (zh) 记录工业网络通信周期过程数据的通信网关和工作方法
CN115543882B (zh) 不同位宽总线间的数据转发装置及数据传输方法
US10775206B2 (en) Sensor hub batch packing
CN110597482A (zh) 一种用于串口在fifo中查找有效数据包的方法
CN207764789U (zh) 用于地震仪主控站cpu与外设数据传输的桥接器
CN115794701A (zh) 一种dma功能虚拟串口的bmc芯片及方法
CN112835834B (zh) 数据传输系统
CN112882985A (zh) 一种数据传输系统、方法、装置及介质
CN113341853A (zh) 一种ip核、fpga芯片、交流伺服驱动器及通讯方法
Lanxu et al. Design of pcie-gigabit ethernet high-speed data interaction system based on fpga
CN112637027B (zh) 基于uart的帧边界界定装置及发送方法和接收方法
CN110545158A (zh) 一种光数字测试仪多种接口的虚拟化与自适应通信系统及其通信方法
CN115357534B (zh) 一种高速多路lvds采集系统及存储介质
CN110311859A (zh) 一种基于fpga的slip到千兆以太网的转换系统
CN117591451B (zh) 一种cpu与fpga间循环缓冲通信方法及系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant