CN114899217A - 金半接触器件的结构、制造方法及电子设备 - Google Patents
金半接触器件的结构、制造方法及电子设备 Download PDFInfo
- Publication number
- CN114899217A CN114899217A CN202210454849.0A CN202210454849A CN114899217A CN 114899217 A CN114899217 A CN 114899217A CN 202210454849 A CN202210454849 A CN 202210454849A CN 114899217 A CN114899217 A CN 114899217A
- Authority
- CN
- China
- Prior art keywords
- composite layer
- substrate
- ring structure
- edge ring
- contact device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010931 gold Substances 0.000 title claims abstract description 42
- 229910052737 gold Inorganic materials 0.000 title claims abstract description 42
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 title claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 60
- 239000002184 metal Substances 0.000 claims abstract description 30
- 229910052751 metal Inorganic materials 0.000 claims abstract description 30
- 239000002131 composite material Substances 0.000 claims description 90
- 239000000463 material Substances 0.000 claims description 41
- 230000004888 barrier function Effects 0.000 claims description 33
- 238000000034 method Methods 0.000 claims description 26
- 238000005468 ion implantation Methods 0.000 claims description 10
- 150000002343 gold Chemical class 0.000 claims description 8
- 230000005684 electric field Effects 0.000 abstract description 7
- 238000009826 distribution Methods 0.000 abstract description 5
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 118
- 238000010586 diagram Methods 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000005530 etching Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000035772 mutation Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一种金半接触器件的结构、制造方法及电子设备，属于半导体技术领域，通过包括衬底、边缘环结构和金属层；边缘环结构位于衬底中；金属层覆盖衬底且显露边缘环结构；其中，边缘环结构包括n个离子掺杂阱区；n为大于1的自然数；第i离子掺杂阱区位于第i+1离子掺杂阱区中；i为小于n的正整数；由于金属层覆盖所述衬底且显露所述边缘环结构，同时，边缘环结构包括n个离子掺杂阱区；第i离子掺杂阱区位于第i+1离子掺杂阱区中；使得金属层的边缘因嵌套的离子掺杂阱区形成逐渐减弱的电场分布，提高了器件最大反向偏压和器件的可靠度。
Description
技术领域
本申请属于半导体技术领域，尤其涉及一种金半接触器件的结构、制造方法及电子设备。
背景技术
电力电子领域使用的各种功率组件中，如图1所示，外加电压的金属与半导体接触(金半接触)的金属边缘往往是最大的反向偏压发生的地方，会限制器件最大反向偏压与降低器件的可靠度。
器件工程师提出许多立体与平面结构的补偿方法，例如，如图2所示，利用单层或是多层的终端延展(Junction termination extension，JTE)改变电场分布，然而，该方法都需要额外的掩膜版甚至数张掩膜版，多层JTE就需要多张掩膜版，工艺复杂，且对成本极为敏感的电力电子市场降低了许多竞争力。
故传统金半接触器件结构的设计不仅复杂，且成本高。
发明内容
本申请的目的在于提供一种金半接触器件的结构、制造方法及电子设备，旨在解决相关的金半接触器件不仅设计复杂且成本高的问题。
本申请实施例提供了一种金半接触器件的结构，包括衬底、边缘环结构和金属层；
所述边缘环结构位于所述衬底中；
所述金属层覆盖所述衬底且显露所述边缘环结构；
其中，所述边缘环结构包括n个离子掺杂阱区；n为大于1的自然数；
第i离子掺杂阱区位于第i+1离子掺杂阱区中；i为小于n的正整数。
在其中一个实施例中，第i离子掺杂阱区的多子浓度大于第i+1离子掺杂阱区的多子浓度。
在其中一个实施例中，所述衬底为N型区，所述边缘环结构为P型区；或者
所述衬底为P型区，所述边缘环结构为N型区。
在其中一个实施例中，在垂直方向上，所述边缘环结构的边缘与所述金属层的边缘位于同一平面。
本发明实施例还提供一种金半接触器件的制造方法，所述制造方法包括：
步骤A：在衬底或者第m复合层上形成第m+1复合层；其中，第m复合层包括第m凹槽和m个材料区，第m材料区至第1材料区线性依次排列；第m+1复合层包括第m+1凹槽和m+1个材料区，第m+1材料区至第1材料区线性依次排列；m为小于等于n的正整数；
重复n次步骤A，以形成第n复合层；n为大于1的整数，m为小于n的正整数；
步骤B：在第j复合层上表面离子注入，以在所述衬底的第j凹槽所在位置形成第n-j+1离子掺杂阱区；j为小于等于n的正整数；
步骤C：移除所述第j复合层中的第j材料区以形成第j-1复合层；或者移除所述第1复合层以显露所述衬底；
重复n次步骤B和步骤C，以形成边缘环结构；所述边缘环结构包括n个离子掺杂阱区；n为大于1的自然数；第i离子掺杂阱区位于第i+1离子掺杂阱区中；i为小于n的正整数；
步骤D：在所述衬底上表面形成金属层；所述金属层覆盖所述衬底且显露所述边缘环结构。
在其中一个实施例中，当第一次执行所述步骤A时，所述步骤A包括：在所述衬底形成第1复合层；
当非第一次执行所述步骤A时，所述步骤A包括：在所述第m复合层上形成第m+1复合层。
在其中一个实施例中，所述在所述衬底形成第1复合层包括：
在所述衬底形成第1阻挡层；
通过显像使所述第1阻挡层形成所述第1复合层。
所述在所述第m复合层上形成第m+1复合层包括：
所述在所述第m复合层上形成第m+1阻挡层；
移除所述第m+1阻挡层的上表面且保留所述第m复合层侧壁上的所述第m+1阻挡层以形成所述第m+1复合层。
在其中一个实施例中，当最后一次执行所述步骤C时，所述步骤C包括：移除所述第1复合层以显露所述衬底；
当非最后一次执行所述步骤C时，所述步骤C包括：移除所述第j复合层中的第j材料区以形成第j-1复合层。
在其中一个实施例中，各个材料区的材料不相同。
本申请实施例还提供了一种电子设备，其特征在于，所述电子设备包括上述的金半接触器件的结构。
本发明实施例与现有技术相比存在的有益效果是：由于金属层覆盖所述衬底且显露所述边缘环结构，同时，边缘环结构包括n个离子掺杂阱区；第i离子掺杂阱区位于第i+1离子掺杂阱区中；使得金属层的边缘因嵌套的离子掺杂阱区形成逐渐减弱的电场分布，提高了器件最大反向偏压和器件的可靠度。
附图说明
为了更清楚地说明本发明实施例中的技术发明，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1现有技术的金半接触器件的结构的一种立体结构示意图；
图2现有技术的金半接触器件的结构的另一种立体结构示意图；
图3为本申请一实施例提供的金半接触器件的结构的一种立体结构示意图；
图4为本申请实施例提供的金半接触器件的制造方法中形成第1阻挡层的一种示意图；
图5为本申请实施例提供的金半接触器件的制造方法中形成所述第1复合层的一种示意图；
图6为本申请实施例提供的金半接触器件的制造方法中形成第2阻挡层的一种示意图；
图7为本申请实施例提供的金半接触器件的制造方法中形成所述第2复合层的一种示意图；
图8为本申请实施例提供的金半接触器件的制造方法中形成第3阻挡层的一种示意图；
图9为本申请实施例提供的金半接触器件的制造方法中形成所述第3复合层的一种示意图；
图10为本申请实施例提供的金半接触器件的制造方法中形成第1离子掺杂阱区的一种示意图；
图11为本申请实施例提供的金半接触器件的制造方法中形成第2复合层的一种示意图；
图12为本申请实施例提供的金半接触器件的制造方法中形成第2离子掺杂阱区的一种示意图；
图13为本申请实施例提供的金半接触器件的制造方法中形成第1复合层的一种示意图；
图14为本申请实施例提供的金半接触器件的制造方法中形成第3离子掺杂阱区的一种示意图；
图15为本申请实施例提供的金半接触器件的制造方法中显露衬底的一种示意图；
图16为本申请实施例提供的金半接触器件的制造方法中形成金属层的一种示意图。
具体实施方式
为了使本申请所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。
需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
图3示出了本发明实施例提供的金半接触器件的模块结构，为了便于说明，仅示出了与本发明实施例相关的部分，详述如下：
上述金半接触器件的结构，包括衬底90、边缘环结构10和金属层20。
边缘环结构10位于衬底90中；金属层20覆盖衬底90且显露边缘环结构10；其中，边缘环结构10包括n个离子掺杂阱区；n为大于1的自然数；第i离子掺杂阱区位于第i+1离子掺杂阱区中；i为小于n的正整数。
作为示例而非限定，衬底90为N型区，边缘环结构10为P型区。
作为示例而非限定，衬底90为P型区，边缘环结构10为N型区。
需要说明的是，第i离子掺杂阱区的多子浓度大于第i+1离子掺杂阱区的多子浓度。
离子掺杂阱区的之间存在多子浓度的浓度差，从而离子掺杂阱区存在能带差，逐步减小了电场，防止了电场突变导致地最大反向电压受限制以及甚至烧毁器件。
具体实施中，在垂直方向上，边缘环结构10的边缘与金属层20的边缘位于同一平面。
从而在金属层的边缘因嵌套的离子掺杂阱区形成逐渐减弱的电场分布，提高了器件最大反向偏压和器件的可靠度。
与一种金半接触器件实施例相对应，本发明还提供了一种金半接触器件的制造方法的一种实施例。
一种金半接触器件的制造方法，方法包括步骤301至步骤305。
在步骤301中，在衬底或者第m复合层上形成第m+1复合层；其中，第m复合层包括第m凹槽和m个材料区，第m材料区至第1材料区线性依次排列；第m+1复合层包括第m+1凹槽和m+1个材料区，第m+1材料区至第1材料区线性依次排列。m为小于等于n的正整数。
具体实施中，步骤301分为两种情况：
第一种情况下，当第一次执行步骤A时，步骤301包括：在衬底形成第1复合层；此时，步骤301包括步骤301-1a和步骤301-2a。
在步骤301-1a中，在衬底形成第1阻挡层。通过气相沉积或溅射在衬底形成第1阻挡层。
在步骤301-2a中，通过显像使第1阻挡层形成第1复合层。显像包括刻蚀工艺。
第二种情况下，当非第一次执行步骤A时，步骤A包括：在第m复合层上形成第m+1复合层。此时，步骤301包括步骤301-1b和步骤301-2b。
在步骤301-1b中，在第m复合层上形成第m+1阻挡层。通过气相沉积或溅射在第m复合层上形成第m+1阻挡层。
在步骤301-2b中，移除第m+1阻挡层的上表面且保留第m复合层侧壁上的第m+1阻挡层以形成第m+1复合层。
具体实施中，通过无掩膜刻蚀移除第m+1阻挡层的上表面且保留第m复合层侧壁上的第m+1阻挡层以形成第m+1复合层。
重复n次步骤301，以形成第n复合层；n为大于1的整数，m为小于n的正整数。
在步骤302中，在第j复合层上表面离子注入，以在衬底的第j凹槽所在位置形成第n-j+1离子掺杂阱区。j为小于等于n的正整数。
由于在每个复合层上表面均进行一次离子注入，故第1离子掺杂阱区经过n次离子注入，第1离子掺杂阱区经过n-1次离子注入，以此类推，第n离子掺杂阱区经过1次离子注入，从而第i离子掺杂阱区的多子浓度大于第i+1离子掺杂阱区的多子浓度。
在步骤303中，移除第j复合层中的第j材料区以形成第j-1复合层；或者移除第1复合层以显露衬底。
步骤303分为两种情况：
第一种情况下，当非最后一次执行步骤C时，步骤C包括：移除第j复合层中的第j材料区以形成第j-1复合层。
具体实施中，通过无掩膜刻蚀移除第j复合层中的第j材料区以形成第j-1复合层。
第二种情况下，当最后一次执行步骤C时，步骤C包括：移除第1复合层以显露衬底。
具体实施中，通过无掩膜刻蚀移除第1复合层以显露衬底。
重复n次步骤302和步骤303，以形成边缘环结构；边缘环结构包括n个离子掺杂阱区；n为大于1的自然数；第i离子掺杂阱区位于第i+1离子掺杂阱区中；i为小于n的正整数。
在步骤304中，在衬底上表面形成金属层；金属层衬底且显露边缘环结构。
综上，整个金半接触器件的制造方法中，仅在步骤301-2a使用显像技术，使用了掩膜版，故节约了金半接触器件的制造成本。
需要强调的是，第1阻挡层和第1材料区具有相同的材料；第2阻挡层和第2材料区具有相同的材料；以此类推，第n阻挡层和第n材料区具有相同的材料。其中，各个材料区的材料不相同。各个材料区的材料包括二氧化硅、氮化硅以及非晶形碳(Amorphous carbon,A-C)。
下面以n为3为例，提供一种金半接触器件的制造方法的实施例，上述制造方法包括步骤401至步骤416。
在步骤401中，如图4所示，在衬底90形成第1阻挡层30。
在步骤402中，如图5所示，通过显像使第1阻挡层30形成第1复合层31。
在步骤403中，如图6所示，在第1复合层31上形成第2阻挡层40。
在步骤404中，如图7所示，移除第2阻挡层40的上表面且保留第1复合层31侧壁上的第2阻挡层以形成第2复合层41。
在步骤408中，如图8所示，在第2复合层41上形成第3阻挡层50。
在步骤409中，如图9所示，移除第3阻挡层50的上表面且保留第2复合层41侧壁上的第3阻挡层以形成第3复合层51。
在步骤410中，如图10所示，在第3复合层51上表面离子注入，以在衬底的第3凹槽所在位置形成第1离子掺杂阱区11。
在步骤411中，如图11所示，移除第3复合层51中的第3材料区以形成第2复合层41。
在步骤412中，如图12所示，在第2复合层41上表面离子注入，以在衬底的第2凹槽所在位置形成第2离子掺杂阱区12。
在步骤413中，如图13所示，移除第2复合层41中的第2材料区以形成第1复合层31。
在步骤414中，如图14所示，在第1复合层31上表面离子注入，以在衬底的第1凹槽所在位置形成第3离子掺杂阱区11。
在步骤415中，如图15所示，移除第1复合层31以显露衬底90。
在步骤416中，如图16所示，在衬底90上表面形成金属层20；金属层20覆盖衬底90且显露边缘环结构10。
本发明实施例通过包括衬底、边缘环结构和金属层；边缘环结构位于衬底中；金属层覆盖衬底且显露边缘环结构；其中，边缘环结构包括n个离子掺杂阱区；n为大于1的自然数；第i离子掺杂阱区位于第i+1离子掺杂阱区中；i为小于n的正整数；由于金属层覆盖所述衬底且显露所述边缘环结构，同时，边缘环结构包括n个离子掺杂阱区；第i离子掺杂阱区位于第i+1离子掺杂阱区中；使得金属层的边缘因嵌套的离子掺杂阱区形成逐渐减弱的电场分布，提高了器件最大反向偏压和器件的可靠度。
应理解，上述实施例中各步骤的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。
以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。
Claims (10)
1.一种金半接触器件的结构，其特征在于，包括衬底、边缘环结构和金属层；
所述边缘环结构位于所述衬底中；
所述金属层覆盖所述衬底且显露所述边缘环结构；
其中，所述边缘环结构包括n个离子掺杂阱区；n为大于1的自然数；
第i离子掺杂阱区位于第i+1离子掺杂阱区中；i为小于n的正整数。
2.如权利要求1所述的金半接触器件的结构，其特征在于，第i离子掺杂阱区的多子浓度大于第i+1离子掺杂阱区的多子浓度。
3.如权利要求1所述的金半接触器件的结构，其特征在于，所述衬底为N型区，所述边缘环结构为P型区；或者
所述衬底为P型区，所述边缘环结构为N型区。
4.如权利要求1所述的金半接触器件的结构，其特征在于，在垂直方向上，所述边缘环结构的边缘与所述金属层的边缘位于同一平面。
5.一种金半接触器件的制造方法，其特征在于，所述制造方法包括：
步骤A：在衬底或者第m复合层上形成第m+1复合层；其中，第m复合层包括第m凹槽和m个材料区，第m材料区至第1材料区线性依次排列；第m+1复合层包括第m+1凹槽和m+1个材料区，第m+1材料区至第1材料区线性依次排列；m为小于等于n的正整数；
重复n次步骤A，以形成第n复合层；n为大于1的整数，m为小于n的正整数；
步骤B：在第j复合层上表面离子注入，以在所述衬底的第j凹槽所在位置形成第n-j+1离子掺杂阱区；j为小于等于n的正整数；
步骤C：移除所述第j复合层中的第j材料区以形成第j-1复合层；或者移除所述第1复合层以显露所述衬底；
重复n次步骤B和步骤C，以形成边缘环结构；所述边缘环结构包括n个离子掺杂阱区；n为大于1的自然数；第i离子掺杂阱区位于第i+1离子掺杂阱区中；i为小于n的正整数；
步骤D：在所述衬底上表面形成金属层；所述金属层覆盖所述衬底且显露所述边缘环结构。
6.根据权利要求5所述的金半接触器件的制造方法，其特征在于，当第一次执行所述步骤A时，所述步骤A包括：在所述衬底形成第1复合层；
当非第一次执行所述步骤A时，所述步骤A包括：在所述第m复合层上形成第m+1复合层。
7.根据权利要求6所述的金半接触器件的制造方法，其特征在于，所述在所述衬底形成第1复合层包括：
在所述衬底形成第1阻挡层；
通过显像使所述第1阻挡层形成所述第1复合层。
所述在所述第m复合层上形成第m+1复合层包括：
所述在所述第m复合层上形成第m+1阻挡层；
移除所述第m+1阻挡层的上表面且保留所述第m复合层侧壁上的所述第m+1阻挡层以形成所述第m+1复合层。
8.根据权利要求5所述的金半接触器件的制造方法，其特征在于，当最后一次执行所述步骤C时，所述步骤C包括：移除所述第1复合层以显露所述衬底；
当非最后一次执行所述步骤C时，所述步骤C包括：移除所述第j复合层中的第j材料区以形成第j-1复合层。
9.根据权利要求5所述的金半接触器件的制造方法，其特征在于，各个材料区的材料不相同。
10.一种电子设备，其特征在于，所述电子设备包括如权利要求1至4任意一项所述的金半接触器件的结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210454849.0A CN114899217A (zh) | 2022-04-24 | 2022-04-24 | 金半接触器件的结构、制造方法及电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210454849.0A CN114899217A (zh) | 2022-04-24 | 2022-04-24 | 金半接触器件的结构、制造方法及电子设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114899217A true CN114899217A (zh) | 2022-08-12 |
Family
ID=82719912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210454849.0A Pending CN114899217A (zh) | 2022-04-24 | 2022-04-24 | 金半接触器件的结构、制造方法及电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114899217A (zh) |
-
2022
- 2022-04-24 CN CN202210454849.0A patent/CN114899217A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7049185B2 (en) | Semiconductor device having dummy gates and its manufacturing method | |
| US5283455A (en) | Thin film field effect element having an LDD structure | |
| US20130004889A1 (en) | Methods of Forming Patterned Masks | |
| EP0289163B1 (en) | Method of manufacturing a silicide semiconductor element with polysilicon regions | |
| US20120168841A1 (en) | Multiple Patterning Method | |
| US11804496B2 (en) | Transistor device, manufacturing method thereof, display substrate and display device | |
| US5393233A (en) | Process for fabricating double poly high density buried bit line mask ROM | |
| US7759235B2 (en) | Semiconductor device manufacturing methods | |
| CN107591413B (zh) | 一种tft基板的制备方法、tft基板以及oled显示面板 | |
| TWI729328B (zh) | 陣列基板及其製造方法 | |
| CN112086433A (zh) | 半导体元件及其制备方法 | |
| CN110993612A (zh) | 阵列基板及其制作方法 | |
| US20080246168A1 (en) | Semiconductor device and method of manufacturing the same | |
| US20230253418A1 (en) | Method of manufacturing an electronic device | |
| US7294548B2 (en) | Semiconductor device and fabricating method thereof | |
| CN114899217A (zh) | 金半接触器件的结构、制造方法及电子设备 | |
| CN103839769A (zh) | 形成图案的方法 | |
| KR100759215B1 (ko) | 반도체소자의 커패시터 및 그 제조방법 | |
| CN100397656C (zh) | 多栅极结构的薄膜晶体管及其制作方法 | |
| KR100920837B1 (ko) | 미세 콘택홀을 갖는 상변화 메모리 소자의 제조방법 | |
| US3860461A (en) | Method for fabricating semiconductor devices utilizing composite masking | |
| CN117545275B (zh) | 半导体结构的制作方法 | |
| US20040180297A1 (en) | Method for forming pattern in semiconductor device | |
| KR100356481B1 (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| CN116759298A (zh) | 一种形成光刻对准标记的方法和半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |