CN114898721A - 阵列基板及显示面板 - Google Patents

阵列基板及显示面板 Download PDF

Info

Publication number
CN114898721A
CN114898721A CN202210713852.XA CN202210713852A CN114898721A CN 114898721 A CN114898721 A CN 114898721A CN 202210713852 A CN202210713852 A CN 202210713852A CN 114898721 A CN114898721 A CN 114898721A
Authority
CN
China
Prior art keywords
line
signal line
voltage
signal
shielding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210713852.XA
Other languages
English (en)
Inventor
杨慧
陈亚妮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL Huaxing Photoelectric Technology Co Ltd
Original Assignee
TCL Huaxing Photoelectric Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TCL Huaxing Photoelectric Technology Co Ltd filed Critical TCL Huaxing Photoelectric Technology Co Ltd
Priority to CN202210713852.XA priority Critical patent/CN114898721A/zh
Publication of CN114898721A publication Critical patent/CN114898721A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供一种阵列基板及显示面板，其中，所述阵列基板，包括：栅极驱动电路，包括级联的多个栅极驱动单元；时钟信号线，电性连接于对应的所述栅极驱动单元；第一电压线，电性连接于对应的所述栅极驱动单元；第一信号线，位于所述时钟信号线与所述第一电压线之间，并电性连接于对应的所述栅极驱动单元；第二信号线，位于所述时钟信号线与所述第一信号线之间，并电性连接于对应的所述栅极驱动单元；其中，所述时钟信号线与相邻的所述第二信号线之间设置有屏蔽线，且所述屏蔽线的电压与所述第一电压线的电压的差值小于或等于1V。本发明中，通过设置所述屏蔽线能够有效提升显示面板的显示效果。

Description

阵列基板及显示面板
技术领域
本发明涉及显示技术领域，具体涉及一种阵列基板及显示面板。
背景技术
液晶显示器以其高显示品质、价格低廉、携带方便等优点，成为在移动通讯设备、PC、TV等的显示终端。目前普遍采用的TV液晶显示器的面板驱动技术逐渐趋向于采用GOA技术，即阵列基板行驱动(Gate Driver on Array)技术，其运用平板显示面板的原有制程将面板水平扫描线的驱动电路制作在显示区周围的基板上，GOA技术能简化平板显示面板的制作工序，省去水平扫描线方向的接合(bonding)工艺，可提升产能并降低产品成本，同时可以提升显示面板的集成度使之更适合制作窄边框或无边框显示产品，满足现代人们的视觉追求。
图1为现有技术中一种GOA电路的结构示意图，由于现有的GOA技术中GOA走线之间存在有不同信号的耦合(couple)，例如，时钟信号线CK1对第二低频信号线LC2的耦合，电压线VSSQ对第一低频信号线LC1的耦合，导致显示面板在实际工作过程中，第一低频信号线LC1与第二低频信号线LC2的电压不一致，从而造成直接与第一低频信号线LC1和第二低频信号线LC2相连的薄膜晶体管(T51、T53、T61、T63)的电压不同，而薄膜晶体管(T51、T53)与薄膜晶体管(T61、T63)的电压不同，会进一步地导致薄膜晶体管(T32、T42)与薄膜晶体管(T33、T43)的电压的不同，进而导致显示面板的水平线或屏幕闪烁等不良问题。
发明内容
本发明实施例提供一种阵列基板及显示面板，以改善因GOA走线间的信号耦合，导致显示面板的显示效果不佳的问题。
本发明的实施例提供一种阵列基板，包括：
栅极驱动电路，包括级联的多个栅极驱动单元；
时钟信号线，电性连接于对应的所述栅极驱动单元；
第一电压线，电性连接于对应的所述栅极驱动单元；
第一信号线，位于所述时钟信号线与所述第一电压线之间，并电性连接于对应的所述栅极驱动单元；
第二信号线，位于所述时钟信号线与所述第一信号线之间，并电性连接于对应的所述栅极驱动单元；
其中，所述时钟信号线与相邻的所述第二信号线之间设置有屏蔽线，且所述屏蔽线的电压与所述第一电压线的电压的差值小于或等于1V。
在本发明的一些实施例中，至少一所述栅极驱动单元包括上拉模块、第一反相器、第一下拉维持单元、第二反相器和第二下拉维持单元，所述上拉模块用于响应第一节点上的信号，以将所述时钟信号线上的信号传输至扫描线以上拉所述扫描线上的电压，所述第一反相器用于接收所述第一信号线的信号以产生第一控制信号，所述第一下拉维持单元用于响应所述第一控制信号，以将所述第一电压线的信号传输至所述第一节点以下拉所述第一节点的电压，所述第二反相器用于接收所述第二信号线的信号以产生第二控制信号，所述第二下拉维持单元用于响应所述第二控制信号以将所述第一电压线的信号传输至所述第一节点以下拉所述第一节点的电压，其中，所述第一信号线和所述第二信号线的信号的相位相反。
在本发明的一些实施例中，所述时钟信号线、所述第二信号线以及位于所述时钟信号线与所述第二信号线之间的所述屏蔽线同层设置且材料相同。
在本发明的一些实施例中，所述栅极驱动电路包括多个薄膜晶体管，所述时钟信号线、所述第二信号线以及所述屏蔽线与所述薄膜晶体管的栅极同层设置。
在本发明的一些实施例中，所述屏蔽线的宽度为所述时钟信号线与所述第二信号线的间距的1/3～1/2。
在本发明的一些实施例中，所述屏蔽线的电压与所述第一电压线的电压的差值为0V。
在本发明的一些实施例中，所述屏蔽线与所述第一电压线电性连接。
在本发明的一些实施例中，所述屏蔽线的宽度与所述第一电压线的宽度的比值为1：2～1：1。
在本发明的一些实施例中，所述屏蔽线与相邻的所述第二信号线的间距以及所述第一电压线与相邻的所述第一信号线的间距相同。
本发明提供一种显示面板，包括任一上述的阵列基板。
在本发明实施例提供的阵列基板及显示面板中，其中，通过在所述时钟信号线与相邻的所述第二信号线之间设置所述屏蔽线，所述屏蔽线能够减弱所述时钟信号线与所述第二信号线之间的信号耦合，同时，通过将所述屏蔽线的电压与所述第一电压线的电压的差值保持在1V以内，由于所述屏蔽线与所述第一电压线的电压接近，所述第一信号线受相邻的所述第一电压线的耦合作用，与所述第二信号线受相邻的所述屏蔽线的耦合作用的程度相当，所述第一信号线与所述第二信号线的电压差异控制在合理范围内，从而使得显示面板的显示效果得以提升。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明提供的现有技术的GOA电路的结构示意图；
图2是本发明提供的现有技术的GOA多级驱动架构示意图；
图3是本发明实施例提供的阵列基板上的GOA线路的俯视结构示意图；
图4是本发明实施例提供的阵列基板上的截面结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。在本发明中，在未作相反说明的情况下，使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而“内”和“外”则是针对装置的轮廓而言的。
请参阅图2，图2为现有的平板显示的一种GOA多级驱动架构示意图，其中，显示面板左右两侧各级GOA电路的外围放置有第一低频时钟信号LC1、第二低频时钟信号LC2、直流低电压VSS、及4个高频时钟信号CK1～CK4，数个提供数据信号的数据线，数个提供扫描信号的扫描线，数个像素P阵列排布，每一像素P电性连接于一条数据线及一条扫描线，数个GOA电路依序逐级排列GOA(1)、..、GOA(n-1)、GOA(n)、GOA(n+1)，每一GOA电路分别输出一栅极信号，以扫描显示面板中对应的扫描线(gate line)，各GOA电路分别电性连接第一低频时钟信号LC1、第二低频时钟信号LC2、直流低电压VSS、四个高频时钟信号CK1～CK4中的一个高频时钟信号。具体地，第n级GOA电路分别接收第一低频时钟信号LC1、第二低频时钟信号LC2、直流低电压VSS、高频时钟信号CK1～CK4中的1个高频时钟信号、第n-2级GOA电路产生的G(n-2)信号和启动信号ST(n-2)、第n+2级GOA电路产生的G(n+2)信号，并产生G(n)、ST(n)和Q(n)信号。
可理解的，由于GOA电路中存在有多种不同的信号线，而不同的信号线分布密集，易导致相邻的不同信号线之间存在有信号耦合，例如，高频时钟信号CK1对应的时钟信号线与第二低频时钟信号LC2对应的信号线之间存在有耦合，以及电压信号VSS对应的电压线与第一低频时钟信号LC1对应的信号线之间存在有耦合，因此，在工作时，第一低频时钟信号LC1对应的信号线上的电压与第二低频时钟信号LC2对应的信号线上的电压不同，从而导致与第一低频时钟信号LC1对应的信号线电连接的各薄膜晶体管的电压与第二低频时钟信号LC2对应的信号线电连接的各薄膜晶体管的电压不同，从而显示面板的显示画面会存在差异，导致显示面板的显示效果不佳。
为了解决现有技术中相邻的不同信号线之间存在的信号耦合的问题，本实施例提供有一种阵列基板，如图3和图4所示，所述阵列基板包括：栅极驱动电路，包括级联的多个栅极驱动单元；时钟信号线100，电性连接于对应的所述栅极驱动单元；第一电压线200，电性连接于对应的所述栅极驱动单元；第一信号线300，位于所述时钟信号线100与所述第一电压线200之间，并电性连接于对应的所述栅极驱动单元；第二信号线400，位于所述时钟信号线100与所述第一信号线300之间，并电性连接于对应的所述栅极驱动单元；其中，所述时钟信号线100与相邻的所述第二信号线400之间设置有屏蔽线500，且所述屏蔽线500的电压与所述第一电压线200的电压的差值小于或等于1V。
可理解的，本实施例中所述时钟信号线100可视为图1中或图2中的CK1，所述第一电压线200可视为图1或图2中的VSSQ，所述第一信号线可视为图1中或图2中的CK1，所述第二信号线可视为图1或图2中的CK2。
在本实施例中，通过在所述时钟信号线100与相邻的所述第二信号线400之间设置所述屏蔽线500，所述屏蔽线500能够减弱所述时钟信号线100与所述第二信号线400之间的信号耦合，同时，通过将所述屏蔽线500的电压与所述第一电压线200的电压的差值保持在1V以内，由于所述屏蔽线500与所述第一电压线200的电压接近，所述第一信号线300受相邻的所述第一电压线200的耦合作用，与所述第二信号线400受相邻的所述屏蔽线500的耦合作用的程度接近，因此，在本实施例中，通过将所述第一信号线300与所述第二信号线400的电压差异控制在合理范围内，从而使得显示面板的显示效果不受所述第一信号线300和所述第二信号线400电压差的影响。
需要说明的是，所述屏蔽线500的电压与所述第一电压线200的电压的差值为绝对差值，可以是所述屏蔽线500的电压比所述第一电压线200的电压大，也可以是所述第一电压线200的电压比所述屏蔽线500的电压大，仅需两者的压差的绝对值小于或等于1V即可。
具体地，在本实施例中，至少一所述栅极驱动单元包括上拉模块、第一反相器、第一下拉维持单元、第二反相器和第二下拉维持单元，所述上拉模块用于响应第一节点上的信号，以将所述时钟信号线100上的信号传输至扫描线以上拉所述扫描线上的电压，所述第一反相器用于接收所述第一信号线300的信号以产生第一控制信号，所述第一下拉维持单元用于响应所述第一控制信号，以将所述第一电压线200的信号传输至所述第一节点以下拉所述第一节点的电压，所述第二反相器用于接收所述第二信号线400的信号以产生第二控制信号，所述第二下拉维持单元用于响应所述第二控制信号以将所述第一电压线200的信号传输至所述第一节点以下拉所述第一节点的电压，其中，所述第一信号线300和所述第二信号线400的信号的相位相反。
可选地，所述时钟信号线100、所述第二信号线400以及位于所述时钟信号线100与所述第二信号线400之间的所述屏蔽线500同层设置且材料相同。
本实施例中，通过将所述时钟信号线100、所述第二信号线400以及所述屏蔽线500同层设置，且所用材料相同，有利于简化所制备的阵列基板的工艺流程。
进一步地，所述栅极驱动电路包括多个薄膜晶体管，所述时钟信号线100、所述第二信号线400以及所述屏蔽线500与所述薄膜晶体管的栅极同层设置。
可理解地，阵列基板上包括有多个所述栅极驱动电路，所述栅极驱动电路包括有多个薄膜晶体管，所述薄膜晶体管包括有栅极和源漏极，其中，所述时钟信号线100、所述第二信号线400以及所述屏蔽线500与所述薄膜晶体管的栅极同层设置，通过将位于同层的所述时钟信号线100、所述第二信号线400以及所述屏蔽线500与所述薄膜晶体管的栅极同层设置，有利于简化所制备的阵列基板的工艺流程。
在本实施例中，如图4所示，还可将所述第一信号线300与所述第一电压线与所述时钟信号线100、所述第二信号线400以及所述屏蔽线500同层设置，通过将不同结构同层设置，能够在同一工序下完成多个结构的制备，有利于简化所制备的阵列基板的工艺流程。
进一步地，所述屏蔽线500的宽度为所述时钟信号线100与所述第二信号线400的间距的1/3～1/2。
在本实施例中，考虑到所述屏蔽线500与所述时钟信号线100以及所述第二信号线400同层设置，则位于所述时钟信号线100以及所述第二信号线400之间的所述屏蔽线500的宽度小于所述时钟信号线100与所述第二信号线400的间距，以防止所述屏蔽线500与所述时钟信号线100或所述第二信号线400的电性连接。
本实施例中，通过将所述屏蔽线500的宽度设置为所述时钟信号线100与所述第二信号线400的间距的1/3～1/2，一方面，可实现对所述时钟信号线100和所述第二信号线400的较佳的屏蔽效果，另一方面，有利于所述屏蔽线500的制备。
优选地，所述屏蔽线500的电压与所述第一电压线200的电压的差值为0V。
可理解地，所述屏蔽线500和所述第一电压线200分设于所述第一信号线300和所述第二信号线400的两侧，所述屏蔽线500的电压与所述第一电压线200的电压越接近，则所述屏蔽线500对所述第二信号线400的耦合作用，以及所述第一电压线200对所述第一信号线300的耦合作用相接近，因此，所述第一信号线300和所述第二信号线400的状态更加接近，从而使得与所述第一信号线300相连的多个薄膜晶体管电压以及与所述第二信号线400相连的多个薄膜晶体管的电压差异越小，显示面板在工作状态下的画面显示差异也越小，进而显示面板的显示效果较佳。
本实施例中，通过将所述屏蔽线500与所述第一电压线200的电压的差值设置为0V，所述屏蔽线500的电压与所述第一电压线200的电压相同，能够尽可能减小所述第一信号线300和所述第二信号线400的电压差异，提升显示面板的显示效果。
可选地，所述屏蔽线500与所述第一电压线200电性连接。
可理解地，在本实施例中，为了实现所述屏蔽线500的电压与所述第一电压线200的电压的差值为0V，通过将所述屏蔽线500与所述第一电压线200电性连接，所述屏蔽线500接收到的信号与所述第一电压线200接收到的信号完全相同。
可选地，所述屏蔽线500的宽度与所述第一电压线200的宽度的比值为1：2～1：1。
在本实施例中，优选地将所述屏蔽线500的宽度设置为与所述第一电压线200的宽度相同。
可选地，所述屏蔽线500与相邻的所述第二信号线400的间距以及所述第一电压线200与相邻的所述第一信号线300的间距相同。
可理解地，所述屏蔽线500对相邻的所述第二信号线400的耦合效果与所述屏蔽线500与所述第二信号线400之间的距离有关，所述屏蔽线500越靠近所述第二信号线400，则对所述第二信号线400的耦合效果越强，所述屏蔽线500越远离所述第二信号线400，则对所述第二信号线400的耦合效果越若，同理，所述第一电压线200对相邻的所述第一信号线300的耦合效果与所述第一电压线200与所述第一信号线300之间的距离有关，所述第一电压线越靠近所述第一信号线300，则对所述第一信号线300的耦合效果越强，所述第一电压线越远离所述第一信号线，则对所述第一信号线的耦合效果越弱。
本申请中，通过将所述屏蔽线500与相邻的所述第二信号线400的间距以及所述第一电压线200与相邻的所述第一信号线300的间距设置为相同，可进一步地，减小所述第一信号线300和所述第二信号线400的差异。
本发明还提供一种显示面板，所述显示面板包括任一上述的阵列基板。
本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种阵列基板，其特征在于，包括：
栅极驱动电路，包括级联的多个栅极驱动单元；
时钟信号线，电性连接于对应的所述栅极驱动单元；
第一电压线，电性连接于对应的所述栅极驱动单元；
第一信号线，位于所述时钟信号线与所述第一电压线之间，并电性连接于对应的所述栅极驱动单元；
第二信号线，位于所述时钟信号线与所述第一信号线之间，并电性连接于对应的所述栅极驱动单元；
其中，所述时钟信号线与相邻的所述第二信号线之间设置有屏蔽线，且所述屏蔽线的电压与所述第一电压线的电压的差值小于或等于1V。
2.根据权利要求1所述的阵列基板，其特征在于，至少一所述栅极驱动单元包括上拉模块、第一反相器、第一下拉维持单元、第二反相器和第二下拉维持单元，所述上拉模块用于响应第一节点上的信号，以将所述时钟信号线上的信号传输至扫描线以上拉所述扫描线上的电压，所述第一反相器用于接收所述第一信号线的信号以产生第一控制信号，所述第一下拉维持单元用于响应所述第一控制信号，以将所述第一电压线的信号传输至所述第一节点以下拉所述第一节点的电压，所述第二反相器用于接收所述第二信号线的信号以产生第二控制信号，所述第二下拉维持单元用于响应所述第二控制信号以将所述第一电压线的信号传输至所述第一节点以下拉所述第一节点的电压，其中，所述第一信号线和所述第二信号线的信号的相位相反。
3.根据权利要求2所述的阵列基板，其特征在于，所述时钟信号线、所述第二信号线以及位于所述时钟信号线与所述第二信号线之间的所述屏蔽线同层设置且材料相同。
4.根据权利要求3所述的阵列基板，其特征在于，所述栅极驱动电路包括多个薄膜晶体管，所述时钟信号线、所述第二信号线以及所述屏蔽线与所述薄膜晶体管的栅极同层设置。
5.根据权利要求4所述的阵列基板，其特征在于，所述屏蔽线的宽度为所述时钟信号线与所述第二信号线的间距的1/3～1/2。
6.根据权利要求1所述的阵列基板，其特征在于，所述屏蔽线的电压与所述第一电压线的电压的差值为0V。
7.根据权利要求6所述的阵列基板，其特征在于，所述屏蔽线与所述第一电压线电性连接。
8.根据权利要求7所述的阵列基板，其特征在于，所述屏蔽线的宽度与所述第一电压线的宽度的比值为1：2～1：1。
9.根据权利要求1所述的阵列基板，其特征在于，所述屏蔽线与相邻的所述第二信号线的间距以及所述第一电压线与相邻的所述第一信号线的间距相同。
10.一种显示面板，其特征在于，包括如权利要求1～9任一所述的阵列基板。
CN202210713852.XA 2022-06-22 2022-06-22 阵列基板及显示面板 Pending CN114898721A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210713852.XA CN114898721A (zh) 2022-06-22 2022-06-22 阵列基板及显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210713852.XA CN114898721A (zh) 2022-06-22 2022-06-22 阵列基板及显示面板

Publications (1)

Publication Number Publication Date
CN114898721A true CN114898721A (zh) 2022-08-12

Family

ID=82727319

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210713852.XA Pending CN114898721A (zh) 2022-06-22 2022-06-22 阵列基板及显示面板

Country Status (1)

Country Link
CN (1) CN114898721A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017504821A (ja) * 2013-12-18 2017-02-09 深▲セン▼市華星光電技術有限公司 液晶表示に用いられるｇｏａ回路及び表示装置
CN106847227A (zh) * 2017-04-17 2017-06-13 深圳市华星光电技术有限公司 Goa电路驱动架构
WO2020082541A1 (zh) * 2018-10-22 2020-04-30 深圳市华星光电技术有限公司 行驱动电路结构及显示装置
CN111091776A (zh) * 2020-03-22 2020-05-01 深圳市华星光电半导体显示技术有限公司 驱动电路及显示面板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017504821A (ja) * 2013-12-18 2017-02-09 深▲セン▼市華星光電技術有限公司 液晶表示に用いられるｇｏａ回路及び表示装置
CN106847227A (zh) * 2017-04-17 2017-06-13 深圳市华星光电技术有限公司 Goa电路驱动架构
WO2020082541A1 (zh) * 2018-10-22 2020-04-30 深圳市华星光电技术有限公司 行驱动电路结构及显示装置
CN111091776A (zh) * 2020-03-22 2020-05-01 深圳市华星光电半导体显示技术有限公司 驱动电路及显示面板

Similar Documents

Publication Publication Date Title
US9990897B2 (en) Shift register unit, gate driving circuit and driving method thereof, and array substrate
US8049704B2 (en) Liquid crystal display device
US6717566B2 (en) Gate lines driving circuit and driving method
KR102277072B1 (ko) Goa 회로 구동 아키텍처
EP3242289A1 (en) Shift register unit and drive method, grid drive circuit and display device
US8102340B2 (en) Liquid crystal display device
US11308834B2 (en) GOA display panel
CN101587752B (zh) 移位寄存器
US20170039968A1 (en) Shift register, gate driving circuit, display apparatus and gate driving method
US10796654B2 (en) Switching circuit, control circuit, display device, gate driving circuit and method
US20180293956A1 (en) Array substrate, display panel and display device
WO2016155052A1 (zh) Cmos栅极驱动电路
CN108803172B (zh) 一种阵列基板、显示面板及显示装置
US9837024B2 (en) Scan driving circuit and driving method thereof, array substrate and display apparatus
CN102637401B (zh) 显示驱动电路与应用其的显示面板
US20140003571A1 (en) Shift register circuit, electro-optical device and electronic apparatus
CN107300794B (zh) 液晶显示面板驱动电路及液晶显示面板
US11862064B2 (en) Array substrate and display panel with gate driver on array circuit in display area
US10580509B2 (en) Array substrate, display panel and display device
CN114898721A (zh) 阵列基板及显示面板
CN115410510A (zh) 下拉电路、goa电路、其驱动方法和显示面板
CN111292695B (zh) 一种goa电路和显示面板
CN107505792A (zh) 阵列基板、显示面板以及显示装置
CN100426421C (zh) 动态移位暂存电路
CN115188342B (zh) 显示面板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination