CN114863961A - 灵敏放大器、存储器以及控制方法 - Google Patents

Abstract

本申请提供一种灵敏放大器、存储器以及控制方法，包括控制模块，其设有输入端和输出端，用于根据晶体管的工艺角信息对输入端接收到的第一驱动控制信号进行脉冲宽度调节，生成并输出第一驱动控制调节信号；放大模块，其第一控制端与控制模块的输出端连接，其用于响应第一驱动控制调节信号连通第一驱动电源，在第一驱动电源驱动下放大位线和互补位线之间的电压差，以实现在位线和互补位线上形成大小合适的电压差，相较于在位线和互补位线上形成过大或者过小的电压差，本申请驱动位线和互补位线之间电压差至目标电压差值，可以提高灵敏放大器的感测准确性，从而提高数据读写准确性，还可以降低灵敏放大器的功率损耗。

Description

灵敏放大器、存储器以及控制方法

技术领域

本申请涉及集成电路测试领域，更具体地，涉及一种灵敏放大器、存储器以及控制方法。

背景技术

随着手机、平板、个人计算机等电子设备的普及，半导体存储器技术也得到了快速的发展。

灵敏放大器(SenseAmplifier简称：SA)是半导体存储器的一个重要组成部分，主要作用是将位线上的小信号进行放大，进而进行数据读写操作。然而，在灵敏放大器执行放大操作时，由于器件工艺参数的不同，可能出现异常，导致放大后输出的结果错误，严重影响半导体存储器的性能。

发明内容

本申请一实施例提供一种灵敏放大器，包括：

控制模块，其设有输入端和输出端，用于根据晶体管的工艺角信息对输入端接收到的第一驱动控制信号进行脉冲宽度调节，生成并输出第一驱动控制调节信号；

放大模块，其第一控制端与控制模块的输出端连接，其用于响应第一驱动控制调节信号连通第一驱动电源，在第一驱动电源驱动下放大位线和互补位线之间的电压差。

在一实施例中，控制模块包括：

调节参数单元，其设有输出端，用于根据调节参数单元的晶体管的工艺角信息生成脉冲宽度调节信号；

驱动调节单元，其设有输入端、输出端和控制端，其控制端连接调节参数单元的输出端，其输入端接收第一驱动控制信号，并根据脉冲宽度调节信号对第一驱动控制信号进行脉冲宽度调节处理，输出第一驱动控制调节信号。

在一实施例中，调节参数单元包括多个输出端，脉冲宽度调节信号包括多个调节子信号，调节参数单元的每个输出端输出一个调节子信号；

驱动调节单元包括依次级联的多个调节子单元；每个调节子单元设有输入端、输出端以及控制端，每个调节子单元的控制端连接调节参数单元的一个输出端；

第一级调节子单元的输入端接收第一驱动控制信号，并根据其控制端接收到的调节子信号对第一驱动控制信号进行脉冲宽度调节处理；

其余每一级调节子单元接收上一级调节子单元的输出信号，并根据其控制端接收到的调节子信号对上一级调节子单元的输出信号的脉冲宽度进行调节；最后一级调节子单元的输出信号为第一驱动控制调节信号。

在一实施例中，每个调节子单元包括：

固定延迟电路，其设有输入端和输出端，其输入端作为调节子单元的输入端；

或门，其第一输入端连接固定延迟电路的输出端，其第二输入端作为调节子单元的控制端；

第一与门，其第一输入端连接固定延迟电路的输入端，其第二输入端连接或门的输出端，其输出端作为调节子单元的输出端。

在一实施例中，调节参数单元包括：

振荡控制器，用于生成固定时间宽度的振荡使能信号；其中，固定时间宽度持续时间是根据振荡开始信号和振荡结束信号确定的；

振荡器，其设有控制端和输出端，其控制端连接振荡控制器的输出端，其用于在接收到振荡使能信号时生成振荡信号；

计数器，其输入端与振荡器的输出端连接，用于对固定时间宽度内的振荡信号的周期数进行计数，输出脉冲宽度调节信号。

在一实施例中，振荡器的晶体管的工艺角信息和放大模块的晶体管的工艺角信息相同，在固定时间宽度内所生成的振荡信号的周期数是由振荡器的晶体管的工艺角信息确定的。

在一实施例中，振荡控制器用于在振荡开始信号到来后控制输出端输出有效的振荡使能信号，在振荡结束信号到来后控制输出端输出无效的振荡使能信号。

在一实施例中，振荡器包括奇数个第一非门；

每个第一非门设有输入端以及输出端；针对每个第一非门，其输入端与位于上一级的第一非门的输出端连接，其输出端与位于下一级的第一非门的输入端连接，奇数个第一非门形成环形连接的振荡器。

奇数个第一非门中的任意一个第一非门标记为输出非门，输出非门的输出端作为振荡器的输出端，连接至计数器的输入端；

输出非门还设有控制端，作为振荡器的控制端连接振荡控制器的输出端，用于在接收到振荡使能信号时生成振荡信号。

在一实施例中，奇数个第一非门均设有控制端；

除输出非门之外的任意第一非门的控制端，连接至输出非门的控制端或连接至高电平使能信号。

在一实施例中，振荡器包括奇数个第一与非门；

每个第一与非门设有第一输入端、第二输入端以及输出端；针对每个第一与非门，其第一输入端与位于上一级的第一与非门的输出端连接，其输出端与位于下一级的第一与非门的第一输入端连接，奇数个第一与非门形成环形连接的振荡器。

奇数个第一与非门中的任意一个第一与非门标记为输出与非门，输出与非门的输出端作为振荡器的输出端，连接至计数器的输入端；

输出与非门的第二输入端，作为振荡器的控制端连接振荡控制器的输出端，用于在接收到振荡使能信号时生成振荡信号；

除输出与非门外的所有第一与非门的第二输入端，连接至输出与非门的第二输入端或连接至高电平信号。

在一实施例中，振荡控制器包括：

第二与门，其第一输入端接收振荡开始信号，其输出端作为振荡控制器的输出端，将产生的振荡使能信号输出至振荡器的控制端；

第二非门，其输入端接收振荡结束信号，其输出端连接第二与门的第二输入端。

在一实施例中，计数器包括多个级联的位计数电路；

每个位计数电路设有时钟端、第一级输出端和第二级输出端，每个位计数电路的第一级输出端用于输出一个脉冲宽度调节子信号；

位于首端的位计数电路的时钟端与振荡器的输出端连接，位于非首端的位计数电路的时钟端与上一级的位计数电路的第二级输出端连接。

在一实施例中，每个位计数电路包括第一触发器，第二触发器和第三非门：

第一触发器，其输入端与第二触发器的反相输出端连接，其反相输出端连接第三非门的输入端；

第三非门，其输出端作为位计数电路的第一级输出端；

第二触发器，其输入端与第一触发器的同相输出端连接，其反相输出端作为位计数电路的第二级输出端，其时钟端与第一触发器的时钟端连接后作为位计数电路的时钟端。

在一实施例中，放大模块设有第二控制端，其第二控制端用于接收第二驱动控制信号；

用于在第一驱动电源驱动下放大位线和互补位线之间电压差之后，响应第二驱动控制信号连通第二驱动电源，在第二驱动电源控制下继续放大位线和互补位线之间的电压差；

第一驱动电源提供电压大于第二驱动电源提供电压。

在一实施例中，放大模块包括：

第三P型晶体管，其源极与第一驱动电源连接，其栅极作为放大模块的第一控制端；

第一P型晶体管，其源极与第三P型晶体管的漏极，其栅极连接第二P型晶体管的漏极；

第二P型晶体管，其源极与第一P型晶体管的源极连接，其栅极连接第一P型晶体管的漏极；

第一N型晶体管，其漏极连接第一P型晶体管的漏极，其栅极连接位线，其源极与第三驱动电源间接耦合；

第二N型晶体管，其漏极连接第二P型晶体管的漏极，其栅极连接互补位线，其源极与第一N型晶体管的源极连接。

在一实施例中，放大模块包括：

第四P型晶体管，其源极与第二驱动电源连接，其漏极连接第一P型晶体管的源极，其栅极作为放大模块的第二控制端。

本申请另一实施例提供一种存储器，包括上述实施例描述的灵敏放大器以及至少一个存储单元。

本申请又一实施例提供一种灵敏放大器的控制方法，包括：

获取灵敏放大器的晶体管的工艺角信息；

根据晶体管的工艺角信息对第一驱动控制信号进行脉冲宽度调节处理，输出第一驱动控制调节信号；

其中，第一驱动控制调节信号用于使灵敏放大器连通第一驱动电源，并在第一驱动电源驱动下放大位线和互补位线之间的电压差。

在一实施例中，根据晶体管的工艺角信息对第一驱动控制信号进行脉冲宽度调节处理，输出第一驱动控制调节信号，具体包括：

根据晶体管的工艺角信息生成脉冲宽度调节信号；

根据脉冲宽度调节信号对第一驱动控制信号进行脉冲宽度调节处理，输出第一驱动控制调节信号。

本申请提供的灵敏放大器、存储器以及控制方法，灵敏放大器包括控制模块和放大模块，控制模块基于晶体管的工艺角信息调节第一驱动控制信号的脉冲宽度获得第一驱动控制调节信号，并基于第一驱动控制调节信号控制第一驱动电源对位线和互补位线之间电压差的放大时间，以实现位线BL和互补位线BLB上的电压差在第一驱动调制信号结束时刚好达到目标电压差值，进而使放大模块可以在第二驱动电源VARY驱动下将位线BL和互补位线BLB之间的电压拉回并保持在目标电压差值，提高灵敏放大器的感测准确性，从而提高数据读写准确性，还可以降低灵敏放大器的功率损耗和器件的延时。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。

图1为一种灵敏放大器的电路原理图；

图2A为图1所示灵敏放大器在工艺角表征晶体管工作速率为平均值时的工作原理图；

图2B为图1所示灵敏放大器在工艺角表征晶体管工作速率较快时的工作原理图；

图2C为图1所示灵敏放大器在工艺角表征晶体管工作速率较慢时的工作原理图；

图3为本申请一实施例提供的灵敏放大器的电路原理图；

图4为本申请另一实施例提供的驱动调节单元的电路原理图；

图5A为本申请图4所示实施例中第一级调节子单元的一种工作原理图；

图5B为本申请图4所示实施例中第一级调节子单元的另一种工作原理图；

图6A为本申请另一实施例提供的调节参数单元的第一种电路原理图；

图6B为本申请另一实施例提供的调节参数单元的第二种电路原理图；

图6C为本申请另一实施例提供的调节参数单元的第三种电路原理图；

图6D为本申请另一实施例提供的调节参数单元的第四种电路原理图；

图6E为本申请另一实施例提供的调节参数单元的第五种电路原理图；

图6F为本申请另一实施例提供的调节参数单元的第六种电路原理图；

图6G为本申请另一实施例提供的调节参数单元的第七种电路原理图；

图7为本申请另一实施例提供的振荡控制器的工作原理图；

图8A为本申请另一实施例提供的工艺角表征晶体管工作速率较快时的灵敏放大器的工作原理图；

图8B为本申请另一实施例提供的工艺角表征晶体管工作速率较慢时的灵敏放大器的工作原理图；

图9为本申请又一实施例提供的灵敏放大器的电路原理图；

图10为本申请再一实施例提供的存储器的电路示意图。

附图标记：

100、控制模块；130、驱动调节单元；120、调节子单元；121、固定延迟电路；

122、或门；123、第一与门；110、调节参数单元；200、放大模块；

310、振荡控制器；320、振荡器；330、计数器；321、第一非门；

322、第一与非门；311、第二非门；312、第二与门；331、位计数电路；

332、第一触发器；333、第二触发器；334、第三非门。

通过上述附图，已示出本申请明确的实施例，后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本申请构思的范围，而是通过参考特定实施例为本领域技术人员说明本申请的概念。

具体实施方式

这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。

如图1所示，一种灵敏放大器包括第一P型晶体管P1、第二P型晶体管P2、第一N型晶体管N1以及第二N型晶体管N2。

第一P型晶体管P1、第二P型晶体管P2、第一N型晶体管N1以及第二N型晶体管N2形成交叉耦合电路。也就是，第一P型晶体管P1的栅极连接第二P型晶体管P2的漏极，第二P型晶体管P2的栅极连接第一P型晶体管P1的漏极，第一N型晶体管N1的栅极连接第二N型晶体管N2的漏极，第二N型晶体管N2的栅极连接第一N型晶体管N1的漏极。

第一P型晶体管P1的源极作为交叉耦合电路的第一供电端Vp，第一N型晶体管N1的源极作为交叉耦合电路的第二供电端Vn。第一P型晶体管P1的漏极和第一N型晶体管N1的漏极连接后连接位线BL，第二P型晶体管P2的漏极和第二N型晶体管N2的漏极连接后连接互补位线BLB。

灵敏放大器还包括第三P型晶体管P3、第四P型晶体管P4以及第三N型晶体管N3。其中，第三P型晶体管P3的源极连接第一驱动电源VDD，第三P型晶体管P3的漏极连接第一供电端Vp。第四P型晶体管P4的源极连接第二驱动电源VARY，第四P型晶体管P4的漏极连接第一供电端Vp。第三N型晶体管N3的源极连接第三驱动电源VSS，第三N型晶体管N3的漏极连接第二供电端Vn。

第一驱动电源VDD提供的电压V1大于第二驱动电源VARY提供的电压V2。第三P型晶体管的栅极接收第一驱动控制信号SAP1，第四P型晶体管的栅极接收第二驱动控制信号SAP2。且第一驱动控制信号SAP1的相位早于第二驱动控制信号SAP2。

如图2A所示，在交叉耦合电路需要放大位线BL和互补位线BLB之间电压差时，使第三N型晶体管N3导通，第一驱动控制信号SAP1控制第三P型晶体管P3，由第一驱动电源VDD通过交叉耦合电路快速驱动位线BL或者互补位线BLB的电压，当第三P型晶体管P3导通预设时间后，第二驱动控制信号SAP2控制第四P型晶体管P4，由第二驱动电源VARY通过交叉耦合电路继续缓慢驱动位线BL或者互补位线BLB的电压，以使位线BL和互补位线BLB上达到目标电压差值V2。

先使用第一驱动电源VDD通过交叉耦合电路快速驱动位线BL或者互补位线BLB的电压，再使用第二驱动电源VARY通过交叉耦合电路缓慢驱动位线BL或者互补位线BLB的电压，可以实现快速并且准确地使位线BL和互补位线BLB上达到目标电压差值V2。

第一驱动电源VDD通过交叉耦合电路驱动位线BL或者互补位线BLB电压的第一时间段和第二驱动电源VARY通过交叉耦合电路驱动位线BL或者互补位线BLB电压的第二时间段，会影响灵敏放大器的感测准确性和功率损耗。

若第一时间段过长，在第一驱动电源VDD的驱动下，位线BL和互补位线BLB上电压差大于目标电压差值V2，第二驱动电源VARY则需要通过交叉耦合电路将位线BL和互补位线BLB上电压差值拉回至目标电压差值V2，使得功率损耗变大，另外，由于第一时间段过长导致灵敏放大器的延迟时间增加，数据读写操作延时增大，影响存储器的读写性能。若第一时间段过短，第一驱动电源VDD通过交叉耦合电路驱动位线BL或者互补位线BLB的电压后，位线BL或者互补位线BLB的电压仍比较小，而第二驱动电源VARY驱动能力较弱，导致可能无法在第二时间段内通过交叉耦合电路使位线BL和互补位线BLB上达到目标电压差值V2，会影响灵敏放大器的感测准确性。因此，需要在灵敏放大器设计之初，根据灵敏放大器内各器件的参数设计合适的第一驱动电源VDD驱动放大的第一时间段和第二驱动电源VARY驱动放大的第二时间段。

然而，在不同晶圆上以及在同一晶圆不同工艺角位置上的器件性能存在差异，导致灵敏放大器内晶体管的驱动能力也会不同，晶体管驱动能力不同会使得位线BL或者互补位线BLB的电压变化速率发生变化，导致提前设计好的第一时间段和第二时间段将不再合适。若仍采用固定设置的第一时间段控制第一驱动电源VDD驱动位线BL或者互补位线BLB的电压，也就是第一驱动控制信号SAP1的脉冲宽度tOD固定不变，将不能符合实际情况。如图2B所示，当器件在ff(NEFT-FAST corner&PEFT-FAST corner)工艺角位置时，在第一驱动电源VDD驱动下，位线BL和互补位线BLB上电压差会提前超过目标电压差值V2。如图2C所示，当器件在ss(NEFT-SLOW corner&PEFT-SLOW corner)工艺角位置时，在第一驱动电源VDD驱动下，位线BL或者互补位线BLB仍比较小。也就是采用固定设置的第一时间段控制第一驱动电源VDD驱动位线BL或者互补位线BLB的电压，仍会出现功率损耗大、器件延时高以及感测准确性低的问题。

为解决上述问题，本申请一实施例提供一种灵敏放大器、存储器以及控制方法，通过基于晶体管的工艺角信息调节第一驱动控制信号SAP1的脉冲宽度tOD获得第一驱动控制调节信号SAP1’，第一驱动控制调节信号SAP1’用于使放大模块200接通第一驱动电源VDD，从而实现基于晶体管的工艺角调节第一驱动电源VDD驱动位线BL或者互补位线BLB的电压时间，以实现在第一驱动电源VDD和第二驱动电源VARY的先后驱动下，使位线BL和互补位线BLB上电压差在第一驱动控制调节信号的脉冲宽度tOD结束时刚好达到目标电压差值，使得放大模块可以在第二驱动电源VARY驱动下将位线BL和互补位线BLB上电压差拉回并保持在目标电压差值，提高灵敏放大器的感测准确性，从而提高数据读写准确性，还可以降低灵敏放大器的功率损耗和器件的延时。

如图3所示，本申请一实施例提供一种灵敏放大器，该灵敏放大器包括控制模块100和放大模块200。控制模块100设有输入端和输出端，放大模块200设有第一控制端和第二控制端，控制模块100的输出端与放大模块200的第一控制端连接。

控制模块100的输入端用于接收第一驱动控制信号SAP1，第一驱动控制信号SAP1可以通过灵敏放大器内各个器件的设计参数确定。控制模块100用于根据晶体管的工艺角信息对第一驱动控制信号SAP1进行脉冲宽度调节，生成并输出第一驱动控制调节信号SAP1’。

放大模块200用于响应第一驱动控制调节信号SAP1’连通第一驱动电源VDD，在第一驱动电源VDD控制下放大位线BL和互补位线BLB之间的电压差。放大模块200的第二控制端用于接收第二驱动控制信号SAP2，放大模块200还用于在第一驱动电源VDD控制下放大位线BL和互补位线BLB之间电压差之后，响应第二驱动控制信号SAP2连通第二驱动电源VARY，在第二驱动电源VARY控制下缓慢驱动位线BL或者互补位线BLB的电压达到目标电压差值。

晶体管的工艺角信息是指控制模块100的晶体管的工艺角，也可以是指放大模块200的晶体管的工艺角，同一器件中所有晶体管的工艺角相同，故此处可以基于放大模块200的晶体管的工艺角信息对第一驱动控制信号SAP1进行脉冲宽度调节，也可以基于控制模块100的晶体管的工艺角信息对第一驱动控制信号SAP1进行脉冲宽度调节。

当晶体管的工艺角信息为ff时，晶体管的驱动能力越强，在第一驱动电源VDD的驱动下，位线BL和互补位线BLB上电压差达到目标电压差值V2的时间越短,则第一驱动控制调节信号SAP1’的脉冲宽度应当越小。当晶体管的工艺角信息为ss时，晶体管的驱动能力越弱，在第一驱动电源VDD的驱动下，位线BL和互补位线BLB上电压差达到目标电压差值V2的时间越长,则第一驱动控制调节信号SAP1’的脉冲宽度应当越大。

当晶体管的工艺角信息为ff时，放大模块200的晶体管的驱动能力越强，则晶体管驱动位线BL或互补位线BLB的速率越快，在第一驱动电源VDD的驱动下，位线BL和互补位线BLB上电压差达到目标电压差值V2所需的时间越短，通过控制模块100减小第一驱动控制调节信号SAP1’的脉冲宽度，可以避免在位线BL和互补位线BLB上电压差达到目标电压差值V2后仍有过长的驱动时间。

当晶体管的工艺角信息为ss，放大模块200的晶体管的驱动能力越弱，则晶体管驱动位线BL或互补位线BLB的速率越慢，在第一驱动电源VDD的驱动下，位线BL和互补位线BLB上电压差达到目标电压差值V2所需的时间越长，通过控制模块100增大第一驱动控制调节信号SAP1’的脉冲宽度，则有足够的时间驱动位线BL和互补位线BLB上电压差达到目标电压差值V2。

在第一驱动电源VDD放大位线BL和互补位线BLB之间的电压差后，放大模块200在第二驱动控制信号SAP2的控制下接通第二驱动电源VARY，第二驱动电源VARY继续通过放大模块200驱动位线BL或者互补位线BLB电压，使位线BL和互补位线BLB之间的电压差拉至目标电压差值V2。第一驱动电源VDD提供的电压V1大于第二驱动电源VARY提供的电压V2，第一驱动电源VDD在驱动位线BL或者互补位线BLB的电压时，对位线BL或者互补位线BLB的电压驱动更迅速，基于晶体管的工艺角信息调节后获得第一驱动控制调节信号SAP1’，合理控制第一驱动电源VDD的驱动时间，使位线BL和互补位线BLB上电压差达到目标电压差值V2后，放大模块可以在第二驱动电源VARY驱动下将位线BL和互补位线BLB之间的电压拉回并保持在目标电压差值，提高灵敏放大器的感测准确性，从而提高数据读写准确性，还可以降低灵敏放大器的功率损耗和器件的延时。

在上述技术方案中，灵敏放大器包括控制模块100和放大模块200，控制模块100基于晶体管的工艺角信息调节第一驱动控制信号SAP1的脉冲宽度获得第一驱动控制调节信号SAP1’，并基于第一驱动控制调节信号SAP1’，调节第一驱动电源VDD对位线BL和互补位线BLB之间电压差的放大驱动时间，以实现在位线BL和互补位线BLB上达到目标电压差值V2，使得放大模块200可以在第二驱动电源VARY驱动下将位线BL和互补位线BLB之间的电压拉回并保持在目标电压差值V2，提高灵敏放大器的感测准确性，从而提高数据读写准确性，还可以降低灵敏放大器的功率损耗和器件的延时。

在一实施例中，如图4所示，控制模块100包括调节参数单元110和驱动调节单元130，调节参数单元110设有输出端，驱动调节单元130设有输入端、输出端和控制端。

其中，驱动调节单元130的控制端与调节参数单元110的输出端连接，驱动调节单元130的输入端用于接收第一驱动控制信号SAP1，驱动调节单元130的控制端用于接收脉冲宽度调节信号，脉冲宽度调节信号是调节参数单元110根据调节参数单元110的晶体管的工艺角信息生成的。驱动调节单元130用于根据脉冲宽度调节信号对第一驱动控制信号SAP1的脉冲宽度进行调节，输出第一驱动控制调节信号SAP1’。

调节参数单元110的晶体管的工艺角不同，调节参数单元110输出的脉冲宽度调节信号不同，驱动调节单元130对第一驱动控制信号的脉冲宽度的调节量不同，则输出第一驱动控制调节信号SAP1’的脉冲宽度也不同。

在上述技术方案中，调节参数单元110基于晶体管的工艺角信息生成脉冲宽度调节信号，由脉冲宽度调节信号控制驱动调节单元130对第一驱动控制信号SAP1进行脉冲宽度调节处理，输出脉冲宽度匹配不同晶体管工艺角的第一驱动控制调节信号SAP1’，实现基于晶体管的工艺角信息调节第一驱动电源VDD通过放大模块200驱动位线BL或者互补位线BLB电压的时间，以实现在位线BL和互补位线BLB上达到目标电压差值V2，使得放大模块200可以在第二驱动电源VARY驱动下将位线BL和互补位线BLB之间的电压拉回并保持在目标电压差值V2，提高灵敏放大器的感测准确性，从而提高数据读写准确性，还可以降低灵敏放大器的功率损耗和器件的延时。

在一实施例中，如图4所示，驱动调节单元130包括多个调节子单元120，每个调节子单元120设有输入端、输出端以及控制端。调节参数单元110包括多个输出端。

调节参数单元110的输出端的数量与调节子单元120的数量相同，以使每个调节子单元120的控制端连接调节参数单元110的一个输出端。多个调节子单元120依次级联，也就是上一级调节子单元120的输出端连接下一级调节子单元120的输入端。第一级调节子单元120的输入端用于接收第一驱动控制信号SAP1，最后一级调节子单元120的输出端用于输出第一驱动控制调节信号SAP1’。

脉冲宽度调节信号包括多个调节子信号，调节子信号的数量和调节参数单元110的输出端的数量相同。调节参数单元110的一个输出端输出一个调节子信号。

第一级调节子单元120用于根据其接收到的调节子信号对第一驱动控制信号SAP1的脉冲宽度进行调节，其余每一级调节子单元120接收上一级调节子单元120的输出信号，并根据其接收到的调节子信号对上一级调节子单元120的输出信号的脉冲宽度进行调节。

例如：驱动调节单元130包括n个调节子单元120，依次标记为第一级调节子单元120、第二级调节子单元120、……、第n级调节子单元120。

第一级调节子单元120的输出端与第二级调节子单元120的输入端连接，第二调节子单元120的输出端与第三级调节子单元120的输入端连接，依次类推，第(n-1)级调节子单元120的输出端连接第n级调节子单元120的输入端。

第一级调节子单元120的控制端与调节参数单元110的第一个输出端Q1连接，第二级调节子单元120的控制端与调节参数单元110的第二个输出端Q2连接，依次类推，第n级调节子单元120的控制端与调节参数单元110的第n个输出端Qn连接。

第一级调节子单元120的输入端用于接收第一驱动控制信号SAP1，第一级调节子单元120用于根据其接收到的调节子信号对第一驱动控制信号SAP1进行脉冲宽度调节处理。第二级调节子单元120用于根据其接收到的调节子信号对第一级调节子单元120的输出信号进行脉冲宽度调节处理。第三级调节子单元120用于根据其接收到的调节子信号对第二级调节子单元120的输出信号进行脉冲宽度调节处理。依次类推，第n级调节子单元120用于根据其接收到的调节子信号对第(n-1)级调节子单元120的输出信号进行脉冲宽度调节处理。

在一实施例中，每个调节子信号作为对应的调节子单元120的使能信号，当某一调节子单元120的使能信号为有效状态时，则该调节子单元120对上一级调节子单元120的输出信号进行脉冲宽度调节处理。当某一调节子单元120的使能信号为无效状态时，则该调节子单元120直接输出上一级调节子单元120的输出信号，也就是不对上一级调节子单元120的输出信号进行脉冲宽度调节处理。

在上述技术方案中，基于晶体管的工艺角信息确定脉冲宽度调节信号，脉冲宽度调节信号中多个调节子信号作为各调节子单元120的使能信号，通过设置各个使能信号的状态，则可以从中选择对应的调节子单元120进行脉冲宽度调节，从而可以调节最后一级调节子单元120输出的第一驱动控制调节信号SAP1’的脉冲宽度。

在一实施例中，如图4所示，每个调节子单元120包括固定延迟电路121、或门122以及第一与门123。固定延迟电路121设有输入端和输出端，或门122设有第一输入端、第二输入端以及输出端，第一与门123设有第一输入端、第二输入端以及输出端。

固定延迟电路121的输入端作为调节子单元120的输入端，固定延迟电路121的输入端用于接收第一驱动控制信号SAP1或者上一级调节子单元120的输出信号。

或门122的第一输入端连接固定延迟电路121的输出端，或门122的第二输入端作为调节子单元120的控制端，也就是或门122的第二输入端连接调节参数单元110的一个对应的输出端。例如：当某一调节子单元120为第一级调节子单元120时，第一级调节子单元120内或门122的第二输入端与调节参数单元110的第一个输出端Q1连接。

第一与门123的第一输入端连接固定延迟电路121的输入端，第一与门123的第一输入端用于接收第一驱动控制信号SAP1或上一级调节子单元120的输出信号，第一与门123的第二输入端连接或门122的输出端，第一与门123的输出端作为调节子单元120的输出端，也就是第一与门123的输出端用于与下一级调节子单元120的输入端连接。

针对第一级调节子单元120，当固定延迟电路121的输入端接收第一驱动控制信号SAP1时，固定延迟电路121用于对第一驱动控制信号SAP1进行延迟处理，并经由其输出端输出延迟后的第一驱动控制信号。

如图5A所示，或门122的第一输入端接收信号为延迟后的第一驱动控制信号，当第一级调节子单元120所接收到的调节子信号Q1为高电平时，也就是或门122的第二输入端为高电平，或门122输出高电平。

第一与门123的第一输入端为第一驱动控制信号SAP1，第一与门123的第二输入端S1为高电平，第一与门123的输出端S2输出脉冲宽度与第一驱动控制信号SAP1相同的信号。

如图5B所示，或门122的第一输入端接收信号为延迟后的第一驱动控制信号，当第一级调节子单元120所接收到的调节子信号Q1为低电平时，也就是或门122的第二输入端为低电平，或门122输出延迟后的第一驱动控制信号。

第一与门123的第一输入端为第一驱动控制信号SAP1，第一与门123的第二输入端S1为延迟后的第一驱动控制信号，第一与门123将延迟后的第一驱动控制信号与第一驱动控制信号SAP1相与后经由输出端S2输出。

在一实施例中，当第一驱动控制信号SAP1在低电平有效时，第一与门123将第一驱动控制信号SAP1和延迟后的第一驱动控制信号进行相与后，经由其输出端S2输出脉冲宽度为△T2的输出信号，输出信号的脉冲宽度△T2大于第一驱动控制信号SAP1脉冲宽度△T1，△T2与△T1的差值为固定延迟电路121对第一驱动控制信号SAP1的延迟时间。

也就是，调节子信号Q1为低电平，且第一驱动控制信号SAP1为低电平有效信号时，第一级调节子单元120的输出信号的脉冲宽度△T2大于第一驱动控制信号SAP1的脉冲宽度△T1。调节子信号Q1为高电平时，第一级调节子单元120的输出信号脉冲宽度等于第一驱动控制信号SAP1的脉冲宽度。

针对除第一级调节子单元120之外的调节子单元120，固定延迟电路121的输入端接收上一级调节子单元120的输出信号，此处为了便于描述，将上一级调节子单元120的输出信号称为C。固定延迟电路121用于对上一级的输出信号C进行延迟处理，生成延迟后的输出信号C。

当调节子单元120所接收到的调节子信号为高电平时，也就是或门122的第二输入端为高电平，或门122输出高电平，第一与门123将高电平与输出信号C相与后，输出脉冲宽度与输出信号C的宽度相同的信号。

当调节子单元120所接收到的调节子信号为低电平时，也就是或门122的第二输入端为低电平，或门122的第一输入端为延迟后的输出信号，则或门122的输出端输出延迟后的输出信号。

第一与门123的第一输入端为上一级的输出信号C，第一与门123的第二输入端S1为延迟后的输出信号，第一与门123将延迟后的输出信号与输出信号C相与后经由输出端S2输出。

在一实施例中，当第一驱动控制信号SAP1在低电平有效时，上一级调节子单元120的输出信号也是低电平有效，第一与门123将输出信号C和延迟后的输出信号进行相与后，即可输出脉冲宽度大于上一级调节子单元120输出的输出信号，且二者之间差值为固定延迟电路121对输出信号C的延迟时间。

以此类推，直至最后一级调节子单元120根据对应的调节子信号对上一级调节子单元120的输出信号进行脉冲宽度调节后输出第一驱动控制调节信号SAP1’。

在一实施例中，各级调节子单元120中固定延迟电路121的延迟时间不同，按照从第一级调节子单元120到最后一级调节子单元120的顺序，固定延迟电路121的延迟时间呈递增趋势。例如：第一级调节子单元120中固定延迟电路121的延迟时间＜第二级调节子单元120中固定延迟电路121的延迟时间＜……＜最后一级调节子单元120中固定延迟电路121的延迟时间。再基于脉冲宽度调节信号从各级调节子单元120中选择进行脉冲宽度调节的调节子单元120，保证每个脉冲宽度调节信号对应的第一驱动控制调节信号SAP1’的脉冲宽度不同，实现不同晶体管的工艺角信息下的第一驱动控制调节信号SAP1’的脉冲宽度不同。

在一实施例中，当第一驱动控制信号SAP1为低电平有效时，且第一级调节子单元120中固定延迟电路121的延迟时间＜第二级调节子单元120中固定延迟电路121的延迟时间＜……＜最后一级调节子单元120中固定延迟电路121的延迟时间时，第一级调节子单元120的脉冲宽度增加量＜第二级调节子单元120的脉冲宽度增加量＜……＜最后一级调节子单元120的脉冲宽度增加量。

在上述技术方案中，调节子单元120包括固定延迟电路121、第一与门123和或门122，或门122的第一输入端与固定延迟电路121的输出端连接，或门122的输出端与第一与门123的第二输入端连接，第一与门123的第一输入端与固定延迟电路121的输入端连接，通过如此设置，当或门122的第二输入端接收到的调节子信号为高电平时，使第一与门123直接输出上一级调节子单元120的输出信号，当或门122的第二输入端接收到的调节子信号为低电平时，使第一与门123将延迟后的输出信号与上一级调节子单元120的输出信号相与，使得第一与门123的输出信号的脉冲宽度与上一级调节子单元120的输出信号的脉冲宽度不同，实现调节子单元120可以基于调节子信号对上一级调节子单元120的输出信号进行脉冲宽度调节处理。

在一实施例中，如图6A所示，调节参数单元110包括振荡控制器310、振荡器320以及计数器330。振荡控制器310设有输出端，振荡器320设有控制端和输出端，振荡控制器310的输出端与振荡器320的控制端连接。振荡控制器310用于生成固定时间宽度的振荡使能信号。振荡器320用于在接收到振荡使能信号时生成至少一个振荡信号。计数器330设有输入端和输出端。计数器330的输入端与振荡器320的输出端连接，计数器330用于对固定时间宽度内的振荡信号的周期数进行计数，并经由输出端输出脉冲宽度调节信号。

其中，在固定时间宽度内振荡器320所生成的振荡信号的周期数是由振荡器320的晶体管的工艺角所确定的，又振荡器320的晶体管的工艺角和放大模块200的晶体管的工艺角相同，使得放大模块200的晶体管的工艺角可以决定在固定时间宽度内振荡器320所生成的振荡信号的周期数。

在上述技术方案中，由振荡控制器310生成固定时间宽度的振荡使能信号，使振荡器320在固定时间宽度内生成振荡信号，再由计数器330统计振荡信号的周期数生成脉冲宽度调节信号，即可实现基于晶体管的工艺角信息生成脉冲宽度调节信号，使驱动调节单元130基于脉冲宽度调节信号对第一驱动控制信号SAP1进行宽度调节。

在一实施例中，振荡控制器310用于在振荡开始信号Sr到来后控制其输出端输出有效的振荡使能信号，在振荡结束信号Sp到来后控制其输出端输出无效的振荡使能信号。通过控制振荡开始信号Sr的到来时刻t1和振荡结束信号Sp的到来时刻t2之间的间隔，可以控制输出有效的振荡使能信号的时间，使振荡开始信号Sr的到来时刻t1和振荡结束信号Sp的到来时刻t2之间的间隔为某一固定时间宽度，则可以使得输出的振荡使能信号的有效时间为固定时间宽度。

在一实施例中，如图6A所示，振荡器320包括奇数个第一非门321。每个第一非门321设有输入端和输出端。

针对每个第一非门321，其输入端与位于上一级的第一非门321的输出端连接，其输出端与位于下一级的第一非门321的输入端连接，也就是奇数个第一非门321形成环形连接的振荡器320。

从奇数个第一非门321中选择任意一个第一非门321，并将该第一非门321标记为输出非门，将输出非门的输出端作为振荡器320的输出端，用于输出振荡信号。输出非门还设有控制端，输出非门的控制端作为振荡器320的控制端。

输出非门的控制端用于接收振荡使能信号，当输出非门的控制端的振荡使能信号为有效信号时，输出非门工作。当输出非门的控制端的振荡使能信号为无效信号时，输出非门不工作。

输出非门作为振荡器320中其中一个非门，若输出非门的控制端接收到无效的振荡使能信号而不工作时，振荡器320则无法对外输出振荡信号。若输出非门的控制端接收到有效的振荡使能信号后可以工作时，振荡器320可以对外输出振荡信号。也就是振荡使能信号可以控制振荡器320是否产生振荡信号，振荡使能信号的有效时间内可以控制振荡器320产生振荡信号的时间。

当振荡器320产生振荡信号的时间固定时，振荡器320产生振荡信号的周期数与振荡器320的晶体管的工艺角信息有关，当振荡器320的晶体管的工艺角信息为ff，振荡器320产生的振荡信号的周期数越多，当振荡器320的晶体管的工艺角信息为ss，振荡器320产生的振荡信号的周期数越少。

通过固定振荡器320产生振荡信号的时间，使得振荡器320产生振荡信号的周期数仅与晶体管的工艺角有关，通过对振荡信号的周期数进行计数，计数结果则仅与晶体管的工艺角相关，则可以将计数结果作为脉冲宽度调节信号，以实现基于晶体管的工艺角对第一驱动控制信号SAP1的脉冲宽度调节。

在上述技术方案中，通过将奇数个第一非门321首尾相连，并将输出非门的控制端作为振荡器320的控制端，得到可控的振荡器320，通过振荡使能信号控制振荡器320，可以实现基于晶体管的工艺角信息获得脉冲宽度调节信号。

在一实施例中，如图6B所示，除了输出非门具有控制端，奇数个第一非门321的其它第一非门321也具有控制端，其它第一非门321的控制端连接至输出非门的控制端。当振荡控制器310的输出端输出有效的振荡使能信号时，奇数个第一非门321均正常工作，产生振荡信号，并经由输出非门输出。当振荡控制器310输出无效的振荡使能信号时，奇数个第一非门321均不工作，无法产生振荡信号。

在一实施例中，如图6C所示，除了输出非门具有控制端，奇数个第一非门321的其它第一非门321也具有控制端，其它第一非门321的控制端连接至高电平使能信号，通过如此设置，使得除了输出非门以外的其他第一非门321始终处于工作状态，输出非门的控制信号接收振荡使能信号，由振荡使能信号控制奇数个第一非门321是否产生并输出振荡信号。

在一实施例中，如图6D所示，除了输出非门具有控制端，奇数个第一非门321的其它第一非门321也具有控制端，振荡控制器310还设有振荡结束信号的反向输出端，其它第一非门321的控制端连接至振荡控制器310的振荡结束信号的反向输出端，振荡控制器310还用于在振荡结束信号Sp的到来时刻之前持续输出高电平使能信号，在振荡结束信号Sp的到来时刻之后输出低电平信号，使得除了输出非门以外的其它第一非门321在振荡结束信号Sp的到来时刻之前均处于工作状态，实现由振荡使能信号控制奇数个第一非门321是否产生并输出振荡信号。

在一实施例中，如图6E所示，振荡器包括奇数个第一与非门322。每个第一与非门322设有第一输入端、第二输入端以及输出端。

针对每个第一与非门322，其第一输入端与位于上一级的第一与非门322的输出端连接，其输出端与位于下一级的第一与非门322的第一输入端连接，也就是奇数个第一与非门322形成环形连接的振荡器320。

奇数个第一与非门322中的任意一个第一与非门322标记为输出与非门，输出与非门的输出端作为振荡器320的输出端，用于与计数器330的输入端连接。输出与非门的第二输入端作为振荡器320的控制端，连接振荡控制器310的输出端。除输出与非门外的所有第一与非门322的第二输入端连接至输出与非门的第二输入端。

在振荡使能信号为高电平时，奇数个第一与非门322均工作于非门逻辑，并在奇数个第一与非门322组成的振荡器320内产生振荡信号，经由输出与非门输出。在振荡使能信号为低电平时，奇数个第一与非门322均输出高电平，无法在奇数个第一与非门322组成的振荡器320内产生振荡信号。也就是振荡使能信号可以控制振荡器320是否产生振荡信号，振荡使能信号的有效时间则可以控制振荡器320产生振荡信号的时间。

在一实施例中，与图6E不同的是，在图6F所示的振荡器中，除输出与非门外的所有第一与非门322的第二输入端连接至高电平使能信号。也就是除输出与非门外的所有第一与非门322均始终工作于非门逻辑，输出与非门在振荡使能信号的控制下工作于非门逻辑，通过如此设置，振荡使能信号可以控制振荡器320是否产生振荡信号，振荡使能信号的有效时间则可以控制振荡器320产生振荡信号的时间。

在一实施例中，与图6E不同的是，在图6G所示的振荡器中，振荡控制器310还设有振荡结束信号的反向输出端，除输出与非门外的所有第一与非门322的第二输入端连接至振荡控制器310的振荡结束信号的反向输出端，振荡控制器310还用于在振荡结束信号Sp的到来时刻之前持续输出高电平使能信号，在振荡结束信号Sp的到来时刻之后输出低电平信号，使得除了输出与非门以外的其它第一与非门322在振荡结束信号Sp的到来时刻之前均处于非门逻辑，实现由振荡使能信号控制奇数个第一与非门322是否产生并输出振荡信号。

在一实施例中，如图6A所示，振荡控制器310包括第二非门311和第二与门312。第二非门311设有输入端和输出端，第二与门312设有第一输入端、第二输入端和输出端。

第二与门312的第一输入端接收振荡开始信号Sr，第二与门312第二输入端连接第二非门311的输出端，第二非门311的输入端接收振荡结束信号Sp，第二与门312的输出端作为振荡控制器310的输出端，将产生的振荡使能信号输出至振荡器320的控制端。

如图7所示，振荡开始信号Sr和振荡结束信号Sp均为高电平有效的脉冲信号，且振荡开始信号Sr的上升沿时刻t1早于振荡结束信号Sp的上升沿时刻t2。

当振荡开始信号Sr到来，但振荡结束信号Sp没有到来时，振荡开始信号Sr为高电平，第二与门312的第一输入端为高电平，而振荡结束信号Sp为低电平，第二非门311输出高电平，则第二与门312的第二输入端F1为高电平，第二与门312输出端F2输出高电平，也就是振荡控制器310输出有效的振荡使能信号。

当振荡结束信号Sp到来时，振荡结束信号Sp为高电平，第二非门311输出低电平，则第二与门312的第二输入端F1为低电平。若此时振荡开始信号Sr仍持续为高电平，第二与门312的第一输入端为高电平，第二与门312输出端F2输出低电平。若此时振荡开始信号Sr变为低电平，第二与门312的第二输入端F1为低电平，第二与门312输出端F2输出低电平。也就是在振荡结束信号Sp到来时，不论此时振荡开始信号Sr为高电平还是低电平，振荡控制器310均输出无效的振荡使能信号。

在上述振荡控制器310中，可以实现在振荡开始信号Sr到来时，振荡控制器310输出有效的振荡使能信号，在振荡结束信号Sp到来时，振荡控制器310输出无效的振荡使能信号，通过使振荡开始信号Sr的上升沿时刻t1和振荡结束信号Sp的上升沿时刻t2之间的间隔△T3为固定时间宽度，则可以使得输出的振荡使能信号的有效时间为固定时间宽度。

在一实施例中，第二非门311的输出端作为振荡控制器310的振荡结束信号的反向输出端，第二非门311对振荡结束信号Sp进行取反逻辑，实现在振荡结束信号Sp的到来时刻之前持续输出高电平使能信号，在振荡结束信号Sp的到来时刻之后输出低电平信号。

在一实施例中，继续参考图6A，计数器330包括多个级联的位计数电路331，每个位计数电路331设有时钟端、第一级输出端和第二级输出端，每个位计数电路331的第一级输出端用于输出一个调节子信号，位于首端的位计数电路331的时钟端与振荡器320的输出端连接，位于非首端的位计数电路331的时钟端与上一级的位计数电路331的第二级输出端连接。

计数器330为二进制加法计数器，位于首端的位计数电路331为最低位，最后一级的位计数电路331为最高位，每个位计数电路331输出数据“0”或者“1”。当第一驱动控制信号SAP1为低电平有效时，除第一级调节子单元120以外的调节子单元用于增加上一级调节子单元120的脉冲宽度，第一级调节子单元120用于增加第一驱动控制信号SAP1的脉冲宽度。

当第一级调节子单元120的脉冲宽度增加量＜第二级调节子单元120的脉冲宽度增加量＜……＜最后一级调节子单元120的脉冲宽度增加量时，最低位的位计数电路331的第一级输出端Q1与位于第一级的调节子单元120的控制端连接，第二位的位计数电路331的第一级输出端Q2与位于第二级的调节子单元120的控制端连接，以此类推，最高位的位计数电路331的第一级输出端Qn与最后一级的调节子单元120的控制端连接。

例如：计数器330设有三个计数位，驱动调节单元130包括3个调节子单元120，且每个调节子单元120用于增加上一级调节子单元120的输出信号的脉冲宽度，且第一个调节子单元120的脉冲宽度增加量＜第二个调节子单元120的脉冲宽度增加量＜第三个调节子单元120的脉冲宽度增加量。

当晶体管的工艺角信息为ff时，振荡器320产生振荡信号的周期数较多，例如：4个，则计数器330输出<100>，Q1和Q2输出为0，Q3输出为1，此时第一级调节子单元120和第二级调节子单元120进行脉冲宽度调节。当晶体管的工艺角信息为ss时，振荡器320产生振荡信号的周期数较少，例如：1个，则计数器330输出<001>，Q1输出为1，Q2和Q3输出为0，此时第二级调节子单元120和第三级调节子单元120进行脉冲宽度调节。由于第一级调节子单元120的脉冲宽度增加量＜第三级调节子单元120的脉冲宽度增加量，在工艺角信息为ff时脉冲宽度增加量小于工艺角信息为ss时脉冲宽度增加量，在工艺角信息为ff时第一驱动控制调节信号SAP1’的脉冲宽度小于工艺角信息为ss时第一驱动控制调节信号SAP1’的脉冲宽度，也就是工艺角信息为ff时第一驱动电源VDD通过放大模块200驱动位线BL或者互补位线BLB的电压的时间更短，工艺角信息为ss时第一驱动电源VDD通过放大模块200驱动位线BL或者互补位线BLB的电压的时间更长。

在上述技术方案中，通过将计数器330的低位输出端与低级的调节子单元120的控制端连接，在工艺角信息为ff时输出计数结果较大，使得第一驱动控制信号SAP1的脉冲宽度增加量较小，第一驱动电源VDD通过放大模块200驱动位线BL或者互补位线BLB的电压的时间更短，以减小在位线BL和互补位线BLB上达到目标电压差值V2后的无效放大时间，降低灵敏放大器的功率损耗和器件的延时。在工艺角信息为ss时输出计数结果较小，使得第一驱动控制信号SAP1的脉冲宽度增加量较大，第一驱动电源VDD通过放大模块200驱动位线BL或者互补位线BLB的电压的时间更长，则有足够时间将位线BL和互补位线BLB的电压差驱动到目标电压差值V2，提高灵敏放大器的感测准确性，从而提高数据读写准确性。

在一实施例中，每个位计数电路331包括第三非门334、第一触发器332和第二触发器333。第一触发器332和第二触发器333均设有时钟端CLK、输入端D、同相输出端Q和反相输出端

第三非门334设有输入端和输出端。

第一触发器332的输入端D与第二触发器333的反相输出端

连接，第一触发器332的反相输出端

连接第三非门334的输入端，第三非门334的输出端作为位计数电路331的第一级输出端。第二触发器333的输入端D与第一触发器332的同相输出端Q连接，第二触发器333的反相输出端

作为位计数电路331的第二级输出端，也就是第二触发器333的反相输出端

用于与下一级的位计数电路331的时钟端连接，第二触发器333的时钟端与第一触发器332的时钟端连接后作为位计数电路331的时钟端。

继续参考图3，本申请一实施例提供一种灵敏放大器，该灵敏放大器包括控制模块100和放大模块200。放大模块200包括第一P型晶体管P1、第二P型晶体管P2、第三P型晶体管P3、第四P型晶体管P4、第一N型晶体管N1、第二N型晶体管N2以及第三N型晶体管N3。

第一P型晶体管P1的栅极连接第二P型晶体管P2的漏极，第二P型晶体管P2的栅极连接第一P型晶体管P1的漏极，第一N型晶体管N1的栅极连接第二N型晶体管N2的漏极，第二N型晶体管N2的栅极连接第一N型晶体管N1的漏极。第一N型晶体管N1的漏极连接第一P型晶体管P1的漏极，第二N型晶体管N2的漏极连接第二P型晶体管P2的漏极。

第一P型晶体管P1的源极作为交叉耦合电路的第一供电端Vp，第一N型晶体管N1的源极作为交叉耦合电路的第二供电端Vn。第一P型晶体管P1的漏极连接位线BL，第二P型晶体管P2的漏极连接互补位线BLB。

第三P型晶体管P3的源极连接第一驱动电源VDD，第三P型晶体管P3的漏极连接第一供电端Vp。第四P型晶体管P4的源极连接第二驱动电源VARY，第四P型晶体管P4的漏极连接第一供电端Vp。第三N型晶体管N3的源极连接第三驱动电源VSS，第三N型晶体管N3的漏极连接第二供电端Vn。

第三P型晶体管P3的栅极作为放大模块200的第一控制端，第三P型晶体管P3的栅极连接控制模块100的输出端，第四P型晶体管P4的栅极作为放大模块200的第二控制端，第四P型晶体管P4的栅极接收第二驱动控制信号SAP2。

在预充电阶段，充电电路使位线BL和互补位线BLB的电压为0.5V2。

在感测阶段，存储单元20与位线BL或者互补位线BLB电荷共享，或者写入驱动电路驱动位线BL或者互补位线BLB的电压，在位线BL和互补位线BLB上产生微小电压差。

在放大开始阶段，第三N型晶体管N3的栅极接收到高电平有效的时钟信号SAN，控制单元输出第一驱动控制调节信号SAP1’，控制第三P型晶体管P3导通，第一驱动电源VDD和第三驱动电源VSS之间形成电流路径，在第一驱动电源VDD的驱动下第一P型晶体管P1驱动位线BL电压，或者第二P型晶体管P2驱动互补位线BLB电压。

又第一驱动控制调节信号SAP1’是于基于晶体管的工艺角信息对第一驱动控制信号SAP1进行脉冲宽度调节获得的，如图8A所示，当晶体管的工艺角信息为ss时，虽然各个晶体管的驱动能力较弱，但第一驱动控制调节信号SAP1’的脉冲宽度tOD’较长，第一N型晶体管N1或者第一P型晶体管P1驱动位线BL电压的时间比较长，第二N型晶体管N2或者第二P型晶体管P2驱动互补位线BLB电压也比较长，则有足够时间将位线BL和互补位线BLB的电压差驱动到目标电压差值V2。

如图8B所示，当晶体管的工艺角信息为ff时，虽然各个晶体管的驱动能力较强，但第一驱动控制调节信号SAP1’的脉冲宽度tOD’较短，第一N型晶体管N1或者第一P型晶体管P1驱动位线BL电压的时间比较短，第二N型晶体管N2或者第二P型晶体管P2驱动互补位线BLB电压也比较短，避免位线BL和互补位线BLB的电压差驱动到目标电压差值V2后的驱动时间过长。

在放大结束阶段，第三N型晶体管N3的栅极接收到高电平有效的时钟信号SAN，第四P型晶体管P4接收到第二驱动控制信号SAP2，控制第四P型晶体管P4导通，第二驱动电源VARY和第三驱动电源VSS之间形成电流路径，在第二驱动电源VARY的驱动下第一P型晶体管P1继续驱动位线BL电压，或者第二P型晶体管P2继续驱动互补位线BLB电压，使位线BL和互补位线BLB上电压差稳定在目标电压差值。

由于在放大开始阶段，在第一驱动电源VDD的驱动下，已经使位线BL和互补位线BLB上电压差为目标电压差值V2，在放大结束阶段，第二驱动电源VARY则可以继续将位线BL和互补位线BLB的电压稳定在目标电压差值V2，以实现对位线BL和互补位线BLB上微小电压差的准确感测。

如图9所示，本申请又一实施例提供的一种灵敏放大器，与图3所示灵敏放大器不同的是，在图9所示的灵敏放大器还包括放大模块还包括第四N型晶体管、第五N型晶体管、第六N型晶体管以及第七N型晶体管。

第一N型晶体管N1的栅极通过第六N型晶体管连接第二N型晶体管N2的漏极，第二N型晶体管N2的栅极通过第七N型晶体管连接第一N型晶体管N1的漏极。第一N型晶体管N1栅极通过第四N型晶体管N4连接第一N型晶体管N1的漏极，第二N型晶体管N2栅极通过第五N型晶体管N5连接第二N型晶体管N2的漏极。

其中，第一N型晶体管N1的漏极连接互补读出位线SABLB，第一N型晶体管N1的栅极连接位线BL，第二N型晶体管N2的漏极连接读出位线SABL，第二N型晶体管N1的栅极连接位线BLB。

第四N型晶体管N4的栅极和第五N型晶体管N5的栅极用于接收偏移消除信号OC，第六N型晶体管N6的栅极和第七N型晶体管N7的栅极用于接收预充电信号ISO。

在预充电阶段和偏移消除阶段，通过预充电信号ISO和偏移消除信号OC控制第四N型晶体管N4、第五N型晶体管N5、第六N型晶体管N6以及第七N型晶体管N7，在位线BL和互补位线BLB上形成补偿电压，在读出位线SABL和互补读出位线SABLB上形成补偿电压。

在电荷共享阶段，使第四N型晶体管N4、第五N型晶体管N5、第六N型晶体管N6以及第七N型晶体管N7均截止，使第三P型晶体管P3和第四P型晶体管P4均截止，存储单元与位线BL或者互补位线BLB共享电荷。

在放大开始阶段，第三N型晶体管N3的栅极接收到高电平有效的时钟信号SAN，控制模块100输出第一驱动控制调节信号SAP1’，控制第三P型晶体管P3导通，第一驱动电源VDD和第三驱动电源VSS之间形成电流路径，在第一驱动电源VDD的驱动下第一P型晶体管P1驱动互补读出位线SABLB电压，或者第二P型晶体管P2驱动读出位线SABL电压，使读出位线SABL和互补读出位线SABLB上电压差达到在目标电压差值V2。

在放大结束阶段，第三N型晶体管N3的栅极接收到高电平有效的时钟信号SAN，第四P型晶体管P4接收到第二驱动控制信号SAP2，控制第四P型晶体管P4导通，第二驱动电源VARY和第三驱动电源VSS之间形成电流路径，在第二驱动电源VARY的驱动下第一P型晶体管P1驱动互补读出位线SABLB电压，或者第二P型晶体管P2驱动读出位线SABL电压，使读出位线SABL和互补读出位线SABLB上电压差稳定在目标电压差值V2。

在上述技术方案中，灵敏放大器包括控制模块100和放大模块200，控制模块100基于晶体管的工艺角信息调节第一驱动控制信号SAP1的脉冲宽度获得第一驱动控制调节信号SAP1’，并基于第一驱动控制调节信号SAP1’调节在第一驱动电源VDD控制下，放大模块200放大位线BL和互补位线BLB之间电压差时间，或者放大读出位线SABL和互补读出位线SABLB上电压差时间，以实现在位线BL和互补位线BLB上达到目标电压差值，或者读出位线SABL和互补读出位线SABLB上达到目标电压差值V2，使得放大模块200可以在第二驱动电源VARY驱动下将位线BL和互补位线BLB之间的电压差或者读出位线SABL和互补读出位线SABLB上电压差拉回并保持在目标电压差值，提高灵敏放大器的感测准确性，从而提高数据读写准确性，还可以降低灵敏放大器的功率损耗和器件的延时。

如图10所示，本申请一实施例通过一种存储器，存储器包括上述实施例描述的灵敏放大器10以及至少一个存储单元20，存储单元20呈阵列排布，部分存储单元20与位线BL连接，部分存储单元30与互补位线BLB连接，灵敏放大器10同时与位线BL和互补位线BLB连接，灵敏放大器10通过位线BL与连接到该位线BL上的存储单元20共享电荷，灵敏放大器通过互补位线BLB与连接到该互补位线BLB上的存储单元20共享电荷。

本申请一实施例提供一种灵敏放大器的控制方法，该控制方法运行在控制模块中，该控制方法包括如下步骤：

S1、获取灵敏放大器的晶体管的工艺角信息。

在该步骤中，晶体管的工艺角信息为ff或者ss，振荡器产生振荡信号的周期数与晶体管工艺角和时间有关，通过在灵敏放大器内形成振荡器，统计振荡器在固定时间宽度内产生振荡信号的周期数，即可获得晶体管的工艺角信息。当周期数越大，则晶体管工艺角信息为ff，当周期数越小，则晶体管工艺角信息为ss。

S2、根据晶体管的工艺角信息对第一驱动控制信号SAP1进行脉冲宽度调节处理，输出第一驱动控制调节信号SAP1’。

在该步骤中，晶体管工艺角信息为ss，输出的第一驱动控制调节信号SAP1’的脉冲宽度越大，晶体管工艺角信息为ff，输出的第一驱动控制调节信号SAP1’的脉冲宽度越小。

其中，第一驱动控制调节信号SAP1’用于使灵敏放大器连通第一驱动电源VDD，并在第一驱动电源VDD控制下放大位线BL和互补位线BLB之间的电压差。

当晶体管工艺角信息为ss，第一驱动电源VDD驱动位线BL和互补位线BLB达到目标电压差值所需的时间越长，通过控制模块增大第一驱动控制调节信号SAP1’的脉冲宽度，则有足够的时间驱动位线BL和互补位线BLB的电压达到目标电压差值V2。

当晶体管工艺角信息为ff，第一驱动电源VDD通过放大模块200驱动位线BL和互补位线BLB至目标电压差值所需的时间越短，通过控制模块减小第一驱动控制调节信号SAP1’的脉冲宽度，可以避免在位线BL和互补位线BLB的电压达到目标电压差值V2后过长的驱动时间，降低灵敏放大器的功率损耗和器件的延迟。

在一实施例中，根据晶体管的工艺角信息对第一驱动控制信号SAP1进行脉冲宽度调节处理，输出第一驱动控制调节信号SAP1’，具体包括：

S21、根据晶体管的工艺角信息生成脉冲宽度调节信号。

在一实施例中，控制模块还包括振荡器，根据晶体管的工艺角信息生成脉冲宽度调节信号，具体包括：

S201、根据振荡开始信号和振荡结束信号生成固定时间宽度的振荡使能信号。

其中，在振荡开始信号到来时生成有效的振荡使能信号，在振荡结束信号到来时生成无效的振荡使能信号。振荡开始信号的到来时刻和振荡结束信号的到来时刻之间的时间宽度是固定的，也就使得振荡使能信号为有效的时间宽度是固定的。

振荡使能信号用于控制振荡器产生振荡信号，当振荡使能信号有效时，振荡器产生振荡信号。当振荡使能信号无效时，振荡器不产生振荡信号。且振荡器在固定时间宽度内生成的振荡信号的周期数是跟工艺角信息相关，当工艺角信息为ff，产生振荡信号的周期数多，当工艺角信息为ss，产生振荡信号的周期数少。

S202、对固定时间宽度内的振荡信号的周期数进行计数，输出脉冲宽度调节信号。

其中，由于固定时间宽度内的振荡信号的周期数是跟工艺角信息相关，对振荡器产生的振荡信号的周期数进行计数，并将计数结果作为脉冲宽度调节信号，则可以实现基于工艺角信息确定脉冲宽度调节信号。

S22、根据脉冲宽度调节信号对第一驱动控制信号SAP1进行脉冲宽度调节处理输出第一驱动控制调节信号SAP1’。

在该步骤中，控制模块还包括驱动调节单元，驱动调节单元包括多个级联的调节子单元，每个调节子单元包括输入端、输出端以及控制端。其中，多个级联的调节子单元是指上一级调节子单元的输出端连接下一级调节子单元的输入端。第一级调节子单元的输入端接收第一驱动控制信号SAP1，最后一级调节子单元的输出端输出第一驱动控制调节信号SAP1’。

脉冲宽度调节信号包括多个调节子信号，每个调节子信号作为对应的调节子单元的使能信号，当某一调节子单元的使能信号为有效状态时，则该调节子单元对上一级调节子单元的输出信号进行脉冲宽度调节处理。当某一调节子单元的使能信号为无效状态时，则该调节子单元直接输出上一级调节子单元的输出信号，也就是不对上一级调节子单元的输出信号进行脉冲宽度调节处理。脉冲宽度调节信号从驱动调节单元中选择对应的调节子单元进行脉冲宽度调节，最终从最后一级调节子单元的输出端输出的经过脉冲宽度调节的第一驱动控制调节信号SAP1’。

S3、根据第一驱动控制调节信号生成第二驱动控制信号。

在该步骤中，获取第一驱动控制调节信号的下降沿时刻，由第一驱动控制调节信号的下降沿触发获得有效的第二驱动控制信号，使得放大模块在第一驱动电源驱动下放大位线和互补位线之间电压差之后，即可响应第二驱动控制信号连通第二驱动电源，在第二驱动电源控制下继续放大位线和互补位线之间的电压差。其中，第一驱动电源提供电压大于第二驱动电源提供电压。

在上述技术方案中，晶体管的工艺角信息不同时，脉冲宽度调节信号则不同，进行脉冲宽度调节的调节子单元不同，使输出的第一驱动控制调节信号SAP1’的脉冲宽度不同，实现基于晶体管的工艺角信息对第一驱动控制信号SAP1的脉冲宽度调节，并基于第一驱动控制调节信号SAP1’控制第一驱动电源VDD对位线BL和互补位线BLB之间电压差的放大时间，以实现在位线BL和互补位线BLB上的电压差在第一驱动调制信号结束时刚好达到目标电压差值，进而基于第二驱动控制信号SAP2在第二驱动电源VARY驱动下将位线BL和互补位线BLB之间的电压拉回并保持在目标电压差值，提高灵敏放大器的感测准确性，从而提高数据读写准确性，还可以降低灵敏放大器的功率损耗和器件的延时。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本申请的其它实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本申请的真正范围和精神由下面的权利要求书指出。

应当理解的是，本申请并不局限于上面已经描述并在附图中示出的精确电路，并且可以在不脱离其范围进行各种修改和改变。本申请的范围仅由所附的权利要求书来限制。

Claims (19)

1.一种灵敏放大器，其特征在于，包括：

控制模块，其设有输入端和输出端，用于根据晶体管的工艺角信息对输入端接收到的第一驱动控制信号进行脉冲宽度调节，生成并输出第一驱动控制调节信号；

放大模块，其第一控制端与所述控制模块的输出端连接，其用于响应所述第一驱动控制调节信号连通第一驱动电源，在第一驱动电源驱动下放大位线和互补位线之间的电压差。

2.根据权利要求1所述的灵敏放大器，其特征在于，所述控制模块包括：

调节参数单元，其设有输出端，用于根据所述调节参数单元的晶体管的工艺角信息生成脉冲宽度调节信号；

驱动调节单元，其设有输入端、输出端和控制端，其控制端连接所述调节参数单元的输出端，其输入端接收所述第一驱动控制信号，并根据所述脉冲宽度调节信号对所述第一驱动控制信号进行脉冲宽度调节处理，输出所述第一驱动控制调节信号。

3.根据权利要求2所述的灵敏放大器，其特征在于，所述调节参数单元包括多个输出端，所述脉冲宽度调节信号包括多个调节子信号，所述调节参数单元的每个输出端输出一个调节子信号；

所述驱动调节单元包括依次级联的多个调节子单元；每个调节子单元设有输入端、输出端以及控制端，每个调节子单元的控制端连接所述调节参数单元的一个输出端；

第一级调节子单元的输入端接收第一驱动控制信号，并根据其控制端接收到的调节子信号对所述第一驱动控制信号进行脉冲宽度调节处理；

其余每一级所述调节子单元用于根据其控制端接收到的所述调节子信号对上一级所述调节子单元的输出信号的脉冲宽度进行调节；最后一级所述调节子单元的输出信号为所述第一驱动控制调节信号。

4.根据权利要求3所述的灵敏放大器，其特征在于，每个调节子单元包括：

固定延迟电路，其设有输入端和输出端，其输入端作为所述调节子单元的输入端；

或门，其第一输入端连接所述固定延迟电路的输出端，其第二输入端作为所述调节子单元的控制端；

第一与门，其第一输入端连接所述固定延迟电路的输入端，其第二输入端连接所述或门的输出端，其输出端作为所述调节子单元的输出端。

5.根据权利要求2至4中任意一项所述的灵敏放大器，其特征在于，所述调节参数单元包括：

振荡控制器，用于生成固定时间宽度的振荡使能信号，其中，所述固定时间宽度持续时间是根据振荡开始信号和振荡结束信号确定的；

振荡器，其设有控制端和输出端，其控制端连接所述振荡控制器的输出端，其用于在接收到所述振荡使能信号时生成振荡信号；

计数器，其输入端与所述振荡器的输出端连接，用于对所述固定时间宽度内的振荡信号的周期数进行计数，输出所述脉冲宽度调节信号。

6.根据权利要求5所述的灵敏放大器，其特征在于，所述振荡器的晶体管的工艺角信息和所述放大模块的晶体管的工艺角信息相同，在所述固定时间宽度内所生成的振荡信号的周期数是由所述振荡器的晶体管的工艺角信息确定的。

7.根据权利要求6所述的灵敏放大器，其特征在于，所述振荡控制器用于在振荡开始信号到来后控制输出端输出有效的振荡使能信号，在振荡结束信号到来后控制输出端输出无效的振荡使能信号。

8.根据权利要求7所述的灵敏放大器，其特征在于，所述振荡器包括奇数个第一非门；

每个所述第一非门设有输入端以及输出端；针对每个所述第一非门，其输入端与位于上一级的所述第一非门的输出端连接，其输出端与位于下一级的所述第一非门的输入端连接，所述奇数个第一非门形成环形连接的振荡器；

所述奇数个第一非门中的任意一个第一非门标记为输出非门，所述输出非门的输出端作为所述振荡器的输出端，连接至计数器的输入端；

所述输出非门还设有控制端，作为振荡器的控制端连接所述振荡控制器的输出端，用于在接收到所述振荡使能信号时生成振荡信号。

9.根据权利要求8所述的灵敏放大器，其特征在于，所述奇数个第一非门均设有控制端；

除输出非门之外的任意第一非门的控制端，连接至输出非门的控制端或连接至高电平使能信号。

10.根据权利要求7所述的灵敏放大器，其特征在于，所述振荡器包括奇数个第一与非门；

每个所述第一与非门设有第一输入端、第二输入端以及输出端；针对每个所述第一与非门，其第一输入端与位于上一级的所述第一与非门的输出端连接，其输出端与位于下一级的所述第一与非门的第一输入端连接，所述奇数个第一与非门形成环形连接的振荡器；

所述奇数个第一与非门中的任意一个第一与非门标记为输出与非门，所述输出与非门的输出端作为所述振荡器的输出端，连接至计数器的输入端；

所述输出与非门的第二输入端，作为振荡器的控制端连接所述振荡控制器的输出端，用于在接收到所述振荡使能信号时生成振荡信号；

除输出与非门外的所有第一与非门的第二输入端，连接至输出与非门的第二输入端或连接至高电平信号。

11.根据权利要求5所述的灵敏放大器，其特征在于，所述振荡控制器包括：

第二与门，其第一输入端接收所述振荡开始信号，其输出端作为振荡控制器的输出端，将产生的振荡使能信号输出至振荡器的控制端；

第二非门，其输入端接收所述振荡结束信号，其输出端连接所述第二与门的第二输入端。

12.根据权利要求5所述的灵敏放大器，其特征在于，所述计数器包括多个级联的位计数电路；

每个位计数电路设有时钟端、第一级输出端和第二级输出端，每个所述位计数电路的第一级输出端用于输出一个脉冲宽度调节子信号；

位于首端的所述位计数电路的时钟端与所述振荡器的输出端连接，位于非首端的所述位计数电路的时钟端与上一级的所述位计数电路的第二级输出端连接。

13.根据权利要求12所述的灵敏放大器，其特征在于，每个所述位计数电路包括：第一触发器，第二触发器和第三非门；

所述第一触发器，其输入端与所述第二触发器的反相输出端连接，其反相输出端连接所述第三非门的输入端；

所述第三非门，其输出端作为所述位计数电路的第一级输出端；

所述第二触发器，其输入端与第一触发器的同相输出端连接，其反相输出端作为所述位计数电路的第二级输出端，其时钟端与所述第一触发器的时钟端连接后作为所述位计数电路的时钟端。

14.根据权利要求1至4中任意一项所述的灵敏放大器，其特征在于，所述放大模块设有第二控制端，其第二控制端用于接收第二驱动控制信号；

用于在所述第一驱动电源驱动下放大所述位线和互补位线之间电压差之后，响应所述第二驱动控制信号连通第二驱动电源，在所述第二驱动电源驱动下继续放大所述位线和所述互补位线之间的电压差；

所述第一驱动电源提供电压大于所述第二驱动电源提供电压。

15.根据权利要求1至4中任意一项所述的灵敏放大器，其特征在于，所述放大模块包括：

第三P型晶体管，其源极与所述第一驱动电源连接，其栅极作为所述放大模块的第一控制端；

第一P型晶体管，其源极与所述第三P型晶体管的漏极，其栅极连接第二P型晶体管的漏极；

第二P型晶体管，其源极与所述第一P型晶体管的源极连接，其栅极连接所述第一P型晶体管的漏极；

第一N型晶体管，其漏极连接所述第一P型晶体管的漏极，其栅极连接第二N型晶体管的漏极，其源极与第三驱动电源间接耦合；

第二N型晶体管，其漏极连接所述第二P型晶体管的漏极，其栅极连接第一N型晶体管的漏极，其源极与所述第一N型晶体管的源极连接。

16.根据权利要求15所述的灵敏放大器，其特征在于，所述放大模块包括：

第四P型晶体管，其源极与第二驱动电源连接，其漏极连接所述第一P型晶体管的源极，其栅极作为所述放大模块的第二控制端。

17.一种存储器，其特征在于，包括如权利要求1至16中任意一项所述的灵敏放大器以及至少一个存储单元。

18.一种灵敏放大器的控制方法，其特征在于，包括：

获取灵敏放大器的晶体管的工艺角信息；

根据所述晶体管的工艺角信息对第一驱动控制信号进行脉冲宽度调节处理，输出第一驱动控制调节信号；

其中，所述第一驱动控制调节信号用于使所述灵敏放大器连通第一驱动电源，并在第一驱动电源驱动下放大位线和互补位线之间的电压差。

19.根据权利要求18所述的控制方法，其特征在于，根据所述晶体管的工艺角信息对第一驱动控制信号进行脉冲宽度调节处理，输出第一驱动控制调节信号，具体包括：

根据所述晶体管的工艺角信息生成脉冲宽度调节信号；

根据所述脉冲宽度调节信号对所述第一驱动控制信号进行脉冲宽度调节处理，输出所述第一驱动控制调节信号。

Images