CN114861925A - 一种电容、滤波电路芯片、表面芯片离子阱及量子计算机 - Google Patents
一种电容、滤波电路芯片、表面芯片离子阱及量子计算机 Download PDFInfo
- Publication number
- CN114861925A CN114861925A CN202210470734.0A CN202210470734A CN114861925A CN 114861925 A CN114861925 A CN 114861925A CN 202210470734 A CN202210470734 A CN 202210470734A CN 114861925 A CN114861925 A CN 114861925A
- Authority
- CN
- China
- Prior art keywords
- filter circuit
- ion trap
- capacitors
- chip
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 105
- 238000005040 ion trap Methods 0.000 title claims abstract description 67
- 239000004065 semiconductor Substances 0.000 claims abstract description 72
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000000576 coating method Methods 0.000 claims abstract description 15
- 238000009826 distribution Methods 0.000 claims abstract description 7
- 239000002184 metal Substances 0.000 claims description 18
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000011248 coating agent Substances 0.000 claims description 9
- 238000005516 engineering process Methods 0.000 abstract description 21
- 238000012545 processing Methods 0.000 abstract description 15
- 238000002360 preparation method Methods 0.000 abstract description 5
- 230000010354 integration Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 13
- 150000002500 ions Chemical class 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 238000005530 etching Methods 0.000 description 10
- 238000003860 storage Methods 0.000 description 8
- 238000001914 filtration Methods 0.000 description 7
- 230000033001 locomotion Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000000746 purification Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- 238000001069 Raman spectroscopy Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000037427 ion transport Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000007723 transport mechanism Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/642—Capacitive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Theoretical Computer Science (AREA)
- Data Mining & Analysis (AREA)
- Computational Mathematics (AREA)
- Evolutionary Computation (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Artificial Intelligence (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本文公开一种电容、滤波电路芯片、表面芯片离子阱及量子计算机，表面芯片离子阱包括：安装于表面芯片离子阱底部的滤波电路芯片，滤波电路芯片包含一个以上滤波电路，各滤波电路分别与表面芯片离子阱的其中一个直流电极连接，滤波电路包括按照预设线路分布连接的电阻和电容；电容的正电极、接地电极和半导体介质以平行板镀层的形式制备在半导体基底上；半导体介质为U形结构，接地电极位于U形结构的外围，正电极位于U形结构的中心。本发明实施例上述电容可通过微纳加工工艺制备，降低了滤波电路制备的复杂度，基于上述电容制备的滤波电路芯片为离子阱上提供了多通道滤波电路，在消除离子阱电学信号噪声串扰的同时，提高了离子阱的集成度。
Description
技术领域
本文涉及但不限于电子电路技术，尤指一种电容、滤波电路芯片、表面芯片离子阱及量子计算机。
背景技术
离子阱(ion trap)是一种通过电磁场将带电荷离子束缚在有限空间内，并且可以将带电离子与外界环境隔离的物理设备。在离子阱量子计算机中，量子信息被存储在离子的电子量子态之中，量子信息可以通过带电离子之间的库仑相互作用和量子化的集体作用进行传递。为了实现更多复杂的量子操作和发展大规模可拓展量子计算，基于微纳加工的表面芯片离子阱被提出。相比宏观阱，表面芯片离子阱的几何构造具有极高的自由度，微纳加工工艺允许在芯片阱中加入更多复杂的功能性结构，例如微波波导、光子收集腔体和光纤灯等。除此之外，单个表面芯片离子阱可以同时拥有多个容纳囚禁离子的区域，并允许离子在不同区域中传输从而实现量子信息传播；每个区域可以承担不同的功能，例如量子门操控、存储和传输等。因此，表面芯片离子阱和离子传输的构型是实现大规模量子计算机的一个发展方向。量子门操控、存储和传输等，可以在各独立电极上加上不同电压时来产生不同的束缚电势场，通过控制离子的运动实现上述操作。控制离子运动的稳定程度取决于每个电极发射出的电信号噪声水平。在离子阱系统中，囚禁阱是由射频信号和直流信号共同构成的，因此隔绝不同电信号之间的串扰是进行高精度量子操控的一个重要条件。
在包括刀片阱和四极阱在内的宏观离子阱系统中，电极的尺寸基本是毫米级别，不同电极之间的间距较大，因此串扰影响较小，且通常只有10个左右电极，因此一般在电极旁附加独立的真空兼容电容并通过金带连接电极即可完成滤波。而在表面芯片离子阱中，由于电极数量众多且电极尺寸微小，所以很难采用电焊电容的方式为每一路电极构建滤波电路。在表面芯片离子阱的芯片中，电极之间的距离很近(通常小于10微米)且所有电极都位于同一个半导体基底之上，因此不同电极之间的信号串扰较大；如果施加了恒压的电极中含有交流电的成分，那么囚禁势阱将会遭到极大的破坏(混入很多交流噪声)，影响对离子进行精确操控。在部分的离子阱量子计算方案之中，离子的运动模式是作为量子信息传输的载体，同时部分拉曼量子操控是与离子的运动模式耦合的。非理想的离子的运动状态改变会极大程度地影响量子操作的保真度，且会引起退相干效应。因此，每个电极上所施加的电学信号必须是纯净的理想信号，不应包含其它频段的电学噪声。
相关技术中，减小表面芯片离子阱电极中的电学噪声主要是通过在芯片的外围设置滤波电路进行消噪。比较简单的是在真空腔体和供电电源之间设置滤波电路，该类方案的优势在于搭建和操作难度低，不需要考虑真空兼容和体积问题，有众多商业滤波电路可以使用，且方便更换与测试。但由于滤波电路和芯片之间始终存在较长距离，无法优化芯片内部的噪声串扰，芯片中不同电极中依旧存在不小的电学噪声，通过实验论证显示这类方案都无法达到量子计算实验要求的降噪需求。此外，还有一种方案是利用深硅刻蚀技术制作滤波电容，图1为相关技术利用深硅刻蚀制备滤波电路的示意图，图2为利用深硅刻蚀制备滤波电路的局部放大图，参见图1和图2，利用深硅刻蚀技术需要在芯片的半导体基底之中构造出特别深的凹槽，然后再均匀在凹槽上方分别镀上接地金属层、半导体介质层和正极金属层，从而构造出一个电容器；利用深硅刻蚀虽然可以达到在芯片上制作集成化滤波电路的目的，但深硅刻蚀工艺复杂，无法广泛应用，同时由于深槽镀膜不均匀会导致电容质量的层次不齐，影响滤波效果，因此，该方案也无法应用在表面芯片离子阱中。
综上，实现一种适用表面芯片离子阱的滤波电路，成为一个有待解决的问题。
发明内容
以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
本发明实施例提供一种电容、滤波电路芯片、表面芯片离子阱及量子计算机，能够获得适用表面芯片离子阱的滤波电路。
本发明实施例提供了一种电容，包括：
以平行板镀层的形式制备在半导体基底上的正电极、接地电极和半导体介质；
其中，所述半导体介质为U形结构，所述接地电极位于所述半导体介质的外围，所述正电极位于所述半导体介质的中心区域。
另一方面，本发明实施例还提供一种滤波电路芯片，包含一个以上滤波电路，滤波电路中包括第一预设数量的电阻和第二预设数量的电容，第一预设数量的电阻和第二预设数量的电容按照预设线路分布连接，其中：
电容的正电极、接地电极和半导体介质以平行板镀层的形式制备在半导体基底上；半导体介质为U形结构，接地电极位于半导体介质的外围，正电极位于半导体介质的中心区域。
再一方面，本发明实施例还提供一种表面芯片离子阱，包括：安装于表面芯片离子阱底部的滤波电路芯片，滤波电路芯片包含一个以上滤波电路，每一个滤波电路分别与表面芯片离子阱的其中一个直流电极连接，滤波电路中包括第一预设数量的电阻和第二预设数量的电容，第一预设数量的电阻和第二预设数量的电容按照预设线路分布连接，其中：
电容的正电极、接地电极和半导体介质以平行板镀层的形式制备在半导体基底上；半导体介质为U形结构，接地电极位于半导体介质的外围，正电极位于半导体介质的中心区域。
还一方面，本发明实施例还提供一种量子计算机，包括上述的表面芯片离子阱。
本申请技术方案包括：安装于表面芯片离子阱底部的滤波电路芯片，滤波电路芯片包含一个以上滤波电路，每一个滤波电路分别与表面芯片离子阱的其中一个直流电极连接，滤波电路中包括第一预设数量的电阻和第二预设数量的电容，第一预设数量的电阻和第二预设数量的电容按照预设线路分布连接，其中：电容的正电极、接地电极和半导体介质以平行板镀层的形式制备在半导体基底上；半导体介质为U形结构，接地电极位于半导体介质的外围，正电极位于半导体介质的中心区域。本发明实施例通过微纳加工工艺制备上述结构的电容，并基于上述电容制备可拓展的滤波电路芯片，在不增加芯片制作复杂度的情况下，为表面芯片离子阱上的电极提供多通道滤波电路，消除了离子阱电学信号的噪声串扰，实现了电学信号纯化滤波，提高了表面芯片离子阱的集成度。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
附图用来提供对本发明技术方案的进一步理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本发明的技术方案，并不构成对本发明技术方案的限制。
图1为相关技术利用深硅刻蚀制备滤波电路的示意图；
图2为利用深硅刻蚀制备滤波电路的局部放大图；
图3为本发明实施例电容的结构框图；
图4为本发明另一实施例电容的结构框图；
图5为本发明实施例滤波电路芯片的结构框图；
图6为本发明实施例表面芯片离子阱的结构框图；
图7为本发明应用示例离子阱的示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，下文中将结合附图对本发明的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。
在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行。并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。
图3为本发明实施例电容的结构框图，如图3所示，包括：
以平行板镀层的形式制备在半导体基底上的正电极、接地电极和半导体介质；
其中，半导体介质为U形结构，接地电极位于半导体介质的外围，正电极位于半导体介质的中心区域。
在一种示例性实例中，本发明实施例正电极、接地电极和半导体介质的材料、厚度和面积等可以根据电路需求，参照相关原理设计实现，其具体设计不限定本发明的保护范围，在此不做赘述。
在一种示例性实例中，本发明实施例电容的正电极与半导体基底的水平面平行。
本发明实施例基于上述电容结构，可以在半导体基底上通过微纳加工工艺实现微米级电容的制备，降低了微米级电容的工艺复杂度。
在一种示例性实例中，本发明实施例电容正电极和接地电极还包括用于线路连接的接线端。在一种示例性实例中，本发明实施例电容可以通过接线端与并联的电容实现连接，通过电容并联可以增大电容的电容值；图4为本发明另一实施例电容的结构框图，如图4所示，本发明实施例并联的电容之间通过预设的绝缘层隔离，相邻的电容的正电极相联接，相邻的电容的接地电极相联接。本发明实施例中的上述电容制备工艺简单且具有较高兼容性，在构造不同电容量和进行复杂电路设计时具有高度可拓展性。
图5为本发明实施例滤波电路芯片的结构框图，如图5所示，滤波电路芯片包含一个以上滤波电路，滤波电路包括第一预设数量的电阻和第二预设数量的电容，第一预设数量的电阻和第二预设数量的电容按照预设线路分布连接；其中，
电容的正电极、接地电极和半导体介质以平行板镀层的形式制备在半导体基底上；半导体介质为U形结构，接地电极位于半导体介质的外围，正电极位于半导体介质的中心区域。
需要说明的是，本发明实施例滤波电路中电阻和电容的个数和连接，可以由本领域技术人员根据滤波电路的相关原理及应用需求分析确定。
在一种示例性实例中，本发明实施例可以通过镀膜、材料生长、光刻等微纳加工工艺在半导体基底上制备电容和电阻；本发明实施例采用微纳加工工艺制备的电容和电阻，具有可拓展性。
基于上述电容和电阻的制备，本发明实施例可以在芯片制备滤波电路，获得滤波电路芯片；
在一种示例性实例中，本发明实施例中的滤波电路还包括用于实现布线连接的第一印刷电路板(PCB)走线。
在一种示例性实例中，本发明实施例中的第一PCB走线，包括：
从滤波电路的第一端布线至表面芯片离子阱，且与直流电极连接的走线。
在一种示例性实例中，本发明实施例中的滤波电路还包括用于连接至外部线路的第二PCB走线和金属焊盘。
在一种示例性实例中，本发明实施例中的第二PCB走线，包括：
从滤波电路的第二端布线至预设位置且与金属焊盘连接的走线。
在一种示例性实例中，本发明实施例中的上述金属焊盘(接触点)可以用于与电学转接插座(socket)上的电极焊盘连接，socket上的电极焊盘可以与外部的电源连接。在一种示例性实例中，本发明实施例上述与第二PCB走线连接的金属焊盘可以通过金带与socket上的电极焊盘连接。
在一种示例性实例中，本发明实施例中第二预设数量的电容存在并联的电容时，并联的电容之间通过预设的绝缘层隔离；并联的电容中相邻的电容的正电极相连接，并联的电容中相邻的电容的接地电极相连接。
本发明实施例并联的电容中间，通过生长的绝缘材料隔开，通过电容并联提高了电容的电容值，降低了电容对芯片面积的占用，提高了芯片的面积使用率。
图6为本发明实施例表面芯片离子阱的结构框图，如图6所示，包括：安装于表面芯片离子阱底部的滤波电路芯片，滤波电路芯片包含一个以上滤波电路，每一个滤波电路分别与表面芯片离子阱的其中一个直流电极连接，滤波电路中包括第一预设数量的电阻和第二预设数量的电容，第一预设数量的电阻和第二预设数量的电容按照预设线路分布连接；其中，
电容的正电极、接地电极和半导体介质以平行板镀层的形式制备在半导体基底上；半导体介质为U形结构，接地电极位于半导体介质的外围，正电极位于半导体介质的中心区域。
本发明实施例，通过微纳加工工艺制备上述结构的电容，并基于上述电容制备可拓展的滤波电路芯片，在不增加芯片制作复杂度的情况下，为表面芯片离子阱上的电极提供多通道滤波电路，消除了离子阱电学信号的噪声串扰，实现了电学信号纯化滤波，提高了表面芯片离子阱的集成度。
本发明实施例将滤波电路芯片安装于表面芯片离子阱内，滤波电路芯片作为表面芯片离子阱的滤波内插器(interposer)；本发明实施例中的滤波电路芯片中的电容，可以采用微纳加工工艺制备，工艺简单且具有较高兼容性，在构造不同电容量和进行复杂电路设计时具有高度可拓展性；基于上述表面芯片离子阱的设计，可以使芯片具有更多的空间和自由度，用于集成更多的功能。
在一种示例性实例中，本发明实施例中的滤波电路还包括用于实现布线连接的第一印刷电路板(PCB)走线。
在一种示例性实例中，本发明实施例中的第一PCB走线，包括：
从滤波电路的第一端布线至表面芯片离子阱，且与直流电极连接的走线。
在一种示例性实例中，本发明实施例中的滤波电路还包括用于连接至外部线路的第二PCB走线和金属焊盘。
在一种示例性实例中，本发明实施例中的第二PCB走线，包括：
从滤波电路的第二端布线至预设位置且与金属焊盘连接的走线。
在一种示例性实例中，本发明实施例中的上述金属焊盘(接触点)可以用于与电学转接插座(socket)上的电极焊盘连接；socket上的电极焊盘可以与外部的电源连接。
本发明实施例中的引线用于实现电路的布线，连接电容、电阻和对应焊盘，最后从内部引线区与芯片离子阱中不同直流电极相连，从而形成多个各自独立的滤波电路。由于本发明实施例制备的电容的可拓展性和加工工艺兼容，本发明实施例可以实现任意的滤波电路芯片，包括但不限于单极RC电路。
在一种示例性实例中，本发明实施例中的第二预设数量的电容存在并联的电容时，并联的电容之间通过预设的绝缘层隔离；并联的电容中相邻的电容的正电极相连接，并联的电容中相邻的电容的接地电极相连接。
本发明实施例并联的电容中间，通过生长的绝缘材料隔开，通过电容并联提高了电容的电容值，降低了电容对芯片面积的占用，提高了芯片的面积使用率。
在一种示例性实例中，本发明实施例滤波电路芯片中的电阻可以采用微纳加工工艺制备；在一种示例性实例中，本发明实施例中的电阻可以通过沉积不同尺寸的金属层来实现。
本发明实施例利用微纳加工技术在极小的半导体基底上制备了多通道的滤波电路，可以适配芯片离子阱，提高了芯片的集成化程度。将滤波电路和表面芯片离子阱的表面电极放置在同一半导体基底之上，缩短了滤波电路与表面电极的距离，提高了滤波电路的滤波性能。通过滤波电路内插器将直流信号与射频信号隔离，减少了不同通道之间电学信号串扰影响，降低了电学信号噪声。本发明实施例在实现可扩展的离子型量子计算机方面具有重要的科学研究价值和广阔的工业应用前景。
本发明实施例还提供量子计算机，量子计算机包括上述表面芯片离子阱。
以下通过应用示例对本发明实施例进行简要说明，应用示例仅用于陈述本发明实施例，并不用于限定本发明实施例的保护范围。
应用示例
图7为本发明应用示例离子阱的示意图，如图7所示，离子阱的芯片包括：电容组、导线、引线和焊接区；其中，本应用示例中的电容组中包含若干个电容，每一个电容分别对应于一个通道的滤波电路。本应用示例半导体基底为硅基底，本应用示例在硅基底片上根据需要制备的电容挖出预设尺寸(微米级)的凹槽，并根据预先确定的电容性能填充预设材料。电阻、引线和焊接区都可以通过在预设区域镀上金属镀层来实现；本应用示例最后利用金属镀层作为引线将所有元件按照滤波电路要求进行布线，从而制备出一个多通道的滤波系统。上述制备过程均可以通过光刻、刻蚀、沉积和半导体生长等本技术领域技术人员公知的微纳加工工艺实现。滤波电路中的电容和电阻的参数可以通过数值模拟仿真手段计算得到。
本应用示例封装系统时，微纳加工完成的表面芯片离子阱将会被放置在滤波内插器芯片的中间；表面芯片离子阱中的每一个直流电极与下方的相对应滤波插入器中的内引线相连，然后通过微纳加工的导线与对应的电容、电阻和金属焊盘相连，构成一个完整的低通滤波线路；最后通过外焊盘处的金带与外部的电学转接设备实现电学连接，接受来自芯片装置外部的直流信号输入。本应用示例利用镀层、光刻等技术，在芯片基底之上制备出接地金属层、半导体介质层、正极金属层、半导体介质层和接地电极金属层，构成了半导体介质为U形结构，接地电极位于半导体介质的外围，正电极位于半导体介质的中心区域的电容。根据相关原理，电容的电容值
εc由半导体介质层材料决定；本应用示例由于接地电极位于U形的半导体介质的外围，所以电容面积为电镀层面积的两倍，间距d则为半导介电质材料的厚度。在此基础之上，本应用示例可以通过增加更多的并联电容来增加电容值；在一种示例性实例中，本应用示例可以在并联的电容之间镀上绝缘层。本应用示例上述电容结构避免了深硅刻蚀的使用，降低了电容的加工难度，减小了加工成本；在一种示例性实例中，本应用示例上述电容可以兼容其它电路，可以用于制备构造更多种类的滤波电路。
本领域普通技术人员可以理解，上文中所公开方法中的全部或某些步骤、系统、装置中的功能模块/单元可以被实施为软件、固件、硬件及其适当的组合。在硬件实施方式中，在以上描述中提及的功能模块/单元之间的划分不一定对应于物理组件的划分；例如，一个物理组件可以具有多个功能，或者一个功能或步骤可以由若干物理组件合作执行。某些组件或所有组件可以被实施为由处理器，如数字信号处理器或微处理器执行的软件，或者被实施为硬件，或者被实施为集成电路，如专用集成电路。这样的软件可以分布在计算机可读介质上，计算机可读介质可以包括计算机存储介质(或非暂时性介质)和通信介质(或暂时性介质)。如本领域普通技术人员公知的，术语计算机存储介质包括在用于存储信息(诸如计算机可读指令、数据结构、程序模块或其他数据)的任何方法或技术中实施的易失性和非易失性、可移除和不可移除介质。计算机存储介质包括但不限于RAM、ROM、EEPROM、闪存或其他存储器技术、CD-ROM、数字多功能盘(DVD)或其他光盘存储、磁盒、磁带、磁盘存储或其他磁存储装置、或者可以用于存储期望的信息并且可以被计算机访问的任何其他的介质。此外，本领域普通技术人员公知的是，通信介质通常包含计算机可读指令、数据结构、程序模块或者诸如载波或其他传输机制之类的调制数据信号中的其他数据，并且可包括任何信息递送介质。
Claims (10)
1.一种电容，包括：
以平行板镀层的形式制备在半导体基底上的正电极、接地电极和半导体介质；
其中，所述半导体介质为U形结构，所述接地电极位于所述半导体介质的外围，所述正电极位于所述半导体介质的中心区域。
2.一种滤波电路芯片，包含一个以上滤波电路，滤波电路中包括第一预设数量的电阻和第二预设数量的电容，第一预设数量的电阻和第二预设数量的电容按照预设线路分布连接，其特征在于：
电容的正电极、接地电极和半导体介质以平行板镀层的形式制备在半导体基底上；半导体介质为U形结构，接地电极位于半导体介质的外围，正电极位于半导体介质的中心区域。
3.根据权利要求2所述的滤波电路芯片，其特征在于，所述第二预设数量的电容存在并联的电容时，并联的所述电容之间通过预设的绝缘层隔离；并联的电容中相邻的电容的所述正电极相连接，并联的电容中相邻的电容的所述接地电极相连接。
4.一种表面芯片离子阱，包括：安装于表面芯片离子阱底部的滤波电路芯片，滤波电路芯片包含一个以上滤波电路，每一个滤波电路分别与表面芯片离子阱的其中一个直流电极连接，滤波电路中包括第一预设数量的电阻和第二预设数量的电容，第一预设数量的电阻和第二预设数量的电容按照预设线路分布连接，其特征在于：
电容的正电极、接地电极和半导体介质以平行板镀层的形式制备在半导体基底上；半导体介质为U形结构，接地电极位于半导体介质的外围，正电极位于半导体介质的中心区域。
5.根据权利要求4所述的表面芯片离子阱，其特征在于，所述滤波电路还包括用于实现布线连接的第一印刷电路板PCB走线。
6.根据权利要求5所述的表面芯片离子阱，其特征在于，所述第一PCB走线，包括：
从所述滤波电路的第一端布线至所述表面芯片离子阱，且与所述直流电极连接的走线。
7.根据权利要求4所述的表面芯片离子阱，其特征在于，所述滤波电路还包括用于连接至外部线路的第二PCB走线和金属焊盘。
8.根据权利要求7所述的表面芯片离子阱，其特征在于，所述第二PCB走线，包括：
从所述滤波电路的第二端布线至预设位置且与所述金属焊盘连接的走线。
9.根据权利要求4～8任一项所述的表面芯片离子阱，其特征在于，所述第二预设数量的电容存在并联的电容时，并联的所述电容之间通过预设的绝缘层隔离；并联的电容中相邻的电容的所述正电极相连接，并联的电容中相邻的电容的所述接地电极相连接。
10.一种量子计算机，其特征在于，包括如权利要求4～9任一项所述的表面芯片离子阱。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210470734.0A CN114861925B (zh) | 2022-04-28 | 2022-04-28 | 一种电容、滤波电路芯片、表面芯片离子阱及量子计算机 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210470734.0A CN114861925B (zh) | 2022-04-28 | 2022-04-28 | 一种电容、滤波电路芯片、表面芯片离子阱及量子计算机 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114861925A true CN114861925A (zh) | 2022-08-05 |
| CN114861925B CN114861925B (zh) | 2024-03-19 |
Family
ID=82634717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210470734.0A Active CN114861925B (zh) | 2022-04-28 | 2022-04-28 | 一种电容、滤波电路芯片、表面芯片离子阱及量子计算机 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114861925B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116435001A (zh) * | 2023-06-13 | 2023-07-14 | 华翊博奥(北京)量子科技有限公司 | 一种芯片离子阱 |
| CN116564792A (zh) * | 2023-04-20 | 2023-08-08 | 华翊博奥(北京)量子科技有限公司 | 一种芯片离子阱及量子计算装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107318272A (zh) * | 2015-08-28 | 2017-11-03 | 富士电机株式会社 | 半导体装置 |
| CN111261632A (zh) * | 2018-11-30 | 2020-06-09 | 长鑫存储技术有限公司 | 半导体栅极结构及其制备方法 |
| CN111540741A (zh) * | 2020-05-13 | 2020-08-14 | 复旦大学 | 基于浮栅与控制栅连接通道的半浮栅存储器及其制备方法 |
-
2022
- 2022-04-28 CN CN202210470734.0A patent/CN114861925B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107318272A (zh) * | 2015-08-28 | 2017-11-03 | 富士电机株式会社 | 半导体装置 |
| CN111261632A (zh) * | 2018-11-30 | 2020-06-09 | 长鑫存储技术有限公司 | 半导体栅极结构及其制备方法 |
| CN111540741A (zh) * | 2020-05-13 | 2020-08-14 | 复旦大学 | 基于浮栅与控制栅连接通道的半浮栅存储器及其制备方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116564792A (zh) * | 2023-04-20 | 2023-08-08 | 华翊博奥(北京)量子科技有限公司 | 一种芯片离子阱及量子计算装置 |
| CN116564792B (zh) * | 2023-04-20 | 2024-09-13 | 华翊博奥(北京)量子科技有限公司 | 一种芯片离子阱及量子计算装置 |
| CN116435001A (zh) * | 2023-06-13 | 2023-07-14 | 华翊博奥(北京)量子科技有限公司 | 一种芯片离子阱 |
| CN116435001B (zh) * | 2023-06-13 | 2023-11-10 | 华翊博奥(北京)量子科技有限公司 | 一种芯片离子阱 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114861925B (zh) | 2024-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN114861925A (zh) | 一种电容、滤波电路芯片、表面芯片离子阱及量子计算机 | |
| US9514879B2 (en) | Signal transmission through LC resonant circuits | |
| CN100492628C (zh) | 包含具有埋置电容器的衬底的电子组装件及其制造方法 | |
| US6970362B1 (en) | Electronic assemblies and systems comprising interposer with embedded capacitors | |
| US4641140A (en) | Miniaturized microwave transmission link | |
| US7081650B2 (en) | Interposer with signal and power supply through vias | |
| CN1253964C (zh) | 高频模块 | |
| CN106252800A (zh) | 中心频率可调的基片集成波导滤波器及其制作方法 | |
| CN106663670B (zh) | 包括嵌入式电容器的封装基板 | |
| US4958258A (en) | Modular hybrid microelectronic structures with high density of integration | |
| CN107735860A (zh) | 包括电容器、重分布层、和分立同轴连接的封装基板 | |
| KR100911784B1 (ko) | 다중 전압용 분리형 박막 커패시터 | |
| CN110518890B (zh) | 宽阻带ltcc低通滤波器 | |
| KR20210042895A (ko) | 높은 피크 대역폭 i/o 채널들을 갖는 모듈 | |
| KR100742023B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100693607B1 (ko) | 전송선로형 노이즈 필터를 구비하는 전자회로 | |
| CN217387147U (zh) | 一种量子器件及一种量子计算机 | |
| CN203071060U (zh) | 一种圆片级三维高密度电容结构 | |
| CN203445115U (zh) | 硅基射频滤波电容排 | |
| KR20030064830A (ko) | 상호 연결체 | |
| CN109981067B (zh) | 一种基于同轴硅通孔的三维集成无源滤波器 | |
| CN111863459B (zh) | 一种贴片式微型滤波电容器的制备方法与应用 | |
| US10755855B2 (en) | Capacitor and method of manufacturing the same | |
| US6461493B1 (en) | Decoupling capacitor method and structure using metal based carrier | |
| US9812523B2 (en) | Capacitance structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |