CN203445115U - 硅基射频滤波电容排 - Google Patents

Abstract

本实用新型公开了一种硅基射频滤波电容排，属于半导体器件领域。本实用新型自下而上包括下电极、低阻硅衬底、薄膜介质和上电极；所述上电极由一系列独立的电极条组成，所述电极条呈条状并列纵贯于薄膜介质上，下电极可通过金锡烧结或导电胶粘接实现接地，上电极的各个线条的两端可以通过键合工艺连接到外围其他电路，实现对地并联的高频滤波功能。本实用新型在硅基上集成电极条，电极条的端口与常用的微波控制电路芯片端子相对应，可作为微波电路与控制电路芯片的过渡元件，特别适合为多芯片微波组件中的幅相控制电路做滤波，并很好实现滤波性能；本实用新型还可以明显降低射频信号引入的干扰，在多通道组件中能够提高通道的隔离度。

Description

硅基射频滤波电容排

技术领域

本实用新型涉及半导体器件领域。

背景技术

芯片电容广泛应用于混合集成电路、多芯片微波组件（MCM）、以及微波射频电路的封装测试中，主要用于射频信号的滤波、隔直等功能。目前主流的产品是基于高阶陶瓷材料的陶瓷芯片电容和硅基的MOS电容。

随着技术的发展，小型化、集成化成为射频微波组件发展方向。特别是随着机载、弹载、星载等应用领域，特别是相控阵体制的雷达接收和发射组件，对小型化的要求越来越高。小型化、集成化的发展主要体现在以下两个方面：（1）多芯片的集成，包托多个芯片（包括多功能芯片）的组装，通过将多个芯片集成在一个封装模块内实现小型化；（2）多通道的集成，及以前将多个独立的通道模块组合成整机模块，变成将多个通道集成在一起。这两个方面往往要同时满足。多芯片的集成要求器件以裸芯片的形式进行应用，适合于微组装工艺中的烧结、粘接、键合等工艺技术。多通道的集成，要在更小的空间内集成更多的元器件，而且在更小的空间内电磁辐射、干扰等问题更加严重，通道间的隔离问题更加突出，如果通道隔离问题解决不好就会使得系统指标下降甚至完全不能应用。微波多芯片组件中尤其是幅度、相位控制的数控移相器、数控衰减器芯片的应用中控制线往往很多、很密集，通常的互联线需要在PCB或陶瓷等上制作很密的线条，要求精度高，而且容易引入互扰，在多通道的组件中共用的控制线会造成控制通道间信号的泄露，影响整机的性能。

现有芯片电容技术中存在如下问题：

1）传统的芯片电容主要是分立的方式，在需要多个电容应用时要多个单独电容排列在一起，占用较大面积空间。

2）传统的微波电路中控制芯片与微波射频芯片的连接往往采用陶瓷Al₂O₃陶瓷基板或复合介质电路板，由于电介质常数低、不能做的电极的介质不能做的很薄，不能对微波辐射干扰进行很好的抑制。

实用新型内容

本实用新型提供了一种针对多芯片微波组件开发的硅基射频滤波电容排，本实用新型可作为微波电路与控制电路芯片的过渡元件，特别适合为多芯片微波组件中的幅相控制电路做滤波，可以明显降低射频信号引入的干扰，在多通道组件中能够提高通道的隔离度。

本实用新型采用的技术方案为：一种硅基射频滤波电容排，自下而上包括下电极、低阻硅衬底、薄膜介质和上电极；所述上电极由一系列独立的电极条组成，所述电极条呈条状并列纵贯于薄膜介质上，所述电极条的端口A和端口B分别位于薄膜介质相对的两端。

所述电极条呈直线状或折线状。

各电极条的端口A等距并行排列，端口B也为等距并行排列。

所述端口A之间的距离为：0.15mm，端口B之间的距离为：0.25mm。

所述上电极的四周与薄膜介质的四周边缘之间保留有至少0.02mm的区域。

所述低阻硅衬底的电阻率为0.0011-0.0013Ω                                                

cm³，或0.002-0.003Ω

cm³，介电常数为11.7。

所述薄膜介质为双层介质层。

采用上述技术方案取得的技术进步为：本实用新型在硅基上集成电极条，电极条的端口与常用的数控衰减器、数控移相器、驱动器芯片的控制端子相对应，可以作为微波电路与控制电路芯片的过渡元件，特别适合为多芯片微波组件中的幅相控制电路做滤波，并很好实现滤波性能；本发明从S波段到毫米波段都有很好的射频滤波性能，用一级电容排能够增加射频抑制25dB以上；本实用新型还可以明显降低射频信号引入的干扰，在多通道组件中能够提高通道的隔离度。

附图说明

图1为本发明实施例1结构的主视图；

图2为图1的仰视图；

图3为实施例2的主视图；

图4为实施例2的应用连接图；

其中，1、薄膜介质，2、电极条，3、低阻硅衬底，4、下电极，C、微波控制芯片，D、驱动控制芯片。

具体实施方式

实施例1

由图1和图2所示可知，硅基射频滤波电容排，自下而上包括下电极4、低阻硅衬底3、薄膜介质1和上电极；所述上电极由一系列独立的电极条2组成，所述电极条2呈条状并列纵贯于薄膜介质1上，所述电极条2呈条状，电极条2的两个端口分别位于薄膜介质1上相对的两侧，即若端口A位于薄膜介质1的上端，那么端口B就位于其下端。各电极条2之间并行排列，各电极条2之间距离相等（当然也可以不等），根据实际情况进行设置；下电极4可通过金锡烧结或导电胶粘接实现接地，上电极的电极条2的两端口-端口A和端口B可以通过键合工艺连接到外围其他电路，实现对地并联的高频滤波功能。

所述端口A之间的距离为：0.15mm，端口B之间的距离为：0.25mm。

所述低阻硅衬底3的电阻率为0.0011-0.0013Ω

cm³，介电常数为11.7。

所述下电极4由依次沉积的Ti/Ni/Au形成，厚度范围分别为：

 

所述薄膜介质1为双层介质层，依次为SiN/SiO₂，厚度为

此厚度适用于110V电压，厚度为1

此厚度适用于220V电压。

上电极采用依次沉积的Au/Pt/TiW/Ti，厚度依次为：

其中，Au为导电层。

所述上电极的四周与薄膜介质1的四周边缘之间保留有至少0.02mm的区域。

传统的电容结构大多正方形或接近于正方形的矩形，而采用条形的电极条2的设计，其原因是可以归结为如下两点：第一、利用射频信号在电容器的纵向传输方向的长度效应提高滤波性能；第二、一般微波数控衰减器和数控移相器、驱动芯片控制加电端子的间距比较小，常规的多个分离电容并排要占用很大面积，并且键合线拉的很宽，不便于操作。本电容排的每个电极条2的控制端口与这些芯片的控制位很接近，应用方便。

实施例2

由图3所示可知，与实施例1不同的是，所述电极条2呈折线形条状，各电极条2的端口A等距并行排列，端口B也为等距并行排列，且各电极条2的端口A之间的距离大于端口B之间的距离。所述端口A之间的距离为：0.2mm，端口B之间的距离为：0.35mm。

这样设置端口A和端口B的目的是为了配合不同型号控制端口的各种微波控制芯片。

所述上电极的四周与薄膜介质1的四周边缘之间保留有0.025mm的区域。

所述低阻硅衬底3的电阻率为0.002-0.003Ω

cm³，介电常数为11.7。

图4所示为实施例2作为连接件连接微波控制芯片C和驱动控制芯片D的连接图。由此图可以看出，本实用新型很方便的将微波控制芯片C和驱动控制芯片D连接了起来，且占用的面积很小，连接关系也很清楚。

本实用新型中电极条2的数量、形状以及端口之间的间距、上电极与薄膜介质1边缘之间的距离等参数均可以根据实际需求进行设置。

本实用新型在硅基上集成电极条2，电极条2的端口与常用的数控衰减器、数控移相器、驱动器芯片的控制端子相对应，可以作为微波电路与控制电路芯片的过渡元件，特别适合为多芯片微波组件中的幅相控制电路做滤波，并很好实现滤波性能；本发明从S波段到毫米波段都有很好的射频滤波性能，用一级电容排能够增加射频抑制25dB以上；本实用新型还可以明显降低射频信号引入的干扰，在多通道组件中能够提高通道的隔离度。

Claims (7)

1.一种硅基射频滤波电容排，其特征在于自下而上包括下电极（4）、低阻硅衬底（3）、薄膜介质（1）和上电极；所述上电极由一系列独立的电极条（2）组成，所述电极条（2）呈条状并列纵贯于薄膜介质（1）上，所述电极条（2）的端口A和端口B分别位于薄膜介质（1）相对的两端。

2.根据权利要求1所述的硅基射频滤波电容排，其特征在于所述电极条（2）呈直线状或折线状。

3.根据权利要求1或2所述的硅基射频滤波电容排，其特征在于各电极条（2）的端口A等距并行排列，端口B也为等距并行排列。

4.根据权利要求3所述的硅基射频滤波电容排，其特征在于所述端口A之间的距离为：0.15mm，端口B之间的距离为：0.25mm。

5.根据权利要求1所述的硅基射频滤波电容排，其特征在于所述上电极的四周与薄膜介质（1）的四周边缘之间保留有至少0.02mm的区域。

6.根据权利要求1所述的硅基射频滤波电容排，其特征在于所述低阻硅衬底（3）的电阻率为0.0011-0.0013Ω· cm³，或0.002-0.003Ω·cm³，介电常数为11.7。

7.根据权利要求1所述的硅基射频滤波电容排，其特征在于所述薄膜介质（1）为双层介质层。

Images