CN114843186A - 一种碳化硅电力电子器件制备方法 - Google Patents

一种碳化硅电力电子器件制备方法 Download PDF

Info

Publication number
CN114843186A
CN114843186A CN202110145212.9A CN202110145212A CN114843186A CN 114843186 A CN114843186 A CN 114843186A CN 202110145212 A CN202110145212 A CN 202110145212A CN 114843186 A CN114843186 A CN 114843186A
Authority
CN
China
Prior art keywords
oxide layer
silicon carbide
electronic device
power electronic
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110145212.9A
Other languages
English (en)
Inventor
白云
刘新宇
郝继龙
汤益丹
田晓丽
杨成樾
陈宏�
陆江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN202110145212.9A priority Critical patent/CN114843186A/zh
Publication of CN114843186A publication Critical patent/CN114843186A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明公开了一种碳化硅电力电子器件制备方法，包括：在碳化硅衬底上制备氧化层，并进行氮化处理；对所述氧化层和所述衬底与所述氧化层之间的界面进行氧离子注入；执行后序工艺，形成所述碳化硅电力电子器件。本发明提供的碳化硅电力电子器件制备方法用以解决现有技术中碳化硅电力电子器件存在的高界面态密度和高氧化层缺陷的技术问题。

Description

一种碳化硅电力电子器件制备方法
技术领域
本发明涉及半导体器件技术领域，尤其涉及一种碳化硅电力电子器件制备方法。
背景技术
碳化硅(SiC)因其具有较宽的禁带宽度、高的击穿电场、高的热导率、高的电子饱和速率等优点，是制备电力电子器件的优选材料。目前，碳化硅电力电子器件由于其开关速度快、开关损耗小，可以广泛应用于功率转换的逆变器、转换器、PFC(Power FactorCorrection，功率因数校正)电路等领域。
但由于制备工艺的限制，目前的碳化硅电力电子器件的可靠性和稳定性还处于较低水平，制约了碳化硅电力电子器件的发展和产业化进程。
发明内容
本申请实施例通过提供一种碳化硅电力电子器件制备方法，解决了现有技术中碳化硅电力电子器件存在的高界面态密度和高氧化层缺陷的技术问题，实现了降低碳化硅电力电子器件的界面态密度和氧化层缺陷，进而提高了器件的可靠性和稳定性的技术效果。
本申请通过本申请的一实施例提供如下技术方案：
一种碳化硅电力电子器件制备方法，包括：
在碳化硅衬底上制备氧化层，并进行氮化处理；
对所述氧化层和所述衬底与所述氧化层之间的界面进行氧离子注入；
执行后序工艺，形成所述碳化硅电力电子器件。
可选地，在对所述氧化层和所述衬底与所述氧化层之间的界面进行氧离子注入之后，还包括：
采用预设的参数进行热退火处理；
之后，执行所述后序工艺，形成所述碳化硅电力电子器件。
可选地，所述在碳化硅衬底上制备氧化层，并进行氮化处理，包括：
在碳化硅衬底上制备氧化层；
在含氮元素的气体氛围中对所述氧化层进行氮化处理，其中，所述氮化处理的温度为1000℃～1300℃。
可选地，所述在含氮元素的气体氛围中对所述氧化层进行氮化处理，包括：
在含NO、N2O或者N2的气体氛围中对所述氧化层进行氮化处理。
可选地，所述对所述氧化层和所述衬底与所述氧化层之间的界面进行氧离子注入，包括：
在20℃～500℃的温度范围内对所述氧化层和所述衬底与所述氧化层之间的界面进行所述氧离子注入。
可选地，所述对所述氧化层和所述衬底与所述氧化层之间的界面进行氧离子注入，包括：
以氧离子注入能量为10keV～100keV对所述氧化层和所述衬底与所述氧化层之间的界面进行所述氧离子注入。
可选地，所述对所述氧化层和所述衬底与所述氧化层之间的界面进行氧离子注入，包括：
以氧离子注入剂量为10kGy～100kGy对所述氧化层和所述衬底与所述氧化层之间的界面进行所述氧离子注入。
可选地，所述采用预设的参数进行热退火处理，包括：
在惰性气体的氛围中进行所述热退火处理。
可选地，所述采用预设的参数进行热退火处理，包括：
在500℃～1000℃的温度范围内进行所述热退火处理。
可选地，所述采用预设的参数进行热退火处理，包括：
进行所述热退火处理的时长为5min～30min。
本申请实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：
由于对氧化层进行氮化处理，因此可以分解氧化层和衬底之间界面处的部分C簇缺陷；更进一步，由于对氧化层和界面处进行氧离子注入，因此可以使部分C簇和Si-N键重新成键，形成C-N键，达到减小界面态密度的作用，有利于提高器件的迁移率，从而降低器件的导通电阻；而且，氧离子的注入还可以减少氧化层的氧空位缺陷，提高氧化层的击穿场强以及降低器件的阈值电压漂移，从而提高器件的可靠性和稳定性。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例中的碳化硅电子电力器件制备方法流程示意图；
图2为本申请实施例中的氧离子注入过程示意图。
具体实施方式
本申请实施例通过提供一种碳化硅电子电力器件的制备方法，解决了现有技术中碳化硅电力电子器件存在的高界面态密度和高氧化层缺陷的技术问题。
本申请实施例的技术方案为解决上述技术问题，总体思路如下：
提供一种碳化硅电子电力器件的制备方法，包括：
在碳化硅衬底上制备氧化层，并进行氮化处理；对所述氧化层和所述衬底与所述氧化层之间的界面进行氧离子注入；执行后序工艺，形成所述碳化硅电力电子器件。
下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
本实施例提供一种碳化硅电子电力器件的制备方法，如图1所示，包括：
步骤S101，在碳化硅衬底上制备氧化层，并进行氮化处理；
步骤S102，对所述氧化层和所述衬底与所述氧化层之间的界面进行氧离子注入；
步骤S103，执行后序工艺，形成所述碳化硅电力电子器件。
下面结合图1详细介绍本实施例提供的碳化硅电子电力器件制备方法的具体实施过程：
首先，执行步骤S101，在碳化硅衬底上制备氧化层，并进行氮化处理。其中，在制备氧化层之前，要先对碳化硅衬底进行前处理工艺，在具体的实施过程中，该前处理工艺可以是采用标准RCA工艺等本领域技术人员熟知的方法对碳化硅衬底进行表面清洗，以去除其表面的沾污及附着的颗粒等，避免引入外延缺陷。表面清洗完成后，可以采用热氧化方式生长一层氧化层，在具体的实施例中，该氧化层可以是SiO2，热氧化方式可以是干氧、湿氧或者N2O中高温氧化等，在此不作限制。由于在热氧化生长SiO2过程中会在SiC衬底和SiO2氧化层界面处及SiO2氧化层中形成大量的缺陷，如界面处的氧碳空位缺陷、碳空位缺陷、碳碳单键、碳碳双键或碳簇等缺陷以及氧化层中的氧间隙原子、氧空位、以及碳相关的缺陷等，造成高的界面态密度和高的氧化层缺陷，因此，还需要对生长的SiO2氧化层进行后处理工艺。目前工业化生产采用的一种后处理方案是氮化技术，具体来讲，就是在N2、NO或者N2O等含氮元素的气体氛围中对SiO2氧化层进行氮化处理，其中，采用的温度为1000～1300℃的高温。该方法通过在界面处引入氮元素，以分解界面处部分碳簇缺陷，达到降低界面态密度的目的。
然后，执行步骤S102，对所述氧化层和所述衬底与所述氧化层之间的界面进行氧离子注入。在具体的实施过程中，由于氮化处理对消除SiO2氧化层的缺陷作用较小，而且在界面和氧化层处还有残留的碳簇和Si-N键，会起到俘获电子的作用，降低器件的沟道迁移率。因此，本申请发明人提出本发明公开的技术方案，以期进一步减少界面和氧化层中的各种缺陷。具体来讲，就是通过在氧化层和界面处进行氧离子注入，通过控制氧离子注入的能量和剂量，来使界面处的部分C簇和Si-N键重新成键，形成C-N键，达到减小界面态的作用，并且氧离子的注入还可以填补氧化层的氧空位缺陷，进而减少因氧空位缺陷导致的阈值电压漂移现象。
在具体的实施例中，氧离子的注入过程可以如图2所示，201是碳化硅衬底，202是SiO2氧化层，在碳化硅衬底201和SiO2氧化层202接触的界面处存在各种缺陷203,氧空位缺陷204存在于氧化层202以及界面处。氧离子205以一定的注入能量进入SiO2氧化层202以及碳化硅衬底201和SiO2氧化层202接触的界面以弥补存在的缺陷，整个氧离子注入过程在腔室206中进行。在具体的实施过程中，可以通过控制腔室206的温度，氧离子205的注入能量以及注入剂量来控制氧离子205的注入速度、注入深度以及注入总量。在本实施例中，执行氧离子注入的温度范围为20℃～500℃，当然，本领域技术人员可以根据实际的氧化层生长情况选择合适的氧离子注入温度，本申请对此不作限制。由于需要对界面处的化学键进行键能重建并且改善氧化层的氧空位缺陷，因此需要严格控制氧离子的注入能量及注入剂量。在本实施例中，氧离子的注入能量为10keV～100keV，注入剂量为10～100kGy，当然在具体的实施过程中，还可以根据实际的氧化层厚度以及氧化层的生长状况适当地调整上述参数，本申请对氧离子的注入能量及注入剂量不作限制。
在具体的实施例中，氧离子注入完成以后，还需要按照预设的参数进行热退火处理。这是因为在氧离子注入的过程中，不可避免地会引起器件内部结构损伤，因此需要进行热退火处理以修复损伤。在具体的实施过程中，热退火处理过程是在惰性气体氛围中进行的，常用的惰性气体氛围是Ar。热退火处理的温度范围为500℃～1000℃，例如500℃、600℃、700℃、800℃、900℃、1000℃等，而进行所述热退火处理的时长可以为5～30min。当然，本实施例提供的热退火处理的温度参数和时长参数还可以根据氧离子注入参数进行调整，本申请对此不作限制。
最后，执行步骤S103，执行后序工艺，形成所述碳化硅电力电子器件。在具体的实施过程中，进行前述的氧离子注入以及热退火处理以后，氧化层以及界面处的缺陷可显著下降，在此基础上，可以参照现有技术中的各种方法来实现本申请中的碳化硅电子电力器件的后续制备，为了说明书的简洁，在此不再赘述。
另外，需要说明的是，本申请提供的碳化硅电力电子器件的制备方法可以应用于SiC MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金属-氧化物半导体场效应晶体管)、SiC IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)等碳化硅电力电子器件的制备及碳化硅集成电路等的制造过程中，只要是涉及到在碳化硅衬底上制作氧化层，皆可以使用本申请提供的制备方法来提高器件的可靠性和稳定性，因此也皆属于本申请所欲保护的范围。
上述本申请实施例中的技术方案，至少具有如下的技术效果或优点：
由于对氧化层进行氮化处理，因此可以分解氧化层和衬底之间界面处的部分C簇缺陷；更进一步，由于对氧化层和界面处进行氧离子注入，因此可以使部分C簇和Si-N键重新成键，形成C-N键，达到减小界面态密度的作用，有利于提高器件的迁移率，从而降低器件的导通电阻；而且，氧离子的注入以及热退火处理还可以减少氧化层的氧空位缺陷，提高氧化层的击穿场强以及降低器件的阈值电压漂移，从而提高器件的可靠性和稳定性。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种碳化硅电力电子器件制备方法，其特征在于，包括：
在碳化硅衬底上制备氧化层，并进行氮化处理；
对所述氧化层和所述衬底与所述氧化层之间的界面进行氧离子注入；
执行后序工艺，形成所述碳化硅电力电子器件。
2.如权利要求1所述的碳化硅电力电子器件制备方法，其特征在于，在对所述氧化层和所述衬底与所述氧化层之间的界面进行氧离子注入之后，还包括：
采用预设的参数进行热退火处理。
3.如权利要求1所述的碳化硅电力电子器件制备方法，其特征在于，所述在碳化硅衬底上制备氧化层，并进行氮化处理，包括：
在碳化硅衬底上制备氧化层；
在含氮元素的气体氛围中对所述氧化层进行氮化处理，其中，所述氮化处理的温度为1000℃～1300℃。
4.如权利要求3所述的碳化硅电力电子器件制备方法，其特征在于，所述在含氮元素的气体氛围中对所述氧化层进行氮化处理，包括：
在含NO、N2O或者N2的气体氛围中对所述氧化层进行氮化处理。
5.如权利要求1所述的碳化硅电力电子器件制备方法，其特征在于，所述对所述氧化层和所述衬底与所述氧化层之间的界面进行氧离子注入，包括：
在20℃～500℃的温度范围内对所述氧化层和所述衬底与所述氧化层之间的界面进行所述氧离子注入。
6.如权利要求1所述的碳化硅电力电子器件制备方法，其特征在于，所述对所述氧化层和所述衬底与所述氧化层之间的界面进行氧离子注入，包括：
以氧离子注入能量为10keV～100keV对所述氧化层和所述衬底与所述氧化层之间的界面进行所述氧离子注入。
7.如权利要求1所述的碳化硅电力电子器件制备方法，其特征在于，所述对所述氧化层和所述衬底与所述氧化层之间的界面进行氧离子注入，包括：
以氧离子注入剂量为10kGy～100kGy对所述氧化层和所述衬底与所述氧化层之间的界面进行所述氧离子注入。
8.如权利要求2所述的碳化硅电力电子器件制备方法，其特征在于，所述采用预设的参数进行热退火处理，包括：
在惰性气体的氛围中进行所述热退火处理。
9.如权利要求2所述的碳化硅电力电子器件制备方法，其特征在于，所述采用预设的参数进行热退火处理，包括：
在500℃～1000℃的温度范围内进行所述热退火处理。
10.如权利要求2所述的碳化硅电力电子器件制备方法，其特征在于，所述采用预设的参数进行热退火处理，包括：
进行所述热退火处理的时长为5min～30min。
CN202110145212.9A 2021-02-02 2021-02-02 一种碳化硅电力电子器件制备方法 Pending CN114843186A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110145212.9A CN114843186A (zh) 2021-02-02 2021-02-02 一种碳化硅电力电子器件制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110145212.9A CN114843186A (zh) 2021-02-02 2021-02-02 一种碳化硅电力电子器件制备方法

Publications (1)

Publication Number Publication Date
CN114843186A true CN114843186A (zh) 2022-08-02

Family

ID=82562112

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110145212.9A Pending CN114843186A (zh) 2021-02-02 2021-02-02 一种碳化硅电力电子器件制备方法

Country Status (1)

Country Link
CN (1) CN114843186A (zh)

Similar Documents

Publication Publication Date Title
CN107437498B (zh) 碳化硅mos结构栅氧制备方法及碳化硅mos结构制备方法
JP2021526308A (ja) 半導体デバイス及びその製造方法
JP3992211B2 (ja) Ｃｍｏｓｆｅｔの製造方法
JPH11186256A (ja) 炭化けい素半導体装置の熱酸化膜形成方法
CN109037333B (zh) 碳化硅金属氧化物半导体场效应晶体管及其制造方法
KR0161611B1 (ko) 반도체 장치의 제조방법
CN113410132A (zh) 一种碳化硅moseft栅氧结构及其制备方法
CN105047539A (zh) 提高SiC MOSFET沟道迁移率的方法
CN110660649B (zh) 一种8英寸vdmos功率管用硅外延片的制造方法
JP5266996B2 (ja) 半導体装置の製造方法および半導体装置
JP2012038919A (ja) 炭化珪素半導体装置の製造方法
CN114843186A (zh) 一种碳化硅电力电子器件制备方法
US10192963B2 (en) Composite gate dielectric layer applied to group III-V substrate and method for manufacturing the same
CN115763233A (zh) 一种SiC MOSFET的制备方法
CN115148583A (zh) 一种新型SiC MOSFET器件栅氧化层的制作方法
CN105161526B (zh) 提高垂直导电结构SiC MOSFET沟道迁移率的方法
WO2012042856A1 (ja) 半導体装置の製造方法
CN112053957A (zh) 一种沟槽mosfet的制作方法
CN117198867A (zh) 改善SiC器件栅氧界面层质量的方法及其应用
CN114843185A (zh) 一种碳化硅器件的制备方法
JP2005223003A (ja) 炭化珪素半導体装置の製造方法
CN104201109B (zh) 一种用于制备等离子氮化栅极介质层的方法
CN114530370B (zh) 一种基于外延沟道的mosfet器件及其制备方法
CN109742020B (zh) 一种碳化硅器件的栅氧结构及其制备方法
JP2001358146A (ja) 半導体装置および半導体基板の処理方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination