CN114830634A - 固态成像装置和电子设备 - Google Patents

固态成像装置和电子设备 Download PDF

Info

Publication number
CN114830634A
CN114830634A CN202080084705.XA CN202080084705A CN114830634A CN 114830634 A CN114830634 A CN 114830634A CN 202080084705 A CN202080084705 A CN 202080084705A CN 114830634 A CN114830634 A CN 114830634A
Authority
CN
China
Prior art keywords
reference voltage
operational amplifier
circuit
voltage
outputs
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080084705.XA
Other languages
English (en)
Inventor
江藤慎一郎
池田裕介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN114830634A publication Critical patent/CN114830634A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Analogue/Digital Conversion (AREA)
  • Amplifiers (AREA)

Abstract

固态成像装置(100)包括连接到从像素阵列单元(110)延伸的垂直信号线(144)的转换电路、输出预定电压的电压生成电路(151)和接收作为输入的预定电压并输出转换电路的参照电压的参照电压生成电路(152)。参照电压生成电路(152)包括放大预定电压并输出参照电压的运算放大器、其一端连接到运算放大器的与输入预定电压的输入端不同的输入端的电容元件、将电容元件的另一端的连接目的地切换到输出预定电压的电压生成电路(151)的输出端或运算放大器的反馈回路的第一切换电路以及切换电容元件的一端是否连接到运算放大器的反馈回路的第二切换电路。

Description

固态成像装置和电子设备
技术领域
本公开涉及固态成像装置和电子设备。
背景技术
近年来，互补金属氧化物半导体(CMOS)型固态成像装置(在下文中，也被称为CMOS图像传感器或CMOS型固态成像装置)作为代替电荷耦合器件(CCD)型固态成像装置的图像传感器而受到关注。
用于CMOS型固态成像装置的模数转换器(Analog to Digital Converter：在下文中，被称为ADC)包括管线型(pipeline type)和列型(column type)。另外，列型ADC(在下文中，被称为列ADC)包括使用斜坡状参照信号的单斜率积分型和针对每一位(bit)切换参照电压的逐次逼近(Successive Approximation Register：在下文中，被称为SAR)型。与单斜率积分型列ADC相比，SAR型列ADC具有能够大幅缩短AD转换期间的优势。
引文列表
专利文献
专利文献1：JP 2019-92143A
发明内容
技术问题
在针对每一位切换参照电压的SAR型列ADC中，当在多个参照电压之间出现电压差时，会影响在列ADC中包括的DAC中的输出信号的线性。即，当在参照电压中出现偏移时，在列ADC中包括的DAC中的输出的线性可能会无法维持。
因此，本公开提供了一种能够抑制输入到SAR型列ADC的参照信号的偏移的固态成像装置和电子设备。
问题的解决方案
根据本公开，提供了一种固态成像装置。所述固态成像装置包括转换电路、电压生成电路和参照电压生成电路。所述转换电路连接到从像素阵列单元延伸的垂直信号线。电压生成电路输出预定电压。参照电压生成电路接收作为输入的所述预定电压并输出所述转换电路的参照电压。所述参照电压生成电路包括运算放大器、电容元件、第一切换电路和第二切换电路。所述运算放大器以预定的放大倍率放大所述预定电压并输出所述参照电压。所述电容元件的一端连接到所述运算放大器的输入端，该输入端与输入所述预定电压的输入端不同。所述第一切换电路将所述电容元件的另一端的连接目的地切换至输出所述预定电压的所述电压生成电路的输出端或所述运算放大器的反馈回路。所述第二切换电路切换所述电容元件的所述一端是否连接到所述运算放大器的所述反馈回路。
附图说明
图1是示出配备有根据本公开技术的固态成像装置的电子设备的示意性构成例的框图。
图2是示出对本公开各实施方案共用的固态成像装置的构成例的说明图。
图3是示出对本公开各实施方案共用的列信号处理电路的AD转换器的构成例的图。
图4是示出对本公开各实施方案共用的DAC的构成例的图。
图5是用于说明在参照电压中不包括偏移电压的情况下的DACcode和参照信号VDAC之间的关系的图。
图6是用于说明在参照电压中包括偏移电压的情况下的DACcode和参照信号VDAC之间的关系的图。
图7是用于说明在参照电压中包括偏移电压的情况下的DACcode和参照信号VDAC之间的关系的图。
图8是示出根据本公开第一实施方案的参照电压生成电路的构成例的图。
图9是用于说明在运算放大器中不产生偏移电压的情况下的运算放大器的增益的图。
图10是用于说明在运算放大器中产生偏移电压的情况下的运算放大器的增益的图。
图11是用于说明在运算放大器中产生偏移电压的情况下的运算放大器的增益的图。
图12是用于说明根据本公开第一实施方案的参照电压生成电路的操作例的图。
图13是用于说明根据本公开第一实施方案的参照电压生成电路的偏移消除的图。
图14是用于说明根据本公开第一实施方案的参照电压生成电路的偏移消除的图。
图15是示出根据本公开第二实施方案的参照电压生成电路的构成例的图。
图16是用于说明根据本公开第二实施方案的参照电压生成电路的操作例的图。
图17是示出根据本公开第三实施方案的参照电压生成电路的构成例的图。
图18是示出根据本公开第四实施方案的参照电压生成电路的构成例的图。
图19是示出根据本公开第五实施方案的参照电压生成电路的构成例的图。
图20是示出根据本公开第六实施方案的参照电压生成电路的构成例的图。
图21是示出根据本公开第七实施方案的参照电压生成电路的构成例的图。
图22是示出根据本公开第八实施方案的参照电压生成电路的构成例的图。
图23是示出根据本公开第八实施方案的参照电压生成电路和列ADC的构成例的图。
图24是示出根据本公开第九实施方案的参照电压生成电路的构成例的图。
图25是用于说明根据本公开第九实施方案的参照电压生成电路的操作例的图。
图26是示出应用根据本公开的技术的间接TOF距离图像传感器的系统构成的示例的框图。
图27是示出应用根据本公开的技术的间接TOF距离图像传感器中的像素的电路构成的示例的电路图。
具体实施方式
在下文中，将参照附图详细说明本公开的优选实施方案。注意，在本说明书和附图中，用相同的附图标记表示具有基本相同的功能构成的组件，并且省略了重复的说明。
注意，将按以下顺序给出说明。
1.各实施方案共用的构成
1.1.电子设备的构成例
1.2.固态成像装置的构成例
1.3.列ADC的构成例
1.4.DAC的构成例
2.第一实施方案
3.第二实施方案
4.第三实施方案
5.第四实施方案
6.第五实施方案
7.第六实施方案
8.第七实施方案
9.第八实施方案
10.第九实施方案
11.应用例
11.1.系统构成例
11.2.像素的电路构成例
12.补充
<1.各实施方案共用的构成>
首先，将参照附图说明作为对本公开各实施方案共用的构成的固态成像装置和电子设备。
<1.1.电子设备的构成例>
图1是示出配备有根据本公开技术的固态成像装置的电子设备的示意性构成例的框图。如图1所示，电子设备1包括例如成像透镜10、固态成像装置100、存储单元30和处理器20。
成像透镜10是在固态成像装置100的光接收面上会聚入射光并形成其图像的光学系统的示例。光接收面可以是固态成像装置100中其上排列有光电转换元件的表面。固态成像装置100对入射光进行光电转换以生成图像数据。此外，固态成像装置100对生成的图像数据执行诸如噪声去除和白平衡调整等预定的信号处理。
存储单元30例如包括闪存、动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)等，并且记录从固态成像装置100输入的图像数据等。
处理器20使用例如中央处理单元(CPU)等构成，并且可以包括执行操作系统、各种应用软件等的应用处理器、图形处理单元(GPU)、基带处理器等。处理器20根据需要对从固态成像装置100输入的图像数据、从存储单元30读出的图像数据等执行各种处理，向用户执行显示，并经由预定的网络将图像数据发送到外部。
<1.2.固态成像装置的构成例>
图2是示出对本公开各实施方案共用的固态成像装置100的构成例的说明图。如图2所示，固态成像装置100包括其中排列有多个成像元件111的像素阵列单元110，以及围绕像素阵列单元110设置的周边电路。周边电路包括垂直驱动电路132、列信号处理电路134、水平驱动电路136、输出电路138、控制电路140、电压生成电路151、参照电压生成电路152等。在下文中，将说明像素阵列单元110和周边电路的细节。
像素阵列单元110包括在半导体基板上以矩阵状二维排列的多个成像元件(像素)111。此外，多个像素111可以包括产生用于图像生成的像素信号的普通像素以及产生用于焦点检测的像素信号的一对相位差检测像素。每个像素111包括多个光电转换元件和多个像素晶体管(未示出)。更具体地，像素晶体管可以包括例如传输晶体管、选择晶体管、复位晶体管和放大晶体管等。
垂直驱动电路132例如由移位寄存器形成，选择像素驱动配线142，将用于驱动像素111的脉冲提供给选择的像素驱动配线142，并且以行为单位驱动像素111。即，垂直驱动电路132以行为单位在垂直方向(图2中的垂直方向)上依次选择性地扫描像素阵列单元110的各像素111，并通过垂直信号线144将基于根据由各像素111的光电转换元件接收到的光量所产生的电荷的像素信号提供给后述的列信号处理电路134。
列信号处理电路134针对像素111的各列排列，并针对各像素列对从一行的像素111输出的像素信号进行诸如噪声去除等信号处理。例如，列信号处理电路134进行诸如相关双采样(CDS)和模数(AD)转换等信号处理，以便去除像素固有的固定模式噪声。列信号处理电路134例如包括SAR型列ADC。
水平驱动电路136例如由移位寄存器形成，通过依次输出水平扫描脉冲来依次选择上述每个列信号处理电路134，并使每个列信号处理电路134将像素信号输出到水平信号线146。
输出电路138对从上述每个列信号处理电路134通过水平信号线146依次提供的像素信号进行信号处理，并输出像素信号。输出电路138例如可以用作进行缓冲的功能单元，或者可以进行诸如黑电平调整、列偏差校正和各种数字信号处理等处理。注意，缓冲是指临时存储像素信号，以便在交换像素信号时补偿处理速度和传输速度的差异。
电压生成电路151产生下述电压，该电压用于产生在列信号处理电路134的AD转换时使用的参照电压。电压生成电路151可以输出预定电压值的电压或者可以输出多个不同电压值的电压。
参照电压生成电路152将从电压生成电路151输出的电压放大例如1倍以上的倍率，以产生参照电压。当电压生成电路151输出具有预定电压值的电压时，参照电压生成电路152产生通过以多个不同的放大倍率放大电压而获得的参照电压。当电压生成电路151输出多个不同电压值的电压时，参照电压生成电路152以预定放大倍率放大该电压，以产生参照电压。如上所述，根据本公开各实施方案的参照电压生成电路152输出具有多个不同电压值的参照电压。
控制电路140可以接收输入时钟和对操作模式等给出指示的数据，并且可以输出诸如像素111的内部信息等数据。即，控制电路140基于垂直同步信号、水平同步信号和主时钟产生用作垂直驱动电路132、列信号处理电路134、水平驱动电路136、电压生成电路151、参照电压生成电路152等的操作基准的时钟信号或控制信号。然后，控制电路140将产生的时钟信号和控制信号输出到垂直驱动电路132、列信号处理电路134、水平驱动电路136、电压生成电路151、参照电压生成电路152等。
注意，根据本实施方案的固态成像装置100的构成例不限于图2所示的示例，并且可以包括例如其他电路单元等，并没有特别限制。
<1.3.列ADC的构成例>
图3是示出对本公开各实施方案共用的列信号处理电路134的AD转换器134A的构成例的图。列信号处理电路134针对各垂直信号线包括例如图3所示的AD转换器134A。注意，在下文中，列信号处理电路134中包括的AD转换器134A也被称为列ADC 134A。
图3所示的列ADC 134A包括比较器1341、逐次逼近寄存器(SAR)逻辑电路1342和数模转换器(DAC)1343。
比较器1341将经由垂直信号线144输入的像素信号与预定的参照信号进行比较。比较器1341将比较结果输出到SAR逻辑电路1342。
基于比较器1341的比较结果，SAR逻辑电路1342获得表示接近像素信号的参照信号的值的数字信号，将该数字信号保持在寄存器中，并产生用于将参照信号更新为该值的控制信号。
DAC 1343通过对控制信号的数模(DA)转换来更新模拟参照信号。
在初始状态下，参照信号的电平被设定为例如初始值VREF/2，其中预定的参照信号为VREF。然后，比较器1341将选择的像素信号与初始值的参照信号进行比较。当像素信号大于参照信号时，SAR逻辑电路1342将数字信号DOUT的最高有效位(MSB)设定为“1”。SAR逻辑电路1342然后将参照信号升高VREF/4。
另一方面，当像素信号等于或小于参照信号时，SAR逻辑电路1342将数字信号DOUT的MSB设定为“0”。SAR逻辑电路1342然后将参照信号减小VREF/4。
然后，比较器1341进行以下比较，并且当像素信号大于参照信号时，SAR逻辑电路1342将MSB的下一数位设定为“1”。SAR逻辑电路1342然后将参照信号升高VREF/8。
另一方面，当像素信号小于或等于参照信号时，SAR逻辑电路1342将MSB的下一数位设定为“0”。SAR逻辑电路1342然后将参照信号减小VREF/8。
此后，继续进行类似的过程直到最低有效位(LSB)。结果，模拟像素信号被AD转换为数字信号DOUT。在AD转换结束时，SAR逻辑电路1342输出数字信号DOUT。数字信号DOUT表示通过对像素信号(复位电平或信号电平)进行AD转换而获得的数据(即，像素数据)。
注意，列ADC 134A的增益可以通过改变参照电压VREF来控制。
<1.4.DAC的构成例>
图4是示出对本公开各实施方案共用的DAC 1343的构成例的图。图4所示的DAC1343包括产生高位用的参照信号的高位DAC 1343M和产生低位用的参照信号的低位DAC1343L。DAC 1343包括多个电容元件C0至C10以及对应于多个电容元件C0至C10布置的多个开关S0至S10。在图4中，每个电容元件C0至C10的电容C由比率表示。多个开关S0至S10连接成能够切换例如从后述的参照电压生成电路152输出的参照电压VRT1、VRT4、VRB、VRB4、VRC中的任一个。
即，DAC 1343是二进制CDAC，其根据电容元件C0至C10的电容值和参照电压的值的组合将具有不同值的参照信号VDAC提供给比较器1341。
如上所述，通过根据电容元件C0至C10的电容值和参照电压的值的组合输出具有不同值的参照信号VDAC，能够减小DAC 1343的总电容值，即，DAC 1343的面积。
图4所示的DAC 1343的电容元件C0至C10的总电容值是280C。另一方面，当DAC1343被构造为使得输入到DAC 1343的参照电压仅为一组参照电压VRT4和VRB4时，例如，电容元件C0至C10的电容值需要以二进制关系增大，因此总电容值变为1024C。由于电容元件C0至C10的面积根据电容值而增加，因此如果电容元件C0至C10的总电容值大，则DAC 1343的面积也增加。
如上所述，通过将多个参照电压输入到DAC 1343，可以输出以二进制关系改变的参照信号VDAC。因此，与参照电压为一组的情况相比，能够减小电容元件C0至C10的总电容值。结果，能够减小DAC 1343的面积。
这里，将说明参照电压包括偏移电压的情况。如后所述，由于参照电压生成电路152包括运算放大器，因此参照电压包括由运算放大器导致的偏移电压。
由于偏移电压会影响从DAC 1343输出的参照信号VDAC的线性，因此偏移电压也会影响列ADC的输出信号的线性。
首先，将说明在偏移电压不被包括在参照电压中的情况下的参照信号VDAC。这里，假定图4所示的参照电压的关系是VRT1-VRB＝VREF且VRT4-VRB4＝VREF/4。另外，这里，假定偏移电压不被包括在参照电压VRT1和VRT4中。
假定多个开关S0至S10选择参照电压VRC作为要施加到电容元件C0至C10的电压。注意，参照电压VRC是VRT1和VRB之间的中间值(VRC＝VRT1-VREF/2)。此时，假定开关S10的连接目的地切换为使得施加到对应于最高有效位(MSB)的电容器C10的电压从参照电压VRC变为参照电压VRT1。通过开关S10的切换改变的DAC 1343的参照信号VDAC的变化量是128C/280C×VREF/2＝64VREF/280。这是512LSB的电压变化量。注意，280C是DAC 1343的总容量值。
此外，当对应于电容元件C6的开关S6的连接目的地从参照电压VRC切换到参照电压VRTl时，DAC 1343的参照信号VDAC的变化量是8C/280C×VREF/2＝4VREF/280。这是32LSB的电压变化量。
此外，在对应于电容元件C5的开关S5的连接目的地从参照电压VRC切换到参照电压VRT4的情况下，DAC 1343的参照信号VDAC的变化量是16C/280C×VREF/8＝2VREF/280。这是16LSB的电压变化量。
如上所述，即使电容元件C0至C10的电容值之间的关系不是二进制关系，可以通过使用多个参照电压来改变作为DAC 1343的输出的参照信号VDAC，以满足二进制关系。
如上所述，在偏移电压没有被包括在参照电压中的情况下，DACcode和参照信号VDAC之间的关系是图5所示的线性关系。注意，图5是用于说明在参照电压中不包括偏移电压的情况下的DACcode和参照信号VDAC之间的关系的图。另外，从DAC 1343输出的参照信号VDAC的电压值是离散值，但在图5中，为了便于看清线性关系，连续示出了参照信号VDAC的变化。
尽管稍后将说明细节，但是在参照电压生成电路152包括用于将要产生的各参照电压的运算放大器的情况下，例如，针对各参照电压产生不同的偏移电压。因此，在多个参照电压之间产生对应于偏移电压的电压差ΔV。在下文中，为了简化说明，假定在参照电压VRT1中不包括偏移电压，而在参照电压VRT4中产生ΔV的偏移电压。
将说明对应于电容元件C5的开关S5的连接目的地从参照电压VRC切换到参照电压VRT4的情况。由于在参照电压VRT4中产生ΔV的偏移电压，因此DAC 1343的参照信号VDAC的变化量是16C/280C×(VREF/8+ΔV/2)＝2VREF/280+8ΔV/280。这是16LSB+ΔLSB的电压变化量。
这里，由于16LSB＝2VREF/280，因此ΔLSB是ΔLSB＝8ΔV/280÷2VREF/280＝4ΔV×2/280＝4ΔV×16LSB/VREF。当重新排列该等式时，ΔLSB＝ΔV/(VREF/4)×32LSB×1/2。
在ΔV小于零的情况下，即，偏移电压为负值，如图6所示，参照信号VDAC在参照电压被切换的DACcode处变小，且不满足线性关系。注意，图6是用于说明在参照电压中包括偏移电压的情况下的DACcode和参照信号VDAC之间的关系的图。另外，从DAC 1343输出的参照信号VDAC的电压值是离散值，但在图6中，为了便于看清线性关系，连续示出了参照信号VDAC的变化。
另一方面，在ΔV大于零的情况下，即，在偏移电压为正值的情况下，如图7所示，参照信号VDAC在参照电压被切换的DACcode处变大，且不满足线性关系。注意，图7是用于说明在参照电压中包括偏移电压的情况下的DACcode和参照信号VDAC之间的关系的图。另外，从DAC 1343输出的参照信号VDAC的电压值是离散值，但在图7中，为了便于看清线性关系，连续示出了参照信号VDAC的变化。
如上所述，当偏移电压被包括在从参照电压生成电路152输出的参照电压中时，DAC 1343或列ADC 134A的输出的线性可能不被满足。本公开的技术着眼于这一点，并且消除参照电压中包括的偏移电压以降低偏移电压的影响并满足DAC 1343的线性。在下文中，在各实施方案中，将说明消除在参照电压中包括的偏移电压的参照电压生成电路152。
<2.第一实施方案>
接下来，将说明根据本公开第一实施方案的参照电压生成电路152A。根据本实施方案的参照电压生成电路152A使电容元件保持在运算放大器的输入处产生的输入转换的偏移电压，并将所保持的偏移电压加到运算放大器的具有相反极性的输入，以执行偏移消除。
图8是示出根据本公开第一实施方案的参照电压生成电路152A的构成例的图。参照电压生成电路152A包括运算放大器A1、电容元件C11、第一和第二开关SW11和SW12、晶体管Tr1和可变电阻电路R11。
运算放大器A1以预定的放大倍率放大由电压生成电路151产生的参照电压VREF，并输出放大后的参照电压VREF。注意，运算放大器A1的放大因数也包括1。当放大因数为1时，运算放大器A1用作缓冲电路。
运算放大器A1的输出被输入到晶体管Trl。晶体管Tr1是源极跟随器电路，并输出通过放大运算放大器A1的输出而获得的参照电压VRT。以这种方式，通过在不通过电阻的情况下从晶体管Tr1的源极端子直接输出参照电压VRT，能够抑制由于电阻的阻抗分量引起的响应性的降低。结果，能够以更高的速度操作参照电压生成电路152A。
电容元件C11的一端连接到与输入运算放大器A1的参照电压VREF的输入端不同的输入端，并且另一端连接到第一开关SW1。可变电阻电路R11的一端连接到晶体管Tr1，并且另一端连接到基准电位VRB。运算放大器A1的反馈回路的电阻值可以由可变电阻电路R11来改变。当反馈回路的电阻值改变时，运算放大器A1的放大因数也会改变。因此，可以通过使用可变电阻电路R11改变反馈回路的电阻值来改变参照电压VRT的值，并且参照电压生成电路152A能够产生多个参照电压。
第一开关SW11被布置在电容元件C11和参照电压生成电路152A的输入端，即，电压生成电路151的输出端之间。第一开关SW11是切换电容元件C11的另一端的连接目的地到电压生成电路151的输出端或运算放大器A1的反馈回路的切换电路。例如，在高电平状态下，第一开关SW11连接电容元件C11的另一端与参照电压生成电路152A的输入端，即，电压生成电路151的输出端。此外，当第一开关SW11处于低电平状态时，例如，电容元件C11的另一端连接到运算放大器A1的反馈回路。
第二开关SW12被布置在运算放大器A1的反馈回路中。第二开关SW12是切换电容元件C11的一端是否连接到运算放大器A1的反馈回路的切换电路。此外，第二开关SW12与第一开关SW11一起将电容元件C11的另一端连接至运算放大器A1的反馈回路。例如，在高电平(High)状态下，第二开关SW12将电容元件C11的一端连接至运算放大器A1的反馈回路。此外，当第二开关SW12和第一开关SW11处于低电平(Low)状态时，电容元件C11的另一端连接到运算放大器A1的反馈回路。
这里，如上所述，根据本实施方案的参照电压生成电路152A通过调整可变电阻电路R11的电阻值来调整运算放大器A1的增益，并输出多个参照电压。此时，在运算放大器A1中产生偏移电压，这影响了运算放大器A1的增益的线性。
如图9所示，在运算放大器A1中不产生偏移电压的情况下，当作为运算放大器A1的输入电压的参照电压VREF乘以1/8并从V1＝VREF变为V2＝VREF/8时，作为运算放大器A1的输出电压的参照电压VRT变为VRT＝VREF/8。如上所述，当在运算放大器A1中不产生偏移电压时，运算放大器A1的增益的线性不受影响。注意，图9是用于说明在运算放大器A1中不产生偏移电压的情况下的运算放大器A1的增益的图。
另一方面，将说明在运算放大器A1中产生偏移电压的情况。例如，假定当参照电压VREF被输入到参照电压生成电路152A时，参照电压生成电路152A输出参照电压VREF。在这种情况下，由于参照电压包括偏移电压，因此由参照电压生成电路152A实际输出的参照电压VRT变为VRT＝VREF+ΔV。
在这种情况下，即使将作为输入电压的参照电压VREF乘以1/8，偏移电压ΔV也不会变为1/8倍。因此，从参照电压生成电路152A输出的参照电压VRT为VRT＝VREF/8+ΔV。如上所述，在参照电压中包括偏移电压的情况下，即使将作为输入电压的参照电压VREF乘以1/8，作为输出电压的参照电压VRT也不会成为1/8倍。
如图10所示，在偏移电压大于0的情况下，即，在偏移电压为正的情况下，即使作为输入电压的参照电压VREF乘以1/8，参照电压VRT也变得大于参照电压VREF的1/8倍。此外，如图11所示，在偏移电压小于0的情况下，即，在偏移电压为负的情况下，即使将作为输入电压的参照电压VREF乘以1/8，参照电压VRT也变得小于参照电压VREF的1/8倍。注意，图10和图11是用于说明在运算放大器A1中产生偏移电压时的运算放大器A1的增益的图。
因此，当在运算放大器A1中产生偏移电压时，运算放大器A1的增益的线性受到影响。因此，在根据本实施方案的参照电压生成电路152A中，使用电容元件C11来消除运算放大器A1的偏移电压。结果，根据本实施方案的参照电压生成电路152A可以降低对运算放大器A1的增益的线性影响。
接下来，将参照图12说明根据本公开第一实施方案的参照电压生成电路152A的第一和第二开关SW11和SW12的操作。图12是用于说明根据本公开第一实施方案的参照电压生成电路152A的操作例的图。
如图12所示，在时刻t01处，参照电压生成电路152A的第一开关SW11成为高电平状态，并且第二开关SW12成为低电平状态。结果，如图13所示，电容元件C11的一端连接到运算放大器A1的反馈回路，并且另一端连接到电压生成电路151的输出端。
与在运算放大器A1中产生的输入转换的偏移电压VOVRT和晶体管Trl的偏移电压VOSFVRT相对应的偏移电压VOAMP被施加到图13所示的电容元件C11的两端。结果，用于消除偏移电压VOAMP的电荷被累积在电容元件C11中。也可以说，从时刻t01到时刻t02的期间是其中电容元件C11对偏移电压VOAMP进行采样的偏移采样期间。注意，图13是用于说明根据本公开第一实施方案的参照电压生成电路152A的偏移消除的图。
说明返回到图12。在时刻t02，第一开关SW11进入低电平状态，并且第二开关SW12进入高电平状态。结果，如图14所示，电容元件C11的一端连接到运算放大器A1的输入端，并且另一端连接到运算放大器A1的反馈回路。如上所述，电容元件C11的另一端连接到运算放大器A1的反馈回路，从而构成运算放大器A1的反馈回路。
已经在时刻t01和时刻t02之间累积电荷的电容元件C11在时刻t02以与之前相反的极性连接到运算放大器A1的反馈回路，从而消除反馈回路的偏移电压VOAMP。如上所述，也可以说，从时刻t02到时刻t03的期间是其中在通过电容元件C11执行偏移消除的同时运算放大器A1输出参照电压的期间(偏移消除期间)。注意，图14是用于说明根据本公开第一实施方案的参照电压生成电路152A的偏移消除的图。
说明返回到图12。参照电压生成电路152A每次执行偏移采样，固态成像装置100读出一行像素111。当固态成像装置100在时刻t01和时刻t03之间读出一行像素111时，参照电压生成电路152A在时刻t03将第一开关SW11设定为高电平状态，并将第二开关SW12设定为低电平状态。结果，偏移被电容元件C11进行采样。随后，在时刻t04，参照电压生成电路152A将第一开关SW11设定为低电平状态，并将第二开关SW12设定为低电平状态。结果，偏移被电容元件C11消除，并且参照电压生成电路152A输出不包括偏移电压的参照电压。
以这种方式，参照电压生成电路152A使用电容元件C11对偏移电压进行采样和消除。结果，能够抑制输入到列ADC 134A的DAC 1343的参照电压的偏移。
<3.第二实施方案>
接下来，将说明本公开的第二实施方案。除了图8所示的参照电压生成电路152A的构成之外，根据本公开第二实施方案的参照电压生成电路152B还包括保持运算放大器A1的输出的采样保持电路。
图15是示出根据本公开第二实施方案的参照电压生成电路152B的构成例的图。如图15所示，本实施方案的参照电压生成电路152B包括采样保持电路。
采样保持电路包括第三开关SW13和电容元件C12。电容元件C12的一端连接在运算放大器的输出端和晶体管Tr1的栅极端子之间，并且另一端连接到基准电位VRB。第三开关SW13被布置在电容元件C12的一端和运算放大器A1的输出端之间。
当第三开关SW13导通(高)时，运算放大器A1的输出被电容元件C12进行采样。此外，当第三开关SW13断开(低)时，由电容元件C12采样的运算放大器A1的输出被输出到晶体管Tr1。
接下来，将参照图16说明根据本公开第一实施方案的参照电压生成电路152B的第一和第二开关SW11和SW12的操作。图16是用于说明根据本公开第二实施方案的参照电压生成电路152B的操作例的图。
如图16所示，在时刻t11，参照电压生成电路152B的第一开关SW11处于高电平状态，并且第二开关SW12处于低电平状态。另外，第三开关S13进入高电平状态。结果，用于消除偏移电压的电荷被累积在电容元件C11中。
在时刻t12，第一开关SW11进入低电平状态，并且第二开关SW12进入高电平状态。注意，第三开关SW13维持高电平状态。结果，在通过电容元件C11执行偏移消除的同时，运算放大器A1输出参照电压。此外，电容元件C12对参照电压进行采样。
接下来，在时刻t13，第二开关SW12进入低电平状态，并且第三开关SW13进入低电平状态。注意，第一开关SW11维持低电平状态。结果，由电容元件C12采样的参照电压经由晶体管Tr1输出到列ADC 134A的DAC 1343。
注意，参照电压生成电路152B与图12所示的第一实施方案的情况类似之处在于：以固态成像装置100读出一行像素111的期间作为一个周期来进行偏移电压的采样和消除。
如上所述，由于参照电压生成电路152B包括采样保持电路，因此能够保持运算放大器A1的输出，能够降低运算放大器A1的稳定电流，并且能够降低固态成像装置100的功耗。
<4.第三实施方案>
接下来，将说明根据本公开第三实施方案的参照电压生成电路152C。图17是示出根据本公开第三实施方案的参照电压生成电路152C的构成例的图。根据本实施方案的参照电压生成电路152C具有与根据第一实施方案的参照电压生成电路152A相同的构成和操作，除了设置了具有固定电阻值的电阻器R12来代替图8所示的可变电阻电路R11。
注意，通过将可变电阻电路R11改变为电阻器R12，不能调整运算放大器A1的放大因数。因此，在本实施方案中，通过使输入到参照电压生成电路152C的参照电压VREF是可变的，来改变从参照电压生成电路152C输出的参照电压VRT的值。结果，即使在设置了具有固定电阻值的电阻器R12来代替可变电阻电路R11的情况下，参照电压生成电路152C也可以产生具有不同值的多个参照电压VRT。
<5.第四实施方案>
接下来，将说明根据本公开第四实施方案的参照电压生成电路152D。图18是示出根据本公开第四实施方案的参照电压生成电路152D的构成例的图。除了图14所示的参照电压生成电路152C的构成之外，根据本实施方案的参照电压生成电路152D还包括保持运算放大器A1的输出的采样保持电路。
注意，采样保持电路的构成是与图15所示的根据第二实施方案的参照电压生成电路152B相同的采样保持电路。
即使在设置了具有固定值的电阻器R12代替可变电阻电路R11的情况下，参照电压生成电路152D也可以通过设置采样保持电路来降低运算放大器A1的稳定电流。
<6.第五实施方案>
接下来，将说明根据本公开第五实施方案的参照电压生成电路152E。图19是示出根据本公开第五实施方案的参照电压生成电路152E的构成例的图。除了图8所示的参照电压生成电路152A的构成之外，根据本实施方案的参照电压生成电路152E还包括用于输出参照电压VRT2的电路。
如图19所示，除了图8所示的参照电压生成电路152的构成之外，参照电压生成电路152E还包括运算放大器A2、电容元件C21、第一和第二开关SW21和SW22、晶体管Tr2和可变电阻电路R21。
注意，运算放大器A2、电容元件C21、第一和第二开关SW21和SW22、晶体管Tr2和可变电阻电路R21的构成和操作与图8所示的参照电压生成电路152A的构成和操作相同。
如图19所示，当分别使用运算放大器A1和A2产生参照电压VRT1和VRT2时，运算放大器A1和A2的偏移电压彼此不同，从而在参照电压VRT1和VRT2之间产生电压差。
在根据本实施方案的参照电压生成电路152E中，使用电容元件C11消除在运算放大器A1中产生的偏移电压，并且使用电容元件C21消除在运算放大器A2中产生的偏移电压。如上所述，通过消除运算放大器A1和A2的偏移电压，能够进一步减小参照电压VRT1和VRT2之间的电压差。
<7.第六实施方案>
接下来，将说明本公开的第六实施方案。图20是示出根据本公开第六实施方案的参照电压生成电路152F的构成例的图。除了图19所示的参照电压生成电路152E的构成之外，根据本公开第六实施方案的参照电压生成电路152F还包括分别保持运算放大器A1和A2的输出的采样保持电路。
保持运算放大器A1的输出的采样保持电路具有与图15所示的参照电压生成电路152B的采样保持电路相同的构成和操作。此外，保持运算放大器A2的输出的采样保持电路包括第三开关SW23和电容元件C22，并且其构成和操作与图15所示的参照电压生成电路152B的采样保持电路相同。
如上所述，即使在参照电压生成电路152F输出两个参照电压VRTl和VRT2的情况下，也可以通过设置采样和保持电路来降低运算放大器A1和A2的稳定电流。
<8.第七实施方案>
接下来，将说明根据本公开第七实施方案的参照电压生成电路152G。图21是示出根据本公开第七实施方案的参照电压生成电路152G的构成例的图。根据本实施方案的参照电压生成电路152G具有与根据第五实施方案的参照电压生成电路152E相同的构成和操作，除了设置了具有固定电阻值的电阻R31至R33来代替图18所示的可变电阻电路R11和R11。
电阻R31的一端连接到参照电压VRTl的输出端，并且另一端连接到基准电位VRB。电阻R32和电阻R33串联连接。电阻R32的一端连接到参照电压VRT2的输出端，并且电阻R33的另一端连接到基准电位VRB。此外，电阻R32和电阻R33之间的连接点连接到第二开关SW22。电阻R32是运算放大器A2的反馈回路的一部分。结果，根据包括电阻R32和R33的电阻电路的分压比的电压被施加到运算放大器A2的反馈回路。运算放大器A2将作为输入的电压VREF以与电阻R32和电阻R33之间的电阻比对应的放大因数进行放大，以产生参照电压VRT2。
例如，当电阻R32和电阻R33之间的电阻比为1：3时，运算放大器A2产生通过将电压VREF乘以4而获得的参照电压VRT2＝4VREF。另一方面，运算放大器A1将电压VREF以1的放大因数进行放大，以产生参照电压VRT1。换句话说，运算放大器A1缓冲电压VREF，以产生参照电压VRT1＝VREF。因此，在这种情况下，参照电压生成电路152G可以产生1：4的参照电压VRT1和VRT2。
以这种方式，通过设置具有固定电阻值的电阻R31至R33，能够产生具有预定的电压比的参照电压。
<9.第八实施方案>
接下来，将说明根据本公开第八实施方案的参照电压生成电路152H。图22是示出根据本公开第八实施方案的参照电压生成电路152H的构成例的图。除了图21所示的参照电压生成电路152G的构成之外，根据本实施方案的参照电压生成电路152H还包括分别保持运算放大器A1和A2的输出的采样保持电路。
保持运算放大器A1和A2的输出的采样保持电路的构成与图20所示的参照电压生成电路152F的构成相同。如上所述，即使在参照电压生成电路152H输出两个参照电压VRT1和VRT2的情况下，通过设置采样保持电路也可以降低运算放大器A1和A2的稳定电流。
图23是示出根据本公开第八实施方案的参照电压生成电路152H和列ADC 134A的构成例的图。
如图23所示，针对各垂直信号线144设置列ADC 134A，并将模拟像素信号转换为数字信号。如上所述，列ADC 134A包括比较器1341、SAR逻辑电路1342和DAC 1343。
图23所示的DAC 1343与图4所示的DAC 1343的不同之处在于，开关组在参照电压VRT1和基准电位VRB之间切换或者在参照电压VRT2和基准电位VRB之间切换。然而，图23所示的DAC 1343与图4所示的DAC 1343的相同之处在于，基于具有不同电压值的参照电压产生参照信号。
参照电压生成电路152H产生参照电压VRTl和VRT2，并将参照电压VRTl和VRT2输出到多个ADC 134A的每一个。
如上所述，参照电压生成电路152H将已经去除了偏移电压的参照电压VRTl和VRT2输出到多个ADC 134A的每一个，由此多个ADC 134A可以维持AD转换的输出信号的线性。另外，由于参照电压生成电路152H输出多个不同的参照电压VRT1和VRT2，因此可以减小DAC1433的总电容值，并且可以减小DAC 1343的面积。由于针对各垂直信号线144设置有DAC1343，因此能够通过减小DAC 1343的面积来进一步减小固态成像装置100的面积。
<10.第九实施方案>
接下来，将说明根据本公开第九实施方案的参照电压生成电路152I。图24是示出根据本公开第九实施方案的参照电压生成电路152I的构成例的图。根据本实施方案的参照电压生成电路152I具有与图20所示的参照电压生成电路152F相同的组件，除了未设置运算放大器A2且新设置了开关SW3。
如图24所示，参照电压生成电路152I的电容元件C11的一端经由开关SW3连接到运算放大器A1。同样地，电容元件C21的一端也经由开关SW3连接到运算放大器A1。此外，第三开关SW23的一端连接到运算放大器A1。如上所述，开关SW3将连接到运算放大器A1的电容元件切换到电容元件C11或电容元件C21。
开关SW3是切换运算放大器A1是产生参照电压VRT1还是产生参照电压VRT2的切换电路。即，根据本实施方案的参照电压生成电路152I通过切换开关SW3按时间切分且产生参照电压VRT1和VRT2。参照电压生成电路152I通过在采样保持电路中保持产生的参照电压VRT1和VRT2将通过时间切分产生的参照电压VRT1和VRT2输出到后级的DAC 1343。
开关SW3进行切换，使得例如包括晶体管Trl的反馈回路在高电平状态下连接到运算放大器A1，并且包括晶体管Tr2的反馈回路在低电平状态下连接到运算放大器A1。即，开关SW3进行切换，使得例如参照电压生成电路152I在高电平状态下产生参照电压VRT1，并且在低电平状态下产生参照电压VRT2。
图25是用于说明根据本公开第九实施方案的参照电压生成电路152I的操作的图。
如图25所示，在时刻t51处，开关SW3、第三开关SW13、第一开关SW11进入高电平状态，并且第二开关SW12和SW22、第三开关SW23和第一开关SW21进入低电平状态。结果，电容元件C11的一端连接到电压生成电路151的输出端，并且另一端连接到反馈回路。然后，电容元件C11对运算放大器A1的偏移电压进行采样。
随后，在时刻t52处，第一开关S11进入低电平状态，并且第二开关SW12进入高电平状态。其他开关保持时刻t51时的状态。结果，电容元件C11的另一端连接到反馈回路，并且直到时刻t52由电容元件C11累积的电荷以相反极性被施加到运算放大器A1的反馈回路。
因此，在运算放大器A1的偏移电压被消除的状态下，运算放大器A1产生参照电压VRT1，并将参照电压VRT1保持在采样保持电路的电容元件C12中。
接下来，在时刻t53处，开关SW3、第三开关SW13和第二开关SW12进入低电平状态。另外，第三开关SW23和第一开关SW21进入高电平状态。其他开关维持时刻t52时的状态。结果，电容元件C21的一端连接到电压生成电路151的输出端，并且另一端连接到反馈回路。然后，电容元件C21对运算放大器A1的偏移电压进行采样。
随后，在时刻t54处，第一开关S21进入低电平状态，并且第二开关SW22进入高电平状态。其他开关维持时刻t53时的状态。结果，电容元件C21的另一端连接到反馈回路，并且直到时刻t54由电容元件C21累积的电荷以相反极性被施加到运算放大器A1的反馈回路。
因此，在运算放大器A1的偏移电压被消除的状态下，运算放大器A1产生参照电压VRT2，并将参照电压VRT2保持在采样保持电路的电容元件C22中。
接下来，当第三开关SW23和第二开关SW22在时刻t55进入低电平状态时，从参照电压生成电路152I输出保持在电容元件C12和C22中的参照电压VRT1和VRT2。
参照电压生成电路152I针对其中固态成像装置100读出像素信号的各行执行图25的操作。注意，在图25中，已经说明了参照电压生成电路152I产生参照电压VRT1然后产生参照电压VRT2的情况，但是产生参照电压VRT1和VRT2的顺序不限于此，并且可以首先从参照电压VRT2产生参照电压。
如上所述，即使存在一个参照电压生成电路152I的运算放大器A1，也可以通过使用时间切分和使用运算放大器A1产生具有不同电压值的参照电压VRTl和VRT2。结果，能够减少运算放大器A1的数量，并且能够减小参照电压生成电路152I的面积。
<11.应用例>
除了诸如上述CMOS图像传感器等成像元件之外，根据本公开的技术还可以应用于间接飞行时间(TOF)距离图像传感器。间接TOF距离图像传感器是通过由对象物反射从光源发出的光并基于反射光的到达相位差的检测测量光飞行时间来测量到对象物的距离的传感器。
<11.1.系统构成例>
图26是示出应用根据本公开的技术的间接TOF距离图像传感器的系统构成的示例的框图。
如图26所示，间接TOF距离图像传感器10000具有包括传感器芯片10001和堆叠在传感器芯片10001上的电路芯片10002的堆叠结构。在该堆叠结构中，传感器芯片10001和电路芯片10002通过诸如导通孔(VIA)或Cu-Cu连接等连接部(未示出)电气连接。注意，图26示出了其中传感器芯片10001的配线和电路芯片10002的配线经由上述连接部电气连接的状态。
像素阵列单元10020形成在传感器芯片10001上。像素阵列单元10020包括在传感器芯片10001上以二维格子图案排列成矩阵(阵列)的多个像素10230。在像素阵列单元10020中，多个像素10230的每个接收红外光，进行光电转换，并输出模拟像素信号。在像素阵列单元10020中，针对各像素列布置两条垂直信号线VSL1和VSL2。假定像素阵列单元10020的像素列的数量为M(M为整数)，则在像素阵列单元10020中布置总共2×M条垂直信号线VSL。
多个像素10230的每个具有两个抽头A和B(稍后将说明其细节)。在两条垂直信号线VSL1和VSL2中，基于对应像素列中像素10230的抽头A的电荷的像素信号AINP1被输出到垂直信号线VSL1，并且对应像素列中像素10230的抽头B的电荷的像素信号AINP2被输出到垂直信号线VSL2。稍后将说明像素信号AINP1和AINP2。
在电路芯片10002上，排列有垂直驱动电路10010、列信号处理单元10040、输出电路10060和时序控制单元10050。垂直驱动电路10010以像素行为单位驱动像素阵列单元10020的各像素10230，并输出像素信号AINP1和AINP2。在垂直驱动电路10010的驱动下，从所选择的行中的像素10230输出的像素信号AINP1和AINP2通过垂直信号线VSL1和VSL2提供给列信号处理单元10040。
列信号处理单元10040包括例如针对对应于像素阵列单元10020的像素列的各像素列设置的多个ADC(对应于上述列ADC 134A)。各ADC对通过垂直信号线VSL1和VSL2提供的像素信号AINP1和AINP2进行AD转换处理，并将像素信号AINP1和AINP2输出到输出电路10060。输出电路10060对从列信号处理单元10040输出的数字化的像素信号AINP1和AINP2进行CDS处理等，并将像素信号AINP1和AINP2输出到电路芯片10002的外部。
时序控制单元10050产生各种时序信号、时钟信号、控制信号等，并基于这些信号进行垂直驱动电路10010、列信号处理单元10040、输出电路10060等的驱动控制。
<11.2.像素的电路构成例>
图27是示出应用根据本公开的技术的间接TOF距离图像传感器中的像素的电路构成的示例的电路图。
根据本示例的像素10230包括例如作为光电转换单元的光电二极管10231。除了光电二极管10231之外，像素10230还包括溢出晶体管10242、两个传输晶体管10232和10237、两个复位晶体管10233和10238、两个浮动扩散层10234和10239、两个放大晶体管10235和10240以及两个选择晶体管10236和10241。两个浮动扩散层10234和10239对应于图26所示的抽头A和B。
光电二极管10231对接收到的光进行光电转换，以产生电荷。光电二极管10231可以具有背面照射型像素结构。背面照射型结构如CMOS图像传感器的像素结构所述。然而，该结构不限于背面照射型结构，并且可以是接收从基板表面侧发出的光的表面照射型结构。
溢出晶体管10242连接在光电二极管10231的阴极电极和电源电压VDD的电源线之间，并且具有复位光电二极管10231的功能。具体地，溢出晶体管10242响应于从垂直驱动电路10010提供的溢出栅极信号OFG变为导通状态，从而将光电二极管10231的电荷依次排出到电源线。
两个传输晶体管10232和10237连接在光电二极管10231的阴极电极和两个浮动扩散层10234和10239的每个之间。然后，传输晶体管10232和10237响应于从垂直驱动电路10010提供的传输信号TRG变为导通状态，从而依次将光电二极管10231中产生的电荷分别传输到浮动扩散层10234和10239。
对应于抽头A和B的浮动扩散层10234和10239累积从光电二极管10231传输的电荷，将电荷转换成具有对应于电荷量的电压值的电压信号，并产生像素信号AINP1和AINP2。
两个复位晶体管10233和10238连接在两个浮动扩散层10234和10239的每个与电源电压VDD的电源线之间。然后，复位晶体管10233和10238响应于从垂直驱动电路10010提供的复位信号RST变为导通状态，从而从浮动扩散层10234和10239的每个提取电荷并使电荷量初始化。
两个放大晶体管10235和10240连接在电源电压VDD的电源线与两个选择晶体管10236和10241的每个之间，并且在每个浮动扩散层10234和10239中放大经过电荷-电压转换的电压信号。
两个选择晶体管10236和10241分别连接在两个放大晶体管10235和10240与垂直信号线VSL1和VSL2之间。然后，选择晶体管10236和10241响应于从垂直驱动电路10010提供的选择信号SEL变为导通状态，从而分别将由放大晶体管10235和10240放大的电压信号输出到作为像素信号AINP1和AINP2的两条垂直信号线VSL1和VSL2。
两条垂直信号线VSL1和VSL2针对各像素列连接到列信号处理单元10040中的一个ADC的输入端，并针对各像素将从像素10230输出的像素信号AINP1和AINP2传送到ADC。
注意，像素10230的电路构成不限于图27所示的电路构成，只要像素信号AINP1和AINP2可以通过光电转换产生即可。
在具有上述构成的间接TOF距离图像传感器10000中，根据本公开的技术可以应用于产生输入到设置在列信号处理单元10040中的各ADC的参照电压的参照电压生成电路。即，根据第一至第九实施方案的参照电压生成电路可以用作产生输入到列信号处理单元10040的各ADC的参照电压的参照电压生成电路。
<12.补充>
尽管已经参照附图详细说明了本公开的优选实施方案，但是本公开的技术范围不限于这些示例。显而易见的是，在本公开的技术领域内具有普通知识的人可以想到在权利要求所记载的技术思想的保护范围内的各种变化或变形，并且自然理解的是，这些也属于本公开的技术范围。
此外，本说明书中所述的有益效果仅是说明性或示例性的，而非限制性的。即，根据本公开的技术可以表现出连同或代替上述有利效果的根据本说明书的说明对本领域技术人员而言显而易见的其他效果。
注意，本技术还可以具有以下构成。
(1)
一种固态成像装置，包括：
转换电路，其连接到从像素阵列单元延伸的垂直信号线；
电压生成电路，其输出预定电压；和
参照电压生成电路，其接收所述预定电压作为输入并且输出所述转换电路的参照电压，
其中，所述参照电压生成电路包括：
运算放大器，其以预定的放大倍率放大所述预定电压并输出所述参照电压；
电容元件，其一端连接到所述运算放大器的输入端，所述输入端与输入所述预定电压的输入端不同；
第一切换电路，其将所述电容元件的另一端的连接目的地切换至输出所述预定电压的所述电压生成电路的输出端或所述运算放大器的反馈回路；和
第二切换电路，其切换所述电容元件的所述一端是否连接到所述运算放大器的所述反馈回路。
(2)
根据(1)所述的固态成像装置，其中，所述参照电压生成电路还包括保持所述运算放大器的输出的采样保持电路。
(3)
根据(1)或(2)所述的固态成像装置，其中，所述参照电压生成电路还包括构成所述运算放大器的所述反馈回路的电阻电路。
(4)
根据(1)至(3)中任一项所述的固态成像装置，其中，所述电阻电路是可变电阻电路。
(5)
根据(1)至(3)中任一项所述的固态成像装置，其中，所述电阻电路将具有预定的分压比的电压施加到所述反馈回路。
(6)
根据(1)至(5)中任一项所述的固态成像装置，其中，所述参照电压生成电路还包括：
第二运算放大器，其以预定放大倍率放大所述预定电压并输出所述参照电压；
第二电容元件，其一端连接到所述第二运算放大器的输入端，所述输入端与输入所述预定电压的输入端不同；
第三切换电路，其将第二电容元件的另一端的连接目的地切换至输出所述预定电压的所述电压生成电路的输出端或第二运算放大器的反馈回路；和
第四切换电路，其切换所述第二电容元件的所述一端是否连接到第二运算放大器的所述反馈回路。
(7)
根据(6)所述的固态成像装置，其中，所述参照电压生成电路还包括保持第二运算放大器的输出的第二采样保持电路。
(8)
根据(1)所述的固态成像装置，其中，所述参照电压生成电路还包括：
第二电容元件，其一端连接到所述运算放大器的输入端，所述输入端与输入所述预定电压的输入端不同；
第三切换电路，其将第二电容元件的另一端的连接目的地切换至输出所述预定电压的所述电压生成电路的输出端或所述运算放大器的第二反馈回路；
第四切换电路，其切换所述运算放大器的所述第二反馈回路是否连接到所述第二电容元件的所述一端；
采样保持电路，其连接到所述运算放大器的所述反馈回路，并保持所述运算放大器的输出；
第二采样保持电路，其连接到所述运算放大器的所述第二反馈回路，并保持所述运算放大器的输出；和
第五切换电路，其用于切换所述电容元件和所述第二电容元件中的一个是否连接到所述运算放大器的所述输入端。
(9)
一种电子设备，包括：
固态成像装置；和
信号处理单元，其处理从所述固态成像装置输出的信号，
其中，所述固态成像装置包括：
转换电路，其连接到从像素阵列单元延伸的垂直信号线；
电压生成电路，其输出预定电压；和
参照电压生成电路，其接收所述预定电压作为输入并且输出所述转换电路的参照电压，
其中，所述参照电压生成电路包括：
运算放大器，其以预定的放大倍率放大所述预定电压并输出所述参照电压；
电容元件，其一端连接到所述运算放大器的输入端，所述输入端与输入所述预定电压的输入端不同；
第一切换电路，其将所述电容元件的另一端的连接目的地切换至输出所述预定电压的所述电压生成电路的输出端或所述运算放大器的反馈回路；和
第二切换电路，其切换所述电容元件的所述一端是否连接到所述运算放大器的所述反馈回路。
附图标记列表
1 电子设备
100 固态成像装置
111 成像元件
142 像素驱动配线
144 垂直信号线
134 列信号处理电路
134A AD转换器
1341 比较器
1342 SAR逻辑电路
1343 DAC
151 电压生成电路
152 参照电压生成电路

Claims (9)

1.一种固态成像装置，包括：
转换电路，其连接到从像素阵列单元延伸的垂直信号线；
电压生成电路，其输出预定电压；和
参照电压生成电路，其接收所述预定电压作为输入并且输出所述转换电路的参照电压，
其中，所述参照电压生成电路包括：
运算放大器，其以预定的放大倍率放大所述预定电压并输出所述参照电压；
电容元件，其一端连接到所述运算放大器的输入端，所述输入端与输入所述预定电压的输入端不同；
第一切换电路，其将所述电容元件的另一端的连接目的地切换至输出所述预定电压的所述电压生成电路的输出端或所述运算放大器的反馈回路；和
第二切换电路，其切换所述电容元件的所述一端是否连接到所述运算放大器的所述反馈回路。
2.根据权利要求1所述的固态成像装置，其中，所述参照电压生成电路还包括保持所述运算放大器的输出的采样保持电路。
3.根据权利要求1所述的固态成像装置，其中，所述参照电压生成电路还包括构成所述运算放大器的所述反馈回路的电阻电路。
4.根据权利要求3所述的固态成像装置，其中，所述电阻电路是可变电阻电路。
5.根据权利要求3所述的固态成像装置，其中，所述电阻电路将具有预定的分压比的电压施加到所述反馈回路。
6.根据权利要求1所述的固态成像装置，其中，所述参照电压生成电路还包括：
第二运算放大器，其以预定放大倍率放大所述预定电压并输出所述参照电压；
第二电容元件，其一端连接到所述第二运算放大器的输入端，所述输入端与输入所述预定电压的输入端不同；
第三切换电路，其将所述第二电容元件的另一端的连接目的地切换至输出所述预定电压的所述电压生成电路的输出端或第二运算放大器的反馈回路；和
第四切换电路，其切换所述第二电容元件的所述一端是否连接到第二运算放大器的所述反馈回路。
7.根据权利要求6所述的固态成像装置，其中，所述参照电压生成电路还包括所述保持第二运算放大器的输出的第二采样保持电路。
8.根据权利要求1所述的固态成像装置，其中，所述参照电压生成电路还包括：
第二电容元件，其一端连接到所述运算放大器的输入端，所述输入端与输入所述预定电压的输入端不同；
第三切换电路，其将所述第二电容元件的另一端的连接目的地切换至输出所述预定电压的所述电压生成电路的输出端或所述运算放大器的第二反馈回路；
第四切换电路，其切换所述运算放大器的所述第二反馈回路是否连接到所述第二电容元件的所述一端；
采样保持电路，其连接到所述运算放大器的所述反馈回路，并保持所述运算放大器的输出；
第二采样保持电路，其连接到所述运算放大器的所述第二反馈回路，并保持所述运算放大器的输出；和
第五切换电路，其用于切换所述电容元件和所述第二电容元件中的一者是否连接到所述运算放大器的所述输入端。
9.一种电子设备，包括：
固态成像装置；和
信号处理单元，其处理从所述固态成像装置输出的信号，
其中，所述固态成像装置包括：
转换电路，其连接到从像素阵列单元延伸的垂直信号线；
电压生成电路，其输出预定电压；和
参照电压生成电路，其接收所述预定电压作为输入并且输出所述转换电路的参照电压，
其中，所述参照电压生成电路包括：
运算放大器，其以预定的放大倍率放大所述预定电压并输出所述参照电压；
电容元件，其一端连接到所述运算放大器的输入端，所述输入端与输入所述预定电压的输入端不同；
第一切换电路，其将所述电容元件的另一端的连接目的地切换至输出所述预定电压的所述电压生成电路的输出端或所述运算放大器的反馈回路；和
第二切换电路，其切换所述电容元件的所述一端是否连接到所述运算放大器的所述反馈回路。
CN202080084705.XA 2019-12-19 2020-11-18 固态成像装置和电子设备 Pending CN114830634A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019229664 2019-12-19
JP2019-229664 2019-12-19
PCT/JP2020/043005 WO2021124774A1 (ja) 2019-12-19 2020-11-18 固体撮像装置および電子機器

Publications (1)

Publication Number Publication Date
CN114830634A true CN114830634A (zh) 2022-07-29

Family

ID=76477263

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080084705.XA Pending CN114830634A (zh) 2019-12-19 2020-11-18 固态成像装置和电子设备

Country Status (4)

Country Link
US (1) US11950007B2 (zh)
JP (1) JP7485696B2 (zh)
CN (1) CN114830634A (zh)
WO (1) WO2021124774A1 (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2325232C (en) * 1999-12-07 2009-03-24 Semiconductor Insights Inc. An electrical sensing apparatus and method utilizing an array of transducer elements
JP5482158B2 (ja) * 2009-12-04 2014-04-23 ヤマハ株式会社 逐次比較ａ／ｄ変換器
JP6131102B2 (ja) * 2013-05-21 2017-05-17 サイプレス セミコンダクター コーポレーション 逐次比較型ａ／ｄ変換器及びその駆動方法
US9479717B2 (en) * 2014-02-18 2016-10-25 Semiconductor Components Industries, Llc Image sensor array with external charge detection circuitry
US9979912B2 (en) * 2016-09-12 2018-05-22 Semiconductor Components Industries, Llc Image sensors with power supply noise rejection capabilities
JP7214622B2 (ja) * 2017-03-08 2023-01-30 ヌヴォトンテクノロジージャパン株式会社 固体撮像装置、およびそれを用いるカメラシステム
JP2019092143A (ja) * 2017-11-10 2019-06-13 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法

Also Published As

Publication number Publication date
JP7485696B2 (ja) 2024-05-16
US11950007B2 (en) 2024-04-02
US20230011014A1 (en) 2023-01-12
JPWO2021124774A1 (zh) 2021-06-24
WO2021124774A1 (ja) 2021-06-24

Similar Documents

Publication Publication Date Title
US7321329B2 (en) Analog-to-digital converter and semiconductor device
US8269872B2 (en) Analog-to-digital converter, analog-to-digital converting method, solid-state image pickup device, and camera system
US7804535B2 (en) AD conversion method and semiconductor device for use in physical quantity distribution detection
US9300892B2 (en) Analog to digital converter for solid-state image pickup device
US6885331B2 (en) Ramp generation with capacitors
EP2258107B1 (en) Imaging array with improved dynamic range
US11445138B2 (en) Solid-state imaging device
JP4366501B2 (ja) ディジタルノイズキャンセル機能をもつイメージセンサ
JP2011035701A (ja) イメージセンサ用ａ／ｄ変換装置
JP2013251874A (ja) 撮像装置、撮像装置の駆動方法、撮像システム、撮像システムの駆動方法
WO2009131018A1 (ja) イメージセンサー用ａ／ｄ変換器
US20190268557A1 (en) A/d converter
JP7214622B2 (ja) 固体撮像装置、およびそれを用いるカメラシステム
WO2021124774A1 (ja) 固体撮像装置および電子機器
US20090046181A1 (en) Method and apparatus providing improved successive approximation analog-to-digital conversion for imagers
JP4478798B2 (ja) オフセット低減機能をもつ巡回型ａ／ｄ変換器、およびオフセット電圧を低減する方法
JP7303103B2 (ja) 固体撮像装置、およびそれを用いるカメラシステム
CN112567733A (zh) 固体摄像装置和电子设备
US20240040284A1 (en) Image sensor, control method thereof, and electronic apparatus
US11233522B2 (en) High-speed successive approximation analog-to-digital converter with improved mismatch tolerance
JP7198835B2 (ja) Ａｄ変換装置、撮像装置、内視鏡システム、およびａｄ変換方法
JP2011259301A (ja) 光電変換装置
JP2024000254A (ja) 固体撮像素子、撮像装置、およびａｄ変換器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination