CN114830342A - 显示装置和用于制造该显示装置的方法 - Google Patents

显示装置和用于制造该显示装置的方法 Download PDF

Info

Publication number
CN114830342A
CN114830342A CN202080086313.7A CN202080086313A CN114830342A CN 114830342 A CN114830342 A CN 114830342A CN 202080086313 A CN202080086313 A CN 202080086313A CN 114830342 A CN114830342 A CN 114830342A
Authority
CN
China
Prior art keywords
electrode
capacitor
disposed
display device
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080086313.7A
Other languages
English (en)
Inventor
姜信喆
文秀美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN114830342A publication Critical patent/CN114830342A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供了一种显示装置和用于制造显示装置的方法。根据实施例的显示装置包括：基底；导电线，设置在基底上；第一电容器电极，设置在导电线上并且连接到导电线；钝化层，设置在第一电容器电极上；第一电极，设置在钝化层上并且与第一电容器电极至少部分叠置；第二电极，与第一电极间隔开并且与第一电极形成在同一层；以及发光元件，布置在第一电极与第二电极之间。

Description

显示装置和用于制造该显示装置的方法
技术领域
本发明涉及一种显示装置及其制造方法。
背景技术
显示装置可以通过使用诸如发光二极管的发光元件作为像素的光源来显示图像。发光二极管即使在恶劣的环境条件下也具有相对良好的耐久性，并且在寿命和亮度方面具有优异的性能。
已经进行了使用具有高可靠性的无机晶体结构的材料来制造发光二极管并将其设置在显示装置的显示面板上且将其用作像素光源的研究。作为研究的一部分，正在进行制造微米级或纳米级发光二极管并将其用作针对每个像素的光源的显示装置的开发。
发明内容
【技术问题】
使用这种发光二极管作为发光元件的显示装置可以包括多条对准线，并且可以通过将预定电压施加到对准线而使发光元件在对准线之间对准。当在施加到对准线的电压中包括噪声分量时，可能发生发光元件在对准线之间不对准或不均匀对准的问题。
因此，通过本发明将解决的问题是，为了提供一种在使发光元件在对准线之间容易地对准的同时可以提高制造效率的显示装置及其制造方法。
本发明的目的不限于上面提及的目的，并且使用以下描述本领域普通技术人员可以清楚地理解未提及的其他技术目的。
【技术方案】
本发明的实施例提供了一种显示装置，所述显示装置包括：基底，导电线，设置在基底上；第一电容器电极，设置在导电线上并且连接到导电线；钝化层，设置在第一电容器电极上；第一电极，设置在钝化层上并且与第一电容器电极至少部分叠置；第二电极，与第一电极间隔开并且与第一电极形成在同一层；以及发光元件，设置在第一电极与第二电极之间。
钝化层可以包括绝缘材料，并且第一电容器电极以及第一电极可以形成第一电容器。
显示装置还可以包括设置在基底与发光元件之间并电连接到发光元件的晶体管，其中，晶体管可以包括：半导体图案，设置在基底上；栅电极，设置在半导体图案上；以及第一晶体管电极和第二晶体管电极，设置在栅电极上以连接到半导体图案，并且导电线可以与栅电极设置在同一层。
第一电极可以连接到第一电力线，并且第一电极可以通过第一电力线接收第一驱动电压。
第一晶体管电极可以连接到第二电极，第二晶体管电极可以连接到第二电力线，并且可以通过第二电力线接收大于第一驱动电压的第二驱动电压。
第一电容器电极可以与第二电力线设置在同一层。
第二电力线的至少一部分可以与第二电极叠置，钝化层可以设置在第二电力线与第二电极之间，第二电力线以及第二电极可以形成第二电容器。
第一电容器电极可以与第一晶体管电极设置在同一层。
导电线可以在平面图中沿着第一方向延伸，第一电力线可以在平面图中沿着与第一方向交叉的第二方向延伸。
显示装置还可以包括将第一电极和第一电力线连接并沿着第一方向延伸的第一连接电极，其中，第一电极可以沿着第二方向延伸，第一连接电极的至少一部分可以与第一电容器电极叠置，第一电极、第一连接电极和第一电力线可以一体地形成。
显示装置还可以包括与第二电极设置在同一层的第三电极，其中，在平面图中，第一电极可以设置在第二电极与第三电极之间，发光元件还可以设置在第一电极与第三电极之间。
显示装置还可以包括将第二电极和第三电极连接并沿着第一方向延伸的第二连接电极，其中，第二电极、第三电极和第二连接电极可以一体地形成。
显示装置还可以包括：第三电极，使第一电极和发光元件的第一端部接触；以及第四电极，使第二电极和发光元件的第二端部接触。
显示装置还可以包括设置在第一电极和第二电极上的绝缘层，其中，绝缘层可以包括使第一电极的至少一部分暴露的第一开口和使第二电极的至少一部分暴露的第二开口，第三电极可以通过第一开口接触第一电极，第四电极可以通过第二开口接触第二电极。
显示装置还可以包括设置在绝缘层和发光元件上的固定层，其中，固定层可以接触发光元件中的每个的外周表面的至少一部分，并且可以使发光元件中的每个的第一端部和第二端部暴露。
显示装置还可以包括：第一堤，设置在第一电极与钝化层之间并且与第一电极叠置；以及第二堤，设置在第二电极与钝化层之间并且与第二电极叠置。
另一实施例提供了一种显示装置，所述显示装置包括：基底；导电线，设置在基底上；第一电容器电极，设置在导电线上并且连接到导电线；第二电容器电极，设置在导电线上并且与第一电容器电极间隔开；钝化层，设置在第一电容器电极和第二电容器电极上；第一电极，设置在钝化层上并且与第一电容器电极至少部分叠置；第二电极，与第一电极间隔开，与第一电极形成在同一层，并且与第二电容器电极至少部分叠置；以及发光元件，设置在第一电极与第二电极之间。
钝化层可以包括绝缘材料，第一电容器电极以及第一电极可以形成第一电容器，第二电容器电极以及第二电极可以形成第二电容器。
第一电容器电极和第二电容器电极可以设置在同一层。
显示装置还可以包括设置在基底与发光元件之间且电连接到发光元件的晶体管，其中，晶体管可以包括：半导体图案，设置在基底上；栅电极，设置在半导体图案上；以及第一晶体管电极和第二晶体管电极，设置在栅电极上以连接到半导体图案，第一晶体管电极可以连接到第二电极，第二晶体管电极可以连接到第二电容器电极，导电线可以与栅电极设置在同一层。
导电线可以在平面图中沿着第一方向延伸，第二电容器电极可以在平面图中沿着与第一方向交叉的第二方向延伸。
显示装置还可以包括：第三电极，与第二电极设置在同一层；以及第二连接电极，将第二电极和第三电极连接并且沿着第一方向延伸，其中，在平面图中，第一电极可以设置在第二电极与第三电极之间，发光元件可以进一步设置在第一电极与第三电极之间。
显示装置还可以包括：第三电容器电极，与第二电容器电极设置在同一层；以及第三连接电极，将第二电容器电极和第三电容器电极连接并且沿着第一方向延伸，其中，第三电容器电极的至少一部分可以与第三电极叠置，第三连接电极的至少一部分可以与第二连接电极叠置，第一电容器电极、第二电容器电极、第三电容器电极和第三连接电极可以形成在同一层。
本发明的另一实施例提供了一种显示装置的制造方法，所述制造方法包括：在基底上形成第一电力线，在第一电力线的上部上形成连接到第一电力线的第一电容器电极，在第一电容器电极的上部上形成与第一电容器电极至少部分叠置的第一电极和与第一电极间隔开的第二电极，以及将第一电压供应到第一电力线，将第二电压供应到第一电极，将第三电压供应到第二电极以使发光元件在第一电极与第二电极之间对准，其中，第一电压、第二电压和第三电压可以是不同的电压。
第一电压和第二电压可以是直流电压，第三电压可以是交流电压。
在发光元件的对准步骤中，第一电容器电极和第一电极可以形成第一电容器，并且第一电容器可以将供应到第一电极的电压中的交流电压分量旁路到第一电力线。
第一电容器电极的形成步骤还可以包括形成与第一电容器电极间隔开的第二电容器电极，并且第二电容器电极的至少一部分可以与第二电极叠置。
在发光元件的对准步骤中，第二电容器电极和第二电极可以形成第二电容器，第二电极可以通过第二电容器从第二电容器电极接收第三电压。
第一电压可以是第三电压的正峰值电压与负峰值电压之间的值，第二电压可以是接地电压。
其他实施例的细节包括在详细描述和附图中。
【有益效果】
根据依据本发明的实施例的显示装置及其制造方法，可能的是，通过在第一电压(是用于使发光元件对准的接地电压)施加到其的第一电极下面形成第一电容器电极来去除施加到第一电极的接地电压的交流噪声分量。因此，可以改善发光元件的对准特性。
另外，根据依据本发明的实施例的显示装置及其制造方法，可能的是，通过在第二电压(是用于使发光元件对准的交流电压)施加到其的第二电极下面形成第二电容器电极来去除施加到第二电极的交流电压的直流噪声分量。因此，可以改善发光元件的对准特性。
另外，根据本发明的实施例，由于施加到对准电极的电压的噪声分量被去除，因此在对准线之间形成均匀的电场，使得发光元件可以在每个像素中均匀地对准。因此，可以提高显示装置的显示质量和制造效率。
本发明的实施例的效果不受以上示出的限制，并且更多的各种效果包括在本说明书中。
附图说明
图1a和图1b示出了根据实施例的发光元件的透视图。
图2示出了根据实施例的显示装置的俯视平面图。
图3a至图3c分别示出了根据实施例的像素的电路图。
图4示出了根据另一实施例的像素的电路图。
图5示出了根据实施例的像素的俯视平面图。
图6示出了沿着图5的线A-A'截取的剖视图。
图7至图11示出了根据各种实施例的像素的剖视图，并且示出了沿着图5的线A-A'截取的剖视图。
图12示出了根据另一实施例的像素的俯视平面图。
图13至图16示出了用于说明根据实施例的显示装置的制造方法的俯视平面图。
图17示出了用于说明当使发光元件对准时供应到根据实施例的显示装置的电压的噪声去除方法的电路图。
图18示出了当使发光元件对准时实际供应到根据实施例的显示装置的各个电极的电压的波形图。
图19示出了根据另一实施例的像素的俯视平面图。
图20示出了沿着图19的线B-B'截取的剖视图。
图21示出了根据另一实施例的像素的剖视图，并且示出了沿着图19的线B-B'截取的剖视图。
图22示出了根据另一实施例的像素的俯视平面图。
图23至图26示出了用于说明根据另一实施例的显示装置的制造方法的俯视平面图。
图27示出了用于说明当使发光元件对准时供应到根据另一实施例的显示装置的电压的噪声去除方法的电路图。
具体实施方式
通过参照以下优选实施例的详细描述和附图，可以更容易地理解本发明的优点和特征以及实现本发明的方法。然而，本发明不限于在下文中描述的实施例，并且可以以许多不同的形式实施，提供以下实施例以使本发明的公开完整并且允许本领域技术人员清楚地理解本发明的范围，本发明仅由所附权利要求的范围限定。
将理解的是，当元件或层被称为“在”另一元件或层“上”时，所述元件或层可以直接在另一元件或层上，或者也可以存在居间元件或层。在整个说明书中，相同的附图标记表示相同的构成元件。在用于描述本发明的实施例的附图中公开的形状、尺寸、比例、角、数量等是说明性的，因此本发明不限于所示出的实施例。
尽管术语“第一”、“第二”等用于描述各种构成元件，但是这些构成元件不受这些术语限制。这些术语仅用于将一个组成元件与另一组成元件区分开。因此，在本发明的技术精神内，下方描述的第一构成元件可以是第二构成元件。除非上下文另外明确表明，否则单数形式旨在包括复数形式。
本发明的各种实施例的特征中的每个可以部分地或完全地彼此结合或组合，并且可以以本领域技术人员充分可理解的方式在技术上各种互锁和驱动。每个实施例可以彼此独立地可行，并且可以以相互关系一起可行。
在下文中，将参照附图详细描述本发明的实施例。相同或相似的附图标记用于附图上的相同构成元件。
图1a和图1b示出了根据实施例的发光元件的透视图。
参照图1a和图1b，根据本发明的实施例的发光元件LD可以包括第一半导体层11、第二半导体层13和置于第一半导体层11与第二半导体层13之间的活性层12。例如，发光元件LD可以实现为其中第一半导体层11、活性层12和第二半导体层13顺序堆叠的堆叠体。
根据本发明的实施例，发光元件LD可以被设置为具有沿着一个方向延伸的杆状形状。当发光元件LD的延伸方向被称为长度方向时，发光元件LD可以沿着长度方向被设置有一个端部和另一端部。
在本发明的实施例中，第一半导体层11和第二半导体层13中的一个可以设置在一个端部处，第一半导体层11和第二半导体层13中的另一个可以设置在另一端部处。
在本发明的实施例中，发光元件LD可以被设置为具有杆状形状。这里，术语“杆形状”可以包括在长度方向上长(即，纵横比大于1)的诸如圆柱形或多边形的柱的杆状形状或条状形状。例如，发光元件LD的长度可以大于其直径。然而，本发明不限于此。另外，发光元件LD可以是具有核-壳结构的发光元件。
发光元件LD可以被制造为具有例如约微米级或纳米级的直径和/或长度。例如，发光元件LD的直径可以为600nm或更小，发光元件LD的长度可以为4μm或更小，但是发光元件LD的尺寸不限于此，并且可以改变发光元件LD的尺寸以满足发光元件LD被应用于其的显示装置的要求。
例如，第一半导体层11可以包括至少一个n型半导体层。例如，第一半导体层11可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的一种的半导体材料，并且可以包括掺杂有诸如Si、Ge、Sn等的第一掺杂剂的半导体层。包括在第一半导体层11中的材料不限于此，第一半导体层11可以由各种材料制成。
活性层12形成在第一半导体层11上，并且可以形成为具有单量子阱结构或多量子阱结构。当活性层12包括具有多量子阱结构的材料时，可以交替堆叠多个量子层和阱层。
当将预定电压或更高电压的电场施加到发光元件LD的各个端部时，发光元件LD在电子-空穴对在活性层12中结合的同时发射光。凭借通过利用该原理来控制发光元件LD的光发射，除了显示装置的像素之外，发光元件LD还可以用作用于各种发光装置的光源。
活性层12可以发射具有400nm至900nm的波长的光。例如，当活性层12发射蓝色波段中的光时，活性层12可以包括诸如AlGaN或AlGaInN的材料。特别地，当活性层12具有其中量子层和阱层以多量子阱结构交替堆叠的结构时，量子层可以包括诸如AlGaN或AlGaInN的无机材料，并且阱层可以包括诸如GaN或AlInN的材料。在实施例中，活性层12可以包括作为量子层的AlGaInN和作为阱层的AlInN，并且如上所述，活性层12可以发射具有从450nm至495nm的范围的中心波段的蓝光。
然而，本发明不限于此，活性层12可以具有其中具有大的带隙能的半导体材料和具有小的带隙能的半导体材料交替堆叠的结构，或者可以根据发射光的光的波段而包括3族至5族半导体材料。由活性层12发射的光不限于蓝色波段的光，在一些情况下，它可以是红色波段或绿色波段的光。
另一方面，由活性层12发射的光可以从发光元件LD的在长度方向上的两个侧表面以及外表面发射。由活性层12发射的光的方向性不限于一个方向。
第二半导体层13设置在活性层12上，并且可以包括与第一半导体层11的类型不同的类型的半导体层。例如，第二半导体层13可以包括至少一个p型半导体层。例如，第二半导体层13可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的至少一种半导体材料，并且可以包括掺杂有诸如Mg、Zn、Ca、Se和Ba的第二掺杂剂的半导体层。包括在第二半导体层13中的材料不限于此，第二半导体层13可以由各种材料形成。
同时，在附图中，示出了第一半导体层11和第二半导体层13形成为一个层，但本发明不限于此。例如，第一半导体层11和第二半导体层13可以根据活性层12的材料而包括更多数量的层。例如，第一半导体层11和第二半导体层13还可以包括包覆层或拉伸应变势垒减小(TSBR)层。
根据本发明的实施例，发光元件LD可以在上述第一半导体层11、活性层12和第二半导体层13中的每个的上部和/或下部中另外包括磷光体层、另一活性层、另一半导体层和/或电极层。
作为示例，发光元件LD还可以包括设置在第二半导体层13的一端(例如，发光元件LD的上表面)侧处或者在第一半导体层11的一端(例如，发光元件LD的下表面)侧处的至少一个电极层。例如，如图1b中所示，发光元件LD还可以包括设置在第二半导体层13的一端侧处的电极层15。电极层15可以是欧姆电极，但不限于此。例如，电极层15可以是肖特基接触电极。电极层15可以包括例如铬(Cr)、钛(Ti)、铝(Al)、金(Au)、镍(Ni)、氧化铟锡(ITO)、氧化铟锌(IZO)和氧化铟锡锌(ITZO)的金属或金属氧化物，以及可以单独使用或组合使用的它们的氧化物或它们的合金，但不限于此。另外，在一些实施例中，电极层15可以是基本上透明或半透明的。因此，由发光元件LD产生的光可以穿过电极层15以发射到发光元件LD的外部。
另外，发光元件LD还可以包括绝缘膜14。然而，根据本发明的实施例，可以省略绝缘膜14，或者可以设置绝缘膜14以便仅覆盖第一半导体层11、活性层12和第二半导体层13中的一些。例如，绝缘膜14可以设置在发光元件LD的两个端部之外的部分处，使得发光元件LD的两个端部可以被暴露。
为了便于描述，图1a和图1b示出了其中绝缘膜14的一部分被去除并且实际的发光元件LD的整个侧表面可以被绝缘膜14围绕的结构。
根据本发明的实施例，绝缘膜14可以包括透明绝缘材料。例如，绝缘膜14可以包括SiO2、Si3N4、Al2O3和TiO2中的至少一种或更多种绝缘材料，但不限于此，并且可以包括具有绝缘性质的各种材料。
绝缘膜14可以防止当活性层12接触第一半导体层11和第二半导体层13之外的导电材料时可能发生的电短路。另外，通过形成绝缘膜14，可以使发光元件LD的表面缺陷最小化，从而提高寿命和效率。另外，当多个发光元件LD紧密设置时，绝缘膜14可以防止可能在各个发光元件LD之间发生的不希望的短路。
根据本发明的实施例的发光元件LD的类型、结构和形状可以进行各种改变。
图2示出了根据实施例的显示装置的俯视平面图。
参照图1a至图2，显示装置1000可以包括基底SUB和设置在基底SUB上的多个像素PXL。另外，显示装置1000(或基底SUB)包括其中布置有多个像素PLX以显示图像的显示区域DA和除显示区域DA之外的非显示区域NDA。
显示区域DA可以是其中设置有像素PXL的区域。非显示区域NDA可以是其中设置有用于驱动像素PXL的驱动器SDV和DDV以及用于将像素PXL和驱动器连接的各种线的区域。
显示区域DA可以具有各种形状。例如，显示区域DA可以以诸如包括由直线形成的边的闭合多边形、包括由曲线形成的边的圆形、椭圆形等、包括由直线和曲线形成的边的半圆形、半椭圆形等的各种形状设置。
当显示区域DA包括多个区域时，每个区域也可以以诸如包括由直线形成的边的闭合多边形、包括由曲线形成的边的半圆形、半椭圆形等的各种形状设置。另外，多个区域中的区域可以彼此相同或不同。在本发明的实施例中，作为示例将描述其中显示区域DA被设置为具有包括直线的边的四边形形状的一个区域的情况。
非显示区域NDA可以设置在显示区域DA的至少一侧。在本发明的实施例中，非显示区域NDA可以围绕显示区域DA。
像素PXL可以在基底SUB上设置在显示区域DA中。像素PXL中的每个可以包括连接到扫描线和数据线以被相应的扫描信号和数据信号驱动的至少一个发光元件(图1a的LD)。
像素PXL中的每个可以发射红色、绿色和蓝色中的一种，但不限于此。例如，像素PXL中的每个可以发射青色、品红色、黄色和白色中的一种。
具体地，像素PXL可以包括：第一像素，发射第一颜色的光；第二像素，发射与第一颜色不同的第二颜色的光；以及第三像素，发射与第一颜色和第二颜色不同的第三颜色的光。设置为彼此相邻的至少一个第一像素、第二像素和第三像素可以构成能够发射各种颜色的光的一个像素单元。
在一些实施例中，第一像素可以是发射红光的红色像素，第二像素可以是发射绿光的绿色像素，第三像素可以是发射蓝光的蓝色像素。
在实施例中，各个像素PXL被设置有发射彼此相同颜色的光的发光元件，但包括设置在各个发光元件上以发射不同颜色的光的不同颜色的光转换层。在另一实施例中，各个像素PXL可以包括发射不同颜色的光的发光元件。然而，各个像素PXL的颜色、类型和/或数量没有具体限制。
可以沿着第一方向DR1和与第一方向DR1交叉的第二方向DR2设置和布置多个像素PXL。然而，像素PXL的布置形式没有具体限制，像素PXL可以以各种形式布置。
驱动器通过相应的线部(未示出)向各个像素PXL提供信号，因此可以控制各个像素PXL的驱动。在图2中，为了便于描述，省略了线部。
驱动器可以包括：扫描驱动器SDV，通过扫描线向像素PXL提供扫描信号；数据驱动器DDV，通过数据线向像素PXL提供数据信号；以及时序控制器(未示出)。时序控制器可以控制扫描驱动器SDV和数据驱动器DDV。在一些实施例中，显示装置1000还可以包括通过发光控制线向像素PXL提供发光控制信号的发光驱动器。
扫描驱动器SDV可以设置在基底SUB的一侧处，并且可以沿着一个方向(例如，第二方向DR2)设置。扫描驱动器SDV可以作为单独的部件安装在基底SUB上，但不限于此。例如，扫描驱动器SDV可以直接形成在基底SUB上。另外，扫描驱动器SDV可以位于基底SUB外部，并且可以通过单独的连接构件连接到各个像素PXL。扫描驱动器SDV可以设置在基底SUB的同一侧处，但不限于此，可以设置在基底SUB的不同侧处。
数据驱动器DDV可以设置在基底SUB的一侧处，并且可以沿着与上述扫描驱动器SDV交叉的方向(例如，第一方向DR1)设置。数据驱动器DDV可以作为单独的部件安装在基底SUB上，或者可以位于基底SUB外部并且通过单独的连接构件连接到各个像素PXL。
在实施例中，像素PXL中的每个可以被构造为有源像素。然而，能够应用于本发明的像素PXL的类型、结构和/或驱动方法不受具体限制。
同时，显示装置1000可以包括设置在基底SUB上并且使各个像素PXL的发光元件LD对准(或设置各个像素PXL的发光元件LD)的对准线ACL1、ACL2、GNDL1和GNDL2。对准线ACL1、ACL2、GNDL1和GNDL2可以包括交流电压线ACL1和ACL2以及接地电压线GNDL1和GNDL2。
交流电压线ACL1和ACL2以及接地电压线GNDL1和GNDL2可以交替设置。例如，可以顺序地布置第一交流电压线ACL1、第一接地电压线GNDL1、第二交流电压线ACL2和第二接地电压线GNDL2。交流电压线ACL1和ACL2以及接地电压线GNDL1和GNDL2中的每条可以包括沿着第一方向DR1延伸的主线以及从主线分支以沿着第二方向DR2延伸的多条分支线。
像素PXL可以设置在交流电压线ACL1和ACL2的多条分支线与接地电压线GNDL1和GNDL2的多条分支线之间。在使发光元件LD在基底SUB上对准的工艺中，可以将交流电压和接地电压施加到交流电压线ACL1和ACL2以及接地电压线GNDL1和GNDL2中的每者。根据形成在交流电压线ACL1和ACL2与接地电压线GNDL1和GNDL2之间的电场感应出偶极子，使得发光元件LD可以通过电泳力在各个像素PXL中对准。
对准线ACL1、ACL2、GNDL1和GNDL2可以在使发光元件LD对准的工艺期间彼此连接并且可以延伸，但是在使发光元件LD对准之后，对准线ACL1、ACL2、GNDL1和GNDL2中的至少一些可以分开。例如，交流电压线ACL1和ACL2或接地电压线GNDL1和GNDL2可以彼此分开与像素PXL中的每个对应的尺寸(或长度)。稍后将参照图13至图18详细描述使发光元件LD对准的工艺。
图3a至图3c分别示出了根据实施例的像素的电路图。特别地，图3a至图3c示出了构成有源型的发光显示面板的像素的示例。
参照图1a至图3a，像素PXL可以包括至少一个发光元件LD和与发光元件LD连接以驱动发光元件LD的像素驱动电路DC。
发光元件LD的第一电极(例如，阳极电极)可以经由驱动电路DC连接到第二驱动电源VDD，发光元件LD的第二电极(例如，阴极电极)可以连接到第一驱动电源VSS。发光元件LD可以发射具有与由驱动电路DC控制的驱动电流的量对应的亮度的光。
尽管在图3a中仅示出了一个发光元件LD，但这是示例性构造，并且实际的像素PXL可以包括多个发光元件LD。多个发光元件LD可以彼此并联连接和/或串联连接。
第一驱动电源VSS和第二驱动电源VDD可以具有不同的电位。例如，第二驱动电源VDD的电位可以比第一驱动电源VSS的电位高出发光元件LD的阈值电压或更多。也就是说，通过第二驱动电源VDD施加的电压可以大于通过第一驱动电源VSS施加的电压。
根据本发明的实施例，驱动电路DC可以包括第一晶体管M1、第二晶体管M2和存储电容器Cst。
第一晶体管M1(驱动晶体管)的第一电极可以连接到第二驱动电源VDD，并且第二电极可以电连接到发光元件LD的第一电极(例如，阳极电极)。第一晶体管M1的栅电极可以连接到第一节点N1。第一晶体管M1可以响应于第一节点N1的电压来控制供应到发光元件LD的驱动电流的量。
第二晶体管M2(开关晶体管)的第一电极可以连接到数据线DL，并且其第二电极可以连接到第一节点N1。这里，第二晶体管M2的第一电极和第二电极可以是不同的电极，例如，当第一电极是源电极时，第二电极可以是漏电极。第二晶体管M2的栅电极可以连接到扫描线SL。
当从扫描线SL供应可以使第一晶体管M1导通的电压(例如，栅极导通电压)的扫描信号时，第二晶体管M2导通，使得第二晶体管M2可以将数据线DL和第一节点N1电连接。在这种情况下，对应的帧的数据信号被供应到数据线DL，因此，可以将数据信号传输到第一节点N1。传输到第一节点N1的数据信号可以存储在存储电容器Cst中。
存储电容器Cst的一个电极可以连接到第一驱动电源VSS，并且其另一电极可以连接到第一节点N1。存储电容器Cst可以被充入有与供应到第一节点N1的数据信号对应的电压，并且可以保持充入的电压直到下一帧的数据信号被供应。
为了更好地理解和便于描述，图3a示出了相对简单的驱动电路DC，该驱动电路DC包括：第二晶体管M2，用于将数据信号传输到各个像素PXL中；存储电容器Cst，用于存储数据信号；以及第一晶体管M1，用于将与数据信号对应的驱动电流供应到发光元件LD。
然而，本发明不限于此，驱动电路DC的结构可以进行各种改变。例如，驱动电路DC另外包括各种晶体管(诸如用于补偿第一晶体管M1的阈值电压的补偿晶体管、用于将第一节点N1初始化的初始化晶体管和/或用于控制发光元件LD的发光时间的发光控制晶体管)和其他电路元件(诸如用于使第一节点N1的电压升压的升压电容器)。
另外，包括在驱动电路DC中的晶体管(例如，第一晶体管M1和第二晶体管M2两者)在图3a中被示出为P型晶体管，但本发明不限于此。也就是说，包括在驱动电路DC中的第一晶体管M1和第二晶体管M2中的至少一个可以改变为N型晶体管。
例如，如图3b中所示，驱动电路DC的第一晶体管M1和第二晶体管M2可以被实现为N型晶体管。除了由于晶体管类型的改变而导致的一些构成元件的连接位置的改变，图3b中所示的驱动电路DC在结构或操作上与图3a中所示的驱动电路DC相似。因此，将省略其详细描述。
另外，作为另一示例，参照图3c，像素PXL还可以包括第三晶体管M3(感测晶体管)。
第三晶体管M3的栅电极可以连接到感测信号线SSL。第三晶体管M3的一个电极可以连接到感测线SENL，并且第三晶体管M3的另一电极可以连接到发光元件LD的阳极电极。第三晶体管M3可以根据在感测时段期间供应到感测信号线SSL的感测信号而向感测线SENL传输在发光元件LD的阳极电极处的电压值。通过感测线SENL传输的电压可以被提供到外部电路(例如，时序控制器)，并且外部电路可以基于所提供的电压提取像素PXL的特性信息(例如，第一晶体管M1的阈值电压)。所提取的特性信息可以用于转换图像数据，使得对像素PXL的特性偏差进行补偿。
图4示出了根据另一实施例的像素的电路图。
参照图4，根据本发明的另一实施例的像素PXL可以包括发光元件LD、第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7和存储电容器Cst。
发光元件LD的第一电极(例如，阳极电极)可以经由第六晶体管T6连接到第一晶体管T1，发光元件LD的第二电极(例如，阴极电极)可以连接到第一驱动电源VSS。发光元件LD可以发射具有与从第一晶体管T1供应的驱动电流的量对应的预定亮度的光。
第一晶体管T1(驱动晶体管)的一个电极可以经由第五晶体管T5连接到第二驱动电源VDD，第一晶体管T1的另一电极可以经由第六晶体管T6连接到发光元件LD的第一电极。第一晶体管T1可以响应于作为第一晶体管T1的栅电极的第一节点N1的电压来控制从第二驱动电源VDD经由发光元件LD流到第一驱动电源VSS的电流的量。
第二晶体管T2(开关晶体管)可以连接在数据线DL与第一晶体管T1的一个电极之间。另外，第二晶体管T2的栅电极可以连接到第一扫描线SL。第二晶体管T2可以在栅极导通电压的扫描信号被供应到第一扫描线SL时导通，以将数据线DL和第一晶体管T1的一个电极电连接。
第三晶体管T3可以连接在第一晶体管T1的另一电极与第一节点N1之间。另外，第三晶体管T3的栅电极可以连接到第一扫描线SL。第三晶体管T3可以在栅极导通电压的扫描信号被供应到第一扫描线SL时导通，以将第一晶体管T1的另一电极和第一节点N1电连接。
第四晶体管T4可以连接在第一节点N1与初始化电源Vint之间。另外，第四晶体管T4的栅电极可以连接到第二扫描线SL-1。第四晶体管T4可以在栅极导通电压的扫描信号被供应到第二扫描线SL-1时导通，以将初始化电源Vint的电压供应到第一节点N1。这里，初始化电源Vint可以被设定为低于数据信号的电压。供应到第二扫描线SL-1的扫描信号可以具有与供应到前一级的像素的第一扫描线的扫描信号相同的波形。
第五晶体管T5可以连接在第二驱动电源VDD与第一晶体管T1的一个电极之间。第五晶体管T5的栅电极可以连接到发光控制线EL。第五晶体管T5可以在栅极导通电压的发光控制信号被供应到发光控制线EL时导通，并且可以在其他情况下截止。
第六晶体管T6可以连接在第一晶体管T1的另一电极与发光元件LD的第一电极之间。第六晶体管T6的栅电极可以连接到发光控制线EL。第六晶体管T6可以在栅极导通电压的发光控制信号被供应到发光控制线EL时导通，并且可以在其他情况下截止。
第七晶体管T7可以连接在初始化电源Vint与发光元件LD的第一电极(例如，阳极电极)之间。另外，第七晶体管T7的栅电极可以连接到第三扫描线SL+1。第七晶体管T7可以在栅极导通电压的扫描信号被供应到第三扫描线SL+1时导通，以将初始化电源Vint的电压供应到发光元件LD的第一电极。供应到第三扫描线SL+1的扫描信号可以具有与供应到下一级的像素的第一扫描线的扫描信号相同的波形。
图4示出了其中第七晶体管T7的栅电极连接到第三扫描线SL+1的情况。然而，本发明的技术构思不限于此。例如，在本发明的另一实施例中，第七晶体管T7的栅电极可以连接到第一扫描线SL或第二扫描线SL-1。在这种情况下，当栅极导通电压的扫描信号被供应到第一扫描线SL或第二扫描线SL-1时，初始化电源Vint的电压可以经由第七晶体管T7供应到发光元件LD的阳极电极。
存储电容器Cst可以连接在第二驱动电源VDD与第一节点N1之间。数据信号和与第一晶体管T1的阈值电压对应的电压可以存储在存储电容器Cst中。
同时，包括在驱动电路DC中的晶体管(例如，第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7)在图4中都被示出为P型晶体管，但本发明不限于此。例如，第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7中的至少一者可以改变为N型晶体管。
图5示出了根据实施例的像素的俯视平面图。图6示出了沿着图5的线A-A'截取的剖视图。图7至图11示出了根据各种实施例的像素的剖视图，并且示出了沿着图5的线A-A'截取的剖视图。
为了更好地理解和便于描述，在下文中，电极中的每个被简化并被示出为单个电极层，但本发明不限于此，电极中的每个可以由多个电极层构造。另外，在本发明的实施例中，“形成和/或设置在同一层”可以表示在同一工艺中形成并且由相同的材料形成。
另外，在图5中，为了更好地理解和便于描述，省略了连接到发光元件的晶体管和连接到晶体管的信号线的图示。
参照图5和图6，根据本发明的实施例的显示装置可以包括基底SUB和设置在基底SUB上的像素PXL1。
基底SUB可以是刚性基底或柔性基底，并且其材料或物理性质没有具体限制。例如，基底SUB可以是由玻璃或钢化玻璃制成的刚性基底，或者是由由塑料或金属制成的薄膜制成的柔性基底。另外，基底SUB可以是透明基底，但不限于此。例如，基底SUB可以是半透明基底、不透明基底或反射基底。
图5中示出的像素PXL1可以是图2的像素PXL中的一个。一个像素PXL1可以是发射预定颜色的光的最小单元。如上所述，发射不同颜色的光的像素可以构成一个像素单元。在下文中，像素PXL1可以表示像素或子像素。
像素PXL1可以包括设置在基底SUB上的像素电路层PCL和设置在像素电路层PCL上的显示元件层DPL。
像素电路层PCL可以包括构成像素PXL的驱动电路(图3a中的DC)的多个电路元件。图6示例性地示出了其中像素电路层PCL包括晶体管TR的剖面结构。在这种情况下，晶体管TR可以是图3a至图3c的第一晶体管M1。然而，像素电路层PCL的结构不限于此，像素电路层PCL还可以包括位于与晶体管TR的区域不同的区域中的电路元件。
包括在像素电路层PCL中的晶体管可以具有基本上相同或相似的剖面结构。另外，各个晶体管的结构不限于图6中示出的结构。
像素电路层PCL可以包括多个层。例如，像素电路层PCL可以包括顺序地堆叠在基底SUB上的缓冲层BFL、栅极绝缘层GI、层间绝缘层IL、第一钝化层VIA1和第二钝化层VIA2。上述层中的每个可以是包括有机绝缘材料或无机绝缘材料的绝缘层。另外，像素电路层PCL可以包括晶体管TR、旁路电力线BVL和第一电容器电极CE1。
缓冲层BFL可以防止杂质扩散到每个电路元件中。缓冲层BFL可以被设置为单层膜，但可以被设置为至少双层或更多层的多层膜。当缓冲层BFL被设置为多层膜时，各个层可以由相同的材料或不同的材料制成。可以根据基底SUB的材料、工艺条件等而省略缓冲层BFL。
晶体管TR可以设置在缓冲层BFL上。晶体管TR可以包括半导体图案ACT、栅电极GE、第一晶体管电极TET1和第二晶体管电极TET2。
半导体图案ACT可以设置在缓冲层BFL与栅极绝缘层GI之间。当像素电路层PCL不包括缓冲层BFL时，半导体图案ACT可以设置在基底SUB与栅极绝缘层GI之间。半导体图案ACT可以包括：第一区，接触第一晶体管电极TET1；第二区，连接到第二晶体管电极TET2；以及沟道区，位于第一区与第二区之间。第一区和第二区中的一个可以为源区，第一区和第二区中的另一个可以为漏区。
半导体图案ACT可以是由多晶硅、非晶硅、氧化物半导体等制成的半导体图案。另外，半导体图案ACT的沟道区可以是本征半导体(如未掺杂有杂质的半导体图案)，半导体图案ACT的第一区和第二区中的每个可以是掺杂有预定杂质的半导体图案。
栅电极GE可以设置在栅极绝缘层GI与层间绝缘层IL之间，并且可以与半导体图案ACT的至少一部分叠置。栅电极GE可以通过栅极绝缘层GI与半导体图案ACT绝缘。
第一晶体管电极TET1和第二晶体管电极TET2可以设置在层间绝缘层IL上。第一晶体管电极TET1和第二晶体管电极TET2可以电连接到半导体图案ACT。例如，第一晶体管电极TET1和第二晶体管电极TET2可以通过穿过栅极绝缘层GI和层间绝缘层IL的接触孔分别接触半导体图案ACT的第一区和第二区。
第一晶体管电极TET1可以通过穿过第一钝化层VIA1和第二钝化层VIA2的接触孔CTA连接到第二电极RFE2。在另一实施例中，单独的连接构件可以设置在第一晶体管电极TET1与第二电极RFE2之间。在这种情况下，第一晶体管电极TET1可以通过接触孔连接到连接构件，连接构件可以通过另一接触孔连接到第二电极RFE2。在这种情况下，在其处设置有连接构件的位置可以在第一钝化层VIA1与第二钝化层VIA2之间，但不限于此。
第二电极RFE2可以通过第一晶体管电极TET1接收驱动电流。
第二晶体管电极TET2可以连接到第二电力线PL2。第二电力线PL2可以是连接到第二驱动电源(图2a中的VDD)的电力线。也就是说，第二驱动电源VDD的电压可以通过第二电力线PL2提供到晶体管TR。钝化层(例如，第二钝化层VIA2)可以设置在第二电力线PL2与第二电极RFE2之间。尽管图5中未示出，但第二电力线PL2可以在平面图中沿着第二方向DR2延伸。然而，第二电力线PL2不限于此，并且可以沿着第一方向DR1延伸。
另外，像素电路层PCL可以包括被设置为与晶体管TR间隔开的旁路电力线BVL和第一电容器电极CE1。
旁路电力线BVL可以是与上述晶体管TR的栅电极GE形成在同一层的电力线。旁路电力线BVL可以形成在在平面图中不与发光区域EA叠置的区域中。发光区域EA可以是其中设置有发光元件LD以发射光的区域。旁路电力线BVL可以在平面图中在不与发光区域EA叠置的区域中通过沿着第一方向DR1延伸而形成。
另外，旁路电力线BVL可以不与包括在像素电路层PCL中的晶体管的栅电极叠置。例如，旁路电力线BVL可以不与晶体管TR的栅电极GE叠置。
第一电容器电极CE1可以设置在旁路电力线BVL上。第一电容器电极CE1可以与旁路电力线BVL叠置。例如，第一电容器电极CE1可以形成为与旁路电力线BVL叠置，并且在第一方向DR1上延伸。
至少一个绝缘层或钝化层可以设置在旁路电力线BVL与第一电容器电极CE1之间。例如，层间绝缘层IL和第一钝化层VIA1可以设置在旁路电力线BNL与第一电容器电极CE1之间。
第一电容器电极CE1可以通过接触孔CTB接触旁路电力线BVL。因此，施加到旁路电力线BVL的电压可以传输到第一电容器电极CE1。
第一电容器电极CE1的至少一部分可以与设置在第一电容器电极CE1上的第一电极RFE1叠置。其中第一电容器电极CE1与第一电极RFE1叠置的区域可以是第一电容器区域CA1。第一电容器区域CA1可以不与其中设置有发光元件LD的发光区域EA叠置。
至少一个钝化层或绝缘层可以设置在第一电容器电极CE1与第一电极RFE1之间。例如，第二钝化层VIA2可以设置在第一电容器电极CE1与第一电极RFE1之间。也就是说，在第一电容器区域CA1中，第一电容器电极CE1和第一电极RFE1可以与置于其间的第二钝化层VIA2一起构成第一电容器C1。
使发光元件LD在基底SUB上对准的工艺中，预定的直流电压可以分别被供应到旁路电力线BVL和第一电极RFE1。供应到旁路电力线BVL的直流电压可以传输到第一电容器电极CE1。如上所述，第一电容器电极CE1和第一电极RFE1可以构成第一电容器C1，并且第一电容器电极CE1可以通过第一电容器C1接收供应到第一电极RFE1的电压的噪声分量(例如，交流电压分量)。因此，可以去除供应到第一电极RFE1的直流电压的噪声分量(交流电压分量)。在这方面，稍后将参照图13至图18详细描述。
同时，第一电容器电极CE1的设置不限于上述描述。例如，图7的像素PXL1a可以包括设置在层间绝缘层IL与第一钝化层VIA1之间的第一电容器电极CE1a。
第一电容器电极CE1a可以通过穿过层间绝缘层IL的接触孔CTB连接到旁路电力线BVL。在第一电容器区域CA1中，第一电容器电极CE1a和第一电极RFE1可以与置于其间的第一钝化层VIA1和第二钝化层VIA2一起构成第一电容器C1a。
作为另一示例，图8的像素PXL1b可以不包括设置在旁路电力线BVL与第一电极RFE1之间的单独的电极。在这种情况下，旁路电力线BVL可以在与第一电极RFE1叠置的区域中用作第一电容器电极CE1b。也就是说，在第一电容器区域CA1中，旁路电力线BVL(或第一电容器电极CE1b)和第一电极RFE1可以与置于其间的层间绝缘层IL、第一钝化层VIA1和第二钝化层VIA2一起构成第一电容器C1b。
图7的实施例中描述的第一电容器电极CE1a和图8的实施例中描述的第一电容器电极CE1b两者可以应用于以下实施例。
同时，在上述实施例中，包括在像素PXL1中的像素电路层PCL被例示为设置在显示元件层DPL下面以在从剖视图观察时与显示元件层DPL叠置，但本发明不限于此。在一些实施例中，像素电路层PCL可以设置在设置于显示元件层DPL下面但不与显示元件层DPL叠置的区域中。
接着，将描述显示元件层DPL。显示元件层DPL可以设置在像素电路层PCL(或第二钝化层VIA2)上，并且可以包括多个发光元件LD。
具体地，显示元件层DPL可以包括设置在像素电路层PCL上的第一堤BNK1和第二堤BNK2、第一电极RFE1和第二电极RFE2、第一绝缘层INS1、发光元件LD、固定层INSA、第三电极CTE1和第四电极CTE2以及第二绝缘层INS2。在一些实施例中，像素PXL1还可以包括沿着像素的边界设置在发光元件LD的外围部分处的分隔壁。
第一堤BNK1和第二堤BNK2可以设置在像素电路层PCL上。其中设置有发光元件LD的空间可以设置在第一堤BNK1与第二堤BNK2之间。在实施例中，第一堤BNK1和第二堤BNK2可以沿着第一方向DR1彼此间隔开大于发光元件LD的长度。第一堤BNK1和第二堤BNK2可以设置在彼此相同的层，并且可以具有彼此相同的高度，但不限于此。另外，第一堤BNK1和第二堤BNK2可以沿着与第一方向DR1交叉的第二方向DR2延伸。
第一堤BNK1和第二堤BNK2可以包括由有机材料制成的有机绝缘膜或由无机材料制成的无机绝缘膜，但第一堤BNK1和第二堤BNK2的材料不限于此。另外，第一堤BNK1和第二堤BNK2可以由单层形成，但不限于此，并且可以由多层形成。在这种情况下，第一堤BNK1和第二堤BNK2可以具有其中堆叠有至少一个有机绝缘膜和至少一个无机绝缘膜的结构。
第一堤BNK1和第二堤BNK2中的每个可以具有拥有以预定角度倾斜的边的梯形形状，但第一堤BNK1和第二堤BNK2的形状不限于此，并且它们可以具有诸如半椭圆形形状、圆形形状和四边形形状的各种形状。
第一电极RFE1和第二电极RFE2可以分别设置在相应的第一堤BNK1和第二堤BNK2上。例如，第一电极RFE1可以设置在第一堤BNK1上，第二电极RFE2可以设置在第二堤BNK2上，并且它们可以被设置为彼此间隔开。第一电极RFE1和第二电极RFE2可以沿着第一方向DR1彼此间隔开预定距离。另外，第一电极RFE1和第二电极RFE2可以沿着第二方向DR2延伸。
当像素PX1包括第一堤BNK1和第二堤BNK2时，发光元件LD稳定地设置在第一堤BNK1和第二堤BNK2在其中彼此间隔开的空间中，使得可以提高显示装置的可靠性和显示装置的制造工艺中的良率。
第一电极RFE1和第二电极RFE2可以被设置为沿着第一堤BNK1和第二堤BNK2的表面具有基本上均匀的厚度，第一电极RFE1和第二电极RFE2可以相应地设置为第一堤BNK1和第二堤BNK2的形状。例如，第一电极RFE1可以具有与第一堤BNK1的斜率对应的形状，第二电极RFE2可以具有与第二堤BNK2的斜率对应的形状。
第一电极RFE1和第二电极RFE2可以设置在彼此相同的平面上，并且可以具有相同的高度。当第一电极RFE1和第二电极RFE2具有相同的高度时，发光元件LD可以更稳定地分别连接到第一电极RFE1和第二电极RFE2。
第一电极RFE1和第二电极RFE2可以由导电材料制成。导电材料可以包括诸如Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr、Ti的金属或其合金，但不限于此。
另外，第一电极RFE1和第二电极RFE2可以形成为单层膜，但不限于此，并且可以形成为多层膜。例如，第一电极RFE1和第二电极RFE2还可以包括由透明导电材料制成的覆层(未示出)。覆层被设置为覆盖第一电极RFE1和第二电极RFE2，从而防止在显示装置的制造工艺期间可能发生的对第一电极RFE1和第二电极RFE2的损坏。
这里，第一电极RFE1和第二电极RFE2的材料不限于上述材料。例如，第一电极RFE1和第二电极RFE2可以包括具有恒定反射率的导电材料。当第一电极RFE1和第二电极RFE2由具有恒定反射率的导电材料制成时，从发光元件LD的两个端部发射的光被第一电极RFE1和第二电极RFE2反射以在显示方向(例如，第三方向DR3)上行进。
特别地，第一电极RFE1和第二电极RFE2可以具有与第一堤BNK1和第二堤BNK2的形状对应的形状，并且可以相对于基底SUB具有预定的角度。从发光元件LD中的每个的两个端部发射的光可以被第一电极RFE1和第二电极RFE2反射，以在第三方向DR3上进一步行进。因此，可以提高显示装置的光输出效率。
另外，如图5中所示，第一电极RFE1可以通过第一连接电极CNE1连接到第一连接线CNL1。第一连接线CNL1可以是连接到第一电力线PL1的线。尽管附图中未示出，但第一电力线PL1可以位于与第一连接线CNL1不同的层，以通过单独的连接构件连接到第一连接线CNL1。
第一电力线PL1可以连接到第一驱动电源(图2a中的VSS)。也就是说，第一驱动电源VSS的电压可以通过第一电力线PL1(或第一连接线CNL1)提供到第一电极RFE1。第一驱动电源VSS的电压可以通过第一电极RFE1提供到发光元件LD的第一端部EP1。
同时，第一连接线CNL1可以沿着第二方向DR2延伸，并且可以共连接到其他像素。
第一连接电极CNE1可以沿着第一方向DR1设置在第一电极RFE1与第一连接线CNL1之间。第一连接电极CNE1的至少一部分可以与设置在第一连接电极CNE1下面的第一电容器电极CE1叠置。
在实施例中，上述第一电极RFE1、第一连接电极CNE1和第一连接线CNL1可以一体地形成，并且可以在同一工艺中同时形成，但不限于此。
如上所述，第二电极RFE2可以通过接触孔CTA连接到晶体管TR的第一晶体管电极TET1。第二电极RFE2可以从晶体管TR接收驱动电流，并且可以将驱动电流传输到发光元件LD的第二端部EP2。发光元件LD可以响应于从第一电极RFE1和第二电极RFE2提供的驱动电流(或驱动电压)而发射预定亮度的光。
第一电极RFE1和第二电极RFE2中的一个可以是阳极电极，并且第一电极RFE1和第二电极RFE2中的另一个可以是阴极电极。例如，第一电极RFE1可以是阴极电极，第二电极RFE2可以是阳极电极，但本发明不限于此。
第一绝缘层INS1可以设置在第一电极RFE1和第二电极RFE2上。第一绝缘层INS1可以完全设置在基底SUB上，以覆盖如上所述的第一堤BNK1和第二堤BNK2以及第一电极RFE1和第二电极RFE2。另外，第一绝缘层INS1可以沿着其上未设置有第一堤BNK1和第二堤BNK2以及第一电极RFE1和第二电极RFE2的基底SUB的表面设置。
在实施例中，第一绝缘层INS1可以是由无机材料制成的无机绝缘层。在这种情况下，第一绝缘层INS1可以被设置为沿着基底SUB的表面以及第一电极RFE1和第二电极RFE2的表面具有基本上均匀的厚度。在实施例中，其中设置有发光元件LD的区域的第一绝缘层INS1形成为基本上平坦的，使得可以提供其中稳定地设置有发光元件LD的空间。在另一实施例中，在第一绝缘层INS1与设置在第一绝缘层INS1上的发光元件LD之间可以形成至少部分空的空间或者可以发生台阶。
同时，第一绝缘层INS1可以包括第一开口OP1和第二开口OP2。第一开口OP1和第二开口OP2可以暴露第一电极RFE1和第二电极RFE2的至少一部分。
第一开口OP1和第二开口OP2可以形成为分别与对应的第一电极RFE1和第二电极RFE2叠置。例如，第一开口OP1可以形成为与第一电极RFE1叠置，第二开口OP2可以形成为与第二电极RFE2叠置。
第一开口OP1和第二开口OP2可以具有与第一绝缘层INS1的厚度对应的厚度和/或深度。也就是说，第一开口OP1和第二开口OP2可以在对应的区域中完全穿透第一绝缘层INS1。因此，第一电极RFE1和第二电极RFE2可以被暴露于外部以接触稍后将描述的第三电极CTE1和第四电极CTE2。
发光元件LD可以设置在第一绝缘层INS1上。发光元件LD可以设置在由第一堤BNK1和第二堤BNK2提供的空间中，并且可以电连接在第一电极RFE1与第二电极RFE2之间。例如，发光元件LD的第一端部EP1可以电连接到第一电极RFE1，发光元件LD的第二端部EP2可以电连接到第二电极RFE2。
用于稳定地支撑并固定发光元件LD的固定层INSA可以设置在发光元件LD上。固定层INSA可以是包括无机材料的无机绝缘膜或包括有机材料的有机绝缘膜。固定层INSA可以被设置为填充发光元件LD与第二钝化层VIA2之间的空间。固定层INSA可以覆盖发光元件LD中的每个的外周表面的至少一部分，并且可以形成为使发光元件LD的第一端部EP1和第二端部EP2暴露。因此，固定层INSA稳定地支撑并固定发光元件LD，从而防止发光元件LD与显示元件层DPL分离。可以根据显示元件层DPL的工艺条件而省略固定层INSA。
在一些实施例中，当固定层INSA包括由有机材料制成的有机绝缘膜时，并且当在发光元件LD与第一绝缘层INS1之间形成空的空间时，如图9中所示，固定层INSA'可以填充发光元件LD与第一绝缘层INS1之间的空间，并且可以支撑发光元件LD。可选择地，当固定层INSA包括由无机材料制成的无机绝缘膜时，如图10中所示，固定层INSA”可以覆盖发光元件LD的外周表面的至少一部分，并且空气层AIR可以至少部分地形成在发光元件LD与绝缘层INSL之间。
第三电极CTE1(或第一接触电极)和第四电极CTE2(或第二接触电极)可以设置在第一绝缘层INS1、发光元件LD和固定层INSA上。另外，绝缘图案INSP可以设置在第三电极CTE1与第四电极CTE2之间。
第三电极CTE1和第四电极CTE2可以接触每个发光元件LD的两个端部中的一个。例如，第三电极CTE1可以接触每个发光元件LD的第一端部EP1，第四电极CTE2可以接触每个发光元件LD的第二端部EP2。
第三电极CTE1可以覆盖第一电极RFE1并且在平面图中与第一电极RFE1叠置。第三电极CTE1可以通过第一绝缘层INS1的第一开口OP1电连接到第一电极RFE1。也就是说，第三电极CTE1可以接触发光元件LD的第一端部EP1和第一电极RFE1。
第四电极CTE2可以覆盖第二电极RFE2并且当在平面图中观察时与第二电极RFE2叠置。第四电极CTE2可以通过第一绝缘层INS1的第二开口OP2电连接到第二电极RFE2。也就是说，第四电极CTE2可以接触发光元件LD的第二端部EP2和第二电极RFE2。
第三电极CTE1和第四电极CTE2中的每个可以由透明导电材料制成。例如，透明导电材料可以包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟锡锌(ITZO)等。当第三电极CTE1和第四电极CTE2由透明导电材料制成时，可以在从发光元件LD发射的光在第三方向DR3上行进时减少光损失。第三电极CTE1和第四电极CTE2的材料不限于上述材料。
绝缘图案INSP可以设置在第三电极CTE1与第四电极CTE2之间。具体地，绝缘图案INSP可以包括由无机材料制成的无机绝缘膜。绝缘图案INSP可以被设置为覆盖第三电极CTE1和第四电极CTE2中的一个，并且另一电极可以设置在绝缘图案INSP上。例如，绝缘图案INSP可以设置在第四电极CTE2上以覆盖第四电极CTE2，第三电极CTE1可以设置在绝缘图案INSP上。也就是说，第三电极CTE1和第四电极CTE2可以通过绝缘图案INSP电分离。
然而，第三电极CTE1和第四电极CTE2的设置不限于此，第三电极CTE1和第四电极CTE2可以设置在同一层。例如，如图11中所示，绝缘图案INSP可以不设置在第三电极CTE1'与第四电极CTE2'之间。在这种情况下，第三电极CTE1'和第四电极CTE2'可以形成在同一层。当第三电极CTE1'和第四电极CTE2'同时形成时，简化了显示装置的制造工艺，并且可以降低其制造成本。
第二绝缘层INS2可以设置在第三电极CTE1和第四电极CTE2上。第二绝缘层INS2可以形成在显示元件层DPL的最外侧上，以覆盖显示元件层DPL的其他组件。第二绝缘层INS2还可以用作封装层，该封装层可以防止第一电极RFE1、第二电极RFE2、第三电极CTE1和第四电极CTE2以及发光元件LD在显示装置的制造工艺期间被损坏，并且可以防止氧和/或水分渗透到显示元件层DPL的内部中。
第二绝缘层INS2可以形成为包括无机材料的无机绝缘膜。第二绝缘层INS2可以形成为单层，但不限于此，并且可以具有多层结构。当第二绝缘层INS2具有多层结构时，第二绝缘层INS2还可以包括包含有机材料的有机绝缘膜，并且可以具有其中交替地设置有有机绝缘膜和无机绝缘膜的多层结构。
尽管附图中未示出，但是在一些实施例中，可以在第二绝缘层INS2上进一步设置平坦化层(未示出)。平坦化层可以减轻由设置在其下面的各种构造引起的台阶。平坦化层可以包括有机绝缘膜，但不限于此，并且还可以包括无机绝缘膜。
尽管附图中未示出，但是像素PXL1还可以包括设置在发光元件LD周围的分隔壁。例如，分隔壁可以被设置为围绕像素PXL1。分隔壁可以是限定像素PXL1的发光区域EA的像素限定膜。分隔壁可以被构造为包括至少一种光阻挡材料和/或反射材料，以防止光在相邻的像素之间泄漏的漏光缺陷。另外，分隔壁可以防止包括发光元件LD的溶液在使发光元件LD对准的工艺期间泄漏到相邻的像素。可以根据显示装置的工艺条件而省略分隔壁。
图12示出了根据另一实施例的像素的俯视平面图。与上述实施例相比，图12的实施例的不同之处在于，其还包括连接到第二电极RFE2的第五电极RFE3，并且其他构造基本上相同或相似，因此将主要描述差异。
参照图5、图6和图12，像素PXL1c可以包括第三堤BNK3、第五电极RFE3和第六电极CTE3。
第三堤BNK3可以位于第一电极RFE1与第一连接线CNL1之间。第三堤BNK3可以与第一堤BNK1和第二堤BNK2设置在同一层，并且可以与第一堤BNK1和第二堤BNK2同时形成。另外，第三堤BNK3可以形成为具有与第一堤BNK1和第二堤BNK2相同的形状和高度。第三堤BNK3可以形成为在第一方向DR1上与第一堤BNK1间隔开大于发光元件LD的长度，并且可以沿着第二方向DR2延伸。
第五电极RFE3可以形成为与第三堤BNK3叠置。第五电极RFE3可以位于第一电极RFE1与第一连接线CNL1之间。第五电极RFE3可以形成为在第一方向DR1上与第一电极RFE1间隔开，并且可以沿着第二方向DR2延伸。
第五电极RFE3可以通过第二连接电极CNE2连接到第二电极RFE2。第二连接电极CNE2可以在第一电极RFE1与第五电极RFE3之间沿着第一方向DR1延伸。
第二电极RFE2、第五电极RFE3和第二连接电极CNE2可以同时形成但可以一体地形成，但不限于此。另外，第二电极RFE2、第五电极RFE3和第二连接电极CNE2中的至少一个可以与第一电极RFE1、第一连接线CNL1和第一连接电极CNE1中的至少一个同时形成，但不限于此。在实施例中，第一电极RFE1、第二电极RFE2、第五电极RFE3、第一连接电极CNE1、第二连接电极CNE2和第一连接线CNL1可以全部在同一工艺中同时形成。
发光元件LD可以设置在第一电极RFE1与第五电极RFE3之间。发光元件LD的第一端部EP1可以电连接到第一电极RFE1，发光元件LD的第二端部EP2可以电连接到第五电极RFE3。
第六电极CTE3可以设置在第五电极RFE3上。在平面图中，第六电极CTE3可以覆盖第五电极RFE3并且可以与第五电极RFE3叠置。第六电极CTE3可以接触发光元件LD的第二端部EP2和第五电极RFE3。
第六电极CTE3可以与第三电极CTE1和第四电极CTE2中的至少一个形成在同一层。另外，第六电极CTE3可以由与第三电极CTE1和第四电极CTE2相同的材料制成。
如上所述，当第五电极RFE3进一步设置在第一电极RFE1与第一连接线CNL1之间时，发光元件LD也可以设置在第一电极RFE1与第五电极RFE3之间。也就是说，由于可以在一个像素PXL1c中设置更多数量的发光元件LD，所以可以提高根据本实施例的包括像素PXL1c的显示装置的显示亮度。
同时，在本实施例中，示例性地描述了其中仅进一步设置有第五电极RFE3的结构，但在一些实施例中，除了第五电极RFE3之外，还可以形成连接到第一电极RFE1和第二电极RFE2的其他电极，以进一步提供其中可以设置有发光元件LD的空间。
图13至图16示出了用于说明根据实施例的显示装置的制造方法的俯视平面图。图17示出了用于说明当使发光元件对准时供应到根据实施例的显示装置的电压的噪声去除方法的电路图。图18示出了当使发光元件对准时实际供应到根据实施例的显示装置的各个电极的电压的波形图。特别地，图13至图18是用于说明使发光元件在图5和图6中示出的结构中对准的方法的图。
将通过结合图5和图6以及图13至图18中描述的实施例来示意性地描述根据本发明的实施例的显示装置的制造方法。
首先，如图13中所示，可以在基底SUB上形成旁路电力线BVL。
旁路电力线BVL可以形成在不与其中稍后将设置有发光元件LD的发光区域EA叠置的区域中。另外，旁路电力线BVL可以形成为沿着第一方向DR1延伸，并且可以延伸为连接到其他像素。
接着，如图14中所示，可以在其上形成有旁路电力线BVL的基底SUB上形成第一电容器电极CE1。
第一电容器电极CE1可以形成在旁路电力线BVL(例如，在第三方向DR3上)的上部上。第一电容器电极CE1的至少一部分可以与旁路电力线BVL叠置。第一电容器电极CE1也可以被设置为不与发光区域EA叠置。
另外，第一电容器电极CE1可以通过接触孔CTB电连接到旁路电力线BVL。因此，旁路电力线BVL可以通过接触孔CTB将传输的电压传输到第一电容器电极CE1。
接着，如图15中所示，在其上形成有第一电容器电极CE1的基底SUB上，可以形成第一堤BNK1和第二堤BNK2，并且可以形成第一连接线CNL1、连接到第一连接线CNL1的第一电极RFE1和与第一电极RFE1间隔开的基体电极RFE2'。
第一堤BNK1和第二堤BNK2可以形成在发光区域EA中，并且可以沿着第一方向DR1彼此间隔开预定距离以提供其中稍后将设置有发光元件LD的空间。
第一连接线CNL1可以在与旁路电力线BVL交叉的方向上延伸。例如，第一连接线CNL1可以沿着第二方向DR2延伸。
第一电极RFE1可以形成为与第一堤BNK1叠置。另外，第一电极RFE1可以通过第一连接电极CNE1连接到第一连接线CNL1。在这种情况下，第一连接电极CNE1可以形成在与第一电容器电极CE1叠置的位置处。因此，在第一电容器区域CA1中，第一电容器电极CE1和第一连接电极CNE1(或第一电极RFE1)可以构成电容器。
基体电极RFE2'可以形成为与第二堤BNK2叠置。另外，基体电极RFE2'可以形成为沿着与第一方向DR1相反的方向与第一电极RFE1间隔开，并且可以形成为沿着第二方向DR2延伸。基体电极RFE2'可以沿着第二方向DR2延伸为连接到其他像素。
在形成第二电极RFE2之前，基体电极RFE2'可以是基体导电层。可以在使发光元件LD的对准工艺之后，将基体电极RFE2'分离以形成第二电极RFE2。
接着，如图16和图17中所示，可以使发光元件LD在第一电极RFE1与第二电极RFE2之间对准。
在第一电极RFE1与第二电极RFE2之间形成电场，因此，发光元件LD可以在第一电极RFE1与第二电极RFE2之间对准。
具体地，第一电极RFE1可以连接到第一连接线CNL1以接收第一电压VA1。第一电压VA1可以是通过参照图2描述的接地电压线GNDL1和GNDL2提供的接地电压。第二电极RFE2(或基体电极RFE2')可以接收第二电压VA2。第二电压VA2可以是通过参照图2描述的交流电压线ACL1和ACL2提供的交流电压。也就是说，当接地电压施加到第一电极RFE1并且AC电压施加到第二电极RFE2时，可以在第一电极RFE1与第二电极RFE2之间形成电场。
发光元件LD可以以在预定溶液中分散的形式制备，并且可以通过使用喷墨方法等供应到像素PXL的发光区域EA中。例如，可以将发光元件LD与挥发性溶剂混合以滴入到发光区域EA中。滴入到发光区域EA中的发光元件LD可以通过形成在第一电极RFE1与第二电极RFE2之间的电场自对准，以被设置为具有一定的方向性。例如，发光元件LD的第一端部EP1被设置为与第一电极RFE1相邻，第二端部EP2被设置为与第二电极RFE2相邻，使得发光元件LD可以被设置为使其长度方向与第一方向DR1平行。这些发光元件LD可以沿着第二方向DR2布置。
同时，连接到第一电极RFE1的对准线(例如，图2中的接地电压线GNDL1和GNDL2)以及连接到第二电极RFE2的对准线(例如，交流电压线ACL1和ACL2)可以在至少部分区域中彼此叠置。
例如，如图2中所示，第一交流电压线ACL1的分支线朝向显示区域DA延伸，并且可以在至少部分区域中与第二接地电压线GNDL1的主线叠置。其中接地电压线和交流电压线叠置的区域形成电容器，并且其中可能发生电压耦合。
特别地，在使发光元件LD对准的工艺中，作为直流电压(或接地电压)的第一电压VA1可以施加到第一电极RFE1，作为交流电压的第二电压VA2可以施加到第二电极RFE2，但由于上述线之间的耦合现象，会在提供到第一电极RFE1的直流电压(或接地电压)中包括噪声分量。
在根据本发明的实施例的显示装置中，通过使用第一电极RFE1和第一电容器电极CE1来构成第一电容器C1，与第一电压VA1不同的第三电压VA3施加到第一电容器电极CE1，使得供应到第一电极RFE1的电压的噪声分量电压VN(或交流电压分量)可以通过第一电容器C1朝向第一电容器电极CE1旁路(bypass)。因此，可以去除提供到第一电极RFE1的电压的噪声分量电压VN，并且如在图18的第一波形1中，可以提供均匀的直流电压(或接地电压)。
这里，供应到旁路电力线BVL的第三电压VA3可以是与供应到第一电极RFE1的第一电压VA1相似的直流电压。然而，第三电压VA3的电压电平和第一电压VA1的电压电平可以彼此不同。具体地，第三电压VA3可以是第二电压VA2的正峰值电压和负峰值电压之间的值。例如，当第一电压VA1是接地电压并且第二电压VA2的峰值电压是-10V和10V时，第三电压VA3可以是3V或-3V。然而，这些电压值仅是本实施例的示例，并且第一电压VA1、第二电压VA2和第三电压VA3的电压值不限于此。
如上所述，当在显示装置的制造工艺期间使发光元件LD对准时，可以去除通过第一电容器C1供应到发光元件LD的第二电极的第一电压VA1的噪声(例如，噪声分量电压VN)，或使第一电容器C1供应到发光元件LD的第二电极的第一电压VA1的噪声(例如，噪声分量电压VN)最小化。也就是说，在发光元件LD的对准工艺中，如图18的第一波形1中所示，恒定的直流电压(或接地电压)施加到第一电极RFE1，并且噪声分量电压VN可以朝向第一电容器电极CE1(或旁路电力线BVL)旁路(见图18中的第三波形3)。
因此，可以在第一电极RFE1与第二电极RFE2之间形成均匀的电场。因此，发光元件LD可以在第一电极RFE1与第二电极RFE2之间容易地对准。也就是说，可以改善发光元件LD的对准特性。另外，由于发光元件LD在各个像素中均匀地对准，因此可以提高显示装置的显示质量和制造效率。
在下文中，将描述像素和包括该像素的显示装置的其他实施例。在以下实施例中，与先前描述的实施例中的组件相同或相似的组件由相同的附图标记表示，并且将省略或简化其描述，且将主要描述差异。
图19示出了根据另一实施例的像素的俯视平面图。图20示出了沿着图19的线B-B'截取的剖视图。图21示出了根据另一实施例的像素的剖视图，并且示出了沿着图19的线B-B'截取的剖视图。图22示出了根据另一实施例的像素的俯视平面图。
图19至图22的实施例与图5和图6的实施例的不同之处在于，进一步形成第二电容器电极，并且其他构成元件基本上相同或相似。
参照图19至图22，根据本发明的另一实施例的显示装置可以包括基底SUB和设置在基底SUB上的像素PXL2。
像素PXL2可以包括设置在基底SUB上的像素电路层PCL和设置在像素电路层PCL上的显示元件层DPL。
本实施例的显示元件层DPL可以与参照图5和图6描述的显示元件层DPL基本上相同或相似。另外，图9至图11中描述的所有实施例可以应用于本实施例的显示元件层DPL。
像素电路层PCL还可以包括设置为与第二电极RFE2叠置的第二电容器电极CE2。
第二电容器电极CE2可以在平面图中沿着第二方向DR2延伸。也就是说，第二电容器电极CE2可以基本上与第一连接线CNL1平行。
第二电容器电极CE2可以连接到第二电力线PL2，或者可以用作第二电力线PL2。也就是说，第二电容器电极CE2可以连接到第二驱动电源(图2a中的VDD)，以将第二驱动电源VDD的电压提供到晶体管TR。
第二电容器电极CE2的至少一部分可以与设置在其上的第二电极RFE2叠置。第二电容器电极CE2和第二电极RFE2在其中叠置的区域可以是第二电容器区域CA2。第二电容器区域CA2的至少一部分可以与其中设置有发光元件LD的发光区域EA叠置，但不限于此。
至少一个钝化层或绝缘层可以设置在第二电容器电极CE2与第二电极RFE2之间。例如，第二电容器电极CE2可以与第一电容器电极CE1形成在同一层，第二钝化层VIA2可以设置在第二电容器电极CE2与第二电极RFE2之间。也就是说，在第二电容器区域CA2中，第二电容器电极CE2和第二电极RFE2可以与置于其间的第二钝化层VIA2一起构成第二电容器C2。
在使发光元件LD在基底SUB上对准的工艺中，预定的交流电压可以供应到第二电极RFE2。在本实施例中，第二电极RFE2可以不直接连接到交流电压线，而是可以通过第二电容器电极CE2间接地接收交流电压。如上所述，第二电极RFE2和第二电容器电极CE2可以构成第二电容器C2，并且第二电极RFE2可以通过第二电容器C2接收供应到第二电容器电极CE2的交流电压。在该工艺中，第二电容器C2可以仅向第二电极RFE2传输交流电压分量的电压，并且可以不传输噪声分量(例如，直流电压分量)。因此，可以去除供应到第二电极RFE2的交流电压的噪声分量(直流电压分量)。稍后将参照图23至图27对此进行详细描述。
同时，第二电容器电极CE2的设置不限于以上描述。例如，图21的像素PXL2a可以包括设置在层间绝缘层IL与第一钝化层VIA1之间的第二电容器电极CE2a。
也就是说，第二电容器电极CE2a可以与第二晶体管电极TET2形成在同一层。在一些实施例中，第二电容器电极CE2a和第二晶体管电极TET2可以一体地形成，但不限于此。
在第二电容器区域CA2中，第二电容器电极CE2a和第二电极RFE2可以与置于第二电容器电极CE2a与第二电极RFE2之间的第一钝化层VIA1和第二钝化层VIA2一起构成第二电容器C2a。
图22示出了根据另一实施例的像素的俯视平面图。图22的实施例与上述实施例的不同之处在于，其还包括连接到第二电极RFE2的第五电极RFE3以及连接到第二电容器电极CE2的第三电容器电极CE3。除了这些之外的构成元件基本上相同或相似，因此下方将主要描述差异。
参照图12、图19、图20和图22，像素PXL2b可以包括第三堤BNK3、第五电极RFE3、第六电极CTE3和第三电容器电极CE3。另外，像素PXL2b可以包括将第二电极RFE2和第五电极RFE3连接的第二连接电极CNE2以及将第二电容器电极CE2和第三电容器电极CE3连接的第三连接电极CNE3。
图22的实施例的第三堤BNK3、第五电极RFE3、第六电极CTE3和第二连接电极CNE2与图12的实施例的第三堤BNK3、第五电极RFE3、第六电极CTE3和第二连接电极CNE2基本上相同，因此将省略其详细描述。
第三电容器电极CE3可以形成为与第三堤BNK3和第五电极RFE3叠置。也就是说，第三电容器电极CE3可以位于第一电极RFE1与第一连接线CNL1之间。第三电容器电极CE3可以形成为在第一方向DR1上与第一电极RFE1间隔开，并且可以沿着第二方向DR2延伸。
第三电容器电极CE3可以通过第三连接电极CNE3连接到第二电极RFE2。第二连接电极CNE2可以在第一电极RFE1与第五电极RFE3之间沿着第一方向DR1延伸。
第三电容器电极CE3可以与第二电容器电极CE2在同一工艺中同时形成。第三电容器电极CE3可以与第二电容器电极CE2位于同一层。
第二电容器电极CE2、第三电容器电极CE3和第三连接电极CNE3可以一体地形成，但不限于此。另外，第二电容器电极CE2、第三电容器电极CE3和第三连接电极CNE3中的至少一个可以与第一电容器电极CE1同时形成，但不限于此。在实施例中，第一电容器电极CE1、第二电容器电极CE2、第三电容器电极CE3和第三连接电极CNE3可以在同一工艺中全部同时形成。
第三电容器电极CE3和第三连接电极CNE3可以被设置为与位于其上的第五电极RFE3和第二连接电极CNE2叠置。彼此电连接的第二电容器电极CE2、第三电容器电极CE3和第三连接电极CNE3可以构成一个电容器电极，并且可以与第二电极RFE2、第五电极RFE3和第二连接电极CNE2一起形成第二电容器。因此，在平面图中，第二电容器区域CA2b可以是包括第二电容器电极CE2、第三电容器电极CE3和第三连接电极CNE3中的全部的区域。
在使发光元件LD对准的工艺中，第五电极RFE3可以从第三电容器电极CE3接收与第二电极RFE2相同的对准电压。这里，提供到第五电极RFE3的对准电压可以是交流电压。第三电容器电极CE3可以仅将交流电压分量电压传输到第五电极RFE3，但可以不传输噪声分量(例如，直流电压分量)。因此，可以去除供应到第五电极RFE3的交流电压的噪声分量(直流电压分量)。
如上所述，当在第五电极RFE3下面进一步形成第三电容器电极CE3时，在使发光元件LD对准的工艺中，从其去除了噪声的交流电压可以施加到第五电极RFE3。因此，在第一电极RFE1与第五电极RFE3之间产生均匀的电场，使得发光元件LD可以均匀地对准，并且可以提高显示装置的制造效率。
同时，在另一实施例中，当除了第五电极RFE3之外还形成连接到第二电极RFE2的其他电极时，可以在进一步形成的其他电极下面形成电容器电极，并且当使发光元件对准时，从其去除了噪声的交流电压可以被提供到上电极。
图23至图26示出了用于说明根据另一实施例的显示装置的制造方法的俯视平面图。图27示出了用于说明当使发光元件对准时供应到根据另一实施例的显示装置的电压的噪声去除方法的电路图。特别地，图23至图27是用于说明使发光元件在图19和图20中示出的结构中对准的方法的图。
图23至图27中描述的显示装置的制造方法与图13至图18中描述的显示装置的制造方法的不同之处在于，通过第二电容器电极进一步去除噪声分量，并且其他方法基本上相同或相似。为了更好地理解和便于描述，将省略重复内容。
将通过结合图19和图20以及图23至图27中描述的实施例来示意性地描述根据本发明的另一实施例的显示装置的制造方法。
首先，如图23和图24中所示，可以在基底SUB上形成旁路电力线BVL，并且可以在其上形成有旁路电力线BVL的基底SUB上形成第一电容器电极CE1和第二电容器电极CE2。
第二电容器电极CE2可以与第一电容器电极CE1同时形成，但可以在不同的时间形成。例如，可以首先形成第一电容器电极CE1，然后可以形成第二电容器电极CE2。
第二电容器电极CE2可以沿着第二方向DR2延伸。第二电容器电极CE2的至少一部分可以与发光区域EA叠置。另外，第二电容器电极CE2的至少一部分可以与旁路电力线BVL叠置，但不限于此。
接着，如图25中所示，在其上形成有第一电容器电极CE1和第二电容器电极CE2的基底SUB上，可以形成第一堤BNK1和第二堤BNK2，并且可以形成第一连接线CNL1、连接到第一连接线CNL1的第一电极RFE1和与第一电极RFE1间隔开的第二电极RFE2。
第二电极RFE2可以与第二电容器电极CE2叠置。如上所述，第二电极RFE2可以沿着第二方向DR2延伸以与第二电容器电极CE2叠置。第二电极RFE2和第二电容器电极CE2可以通过设置在其间的第二钝化层VIA2彼此绝缘，并且第二电极RFE2和第二电容器电极CE2可以与第二钝化层VIA2一起构成第二电容器C2。
接着，如图26和图27中所示，发光元件LD可以在第一电极RFE1与第二电极RFE2之间对准。
直流电压可以被供应到第一电极RFE1，交流电压可以被供应到第二电极RFE2。
如上所述，不同的对准线(例如，图2的接地电压线GNDL1和GNDL2以及交流电压线ACL1和ACL2)可以在至少部分区域中彼此叠置，并且可以在接地电压线和交流电压线的叠置区域中彼此耦合且彼此影响。
特别地，在使发光元件LD对准的工艺中，作为交流电压的第二电压VA2可以施加到第二电极RFE2，但由于上述线之间的耦合现象，会在提供到第二电极RFE2的交流电压中包括直流电压的噪声分量。
根据本发明的另一实施例的显示装置可以通过使用第二电极RFE2和第二电容器电极CE2来构成第二电容器C2，并且可以通过第二电容器C2间接地接收交流电压。
提供到第二电容器电极CE2的电压的直流电压噪声分量电压不通过第二电容器C2传输，使得仅从其去除了直流电压噪声分量的交流电压可以传输到第二电极RFE2。
传输到第二电极RFE2的交流电压的噪声分量(直流电压)被去除，使得可以在第一电极RFE1与第二电极RFE2之间形成更均匀的电场。因此，发光元件LD可以在第一电极RFE1与第二电极RFE2之间容易地对准。也就是说，可以改善发光元件LD的对准特性。另外，由于发光元件LD在各个像素中均匀地对准，因此可以提高显示装置的显示质量和制造效率。
虽然参照附图描述了发明的实施例，但是本发明所属的技术领域的普通技术人员将理解的是，在不改变技术构思或基本特征的情况下，可以以其他具体形式执行本发明。因此，将理解的是，上述实施例仅用于说明目的，并且本发明的范围不限于此。

Claims (29)

1.一种显示装置，所述显示装置包括：
基底；
导电线，设置在所述基底上；
第一电容器电极，设置在所述导电线上并且连接到所述导电线；
钝化层，设置在所述第一电容器电极上；
第一电极，设置在所述钝化层上并且与所述第一电容器电极至少部分叠置；
第二电极，与所述第一电极间隔开并且与所述第一电极形成在同一层；以及
发光元件，设置在所述第一电极与所述第二电极之间。
2.根据权利要求1所述的显示装置，其中，
所述钝化层包括绝缘材料，并且所述第一电容器电极以及所述第一电极形成第一电容器。
3.根据权利要求2所述的显示装置，所述显示装置还包括：
晶体管，设置在所述基底与所述发光元件之间并且电连接到所述发光元件，
其中，所述晶体管包括：半导体图案，设置在所述基底上；栅电极，设置在所述半导体图案上；以及第一晶体管电极和第二晶体管电极，设置在所述栅电极上以连接到所述半导体图案，并且
所述导电线与所述栅电极设置在同一层。
4.根据权利要求3所述的显示装置，其中，
所述第一电极连接到第一电力线，并且
所述第一电极通过所述第一电力线接收第一驱动电压。
5.根据权利要求4所述的显示装置，其中，
所述第一晶体管电极连接到所述第二电极，并且
所述第二晶体管电极连接到第二电力线，并且通过所述第二电力线接收大于所述第一驱动电压的第二驱动电压。
6.根据权利要求5所述的显示装置，其中，
所述第一电容器电极与所述第二电力线设置在同一层。
7.根据权利要求5所述的显示装置，其中，
所述第二电力线的至少一部分与所述第二电极叠置，
所述钝化层设置在所述第二电力线与所述第二电极之间，并且
所述第二电力线以及所述第二电极形成第二电容器。
8.根据权利要求4所述的显示装置，其中，
所述第一电容器电极与所述第一晶体管电极设置在同一层。
9.根据权利要求4所述的显示装置，其中，
所述导电线在平面图中沿着第一方向延伸，并且
所述第一电力线在平面图中沿着与所述第一方向交叉的第二方向延伸。
10.根据权利要求9所述的显示装置，所述显示装置还包括：
第一连接电极，将所述第一电极和所述第一电力线连接并且沿着所述第一方向延伸，
其中，所述第一电极沿着所述第二方向延伸，
所述第一连接电极的至少一部分与所述第一电容器电极叠置，并且
所述第一电极、所述第一连接电极和所述第一电力线一体地形成。
11.根据权利要求9所述的显示装置，所述显示装置还包括：
第三电极，与所述第二电极设置在同一层，
其中，在平面图中，所述第一电极设置在所述第二电极与所述第三电极之间，并且
所述发光元件还设置在所述第一电极与所述第三电极之间。
12.根据权利要求11所述的显示装置，所述显示装置还包括：
第二连接电极，将所述第二电极和所述第三电极连接并且沿着所述第一方向延伸，
其中，所述第二电极、所述第三电极和所述第二连接电极一体地形成。
13.根据权利要求1所述的显示装置，所述显示装置还包括：
第三电极，使所述第一电极和所述发光元件的第一端部接触；以及
第四电极，使所述第二电极和所述发光元件的第二端部接触。
14.根据权利要求13所述的显示装置，所述显示装置还包括：
绝缘层，设置在所述第一电极和所述第二电极上，
其中，所述绝缘层包括使所述第一电极的至少一部分暴露的第一开口和使所述第二电极的至少一部分暴露的第二开口，
所述第三电极通过所述第一开口接触所述第一电极，并且
所述第四电极通过所述第二开口接触所述第二电极。
15.根据权利要求14所述的显示装置，所述显示装置还包括：
固定层，设置在所述绝缘层和所述发光元件上，
其中，所述固定层接触所述发光元件中的每个的外周表面的至少一部分，并且使所述发光元件中的每个的所述第一端部和所述第二端部暴露。
16.根据权利要求1所述的显示装置，所述显示装置还包括：
第一堤，设置在所述第一电极与所述钝化层之间并且与所述第一电极叠置；以及
第二堤，设置在所述第二电极与所述钝化层之间并且与所述第二电极叠置。
17.一种显示装置，所述显示装置包括：
基底；
导电线，设置在所述基底上；
第一电容器电极，设置在所述导电线上并且连接到所述导电线；
第二电容器电极，设置在所述导电线上并且与所述第一电容器电极间隔开；
钝化层，设置在所述第一电容器电极和所述第二电容器电极上；
第一电极，设置在所述钝化层上并且与所述第一电容器电极至少部分叠置；
第二电极，与所述第一电极间隔开，与所述第一电极形成在同一层，并且与所述第二电容器电极至少部分叠置；以及
发光元件，设置在所述第一电极与所述第二电极之间。
18.根据权利要求17所述的显示装置，其中，
所述钝化层包括绝缘材料，
所述第一电容器电极以及所述第一电极形成第一电容器，并且
所述第二电容器电极以及所述第二电极形成第二电容器。
19.根据权利要求18所述的显示装置，其中，
所述第一电容器电极和所述第二电容器电极设置在同一层。
20.根据权利要求17所述的显示装置，所述显示装置还包括：
晶体管，设置在所述基底与所述发光元件之间并且电连接到所述发光元件，
其中，所述晶体管包括：半导体图案，设置在所述基底上；栅电极，设置在所述半导体图案上；以及第一晶体管电极和第二晶体管电极，设置在所述栅电极上以连接到所述半导体图案，
所述第一晶体管电极连接到所述第二电极，
所述第二晶体管电极连接到所述第二电容器电极，并且
所述导电线与所述栅电极设置在同一层。
21.根据权利要求17所述的显示装置，其中，
所述导电线在平面图中沿着第一方向延伸，并且
所述第二电容器电极在平面图中沿着与所述第一方向交叉的第二方向延伸。
22.根据权利要求21所述的显示装置，所述显示装置还包括：
第三电极，与所述第二电极设置在同一层；以及
第二连接电极，将所述第二电极和所述第三电极连接并且沿着所述第一方向延伸，
其中，在平面图中，所述第一电极设置在所述第二电极与所述第三电极之间，并且
所述发光元件进一步设置在所述第一电极与所述第三电极之间。
23.根据权利要求22所述的显示装置，所述显示装置还包括：
第三电容器电极，与所述第二电容器电极设置在同一层；以及
第三连接电极，将所述第二电容器电极和所述第三电容器电极连接并且沿着所述第一方向延伸，
其中，所述第三电容器电极的至少一部分与所述第三电极叠置，
所述第三连接电极的至少一部分与所述第二连接电极叠置，并且
所述第一电容器电极、所述第二电容器电极、所述第三电容器电极和所述第三连接电极形成在同一层。
24.一种显示装置的制造方法，所述方法包括以下步骤：
在基底上形成第一电力线；
在所述第一电力线的上部上形成连接到所述第一电力线的第一电容器电极；
在所述第一电容器电极的上部上形成与所述第一电容器电极至少部分叠置的第一电极和与所述第一电极间隔开的第二电极；以及
将第一电压供应到所述第一电力线，将第二电压供应到所述第一电极，并且将第三电压供应到所述第二电极以使发光元件在所述第一电极与所述第二电极之间对准，
其中，所述第一电压、所述第二电压和所述第三电压是不同的电压。
25.根据权利要求24所述的显示装置的制造方法，其中，
所述第一电压和所述第二电压是直流电压，并且所述第三电压是交流电压。
26.根据权利要求25所述的显示装置的制造方法，其中，
在所述发光元件的对准步骤中，
所述第一电容器电极和所述第一电极形成第一电容器，并且
所述第一电容器将供应到所述第一电极的电压的交流电压分量旁路到所述第一电力线。
27.根据权利要求25所述的显示装置的制造方法，其中，
所述第一电容器电极的形成步骤还包括形成与所述第一电容器电极间隔开的第二电容器电极，并且
所述第二电容器电极的至少一部分与所述第二电极叠置。
28.根据权利要求27所述的显示装置的制造方法，其中，
在所述发光元件的对准步骤中，
所述第二电容器电极和所述第二电极形成第二电容器，并且
所述第二电极通过所述第二电容器从所述第二电容器电极接收所述第三电压。
29.根据权利要求25所述的显示装置的制造方法，其中，
所述第一电压是在所述第三电压的正峰值电压与负峰值电压之间的值，并且
所述第二电压是接地电压。
CN202080086313.7A 2019-12-11 2020-11-17 显示装置和用于制造该显示装置的方法 Pending CN114830342A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020190165079A KR20210074456A (ko) 2019-12-11 2019-12-11 표시 장치 및 이의 제조 방법
KR10-2019-0165079 2019-12-11
PCT/KR2020/016162 WO2021118088A1 (ko) 2019-12-11 2020-11-17 표시 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
CN114830342A true CN114830342A (zh) 2022-07-29

Family

ID=76329014

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080086313.7A Pending CN114830342A (zh) 2019-12-11 2020-11-17 显示装置和用于制造该显示装置的方法

Country Status (5)

Country Link
US (1) US20230005987A1 (zh)
EP (1) EP4075509A4 (zh)
KR (1) KR20210074456A (zh)
CN (1) CN114830342A (zh)
WO (1) WO2021118088A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200105598A (ko) * 2019-02-28 2020-09-08 삼성디스플레이 주식회사 표시 장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102408898B1 (ko) * 2015-06-19 2022-06-16 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
JP6640872B2 (ja) * 2015-12-01 2020-02-05 シャープ株式会社 画像形成素子
US10361179B2 (en) * 2016-05-20 2019-07-23 Innolux Corporation Display device
US10217678B2 (en) * 2016-06-14 2019-02-26 Innolux Corporation Display device and method of manufacturing the display device
KR102608419B1 (ko) * 2016-07-12 2023-12-01 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법
KR102587215B1 (ko) * 2016-12-21 2023-10-12 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치
KR102517393B1 (ko) * 2018-04-18 2023-04-03 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Also Published As

Publication number Publication date
KR20210074456A (ko) 2021-06-22
WO2021118088A1 (ko) 2021-06-17
EP4075509A1 (en) 2022-10-19
EP4075509A4 (en) 2024-01-10
US20230005987A1 (en) 2023-01-05

Similar Documents

Publication Publication Date Title
US11811012B2 (en) Light-emitting device, display device having same, and method for manufacturing same
KR102656286B1 (ko) 표시 장치
US11848409B2 (en) Display device including a pad unit and a driver connected to a pixel through the pad unit
US11855053B2 (en) Display device and method for manufacturing same
US20220115470A1 (en) Display device and manufacturing method thereof
CN111162093A (zh) 显示装置和制造该显示装置的方法
CN113228289A (zh) 显示装置及其修复方法
EP3823049A1 (en) Light emitting apparatus, manufacturing method thereof, and display apparatus provided therewith
US20210242381A1 (en) Display device and method of manufacturing the same
US20230033767A1 (en) Display device
US20220393070A1 (en) Display device
US11600756B2 (en) Display device with bank pattern
EP3996136A1 (en) Display device
EP4075509A1 (en) Display device and method for manufacturing same
CN113994472A (zh) 显示装置及其制造方法
US11785824B2 (en) Display device and manufacturing method thereof
KR102684757B1 (ko) 표시 장치
US20220238559A1 (en) Display device
US20240237397A1 (en) Display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination