CN114828453A - 精准控深的表层内嵌精密线路封装载板及其加工工艺 - Google Patents
精准控深的表层内嵌精密线路封装载板及其加工工艺 Download PDFInfo
- Publication number
- CN114828453A CN114828453A CN202210324404.0A CN202210324404A CN114828453A CN 114828453 A CN114828453 A CN 114828453A CN 202210324404 A CN202210324404 A CN 202210324404A CN 114828453 A CN114828453 A CN 114828453A
- Authority
- CN
- China
- Prior art keywords
- layer
- copper foil
- manufacturing
- copper
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
本申请涉及一种精准控深的表层内嵌精密线路封装载板及其加工工艺,所述加工工艺包括如下步骤:载体件的制作、抗蚀层的制作、第一埋线层的制作和后制程制作,所述后制程制作包括增层制作、第二埋线层的制作、重复增层及埋线层制作、去除载体件和去除抗蚀层,得到单面埋线产品。本加工工艺中采用常规铜箔制作载体层,并在铜箔的表面形成一层抗蚀层,从而降低了材料制作成本,控制了埋线层线路咬蚀终点,进而保证了线路板面的平整度。
Description
技术领域
本申请涉及封装载板,具体涉及一种精准控深的表层内嵌精密线路封装载板及其加工工艺。
背景技术
随着信息时代的不断更新迭代,对各类芯片的功能要求越来越高,如高速运算、高存储、高精度、高稳定性等等,相应地,对封装基板的要求也越来越高,如高密度布线、薄板、高平整度等等;现有技术中,为实现上述设计,已开发一种基于超薄铜箔(3μm、5μm等)增层制作的内嵌精密线路工艺,但这种技术存在两个问题:一是超薄铜加工采购成本高;二是内嵌线路层表面的超薄铜去除时终止点较难控制,容易造成过蚀导致内嵌线路层凹蚀过大现象,需特殊控制闪蚀参数,对设备精度及生产作业控制要求较高。
申请内容
为了克服上述缺陷,本申请提供一种精准控深的表层内嵌精密线路封装载板的加工工艺,该加工工艺中采用常规铜箔制作载体层,并在铜箔的表面形成一层抗蚀层,从而降低了材料制作成本,控制了埋线层线路咬蚀终点,进而保证了线路板面的平整度。
本申请为了解决其技术问题所采用的技术方案是:
一种精准控深的表层内嵌精密线路封装载板的加工工艺,包括如下步骤:
步骤1:载体件的制作:准备两张常规铜箔,并通过胶水将两张铜箔粘连在一起形成载体件,即载体件包括第一铜箔层和第二铜箔层,将载体件两个外侧的表面定义为外表面,将载体件两个内侧的表面定义为内表面,则两个内表面粘连在一起;
步骤2:抗蚀层的制作:在所述载体件的至少一个外表面上测射形成抗蚀层,所述抗蚀层为钛层或为钛和铜的复合层;
步骤3:第一埋线层的制作:
3.1抗电镀感光层的制作:通过压膜、曝光、显影的方式,形成感光层,并将抗蚀层上需要制作图形的图形线路区域裸露出来;
3.2电镀:在载体件的抗蚀层上裸露的图形线路区域上采用电镀的方式制作内嵌的第一埋线层;
3.3去膜:将电镀后的产品进行去膜处理而去掉感光层,裸露出图形线路及其间距空间;
步骤4:后制程制作
4.1增层制作:在第一埋线层上填充绝缘介质而形成绝缘介质层17;
4.2第二埋线层的制作:
①盲孔加工:在绝缘介质层内加工盲孔;
②种子层制作:在绝缘介质层及盲孔的表面制作种子层;
③图形线路的制作:在种子层上制作第二埋线层;
4.3重复步骤4.1和4.2,直至形成n层板,其中n≥2,且n为自然数,产品的最外层为外图形线路层;
4.4去除载体件:首先将第一铜箔层和第二铜箔层分开,再通过蚀刻的方式去除第一铜箔层或第二铜箔层,而得到具有抗蚀层的产品;
4.5去除抗蚀层:使用硫酸或盐酸去除产品中的抗蚀层14,得到单面具有埋线层的产品。
优选地,在步骤1中:还准备一张框架,所述第一铜箔层和第二铜箔层之间通过框架粘连在一起,具体为:在温度为80~120℃条件下,将框架的上表面和下表面涂覆胶水,然后将两片铜箔分别粘贴于所述框架的上表面和下表面,而形成载体件,所述框架为内部中空的环状结构,框架的宽度为5~15mm,框架的材质为316不锈钢或因瓦合金,框架的热膨胀系数≤12ppm/℃,所述常规铜箔的厚度为17.5μm、35μm或50μm,常规铜箔的热膨胀系数为16~18ppm/℃。
优选地,所述步骤1具体为:在其中一张铜箔四周靠近边缘区域均匀地涂上一层胶水后,再将另一张铜箔对齐地贴合涂有胶水的铜箔表面,压平后烘烤固化形成载体件。
优选地,上述步骤4.4具体包括如下工艺:
①铣边:沿距离框架内侧2-5mm处进行铣边处理,而将第一铜箔层和第二铜箔层分离;
②框架处理:将铣边处理后的框架经蚀刻、去残胶、去杂质后得到可重复利用的框架;
③去除铜箔层:通过碱性蚀刻的方式去除第一铜箔层或第二铜箔层。
优选地,上述步骤4.4具体包括如下工艺:
①铣边:沿距离第一铜箔层和第二铜箔层连接处内侧2-5mm处进行铣边处理,而将第一铜箔层和第二铜箔层分离;
②去除铜箔层:通过碱性蚀刻的方式去除第一铜箔层或第二铜箔层。
优选地,在上述步骤2中,当抗蚀层为钛层时,直接在载体件的外表面上测射一层钛层,且钛层的厚度为0.05-0.2μm;当抗蚀层为钛和铜的复合层时,先在载体件的外表面上测射一层钛层,且钛层的厚度为0.05-0.2μm,然后再在钛层上测射一层铜层,且铜层的厚度为0.5-0.2μm。
优选地,在所述步骤4.5中:当抗蚀层为钛层时,直接使用硫酸或者盐酸溶液去除钛层即可;当抗蚀层为钛和铜的复合层时,先使用硫酸或者盐酸溶液去除钛层,再通过微蚀工艺去除铜层。
优选地,所述步骤3.1中具体包括如下工艺:
①压膜:制作感光层,在抗蚀层通过压合或涂覆的方式,均匀地涂布一层感光层;
②曝光:将无需制作的成品图形通过影像转移的方式,使光与感光层发生聚合反应,形成无法被显影液去除但可以被退膜液去除的图形;
③显影:将未发生反应区域的感光层去除,保留发生光聚合反应的区域,即将需要制作的图形线路区域裸露出来,非图形线路区域覆盖抗电镀的感光层。
优选地,所述步骤4.1具体包括如下工艺:
①前处理:对图形线路层表面进行清洁及粗化处理,以增加线路与绝缘介质的结合力,提高产品性能;
②填充绝缘介质:通过压合或者真空压合搭配烘烤的工艺,在图形线路层上形成绝缘介质层;
在所述步骤4.2的①中,采用镭射开窗、镭射钻孔工艺来制作盲孔,制作过程中对位基准为以内层靶标为基准的靶孔;或者采用激光直接成盲孔工艺来制作盲孔,制作过程中对位基准为内层靶标;在所述步骤4.2的②中,种子层采用沉铜工艺或溅射工艺制作而成;在所述步骤4.2的③中,图形制作时,根据图形布线密度,采用加成法搭配图形电镀或减成法搭配整板电镀及蚀刻工艺,进行图形增层制作。
本发明还提供了一种精准控深的表层内嵌精密线路封装载板,所述封装载板采用上述的加工工艺加工而成。
本申请的有益效果是:
1)与现有的技术相比,本申请中采用了常规的铜箔来替代成本较高的超薄铜,材料成本大幅度降低,且采用的框架能够重复使用,整体成本很低,利用框架和铜箔的热膨胀系数之间的差异,使得载体件中的铜箔层呈现紧绷状态,提高载体件的品质,从而提高了产品的制作良率;
2)加工过程中,利用钛或钛/铜层作为抗蚀层,对蚀刻药水及设备精度无较高要求,并能有效地阻止药水攻击表层线路,控制成品时内嵌线路层与绝缘层的高度差,表层内嵌线路层与绝缘层的高度差可控制在<1μm;因此埋线层线路有抗蚀层保护,去除载体铜箔时不会透过抗蚀层攻击到埋线层,保证了整板面的平整性,满足了高端产品的设计需求;
3)本加工工艺适用于双面板、多层板,可满足最小线宽/线距8/8um设计需求,加工过程中,可以在载体件上进行双面加工,提高了产品生产效率。
附图说明
图1为本申请中不含框架载体件的结构示意图;
图2为本申请中含框架载体件的结构示意图;
图3为本申请中载体件测射抗蚀层后的结构示意图;
图4为本申请中载体件制作感光层后的结构示意图;
图5为本申请中载体件形成第一埋线层后的结构示意图;
图6为本申请中载体件去掉感光层后的结构示意图;
图7为本申请中n层板的结构示意图;
图8为本申请中n层板去载体件后的结构示意图;
图9为本申请中n层板去铜箔层后的结构示意图;
图10为本申请中n层板去抗蚀层后的结构示意图;
图中:10-载体件,11-第一铜箔层,12-第二铜箔铜,13-框架,14-抗蚀层,15-感光层,16-第一埋线层,17-绝缘介质层,18-图形线路区域,21-第二埋线层,22-外图形线路层。
具体实施方式
下面将结合本申请实施例,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
需要说明的是,本申请的说明书和权利要求书及下述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以使这里描述的本申请的实施方式例如能够以除了在这里图示或描述的那些以外的顺序实施。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
实施例:一种精准控深的表层内嵌精密线路封装载板的加工工艺,包括如下步骤:
步骤1:载体件10的制作:如图1或2所示,准备两张常规铜箔,并通过胶水将两张铜箔粘连在一起形成载体件10,即载体件10包括第一铜箔层11和第二铜箔层12,将载体件10两个外侧的表面定义为外表面,将载体件10两个内侧的表面定义为内表面,则两个内表面粘连在一起;所述第一铜箔层11和第二铜箔层12皆具有相对的第一表面和第二表面,所述第一铜箔层和第二铜箔层的第二表面通过胶水粘连在一起,两个第二表面为载体件的内表面,所述第一铜箔层与第二铜箔层的第一表面相互远离,两个第一表面为载体件的外表面,外表面用于后续制作线路;
步骤2:抗蚀层14的制作:如图3所示,在所述载体件10的至少一个外表面上测射形成抗蚀层14,所述抗蚀层14为钛层或为钛和铜的复合层;在载体件的表面形成一层致密的抗蚀层,在去除铜箔层时,可有效阻挡蚀刻液攻击到内嵌线路铜层;且钛可使用硫酸或者盐酸溶液去除,不影响线路铜层,可精准控制内嵌线路层与绝缘介质层的高度差;
步骤3:第一埋线层16的制作:即表层内嵌线路制作,
3.1抗电镀感光层的制作:如图4所示,通过压膜、曝光、显影的方式,形成感光层15,并将抗蚀层14上需要制作图形的图形线路区域18裸露出来;
3.2电镀:如图5所示,在载体件的抗蚀层14上裸露的图形线路区域18上采用电镀的方式制作内嵌的第一埋线层16;即实现内嵌线路的制作;
3.3去膜:如图6所示,将电镀后的产品进行去膜处理而去掉感光层15,裸露出图形线路及其间距空间;
步骤4:后制程制作
4.1增层制作:在第一埋线层16上填充绝缘介质而形成绝缘介质层17;
4.2第二埋线层21的制作:
①盲孔加工:在绝缘介质层17内加工盲孔;
②种子层制作:在绝缘介质层17及盲孔的表面制作种子层;
③图形线路的制作:在种子层上制作第二埋线层21;
4.3重复步骤4.1和4.2,直至形成n层板,其中n≥2,且n为自然数,产品的最外层为外图形线路层22;即重复填充绝缘介质和图形线路层的制备,每重复一次步骤4.1和4.2就增加一层板,重复次数为0时,形成的板件为双层板件,重复次数大于等于1时,形成的板件为多层板件,如图7所示,图中省略了第三埋线层~第n-1埋线层以及其之间的绝缘介质层;
4.4去除载体件10:如图8所示,首先将第一铜箔层11和第二铜箔层12分开,再通过蚀刻的方式去除第一铜箔层11或第二铜箔层12,而得到具有抗蚀层14的产品,如图9所示;当单面制作时,如在第一铜箔层的外表面制作线路,则将载体件10分开后,去掉第二铜箔层12,再将第一铜箔层11蚀刻掉,得到一块具有抗蚀层的板件;当双面制作时,第一铜箔层和第二铜箔层上皆制作了线路,将载体件10分开后得到两个板件,再分别将第一铜箔层或第二铜箔层蚀刻掉,得到两块具有抗蚀层的板件;
4.5去除抗蚀层14:如图10所示,使用硫酸或盐酸去除产品中的抗蚀层14,得到单面具有埋线层的产品。根据产品设计需要,再制作以下后工序:防焊→表面处理→成型→成品测试→成品检验→包装出货,形成成品板,最终成品即为封装载板。
在一实施方式中,在步骤1中:还准备一张框架13,所述第一铜箔层11和第二铜箔层12之间通过框架13粘连在一起,具体为:在温度为80~120℃条件下,将框架13的上表面和下表面涂覆胶水,然后将两片铜箔分别粘贴于所述框架的上表面和下表面,而形成载体件10,所述框架13为内部中空的环状结构,框架的宽度为5~15mm,框架的材质为316不锈钢或因瓦合金,框架的热膨胀系数≤12ppm/℃,所述常规铜箔的厚度为17.5μm、35μm或50μm,常规铜箔的热膨胀系数为16~18ppm/℃。如图2所示,所述载体件10由第一铜箔层11、框架13和第二铜箔层12组成,优选地,所述常规铜箔的厚度为17.5μm或35μm,当温度恢复至室温时,由于铜箔CTE更大,冷却至室温时尺寸缩量更多,使得铜箔呈现紧绷状态,提高承载件的品质,从而提高产品的制作良率,此时载体件制作完成,后工序制作可单面或双面加工。
当所述载体件10由第一铜箔层11、框架13和第二铜箔层12组成时,上述步骤4.4具体包括如下工艺:
①铣边:沿距离框架13内侧2-5mm处进行铣边处理,而将第一铜箔层和第二铜箔层分离;(即通过铣边将框架部分去除,如是双面成型,则铣边后分离成两块板即两个产品,如是单面成型,则铣边后分离为一块板与一张铜箔;利用框架连接第一铜箔层和第二铜箔层,更便于该分板工序;)
②框架处理:将铣边处理后的框架13经蚀刻、去残胶、去杂质后得到可重复利用的框架13;(经过处理后的框架可以回收重复使用,降低了产品的制作成本;)
③去除铜箔层:通过碱性蚀刻的方式去除第一铜箔层或第二铜箔层。(此工艺中蚀刻液不会攻击抗蚀层,进而有效阻止了蚀刻液对表层内嵌线路进行攻击。)
在另一实施方式中,所述步骤1具体为:在其中一张铜箔四周靠近边缘区域均匀地涂上一层胶水后,再将另一张铜箔对齐地贴合涂有胶水的铜箔表面,压平后烘烤固化形成载体件10。(如图1所示,所述载体件10由第一铜箔层11和第二铜箔层12组成,将两张铜箔仅在靠近边缘区域通过胶水粘接在一些,而便于后续的分板,优选地,在靠近铜箔边缘10mm左右的范围内涂上胶水,所述常规铜箔的厚度为17.5μm或35μm。
当所述载体件10由第一铜箔层11和第二铜箔层12组成时,上述步骤4.4具体包括如下工艺:
①铣边:沿距离第一铜箔层11和第二铜箔层12连接处内侧2-5mm处进行铣边处理,而将第一铜箔层11和第二铜箔层12分离;(即通过铣边将第一铜箔层11和第二铜箔层12连接部分去除,如是双面成型,则铣边后分离成两块板即两个产品,如是单面成型,则铣边后分离为一块板与一张铜箔;)
②去除铜箔层:通过碱性蚀刻的方式去除第一铜箔层或第二铜箔层。(此工艺中不会蚀刻液不会攻击抗蚀层,进而有效阻止了蚀刻液对表层内嵌线路进行攻击。)
在上述步骤2中,当抗蚀层为钛层时,直接在载体件10的外表面上测射一层钛层,且钛层的厚度为0.05-0.2μm;当抗蚀层为钛和铜的复合层时,先在载体件10的外表面上测射一层钛层,且钛层的厚度为0.05-0.2μm,然后再在钛层上测射一层铜层,且铜层的厚度为0.5-0.2μm。因钛容易被氧化,所以利用铜来加以保护。
在所述步骤4.5中:当抗蚀层为钛层时,直接使用硫酸或者盐酸溶液去除钛层即可;当抗蚀层为钛和铜的复合层时,先使用硫酸或者盐酸溶液去除钛层,再通过微蚀工艺去除铜层。当使用硫酸或者盐酸溶液去除钛时,不影响线路铜层,可精准控制表层内嵌线路层与绝缘介质层的高度差;去除抗蚀层中铜层时,利用常规前处理中的微蚀工艺即可去除,微蚀量可控制在0.5μm以内,无需特殊的闪蚀药水或者高精度的设备。
所述步骤3.1中具体包括如下工艺:
①压膜:制作感光层15,在抗蚀层14通过压合或涂覆的方式,均匀地涂布一层感光层15;感光层直接形成在载体件的抗蚀层上;
②曝光:将无需制作的成品图形通过影像转移的方式,使光与感光层发生聚合反应,形成无法被显影液去除但可以被退膜液去除的图形;
③显影:将未发生反应区域的感光层去除,保留发生光聚合反应的区域,即将需要制作的图形线路区域18裸露出来,非图形线路区域覆盖抗电镀的感光层15。
所述步骤4.1具体包括如下工艺:
①前处理:对图形线路层表面进行清洁及粗化处理,以增加线路与绝缘介质的结合力,提高产品性能;图形线路层为第一、二、三…埋线层,如最终的载板为三层板,则此处的图形线路层为第一埋线层和第二埋线层,如最终的载板为四层板,则此处的图形线路为第一、第二埋线层和第三埋线层,以此类推。
②填充绝缘介质:通过压合或者真空压合搭配烘烤的工艺,在图形线路层上形成绝缘介质层17;填充绝缘介质工艺不限于上述两种方式,只要匹配绝缘介质的加工特性即可。
在所述步骤4.2的①中,采用镭射开窗、镭射钻孔工艺来制作盲孔,制作过程中对位基准为以内层靶标为基准的靶孔;或者采用激光直接成盲孔工艺来制作盲孔,制作过程中对位基准为内层靶标;在所述步骤4.2的②中,种子层采用沉铜工艺或溅射工艺制作而成;在所述步骤4.2的③中,图形制作时,根据图形布线密度,采用加成法搭配图形电镀或减成法搭配整板电镀及蚀刻工艺,进行图形增层制作。当然盲孔加工方式不仅限于镭射开窗加镭射钻孔工艺或LDD(Laser Direct Drilling,激光直接成盲孔);种子层制作不限于沉铜工艺、溅射工艺,能实现同等导通功能即可;图形布线不限于加成法或减成法,可实现图形制作即可,其中加成法、图形电镀、半加成法、减成法、整板电镀及蚀刻皆为本领域常规工艺,在此不作详细介绍。
如图10所示,一种精准控深的表层内嵌精密线路封装载板,所述封装载板采用上述的加工工艺加工而成。
应当指出,对于本领域的普通技术人员来说,在不脱离本申请构思的前提下,还可以做出若干变形和改进,这些都属于本申请的保护范围。因此,本申请专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种精准控深的表层内嵌精密线路封装载板的加工工艺,其特征在于:包括如下步骤:
步骤1:载体件(10)的制作:准备两张常规铜箔,并通过胶水将两张铜箔粘连在一起形成载体件(10),即载体件(10)包括第一铜箔层(11)和第二铜箔层(12),将载体件(10)两个外侧的表面定义为外表面,将载体件(10)两个内侧的表面定义为内表面,则两个内表面粘连在一起;
步骤2:抗蚀层(14)的制作:在所述载体件(10)的至少一个外表面上测射形成抗蚀层(14),所述抗蚀层(14)为钛层或为钛和铜的复合层;
步骤3:第一埋线层(16)的制作:
3.1抗电镀感光层的制作:通过压膜、曝光、显影的方式,形成感光层(15),并将抗蚀层(14)上需要制作图形的图形线路区域(18)裸露出来;
3.2电镀:在载体件的抗蚀层(14上)裸露的图形线路区域(18)上采用电镀的方式制作内嵌的第一埋线层(16);
3.3去膜:将电镀后的产品进行去膜处理而去掉感光层(15),裸露出图形线路及其间距空间;
步骤4:后制程制作
4.1增层制作:在第一埋线层(16)上填充绝缘介质而形成绝缘介质层(17);
4.2第二埋线层(21)的制作:
①盲孔加工:在绝缘介质层(17)内加工盲孔;
②种子层制作:在绝缘介质层(17)及盲孔的表面制作种子层;
③图形线路的制作:在种子层上制作第二埋线层(21);
4.3重复步骤4.1和4.2,直至形成n层板,其中n≥2,且n为自然数,产品的最外层为外图形线路层(22);
4.4去除载体件(10):首先将第一铜箔层(11)和第二铜箔层(12)分开,再通过蚀刻的方式去除第一铜箔层(11)或第二铜箔层(12),而得到具有抗蚀层(14)的产品;
4.5去除抗蚀层(14):使用硫酸或盐酸去除产品中的抗蚀层(14),得到单面具有埋线层的产品。
2.根据权利要求1所述的精准控深的表层内嵌精密线路封装载板的加工工艺,其特征在于:在步骤1中:还准备一张框架(13),所述第一铜箔层(11)和第二铜箔层(12)之间通过框架(13)粘连在一起,具体为:在温度为80~120℃条件下,将框架(13)的上表面和下表面涂覆胶水,然后将两片铜箔分别粘贴于所述框架的上表面和下表面,而形成载体件(10),所述框架(13)为内部中空的环状结构,框架的宽度为5~15mm,框架的材质为316不锈钢或因瓦合金,框架的热膨胀系数≤12ppm/℃,所述常规铜箔的厚度为17.5μm、35μm或50μm,常规铜箔的热膨胀系数为16~18ppm/℃。
3.根据权利要求1所述的精准控深的表层内嵌精密线路封装载板的加工工艺,其特征在于:所述步骤1具体为:在其中一张铜箔四周靠近边缘区域均匀地涂上一层胶水后,再将另一张铜箔对齐地贴合涂有胶水的铜箔表面,压平后烘烤固化形成载体件(10)。
4.根据权利要求2所述的精准控深的表层内嵌精密线路封装载板的加工工艺,其特征在于:上述步骤4.4具体包括如下工艺:
①铣边:沿距离框架(13)内侧2-5mm处进行铣边处理,而将第一铜箔层和第二铜箔层分离;
②框架处理:将铣边处理后的框架(13)经蚀刻、去残胶、去杂质后得到可重复利用的框架(13);
③去除铜箔层:通过碱性蚀刻的方式去除第一铜箔层或第二铜箔层。
5.根据权利要求3所述的精准控深的表层内嵌精密线路封装载板的加工工艺,其特征在于:上述步骤4.4具体包括如下工艺:
①铣边:沿距离第一铜箔层(11)和第二铜箔层(12)连接处内侧2-5mm处进行铣边处理,而将第一铜箔层(11)和第二铜箔层(12)分离;
②去除铜箔层:通过碱性蚀刻的方式去除第一铜箔层或第二铜箔层。
6.根据权利要求1所述的精准控深的表层内嵌精密线路封装载板的加工工艺,其特征在于:在上述步骤2中,当抗蚀层为钛层时,直接在载体件(10)的外表面上测射一层钛层,且钛层的厚度为0.05-0.2μm;当抗蚀层为钛和铜的复合层时,先在载体件(10)的外表面上测射一层钛层,且钛层的厚度为0.05-0.2μm,然后再在钛层上测射一层铜层,且铜层的厚度为0.5-0.2μm。
7.根据权利要求1所述的精准控深的表层内嵌精密线路封装载板的加工工艺,其特征在于:在所述步骤4.5中:当抗蚀层为钛层时,直接使用硫酸或者盐酸溶液去除钛层即可;当抗蚀层为钛和铜的复合层时,先使用硫酸或者盐酸溶液去除钛层,再通过微蚀工艺去除铜层。
8.根据权利要求1所述的精准控深的表层内嵌精密线路封装载板的加工工艺,其特征在于:所述步骤3.1中具体包括如下工艺:
①压膜:制作感光层(15),在抗蚀层(14)通过压合或涂覆的方式,均匀地涂布一层感光层(15);
②曝光:将无需制作的成品图形通过影像转移的方式,使光与感光层发生聚合反应,形成无法被显影液去除但可以被退膜液去除的图形;
③显影:将未发生反应区域的感光层去除,保留发生光聚合反应的区域,即将需要制作的图形线路区域(18)裸露出来,非图形线路区域覆盖抗电镀的感光层(15)。
9.根据权利要求1所述的精准控深的表层内嵌精密线路封装载板的加工工艺,其特征在于:所述步骤4.1具体包括如下工艺:
①前处理:对图形线路层表面进行清洁及粗化处理,以增加线路与绝缘介质的结合力,提高产品性能;
②填充绝缘介质:通过压合或者真空压合搭配烘烤的工艺,在图形线路层上形成绝缘介质层(17);
在所述步骤4.2的①中,采用镭射开窗、镭射钻孔工艺来制作盲孔,制作过程中对位基准为以内层靶标为基准的靶孔;或者采用激光直接成盲孔工艺来制作盲孔,制作过程中对位基准为内层靶标;在所述步骤4.2的②中,种子层采用沉铜工艺或溅射工艺制作而成;在所述步骤4.2的③中,图形制作时,根据图形布线密度,采用加成法搭配图形电镀或减成法搭配整板电镀及蚀刻工艺,进行图形增层制作。
10.一种精准控深的表层内嵌精密线路封装载板,其特征在于:采用权利要求1-9中任一项所述的加工工艺加工而成。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210324404.0A CN114828453A (zh) | 2022-03-30 | 2022-03-30 | 精准控深的表层内嵌精密线路封装载板及其加工工艺 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210324404.0A CN114828453A (zh) | 2022-03-30 | 2022-03-30 | 精准控深的表层内嵌精密线路封装载板及其加工工艺 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114828453A true CN114828453A (zh) | 2022-07-29 |
Family
ID=82533334
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210324404.0A Pending CN114828453A (zh) | 2022-03-30 | 2022-03-30 | 精准控深的表层内嵌精密线路封装载板及其加工工艺 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114828453A (zh) |
-
2022
- 2022-03-30 CN CN202210324404.0A patent/CN114828453A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8124880B2 (en) | Circuit board and method for manufacturing thereof | |
KR100797698B1 (ko) | 고밀도 인쇄회로기판 제조방법 | |
CN108617104B (zh) | 印刷电路板的局部图形铜厚加厚的制作方法 | |
KR101095211B1 (ko) | 기판 제조용 캐리어 부재 및 이를 이용한 기판 제조방법 | |
US20140090245A1 (en) | Method of manufacturing printed circuit board | |
JP2014093523A (ja) | 印刷回路基板の製造方法 | |
CN105704948A (zh) | 超薄印制电路板的制作方法及超薄印制电路板 | |
EP1476004A2 (en) | Method for producing wired circuit board | |
CN113597129A (zh) | 线路板及其制造方法 | |
KR100905574B1 (ko) | 인쇄회로기판의 제조방법 | |
KR100897650B1 (ko) | 다층 인쇄회로기판의 제조방법 | |
CN116744585B (zh) | 超薄介厚基板及其制作方法、音圈马达 | |
CN112822854A (zh) | 一种薄型单面柔性电路板的制作方法 | |
KR101862243B1 (ko) | 비아 및 미세 회로를 가진 인쇄회로기판을 제조하는 방법 및 그 방법에 의한 인쇄회로기판 | |
CN114828453A (zh) | 精准控深的表层内嵌精密线路封装载板及其加工工艺 | |
CN115767934A (zh) | 一种微小间距绑定焊盘的制作方法 | |
TWI752834B (zh) | 具導通孔之電路板線路結構的製作方法 | |
CN114698270A (zh) | 基于表层保护的精密线路封装载板及其加工工艺 | |
CN210670814U (zh) | 一种激光雕刻线路板 | |
CN114679850A (zh) | 前置双面内嵌精密线路的封装基板及其加工工艺 | |
CN110062538B (zh) | 一种阶梯槽槽底含引线的pcb制作方法及pcb | |
CN110572948B (zh) | 一种激光雕刻线路板及其制作方法 | |
KR100730761B1 (ko) | 연성인쇄회로기판의 제조방법 및 그 원자재의 구조 | |
CN113873771A (zh) | 一种适用于超精细fpc线路的制作工艺 | |
CN112888176A (zh) | 超厚铜镀镍金板制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |