CN114826263A - 一种应用于分段式逐次逼近模数转换器的浮空节点校准方法 - Google Patents

一种应用于分段式逐次逼近模数转换器的浮空节点校准方法 Download PDF

Info

Publication number
CN114826263A
CN114826263A CN202210555656.4A CN202210555656A CN114826263A CN 114826263 A CN114826263 A CN 114826263A CN 202210555656 A CN202210555656 A CN 202210555656A CN 114826263 A CN114826263 A CN 114826263A
Authority
CN
China
Prior art keywords
capacitor
capacitor array
lsb
msb
array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210555656.4A
Other languages
English (en)
Other versions
CN114826263B (zh
Inventor
樊华
许童睿
刘翼霖
雷鹏
赵攀峰
冯全源
罗静
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN202210555656.4A priority Critical patent/CN114826263B/zh
Publication of CN114826263A publication Critical patent/CN114826263A/zh
Application granted granted Critical
Publication of CN114826263B publication Critical patent/CN114826263B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10Calibration or testing
    • H03M1/1009Calibration
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/34Analogue value compared with reference values
    • H03M1/38Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明公开了一种应用于分段式逐次逼近模数转换器的浮空节点校准方法,涉及微电子学与固体电子学领域。本发明在MSB电容阵列上极板依次连接一个开关Sev、一个基准电容Cev、单刀双掷开关,单刀双掷开关连接正端参考电压VREFP或负端参考电压VREFN;在LSB电容阵列上极板通过可调整电容CA与地连接,可调整电容CA中单位电容CD的值比SAR ADC电容阵列中单位电容C的值小两个数量级;通过控制开关的闭合来控制校准电容下极板是否与地相连,从而控制可调整电容CA的值。只需要在MSB电容阵列上极板连接一个基准电容Cev以及在LSB电容阵列上极板连接一个可调整电容CA,方法简单便于电路设计;在SAR ADC上电后就进行浮空节点校准,不会影响其逐次逼近过程。

Description

一种应用于分段式逐次逼近模数转换器的浮空节点校准方法
技术领域
本发明涉及微电子学与固体电子学领域,特别是该领域中分段电容型逐次逼近模数转换器中寄生电容的校准方案。
背景技术
近年来,由于集成电路的迅速发展,数字世界和模拟世界间的联系也日益密切,模数转换器(Analog-to-Digital Converter,ADC)以及数模转换器(Digital to AnalogConverter,DAC)建立起数字世界与模拟世界之间的通路。逐次逼近型模数转换器具有结构简单等优势成为ADC领域研究热门之一。随着SAR ADC位数N的上升,其电容阵列的面积呈指数倍增长从而造成芯片面积的损耗,增加电容阵列的驱动难度。为了解决电容阵列过大的问题,添加桥接电容组成的分段式电容阵列被广泛应用于高精度SAR ADC中。但是桥接电容上极板以及下极板引起的寄生电容会对分段式电容阵列二次性造成影响,本发明针对分段式电容阵列采用一种基于等效权重的浮空节点校准算法,降低寄生电容对分段电容阵列的影响。由于在SAR ADC电容阵列中,节点与节点之间存在寄生电容,包括MSB电容阵列上极板到LSB电容阵列上极板之间的寄生电容CP1、LSB电容阵列上极板到地的寄生电容CP2、MSB电容阵列上极板到地的寄生电容CP3;由于寄生电容CP1与CP2直接与LSB电容阵列上极板连接,寄生电容CP1与CP2将会对LSB电容阵列较于MSB电容阵列的等效电容值产生影响,即LSB电容阵列中最大的电容2L-1C从MSB电容阵列来看其等效电容值不为1/2C,从而造成了SAR ADC电容阵列的非二次性。
发明内容
本发明针对现有SAR ADC设计中桥接电容寄生电容对分段式电容阵列的影响,提出一种基于等效权值比较的浮空节点校准方案。
本发明技术方案为:一种应用于分段式逐次逼近模数转换器的浮空节点校准方法,该方法中N位SAR ADC的分段式全差分结构,P端电容阵列CP和N端电容阵列CN为镜像对应关系,MSB电容阵列由2M-1单位电容C组成,LSB电容阵列由2L单位电容C组成,其中M和L分别代表MSB电容阵列的位数和LSB电容阵列的位数,并且N=M+L;MSB电容阵列与LSB电容阵列之间的连接电容为桥接电容CBRI,桥接电容CBRI的值保证MSB电容阵列与LSB电容阵列之间权重的二次性;
在MSB电容阵列上极板依次连接一个开关Sev、一个基准电容Cev、单刀双掷开关,单刀双掷开关连接正端参考电压VREFP或负端参考电压VREFN,基准电容Cev的值等于在无寄生电容影响下LSB电容阵列中所有电容从MSB电容阵列来看的等效电容值之和;
在LSB电容阵列上极板通过可调整电容CA与地连接,可调整电容CA中单位电容CD的值比SAR ADC电容阵列中单位电容C的值小两个数量级;例如,单位电容C的值为160fF,则可调整电容CA中单位电容CD的值为1fF;通过控制开关的闭合来控制校准电容下极板是否与地相连,从而控制可调整电容CA的值;采用如下方法进行浮空节点校准;
步骤1:浮空节点校准方法包括采样阶段和转换阶段:首先P端电容阵列以及N端电容阵列中MSB电容阵列的下极板均连接负端参考电压VREFN,开关Sev闭合;
所述采样阶段方法为:P端和N端MSB电容阵列上极板连接共模电压VCM,LSB电容阵列下极板与负端参考电压VREFN连接,基准电容Cev下极板与正端参考电压VREFP连接,此时P端和N端上极板电压均为VCM
所述在转换阶段方法为:P端和N端MSB电容阵列上极板与共模电压VCM断开,LSB电容阵列下极板与正端参考电压VREFP连接,基准电容Cev下极板与负端参考电压VREFN连接;由于采样阶段以及转换阶段电容守恒可得此时P端和N端上极板电压之差表现为实际LSB电容阵列在MSB阵列等效的权值与基准电容Cev之间的差值,通过比较器得出其大小关系;
步骤2:根据比较器结果改变可调整电容CA的值,重复步骤1,由于电荷守恒可得P端和N端上极板电压之差表现为实际LSB电容阵列在MSB电容等效的权值与基准电容Cev之间的差值,通过比较器得到其大小关系;
步骤3:重复步骤1和步骤2,直到校准周期结束。
本发明提出的基于等效权值比较的浮空节点校准算法,只需要在MSB电容阵列上极板连接一个基准电容Cev以及在LSB电容阵列上极板连接一个可调整电容CA,方法简单便于电路设计。在SAR ADC上电后就进行浮空节点校准,不会影响其逐次逼近过程。
附图说明
图1为8位分段式SAR ADC结构示意图。
图2为8位分段式SAR ADC电荷守恒式分析方法P端电容阵列简化示意图。
图3为图2分段电容阵列P端电容阵列等效示意图。
图4为8位分段式SAR ADC寄生电容分布P端电容阵列简化示意图。
图5为8位分段式SAR ADC浮空节点校准采样阶段P端电容阵列简化示意图。
图6为8位分段式SAR ADC浮空节点校准转换阶段P端电容阵列简化示意图。
图7为8位分段式SAR ADC浮空节点校准后P端电容阵列等效示意图。
图8为16位分段式SAR ADC浮空节点校准算法FFT结果图:(a)校准前;(b)校准后。
图9为16位分段式SAR ADC浮空节点校准算法INL和DNL结果图:(a)校准前;(b)校准后。
具体实施方式
本发明将以8位分段式SAR ADC为例,传统8位分段式SAR ADC结构如图1所示。MSB电容阵列为[8C 4C 2C 1C],LSB电容阵列为[8C 4C 2C 1C 1C],MSB电容阵列与LSB电容阵列之间的桥接电容为CBRI。本发明在电荷守恒的基础上总结更为简洁的电荷守恒式电容阵列分析方法对浮空节点校准算法进行阐述,图2表示电荷守恒式分析方法P端电容阵列简化示意图。假设原始电容阵列存储电荷为零,根据LSB电容阵列上极板节点电压VPE处的电荷守恒得到:
(VPE-VREFP)×8C+(VPE-VREFN)×8C+(VPE-VXPS)×CBRI=0 (1)通过公式(1)得到:
Figure BDA0003652310870000031
(VXPS-VPE)×CBRI=(VPE-VREFP)×8C+(VPE-VREFN)×8C (3)
根据公式(3)可知,存储在LSB电容阵列的电荷等效于存储在桥电容中的电荷,得到存储在LSB电容阵列的电荷为:
Figure BDA0003652310870000032
如图2所示的分段电容阵列的实际分数等效电容阵列如图3所示,分段电容阵列的桥接电容与LSB电容转换成[1/2C 1/4C 1/8C 1/16C]的分数电容。假设电容阵列初始存储电荷为零,存储在图3中的LSB电容阵列电荷为
QLSB=VXPS×1C-VREFP×1/2C-VREFN×1/2C (5)
根据公式(4)与公式(5)进行对比可得,VREFP的系数等于1/2C,计算出CBRI=16/15C,公式(4)中VREFP的系数为
Figure BDA0003652310870000041
其中CLSB表示为LSB电容阵列的等效权值并且CLSB=1C,ELSB_8C代表8C电容在LSB电容阵列中的占比比值。LSB电容阵列的等效权值与LSB电容阵列以及桥接电容CBRI有关,一旦LSB电容阵列以及桥接电容确定,LSB电容阵列的等效权值也会被确定。根据公式(6)可得LSB电容阵列中4C在MSB电容阵列的实际权重表示为CLSB×ELSB_4C,即1/4C。图1中LSB电容阵列某一个电容Ck较于MSB电容阵列的理想权值Ck_ideal
Figure BDA0003652310870000042
由于LSB电容阵列等效权值CLSB_ideal为1C且8C在LSB电容阵列中的占比为8C/16C。因此,LSB电容阵列中8C较于MSB电容阵列的理想权值C8_ideal为1/2C,其满足与MSB电容阵列中电容1C之间的二次性关系。由于分段电容阵列中存在寄生电容CP1、CP2和CP3,寄生电容CP1和CP2直接与LSB电容阵列上极板连接。因此,CP1和CP2直接影响LSB电容阵列对于MSB电容阵列的等效权值。由于寄生电容CP3只作用于MSB电容阵列,因此CP3只会引起增益误差而不会对LSB电容阵列的等效权值造成影响。在寄生电容的影响下其LSB阵列实际等效权值CLSB_actual变为
CLSB_actual=16C×(CBRI+CP1)/(16C+CP2+CBRI+CP1) (8)
因此,LSB电容阵列中某一个电容Ck较于MSB电容阵列的实际权值Ck_actual
Figure BDA0003652310870000043
由于寄生电容的影响,LSB电容阵列实际等效权值CLSB_actual不再等于其理想等效权值CLSB_ideal即1C,LSB电容阵列中8C较于MSB电容阵列的实际权值C8_actual不再为1/2C,其不再满足与MSB电容阵列中1C之间的二次性关系从而影响整体的线性度。在公式(8)中LSB电容阵列中8C对于LSB电容阵列的占比ELSB_8C依旧等于1/2,与寄生电容无关。如果公式中(8)中LSB实际等效权值CLSB_actual的值被修正使其逼近其理想等效权值,LSB电容阵列中某一个电容8C较于MSB阵列的实际权值Ck_actual也将会逼近其理想权值即1/2C。本发明提出的浮空节点校准方案在于添加一个可调整电容CA,将对LSB实际等效权值CLSB_actual的值进行修正使其逼近其理想等效权值CLSB_ideal,从而使得LSB电容阵列中的电容与MSB电容阵列中的电容将会满足二次性,如图5所示。LSB电容阵列的理想等效权值CLSB_ideal只与LSB阵列电容组成以及桥接电容CBRI有关且其值为
CLSB_ideal=16C×CBRI/(16C+CBRI) (9)
图5中额外添加一个特定的电容Cev,其值等于LSB电容理想权重CLSB_ideal。考虑加入寄生电容以及可调整电容CA,此时LSB电容阵列的实际等效权重CLSB_actual
CLSB_actual=16C×(CBRI+CP1)/(16C+CP2+CBRI+CP1+CA) (10)
根据公式(10)可得,LSB电容阵列实际等效权重CLSB_actual与桥接电容CBRI、寄生电容以及可调整电容CA有关,可以通过调节可调整电容CA的值从而使得其实际等效权值CLSB_actual逼近其理想等效权值CLSB_ideal即Cev
浮空节点校准过程主要分为两个部分:采样过程以及转换过程。以P端电容阵列为例,在浮空节点校准过程中P端电容阵列下极板连接VREFN且开关Sev闭合。采样过程如图5所示,LSB电容阵列下极板与VREFN相接,理想等效权值电容Cev下极板与VREFP相连。根据电容等效的分析方法可得
Figure BDA0003652310870000051
其中
Figure BDA0003652310870000052
Figure BDA0003652310870000053
转换过程如图6所示,P端电容阵列上极板与共模电压VCM断开,LSB电容阵列下极板与VREFP相接,理想等效权值电容Cev下极板与VREFN相连。根据电容等效的分析方法可得
Figure BDA0003652310870000061
结合公式(11)和公式(14)可得
Figure BDA0003652310870000062
同理可得N端电容阵列上极板电压为
Figure BDA0003652310870000063
结合公式(15)和公式(16)可得
Figure BDA0003652310870000064
由公式(17)可得,通过一次采样周期和转换周期就可以得到LSB电容阵列的实际等效权值CLSB_actual与理想等效权值Cev的大小关系,从而可以通过调节电容CA的值使得其等效权值CLSB_actual逼近其理想值Cev则完成校准。在浮空节点校准完成之后,LSB电容阵列的实际等效权值CLSB_actual逼近其理想等效权值即CLSB_actual≈Cev,LSB电容阵列中某一个电容Ck在校准后较于MSB电容阵列的实际权值Ck_actual_cal
Figure BDA0003652310870000065
因此,LSB电容阵列中电容在校准后其实际等效权值趋近其理想等效权值,即[1/2C,1/4C,1/8C,1/16C,1/16C],校准后等效电路如图7所示。因此,浮空节点校准方案解决寄生电容带来的影响,从而保证LSB电容阵列中电容与MSB电容阵列中电容的二次性。分段电容阵列校准后中的LSB电容阵列的寄生电容CP1和CP2以及可调整电容CA较于MSB电容阵列被等效为一个与寄生电容CP3并联的寄生等效电容CP_LSB,CP_LSB的值表示为
Figure BDA0003652310870000066
LSB等效寄生电容CP_LSB与MSB寄生电容CP3不会对电容阵列的二次性造成影响,只会造成增益误差。
通过MATLAB对1MS/S、16位SAR ADC进行建模仿真,将本发明提出的浮空节点校准方案应用在16位SAR ADC中,在单位电容标准差σ=0.2%的情况下对浮空节点校准方案进行验证,1000次蒙特卡洛结果如表3-1所示且FFT结果如图8所示。
表3-1 1000次浮空节点算法校准前后MATLAB结果比较
Figure BDA0003652310870000071
根据图8的浮空节点算法FFT结果图可得,在同等的采样信号频率以及输入信号频率条件下,未采用排序重构算法模型的SNDR只有76.20dB、SFDR只达到93.01dB且有效位数为12.36bits,采用浮空节点校准算法模型的SNDR可以达到95.64dB、SFDR能够达到113.41dB且有效位数为15.64bits。根据FFT仿真结果,采用浮空节点校准算法使得SNDR提升19.44dB、SFDR提升20.4dB且有效位数ENOB提升3.28bits。关于是否采用浮空节点校准算法的INL/DNL仿真结果如图9所示,其中图9(a)代表未采用浮空节点校准算法,图9(b)代表采用浮空节点校准算法。可以看出,采用浮空节点校准算法的INL/DNL有可观的提升,DNL范围减少0.57个LSB,INL范围减少9.77个LSB。

Claims (1)

1.一种应用于分段式逐次逼近模数转换器的浮空节点校准方法,该方法中N位SAR ADC的分段式全差分结构,P端电容阵列CP和N端电容阵列CN为镜像对应关系,MSB电容阵列由2M-1单位电容C组成,LSB电容阵列由2L单位电容C组成,其中M和L分别代表MSB电容阵列的位数和LSB电容阵列的位数,并且N=M+L;MSB电容阵列与LSB电容阵列之间的连接电容为桥接电容CBRI,桥接电容CBRI的值保证MSB电容阵列与LSB电容阵列之间权重的二次性;
在MSB电容阵列上极板依次连接一个开关Sev、一个基准电容Cev、单刀双掷开关,单刀双掷开关连接正端参考电压VREFP或负端参考电压VREFN,基准电容Cev的值等于在无寄生电容影响下LSB电容阵列中所有电容从MSB电容阵列来看的等效电容值之和;
在LSB电容阵列上极板通过可调整电容CA与地连接,可调整电容CA中单位电容CD的值比SAR ADC电容阵列中单位电容C的值小两个数量级;通过控制开关的闭合来控制校准电容下极板是否与地相连,从而控制可调整电容CA的值;采用如下方法进行浮空节点校准;
步骤1:浮空节点校准方法包括采样阶段和转换阶段:首先P端电容阵列以及N端电容阵列中MSB电容阵列的下极板均连接负端参考电压VREFN,开关Sev闭合;
所述采样阶段方法为:P端和N端MSB电容阵列上极板连接共模电压VCM,LSB电容阵列下极板与负端参考电压VREFN连接,基准电容Cev下极板与正端参考电压VREFP连接,此时P端和N端上极板电压均为VCM
所述在转换阶段方法为:P端和N端MSB电容阵列上极板与共模电压VCM断开,LSB电容阵列下极板与正端参考电压VREFP连接,基准电容Cev下极板与负端参考电压VREFN连接;由于采样阶段以及转换阶段电容守恒可得此时P端和N端上极板电压之差表现为实际LSB电容阵列在MSB阵列等效的权值与基准电容Cev之间的差值,通过比较器得出其大小关系;
步骤2:根据比较器结果改变可调整电容CA的值,重复步骤1,由于电荷守恒可得P端和N端上极板电压之差表现为实际LSB电容阵列在MSB电容等效的权值与基准电容Cev之间的差值,通过比较器得到其大小关系;
步骤3:重复步骤1和步骤2,直到校准周期结束。
CN202210555656.4A 2022-05-19 2022-05-19 一种应用于分段式逐次逼近模数转换器的浮空节点校准方法 Active CN114826263B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210555656.4A CN114826263B (zh) 2022-05-19 2022-05-19 一种应用于分段式逐次逼近模数转换器的浮空节点校准方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210555656.4A CN114826263B (zh) 2022-05-19 2022-05-19 一种应用于分段式逐次逼近模数转换器的浮空节点校准方法

Publications (2)

Publication Number Publication Date
CN114826263A true CN114826263A (zh) 2022-07-29
CN114826263B CN114826263B (zh) 2023-04-18

Family

ID=82517981

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210555656.4A Active CN114826263B (zh) 2022-05-19 2022-05-19 一种应用于分段式逐次逼近模数转换器的浮空节点校准方法

Country Status (1)

Country Link
CN (1) CN114826263B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040246162A1 (en) * 2003-06-03 2004-12-09 Leung Ka Y. SAR data converter with unequal clock pulses for MSBS to allow for settleing
US20040257256A1 (en) * 2003-06-03 2004-12-23 Leung Ka Y. SAR with partial capacitor sampling to reduce parasitic capacitance
CN104079298A (zh) * 2014-06-24 2014-10-01 复旦大学 自校准桥接电容结构的逐次逼近型模数转换器
CN104124967A (zh) * 2014-07-10 2014-10-29 天津大学 一种分段电容阵列型逐次逼近模数转换器校准结构及方法
CN105827244A (zh) * 2016-05-19 2016-08-03 英特格灵芯片(天津)有限公司 桥电容为整数值的电容电阻三段式逐次逼近模数转换器
CN113131941A (zh) * 2021-04-27 2021-07-16 电子科技大学 一种应用于逐次逼近模数转换器的低功耗开关方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040246162A1 (en) * 2003-06-03 2004-12-09 Leung Ka Y. SAR data converter with unequal clock pulses for MSBS to allow for settleing
US20040257256A1 (en) * 2003-06-03 2004-12-23 Leung Ka Y. SAR with partial capacitor sampling to reduce parasitic capacitance
CN104079298A (zh) * 2014-06-24 2014-10-01 复旦大学 自校准桥接电容结构的逐次逼近型模数转换器
CN104124967A (zh) * 2014-07-10 2014-10-29 天津大学 一种分段电容阵列型逐次逼近模数转换器校准结构及方法
CN105827244A (zh) * 2016-05-19 2016-08-03 英特格灵芯片(天津)有限公司 桥电容为整数值的电容电阻三段式逐次逼近模数转换器
CN113131941A (zh) * 2021-04-27 2021-07-16 电子科技大学 一种应用于逐次逼近模数转换器的低功耗开关方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
HUA FAN等: ""A reliable bubble sorting calibration method for SAR ADC"" *
HUA FAN等: ""Optimized Split Capacitive Array in 16-Bit SAR ADC with Redundancy"" *
张启辉: ""应用于图像传感器的模数转换器研究与设计"" *

Also Published As

Publication number Publication date
CN114826263B (zh) 2023-04-18

Similar Documents

Publication Publication Date Title
JP5946443B2 (ja) 積分非直線性補正を備えた逐次比較レジスタアナログ・デジタル・コンバータ
US8416107B1 (en) Charge compensation calibration for high resolution data converter
JP5554675B2 (ja) 逐次比較a/d変換器
US10135457B2 (en) Successive approximation register analog-digital converter having a split-capacitor based digital-analog converter
TWI783072B (zh) 用於使用經減小電容器陣列數位轉類比轉換(dac)在連續近似暫存器(sar)類比轉數位轉換器(adc)中進行偏移校正之方法及設備
JP2010045723A (ja) デジタルアナログコンバータ
CN113037287B (zh) 一种高精度逐次逼近性模数转换器的后台校准方法及系统
TW202101914A (zh) 類比數位轉換器之校正電路及校正方法
CN113794475B (zh) 电容阵列型逐次逼近模数转换器的校准方法
CN113839673B (zh) 一种新型数字域自校准逐次逼近模数转换器
CN113839672B (zh) 一种利用冗余电容模拟域自校准逐次逼近模数转换器
CN108111171B (zh) 适用于差分结构逐次逼近型模数转换器单调式开关方法
CN115099182A (zh) 分段cdac桥接电容整数化设计方法及模数转换器
CN113938135B (zh) 逐次逼近型模数转换器及校准方法
CN114614821A (zh) 基于差分结构的sar adc失调误差校正方法及电路
CN114050827A (zh) 应用于电容三段式逐次逼近型模数转换器的数字校准方法
US10868558B1 (en) Successive approximation register analog-to-digital converter
TW202023204A (zh) 連續逼近式類比數位轉換器及其操作方法
CN114826263B (zh) 一种应用于分段式逐次逼近模数转换器的浮空节点校准方法
CN114978179A (zh) 一种可校正的混合结构数模转换器及应用
CN109936370B (zh) 一种应用于sar adc的低功耗开关算法
Guan et al. A low-cost digital-domain foreground calibration for high resolution SAR ADCs
CN113810052A (zh) 基于电容失配校准电路的逐次逼近模数转换器
KR102075653B1 (ko) 정수배 분리형 커패시터 구조에 기반한 아날로그 디지털 컨버터
Dai et al. A self-calibration method for capacitance mismatch in SAR ADC with split-capacitor DAC

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant