CN114822403A - 一种像素结构的内部补偿电路及其控制方法 - Google Patents
一种像素结构的内部补偿电路及其控制方法 Download PDFInfo
- Publication number
- CN114822403A CN114822403A CN202210369736.0A CN202210369736A CN114822403A CN 114822403 A CN114822403 A CN 114822403A CN 202210369736 A CN202210369736 A CN 202210369736A CN 114822403 A CN114822403 A CN 114822403A
- Authority
- CN
- China
- Prior art keywords
- transistor
- pixel
- compensation circuit
- switch tube
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3266—Details of drivers for scan electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
本发明公开一种像素结构的内部补偿电路及其控制方法,像素结构的每个像素单元包括第一开关管和多个子像素;每个子像素包括4T2C驱动架构,第一晶体管一端连接Data,第一晶体管控制端连接Scan1,第一晶体管另一端连接第一电容一端和第二晶体管控制端;第二晶体管一端连接第三晶体管一端,第三晶体管控制端连接EM,第三晶体管另一端连接OVDD;第二晶体管另一端连接发光二极管,第一电容另一端连接第四晶体管一端、第二电容一端和发光二极管;第四晶体管另一端连接Vsus,第四晶体管控制端连接Reset;第二电容另一端、发光二极管的阴极连接OVSS;第一晶体管另一端均连接第一开关管一端,第一开关管另一端连接Verf,第一开关管控制端连接Scan2。本发明使面板亮度均匀。
Description
技术领域
本发明涉及显示技术领域,尤其涉及一种像素结构的内部补偿电路及其控制方法。
背景技术
由于每个画素中的薄膜晶体管(TFT)会随着工作时间增加而慢慢老化,导致阈值电压(VTH)改变,同时每个TFT在制成的VTH就各不相同,而AMOLED的工作原理是电流驱动,而电流又主要受到VTH的影响,进而导致AMOLED面板亮度不均的问题,因此消除VTH的影响是一个重要的研究课题。同时面板的解析度又受到画素大小的影响,而画素大小则受每个子像素大小的影响,因此减少每个子像素中TFT的数量也是一个重要的研究课题。
发明内容
本发明的目的在于提供一种像素结构的内部补偿电路及其控制方法,解决VTH 漂移引起的亮度不均匀问题。
本发明采用的技术方案是:
一种像素结构的内部补偿电路,像素结构的每个像素单元包括相邻的至少两个子像素;每个子像素包括4T2C像素驱动电路,像素单元包括设在外围的第一开关管,
所述4T2C像素驱动电路包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第一电容、第二电容、有机发光二极管,
所述第一晶体管的一端与数据信号Data连接,第一晶体管的控制端与扫描信号Scan1连接,第一晶体管的另一端分别与第一电容的一端、第二晶体管的控制端连接;
第二晶体管的一端与第三晶体管的一端连接,第三晶体管的控制端与EM信号连接,第三晶体管的另一端连接电源电压OVDD;第二晶体管的另一端连接有机发光二极管的阳极,
第一电容的另一端分别连接第四晶体管的一端、第二电容的一端和有机发光二极管的阳极;
第四晶体管的另一端连接高电压Vsus,第四晶体管的控制端连接重置信号Reset;
第二电容的另一端以及有机发光二极管的阴极连接至公共接地电压OVSS;
每个子像素的第一晶体管的另一端分别连接至第一开关管的一端,第一开关管的另一端与基准电压Verf连接,第一开关管的控制端连接扫描信号Scan2。
进一步地,第一开关管为晶体管;
进一步地,第一晶体管、第二晶体管、第三晶体管、第四晶体管和第一开关管均为薄膜晶体管(TFT)。
进一步地,扫描信号Scan1和扫描信号Scan2由 GPIO电路产生
进一步地,补偿电路包括IC芯片,IC芯片产生扫描信号Scan1和扫描信号Scan2;IC芯片通过扫描信号Scan1控制第一晶体管通断;IC芯片通过扫描信号Scan2控制第一开关管通断。
一种像素结构的内部补偿电路的控制方法,方法的步骤如下:
第一阶段重置阶段:Scan2和Reset输入高电压,第二晶体管、第四晶体管和第一开关管打开,第四晶体管输入Vsus ,第一开关管输入Vref;
第二阶段补偿阶段:Scan2和EM输入高电压,Reset和Scan1输入低电压,第二晶体管、第三晶体管和第一开关管打开,第一开关管输入Vref,VG=Vref,第二晶体管的另一端的电压由Vsus上升到第二晶体管时T2关闭,即VS=Vref-VTH;
第三阶段数据写入阶段:Scan1输入高电压,Reset、Scan2和EM输入低电压,第一晶体管和第二晶体管打开,第一晶体管输入VDATA,VG=VDATA;
第四阶段发光阶段:Scan1、Scan2和Reset输入低电压,Em输入高电压,第二晶体管和第三晶体管打开。
进一步地,扫描信号Scan1和扫描信号Scan2由 GPIO电路产生。
进一步地,扫描信号Scan1和扫描信号Scan2由IC芯片产生。
本发明采用以上技术方案,相比于现有技术具有如下优点:(1)可补偿VTH,使面板各处画面亮度均匀。(2)使电流不受OVDD与OVSS的影响,解决I-R drop引起的亮度不均匀问题。(3)每一行只用一个TFT控制Vref,节省每个Pixel所占面积,单位面积可容纳更多Pixel,可提高PPI。
附图说明
以下结合附图和具体实施方式对本发明做进一步详细说明;
图1为本发明一种像素结构的内部补偿电路的结构示意图;
图2为本发明一种像素结构的内部补偿电路的原理示意图;
图3为本发明一种像素结构的内部补偿电路的控制方法的写入Vref阶段示意图;
图4为本发明一种像素结构的内部补偿电路的控制方法的补偿阶段示意图;
图5为本发明一种像素结构的内部补偿电路的控制方法的数据写入阶段示意图;
图6为本发明一种像素结构的内部补偿电路的控制方法的发光阶段示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚,下面将结合本申请实施例中的附图对本申请实施例中的技术方案进行清楚、完整地描述。
如图1至图6任意所示,本发明公开了一种像素结构的内部补偿电路,像素结构的每个像素单元包括相邻的至少两个子像素;每个子像素包括4T2C像素驱动电路,像素单元包括设在外围的第一开关管T5,
所述4T2C像素驱动电路包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第一电容C1、第二电容C2、有机发光二极管D1和IC芯片,
所述第一晶体管T1的一端与数据信号Data连接,第一晶体管T1的控制端与扫描信号Scan1连接,第一晶体管T1的另一端分别与第一电容C1的一端、第二晶体管T2的控制端连接;
第二晶体管T2的一端与第三晶体管T3的一端连接,第三晶体管T3的控制端与EM信号连接,第三晶体管T3的另一端连接电源电压OVDD;第二晶体管T2的另一端连接有机发光二极管D1的阳极,
第一电容C1的另一端分别连接第四晶体管T4的一端、第二电容C2的一端和有机发光二极管D1的阳极;
第四晶体管T4的另一端连接高电压Vsus,第四晶体管T4的控制端连接重置信号Reset;
第二电容C2的另一端以及有机发光二极管D1的阴极连接至公共接地电压OVSS;
每个子像素的第一晶体管T1的另一端分别连接至第一开关管T5的一端,第一开关管T5的另一端与基准电压Verf连接,第一开关管T5的控制端连接扫描信号Scan2,IC芯片通过扫描信号Scan1控制第一晶体管T1通断;IC芯片通过扫描信号Scan2控制第一开关管T5通断。
进一步地,第一开关管T5为晶体管;
进一步地,第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4和第一开关管T5均为薄膜晶体管(TFT)。
下面就本发明的具体工作原理做详细说明:
如图1所示,内部补偿电路结构,每个单个sub-Pixel都是4T2C架构,其中Vdata写入RGB的data电压,Scan1控制Vdata的写入,EM控制OVDD的写入,Reset控制Vsus的写入,Scan2控制AA区内每行sub-pixel的内部补偿电路写入直流电压Vref。图2为该架构的原理示意图。
如图3所示,第一阶段重置阶段, Scan2和Reset输入高电压, T2、T4和T5打开,T4输入Vsus ,T5输入Vref, VG=Vref, VS=Vsus。
如图4所示,第二阶段补偿阶段,Scan2和EM输入高电压,Reset和Scan1输入低电压, T2、T3和T5打开,T5输入Vref,VG=Vref,S点电压VS由Vsus上升到Vref-VTH时T2关闭,即VS=Vref-VTH,这样就补到一个VTH。
如图5所示,第三阶段数据写入阶段,Scan1输入高电压,Reset、Scan2和EM输入低电压,T1和T2打开,T1输入VDATA,VG=VDATA。由于电容的耦合作用,S点电压被耦合到Vref-VTH+[C1/(C1+C2)](VDATA-Vref),即VS= Vref-VTH+[C1/(C1+C2)](VDATA-Vref)。
如图6所示,第四阶段发光阶段,Scan1、Scan2和Reset输入低电压,Em输入高电压,T2和T3打开,S点电压因为OLED发光导致从Vref-VTH+[C1/(C1+C2)](VDATA-Vref)变为VOLED+OVSS,即VS=VOLED+OVSS,因为电容的耦合作用G点电压被耦合到VDATA+VOLED+OVSS-{Vref-VTH+[C1/(C1+C2)](VDATA-Vref)},即VG=VDATA+VOLED+OVSS-{Vref-VTH+[C1/(C1+C2)](VDATA-Vref)},代入饱和区电流公式IOLED =1/2μnCOXW/L(VGS-VTH)2得到IOLED=1/2μnCOX(W/L){[1-C1/(C1+C2)](VDATA-Vref)}2(注μn为场效应迁移率,COX 为单位面积的绝缘层电容;W/L为TFT沟道宽度比长度)。从OLED发光电流公式可以了解OLED电流只与VDATA,Vref有关,其他参数相对固定;而且补偿电路已经消除VTH漂移以及I-R drop导致的亮度不均匀的问题。
本发明采用以上技术方案,相比于现有技术具有如下优点:(1)可补偿VTH,使面板各处画面亮度均匀。(2)使电流不受OVDD与OVSS的影响,解决I-R drop引起的亮度不均匀问题。(3)每一行只用一个TFT控制Vref,节省每个Pixel所占面积,单位面积可容纳更多Pixel,可提高PPI。
显然,所描述的实施例是本申请一部分实施例,而不是全部的实施例。在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此,本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围,而是仅仅表示本申请的选定实施例。基于本申请中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
Claims (8)
1.一种像素结构的内部补偿电路,其特征在于:像素结构的每个像素单元包括相邻的至少两个子像素;每个子像素包括4T2C像素驱动电路,像素单元包括设在外围的第一开关管,
所述4T2C像素驱动电路包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第一电容、第二电容和有机发光二极管,
所述第一晶体管的一端与数据信号Data连接,第一晶体管的控制端与扫描信号Scan1连接,第一晶体管的另一端分别与第一电容的一端、第二晶体管的控制端连接;
第二晶体管的一端与第三晶体管的一端连接,第三晶体管的控制端与EM信号连接,第三晶体管的另一端连接电源电压OVDD;第二晶体管的另一端连接有机发光二极管的阳极,
第一电容的另一端分别连接第四晶体管的一端、第二电容的一端和有机发光二极管的阳极;
第四晶体管的另一端连接高电压Vsus,第四晶体管的控制端连接重置信号Reset;
第二电容的另一端以及有机发光二极管的阴极连接至公共接地电压OVSS;
每个子像素的第一晶体管的另一端分别连接至第一开关管的一端,第一开关管的另一端与基准电压Verf连接,第一开关管的控制端连接扫描信号Scan2。
2.根据权利要求1所述的一种像素结构的内部补偿电路,其特征在于:第一开关管为晶体管。
3.根据权利要求1所述的一种像素结构的内部补偿电路,其特征在于:第一晶体管、第二晶体管、第三晶体管、第四晶体管和第一开关管均为薄膜晶体管。
4.根据权利要求1所述的一种像素结构的内部补偿电路,其特征在于:扫描信号Scan1和扫描信号Scan2由 GPIO电路产生。
5.根据权利要求1所述的一种像素结构的内部补偿电路,其特征在于:补偿电路包括IC芯片,IC芯片产生扫描信号Scan1和扫描信号Scan2;IC芯片通过扫描信号Scan1控制第一晶体管通断;IC芯片通过扫描信号Scan2控制第一开关管通断。
6.一种像素结构的内部补偿电路的控制方法,采用权利要求1至5任一项所述的一种像素结构的内部补偿电路,其特征在于:方法的步骤如下:
第一阶段重置阶段:Scan2和Reset输入高电压,第二晶体管、第四晶体管和第一开关管打开,第四晶体管输入Vsus ,第一开关管输入Vref;
第二阶段补偿阶段:Scan2和EM输入高电压,Reset和Scan1输入低电压,第二晶体管、第三晶体管和第一开关管打开,第一开关管输入Vref,VG=Vref,第二晶体管的另一端的电压由Vsus上升到第二晶体管时T2关闭,即VS=Vref-VTH;
第三阶段数据写入阶段:Scan1输入高电压,Reset、Scan2和EM输入低电压,第一晶体管和第二晶体管打开,第一晶体管输入VDATA,VG=VDATA;
第四阶段发光阶段:Scan1、Scan2和Reset输入低电压,Em输入高电压,第二晶体管和第三晶体管打开。
7.根据权利要求6所述的一种像素结构的内部补偿电路的控制方法,其特征在于:扫描信号Scan1和扫描信号Scan2由 GPIO电路产生。
8.根据权利要求6所述的一种像素结构的内部补偿电路的控制方法,其特征在于:扫描信号Scan1和扫描信号Scan2由IC芯片产生。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210369736.0A CN114822403A (zh) | 2022-04-08 | 2022-04-08 | 一种像素结构的内部补偿电路及其控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210369736.0A CN114822403A (zh) | 2022-04-08 | 2022-04-08 | 一种像素结构的内部补偿电路及其控制方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114822403A true CN114822403A (zh) | 2022-07-29 |
Family
ID=82535357
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210369736.0A Pending CN114822403A (zh) | 2022-04-08 | 2022-04-08 | 一种像素结构的内部补偿电路及其控制方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114822403A (zh) |
-
2022
- 2022-04-08 CN CN202210369736.0A patent/CN114822403A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20230048033A1 (en) | Pixel circuit, display device, and method of driving pixel circuit | |
CN110223636B (zh) | 像素驱动电路及其驱动方法、显示装置 | |
KR101046415B1 (ko) | 화소회로 및 표시장치 | |
JP6311613B2 (ja) | 表示装置、表示装置の駆動方法、及び、電子機器 | |
KR101204123B1 (ko) | 화상 표시 장치 | |
CN109119029B (zh) | 像素电路及其驱动方法、显示装置和电子设备 | |
WO2019037301A1 (zh) | 像素驱动电路及其驱动方法 | |
US20220069044A1 (en) | Display device | |
CN111354315B (zh) | 显示面板及显示装置、像素驱动方法 | |
JP6999382B2 (ja) | 表示装置 | |
WO2019085119A1 (zh) | Oled像素驱动电路、oled显示面板及驱动方法 | |
CN109192139B (zh) | 一种像素补偿电路 | |
US20100103162A1 (en) | Image display apparatus and method of driving the image display apparatus | |
US11270639B2 (en) | Pixel circuit and display device | |
CN111369944A (zh) | 像素结构及其驱动方法、显示装置 | |
US20120001948A1 (en) | Display device, pixel circuit and display drive method thereof | |
CN108510945B (zh) | Oled像素补偿电路 | |
WO2019080256A1 (zh) | Oled像素驱动电路及其驱动方法 | |
CN214123469U (zh) | 一种高解析度补偿电路 | |
CN214012482U (zh) | 一种补偿电路 | |
CN213545874U (zh) | 一种像素补偿电路 | |
CN217133983U (zh) | 一种像素结构的内部补偿电路 | |
CN110751928B (zh) | 一种像素电路及其工作方法、显示装置 | |
KR102647022B1 (ko) | 전계발광 표시장치 | |
JP2013047830A (ja) | 表示装置および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |