CN214012482U - 一种补偿电路 - Google Patents
一种补偿电路 Download PDFInfo
- Publication number
- CN214012482U CN214012482U CN202023231442.7U CN202023231442U CN214012482U CN 214012482 U CN214012482 U CN 214012482U CN 202023231442 U CN202023231442 U CN 202023231442U CN 214012482 U CN214012482 U CN 214012482U
- Authority
- CN
- China
- Prior art keywords
- transistor
- capacitor
- diode
- compensation circuit
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
本实用新型提供一种补偿电路,包括晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、电容C1、电容C2和二极管;所述晶体管T4连接电源电压VDD和电容C2的第一极板,电容C2的第二极板连接所述晶体管T1,所述晶体管T1连接数据线Date和扫描信号线Scan1;所述晶体管T4连接晶体管T3和晶体管T5,所述晶体管T3连接扫描信号线Scan2和二极管的正极;所述晶体管T5和晶体管T2分别连接复位信号线Reset,所述晶体管T5的输入端连接到晶体管T4的控制端和电容C2的第一极板相连接的线路上;所述晶体管T2的输入端连接参考电压Vref,所述晶体管T2的输出端连接到电容C2。上述技术方案通过补偿电路增加了显示面板的稳定性。
Description
技术领域
本实用新型涉及像素补偿电路领域,尤其涉及一种补偿电路。
背景技术
近年来,有机发光二极管(Organic Light-Emitting Diode,OLED)由于其自发光、高响应速度、广视角、高对比度、低功耗、轻薄、耐高低温及可柔性等特性,被广泛地应用于显示面板行业中。但会有一些不良因子影响其发光亮度,例如:第一,阈值电压Vth发生电性漂移会使显示面板的发光电流受到影响;第二,显示面板本身材料的老化也会影响发光电流,进而影响发光亮度;第三,显示面板本身金属走向的阻抗对发光电流产生不良影响,即I-R drop现象。这些不良因子对面板发光亮度有着很严重的影响,于是需要补偿电路来对显示面板进行一系列的补偿,让所有像素的亮度达到理想值。补偿电路会有多个晶体管,晶体管的数量可能会有4个、5个、6T…,晶体管过多会使子像素所占面积增大,进而导致面板容纳的子像素的数量减少,造成解析度变低,无法满足高解析度的要求。
实用新型内容
为此,需要提供一种补偿电路,解决无法有效优化子像素的补偿电路结构的问题。
为实现上述目的,本实施例提供了一种补偿电路,包括晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、电容C1、电容C2和二极管;
所述晶体管T4的输入端连接电源电压VDD,所述晶体管T4的控制端连接电容C2的第一极板,电容C2的第二极板连接所述晶体管T1的输出端,所述晶体管T1的输入端连接数据线Date,所述晶体管T1的控制端连接扫描信号线Scan1;
所述电容C1的第一极板连接到晶体管T4的输入端和电源电压VDD相连接的线路上,所述电容C1的第二极板连接到晶体管T4的控制端和电容C2的第一极板相连接的线路上;
所述晶体管T4的输出端分别连接晶体管T3的输入端和晶体管T5的输出端,所述晶体管T3的控制端连接扫描信号线Scan2,所述晶体管T3的输入端连接二极管的正极;
所述晶体管T5的控制端和晶体管T2的控制端分别连接复位信号线Reset,所述晶体管T5的输入端连接到晶体管T4的控制端和电容C2的第一极板相连接的线路上;
所述晶体管T2的输入端连接参考电压Vref,所述晶体管T2的输出端连接到电容C2的第二极板和晶体管T1的输出端相连接的线路上。
进一步地,还包括晶体管T6;
晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、电容C1、电容C2和二极管设置在子像素的区域,子像素位于可操作区,所述晶体管T6设置在可操作区的一侧;
所述晶体管T6的控制端连接复位信号线Reset,所述晶体管T6的输出端连接到晶体管T3的输入端和二极管的正极相连接的线路上,所述晶体管T6的输入端连接信号线VL。
进一步地,还包括多个的像素补偿单元,一个像素补偿单元包括一个晶体管T1、一个晶体管T2、一个晶体管T3、一个晶体管T4、一个晶体管T5、一个电容C1、一个电容C2和一个二极管;
一个晶体管T6的输出端连接到多个像素补偿单元中晶体管T3的输入端和二极管的正极相连接的线路上。
进一步地,一个晶体管T6的输出端连接位于同一行的多个像素补偿单元。
进一步地,晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、电容C1、电容C2和二极管设置在OLED显示面板上。
进一步地,晶体管T1、晶体管T2、晶体管T3、晶体管T4和晶体管T5均为薄膜晶体管。
进一步地,所述二极管为有机发光二极管。
进一步地,所述二极管的负极连接电源电压VSS。
别于现有技术,上述技术方案通过补偿电路让所有像素的亮度达到理想值,并增加了显示面板的发光电流的稳定性,提升显示面板的显示品质。同时该架构晶体管的数量少,子像素所占的面积较小,显示面板容纳的子像素的数量变多,显示面板的解析度较高。
附图说明
图1为本实施例所述补偿电路的结构示意图;
图2为本实施例所述子像素和晶体管T6的结构示意图;
图3为本实施例所述补偿电路的时序图;
图4为本实施例所述补偿电路在复位阶段的结构示意图;
图5为本实施例所述补偿电路在补偿阶段的结构示意图;
图6为本实施例所述补偿电路在写入阶段的结构示意图;
图7为本实施例所述补偿电路在发光阶段的结构示意图。
附图标记说明:
1、子像素;
2、可操作区;
3、非可操作区;
t1、复位阶段;
t2、补偿阶段;
t3、写入阶段;
t4、发光阶段。
具体实施方式
为详细说明技术方案的技术内容、构造特征、所实现目的及效果,以下结合具体实施例并配合附图详予说明。
请参阅图1至图7,本实施例一种补偿电路,包括晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、电容C1、电容C2和二极管。所述晶体管T4的输入端连接电源电压VDD,电源电压VDD一般写入的为直流高电压。所述晶体管T4的控制端连接电容C2的第一极板,电容C2的第二极板连接所述晶体管T1的输出端,所述晶体管T1的输入端连接数据线Date,所述晶体管T1的控制端连接扫描信号线Scan1。所述电容C1的第一极板连接到晶体管T4的输入端和电源电压VDD相连接的线路上,所述电容C1的第二极板连接到晶体管T4的控制端和电容C2的第一极板相连接的线路上。所述晶体管T4的输出端分别连接晶体管T3的输入端和晶体管T5的输出端,所述晶体管T3的控制端连接扫描信号线Scan2,所述晶体管T3的输入端连接二极管的正极。所述晶体管T5的控制端和晶体管T2的控制端分别连接复位信号线Reset,所述晶体管T5的输入端连接到晶体管T4的控制端和电容C2的第一极板相连接的线路上。所述晶体管T2的输入端连接参考电压Vref,所述晶体管T2的输出端连接到电容C2的第二极板和晶体管T1的输出端相连接的线路上。
上述技术方案通过补偿电路让所有像素的亮度达到理想值,并增加了显示面板的发光电流的稳定性,提升显示面板的显示品质。同时该架构晶体管的数量少,子像素所占的面积较小,显示面板容纳的子像素的数量变多,显示面板的解析度较高。
现有技术中,每个子像素中均设置有一个晶体管,而后通过该晶体管来写入信号线VL,这样无法缩小子像素的面积。在本实施例中,还包括晶体管T6。晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、电容C1、电容C2和二极管设置在子像素的区域,晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、电容C1、电容C2、二极管和子像素是位于显示面板的可操作区(即Active Area区,缩写AA区)。所述晶体管T6设置在子像素的一侧,位于非可操作区3上。非可操作区3位于可操作区2的一侧。每个子像素处理一个色彩通道,例如在图1和图2中展示的是3个子像素1。在某些实施例中,一行的子像素1还可以是1个、2个、5个、10个等个数。所述晶体管T6的控制端连接复位信号线Reset,所述晶体管T6的输出端连接到晶体管T3的输入端和二极管的正极相连接的线路上,所述晶体管T6的输入端连接信号线VL,信号线VL是给B点做重置的一个参考电压,信号线VL一般写入的为直流低电压。通过一个晶体管T6便可控制多个子像素,缩小一个子像素的面积,使得显示面板可以容纳更多的子像素,进而提高显示面板的解析度和显示质量。
需要说明的是,晶体管T3的输出端和二极管的正极之间设置C点,补充电路通过C点与子像素的内部电路相接。
在进一步的实施例中,一个像素补偿单元包括一个晶体管T1、一个晶体管T2、一个晶体管T3、一个晶体管T4、一个晶体管T5、一个电容C1、一个电容C2和一个二极管,一个像素补偿单元设置在一个子像素1中,一个或者多个的像素补偿单元便为补偿电路。一个晶体管T6的输出端连接到多个像素补偿单元中晶体管T3的输入端和二极管的正极相连接的线路上。
显示面板中设置有多个的像素补偿单元和多个的子像素1,子像素1的排列方式是多种多样的。子像素的排列方式可以是RGB排列、京东方排列、钻石排列等。像素补偿单元跟随着子像素的排列而设置,每个子像素中均设置有一个像素单元。
在优选的实施例中,一个晶体管T6的输出端连接位于同一行的多个像素补偿单元,即多个的子像素是按行方向和列方向阵列排列的。
在本实施例中,晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、电容C1、电容C2和二极管设置在OLED显示面板上,所述二极管为有机发光二极管。OLED是OrganicLight-Emitting Diode的简称,中文为有机电激光显示或者有机发光半导体。OLED显示面板具有轻薄、亮度高、功耗低、响应快、清晰度高、柔性好、发光效率高等特点,能满足消费者对显示技术的新需求。
在某些实施例中,将本申请的补偿电路也可以应用于LCD显示面板,LCD是LiquidCrystal Display的简称,中文为液晶显示器。LCD显示面板的优势是体积小、功耗低和高亮度。
在本实施例中,晶体管作为一种可变电流开关,能够基于输入电压控制输出电流,本申请可以使用的晶体管有薄膜晶体管(Thin Film Transistor,缩写TFT)、MOS管(即金属-氧化物-半导体场效应管,缩写MOSFET)、结场效应管等。优选的,晶体管T1、晶体管T2、晶体管T3、晶体管T4和晶体管T5均为薄膜晶体管。薄膜晶体管作为开关来驱动液晶像素点可以达到高速度、高亮度、高对比度的特点。
在本实施例中,所述晶体管T1的输入端、所述晶体管T2的输入端、所述晶体管T3的输入端、所述晶体管T4的输入端、所述晶体管T5的输入端和所述晶体管T6的输入端均为漏极,上述6个晶体管的输出端便为源极,上述6个晶体管的控制端为栅极。
本实施例还提供一种补偿电路驱动方法,应用于上述实施例所述的一种补偿电路,包括如下步骤:在复位阶段t1,复位信号线Reset写入高电位,扫描信号线Scan1写入低电位,扫描信号线Scan2写入高电位;在补偿阶段t2,复位信号线Reset写入高电位,扫描信号线Scan1写入低电位,扫描信号线Scan2写入低电位;在写入阶段t3,复位信号线Reset写入低电位,扫描信号线Scan1写入高电位,扫描信号线Scan2写入低电位;在发光阶段t4,复位信号线Reset写入低电位,扫描信号线Scan1写入低电位,扫描信号线Scan2写入高电位。
在复位阶段,复位信号线Reset与扫描信号线Scan2开启,晶体管T2、晶体管T5、晶体管T3和晶体管T6打开,信号线VL写入子像素的所需要资料到B点,参考电压Vref写入子像素的资料到A点,即A点的电压:VA=Vref,B点的电压:VB=VL,此阶段完成A点和B点的复位。
在补偿阶段,因为扫描信号线Scan2为低电压,晶体管T3关闭,电源电压VDD写入的是直流高电压,电源电压VDD持续给B点写入子像素所需要的资料,当B点的电压数值升高到VDD-Vth时,晶体管T4关闭,此时该结构补偿到一个阈值电压Vth。
在写入阶段,扫描信号线Scan1打开,复位信号线Reset关闭,数据线Date写入子像素所需要的资料到A点,此时A点的电压:VA=VDate,A点电压的变化量为:VDate-Vref。此时补偿电路通过电容C1与电容C2对B点电压也产生影响,B点变化量为C1/(C1+C2)(VDate-Vref),式中C1为电容C1的容值,C2为电容C2的容值。那么B点的电压:VB=VDD-Vth+C1/(C1+C2)(VDATA-Vref),式中C1为电容C1的容值,C2为电容C2的容值,VDD为电源电压VDD的电压,Vth为阈值电压Vth的电压。
在发光阶段,扫描信号线Scan1关闭,扫描信号线Scan2打开,子像素发光,根据饱和区电流公式IOLED=1/2μnCOXW/L(Vgs-Vth)2,式子中μn为场效应迁移率,COX为单位面积的绝缘层电容,W/L为晶体管中沟道的宽度与沟道的长度的比值。将VB=VDD-Vth+C1/(C1+C2)(VDATA-Vref)代入上述饱和区电流公式中,得到IOLED=1/2μnCOXW/L{VDD-[VDD-Vth+C1/(C1+C2)(VDate-Vref)]-Vth}2=1/2μnCOXW/L[C1/(C1+C2)(VDate-Vref)]2。我们可以发现OLED显示面板的发光电流IOLED与阈值电压Vth、电源电压VDD、电源电压VSS等无关,让面板各处画面的亮度显示得更加均匀,发光电流IOLED与数据线电压VDate和参考电压Vref有关,补偿电路可达到补偿目的,让所有像素的亮度达到理想值,并增加了显示面板的发光电流的稳定性,提升显示面板的显示品质。同时该架构晶体管的数量少,子像素所占的面积较小,显示面板容纳的子像素的数量变多,显示面板的解析度较高。
需要说明的是,尽管在本文中已经对上述各实施例进行了描述,但并非因此限制本实用新型的专利保护范围。因此,基于本实用新型的创新理念,对本文所述实施例进行的变更和修改,或利用本实用新型说明书及附图内容所作的等效结构或等效流程变换,直接或间接地将以上技术方案运用在其他相关的技术领域,均包括在本实用新型的专利保护范围之内。
Claims (8)
1.一种补偿电路,其特征在于,包括晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、电容C1、电容C2和二极管;
所述晶体管T4的输入端连接电源电压VDD,所述晶体管T4的控制端连接电容C2的第一极板,电容C2的第二极板连接所述晶体管T1的输出端,所述晶体管T1的输入端连接数据线Date,所述晶体管T1的控制端连接扫描信号线Scan1;
所述电容C1的第一极板连接到晶体管T4的输入端和电源电压VDD相连接的线路上,所述电容C1的第二极板连接到晶体管T4的控制端和电容C2的第一极板相连接的线路上;
所述晶体管T4的输出端分别连接晶体管T3的输入端和晶体管T5的输出端,所述晶体管T3的控制端连接扫描信号线Scan2,所述晶体管T3的输入端连接二极管的正极;
所述晶体管T5的控制端和晶体管T2的控制端分别连接复位信号线Reset,所述晶体管T5的输入端连接到晶体管T4的控制端和电容C2的第一极板相连接的线路上;
所述晶体管T2的输入端连接参考电压Vref,所述晶体管T2的输出端连接到电容C2的第二极板和晶体管T1的输出端相连接的线路上。
2.根据权利要求1所述的一种补偿电路,其特征在于,还包括晶体管T6;
晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、电容C1、电容C2和二极管设置在子像素的区域,子像素位于可操作区,所述晶体管T6设置在可操作区的一侧;
所述晶体管T6的控制端连接复位信号线Reset,所述晶体管T6的输出端连接到晶体管T3的输入端和二极管的正极相连接的线路上,所述晶体管T6的输入端连接信号线VL。
3.根据权利要求2所述的一种补偿电路,其特征在于,还包括多个的像素补偿单元,一个像素补偿单元包括一个晶体管T1、一个晶体管T2、一个晶体管T3、一个晶体管T4、一个晶体管T5、一个电容C1、一个电容C2和一个二极管;
一个晶体管T6的输出端连接到多个像素补偿单元中晶体管T3的输入端和二极管的正极相连接的线路上。
4.根据权利要求3所述的一种补偿电路,其特征在于,一个晶体管T6的输出端连接位于同一行的多个像素补偿单元。
5.根据权利要求1或2或3所述的一种补偿电路,其特征在于,晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、电容C1、电容C2和二极管设置在OLED显示面板上。
6.根据权利要求1所述的一种补偿电路,其特征在于,晶体管T1、晶体管T2、晶体管T3、晶体管T4和晶体管T5均为薄膜晶体管。
7.根据权利要求1所述的一种补偿电路,其特征在于,所述二极管为有机发光二极管。
8.根据权利要求1所述的一种补偿电路,其特征在于,所述二极管的负极连接电源电压VSS。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202023231442.7U CN214012482U (zh) | 2020-12-29 | 2020-12-29 | 一种补偿电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202023231442.7U CN214012482U (zh) | 2020-12-29 | 2020-12-29 | 一种补偿电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN214012482U true CN214012482U (zh) | 2021-08-20 |
Family
ID=77293325
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202023231442.7U Active CN214012482U (zh) | 2020-12-29 | 2020-12-29 | 一种补偿电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN214012482U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112599091A (zh) * | 2020-12-29 | 2021-04-02 | 福建华佳彩有限公司 | 一种补偿电路及驱动方法 |
-
2020
- 2020-12-29 CN CN202023231442.7U patent/CN214012482U/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112599091A (zh) * | 2020-12-29 | 2021-04-02 | 福建华佳彩有限公司 | 一种补偿电路及驱动方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11881176B2 (en) | Pixel circuit, display panel, display device, and driving method | |
CN107591124B (zh) | 像素补偿电路、有机发光显示面板及有机发光显示装置 | |
CN107170408B (zh) | 像素电路、驱动方法、有机电致发光显示面板及显示装置 | |
CN108206008B (zh) | 像素电路、驱动方法、电致发光显示面板及显示装置 | |
CN110610684B (zh) | 一种有机电致发光显示面板及显示装置 | |
US10255859B2 (en) | Pixel compensating circuit and driving method thereof, array substrate and display device | |
US10490136B2 (en) | Pixel circuit and display device | |
US10235937B2 (en) | Organic light-emitting display panel and driving method thereof, and organic light-emitting display device | |
CN106782301B (zh) | 一种阵列基板、显示面板及显示面板的驱动方法 | |
US11328668B2 (en) | Pixel circuit and driving method thereof, and display panel | |
CN108847186A (zh) | 像素电路及其驱动方法、显示面板及显示装置 | |
CN108777131B (zh) | Amoled像素驱动电路及驱动方法 | |
US11798473B2 (en) | Pixel driving circuit and display panel | |
CN108389551B (zh) | 一种像素电路及其驱动方法、显示装置 | |
CN111192557A (zh) | 一种像素补偿电路及驱动方法 | |
CN110164375A (zh) | 像素补偿电路、驱动方法、电致发光显示面板及显示装置 | |
WO2019227989A1 (zh) | 像素驱动电路及方法、显示装置 | |
US20210210013A1 (en) | Pixel circuit and driving method, display panel, display device | |
KR20070066491A (ko) | 전압보상방식 유기전계발광소자 및 그 구동방법 | |
CN109192139B (zh) | 一种像素补偿电路 | |
WO2020177258A1 (zh) | 像素驱动电路及显示面板 | |
CN211376152U (zh) | 一种像素补偿电路 | |
CN214012482U (zh) | 一种补偿电路 | |
CN214504953U (zh) | 一种像素补偿电路 | |
CN213545874U (zh) | 一种像素补偿电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |