CN114818586A - 版图构建方法 - Google Patents
版图构建方法 Download PDFInfo
- Publication number
- CN114818586A CN114818586A CN202210457967.7A CN202210457967A CN114818586A CN 114818586 A CN114818586 A CN 114818586A CN 202210457967 A CN202210457967 A CN 202210457967A CN 114818586 A CN114818586 A CN 114818586A
- Authority
- CN
- China
- Prior art keywords
- cell library
- standard cell
- environment
- simulating
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Architecture (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明公开了一种版图构建方法,其用于模拟路标准单元库单元的使用环境,包括:确定衬底电位,标准单元库单元通过衬底连接单元,将衬底与设定的电位电源相连接;模拟有源区环境,在标准单元库单元上下左右均增加无电特性的有源区;模拟注入层环境,所示注入层宽度大于标准单元库单元自身的注入层;模拟栅极环境,在标准单元库单元有效栅极的上下左右方向布置无效栅极,模拟单元库上下左右拼接后的环境;模拟第一层金属环境,在标准单元库单元左右两边布置垂直悬空的第一层金属线模拟金属线环境;模拟第二层金属环境,在标准单元库单元左右两边放置垂直悬空的第二层金属线模拟金属线环境。本发明能提高标准单元库单元在特征化过程中的准确率。
Description
技术领域
本发明涉及集成电路领域,特别是涉及一种版图构建方法。
背景技术
在半导体集成电路制造领域中,每一种工艺都需要有一套对应的标准单元库,在进行流片之前需要采用标准单元库中的标准单元进行自动逻辑综合和版图布局布线。基于标准单元库的设计方法的优点是在某个特定类型的工艺节点下,标准单元库只需要进行一次设计并成功验证后,在往后的设计中便可以继续地重复使用,极大地提高了设计效率,分摊了设计成本。
参考图1所示,现有的特征化过程中标准单元库单元通过衬底连接单元,将衬底连出,与设定的电位电源相连接。然后通过抽取版图的寄生参数及二阶效应与电路网表结合后得到后仿真网表,再通过对后仿真网表进行仿真得到标准单元库单元的时序信息、功耗信息等一系列数据。该特征化过程中未考虑标准单元在实际工作中环境产生的二阶效应及寄生电阻电容对其的影响,最终使时序信息、功耗信息产生偏差,导致综合结果不准确,甚至功能失效。
发明内容
在发明内容部分中引入了一系列简化形式的概念,该简化形式的概念均为本领域现有技术简化,这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征,更不意味着试图确定所要求保护的技术方案的保护范围。
本发明要解决的技术问题是提供一种通过版图构建模拟单元库使用环境,能提高标准单元库单元在特征化过程中准确率的版图构建方法。
为解决上述技术问题,本发明提供的版图构建方法,其用于模拟单元库使用环境,包括以下步骤:
S1)确定衬底电位,标准单元库单元通过衬底连接单元,将衬底与设定的电位电源相连接;
S2)模拟有源区环境,在标准单元库单元上下左右均增加无电特性的有源区;
S3)模拟注入层环境,所示注入层宽度大于标准单元库单元自身的注入层;
S4)模拟栅极环境,在标准单元库单元有效栅极的上下左右方向布置无效栅极,模拟单元库上下左右拼接后的环境;
S5)模拟第一层金属环境,在标准单元库单元左右两边布置垂直悬空的第一层金属线模拟金属线环境;
S6)模拟第二层金属环境,在标准单元库单元左右两边放置垂直悬空的第二层金属线模拟金属线环境。
可选择的,进一步改进所述的版图构建方法,所述衬底连接单元位于标准单元库单元的两边,并使其P井与N井连接。
可选择的,进一步改进所述的版图构建方法,实施步骤S2)时,位于标准单元库单元左右两边无电特性的有源区距离标准单元库单元有源区的距离为流片厂家提供的最小设计规则。
可选择的,进一步改进所述的版图构建方法,实施步骤S2)时,位于标准单元库单元上下两边的无电特性有源区距离标准单元库单元有源区的距离为标准单元库单元实际拼接后有源区之间的距离。
可选择的,进一步改进所述的版图构建方法,实施步骤S3时,标准单元库单元左右两边注入层宽度应大于2um。
可选择的,进一步改进所述的版图构建方法,实施步骤S3时,标准单元库单元上下两边注入层高度应与两个标准单元库单元沿电源线和地线上下拼接后的高度相等。
可选择的,进一步改进所述的版图构建方法,实施步骤S4时,无效栅极至有效栅极的距离为标准单元库单元拼接后的距离。
可选择的,进一步改进所述的版图构建方法,实施步骤S5时,
所述垂直悬空的第一层金属线距标准单元库单元的距离为二分之一最小设计规则。
可选择的,进一步改进所述的版图构建方法,实施步骤S4时,还包括:
若电源线、地线不是第一层金属连线,则在标准单元库单元上下布置水平悬空的第一层金属线模拟金属线环境。
可选择的,进一步改进所述的版图构建方法,实施步骤S6时,所述垂直悬空的第二层金属线距标准单元库单元的距离为二分之一最小设计规则间距。
可选择的,进一步改进所述的版图构建方法,实施步骤S6时,若电源线、地线不是第二层金属连线,则在标准单元库单元上下放置水平悬空的第二层金属线模拟金属线环境。
可选择的,进一步改进所述的版图构建方法,还包括:
S7,若标准单元库单元内包含其他层的金属则可以按照步骤S6执行来其他层的金属模拟环境。
本发明通过版图设计模拟单元库使用环境,以提高标准单元库单元在特征化过程中的准确率。使用本发明版图构建方法,单元库在抽取后仿真网表时可以使二阶效应及寄生电阻电容更加贴近真实情况,以提高使用后仿网表特征化时能够更加准确。
附图说明
本发明附图旨在示出根据本发明的特定示例性实施例中所使用的方法、结构和/或材料的一般特性,对说明书中的描述进行补充。然而,本发明附图是未按比例绘制的示意图,因而可能未能够准确反映任何所给出的实施例的精确结构或性能特点,本发明附图不应当被解释为限定或限制由根据本发明的示例性实施例所涵盖的数值或属性的范围。下面结合附图与具体实施方式对本发明作进一步详细的说明:
图1是现有技术版图结构示意图。
图2是本发明版图结构示意图一。
图3是本发明版图结构示意图二。
图4是本发明版图结构示意图三。
图5是本发明版图结构示意图四。
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式,本领域技术人员可由本说明书所公开的内容充分地了解本发明的其他优点与技术效果。本发明还可以通过不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点加以应用,在没有背离发明总的设计思路下进行各种修饰或改变。需说明的是,在不冲突的情况下,以下实施例及实施例中的特征可以相互组合。本发明下述示例性实施例可以多种不同的形式来实施,并且不应当被解释为只限于这里所阐述的具体实施例。应当理解的是,提供这些实施例是为了使得本发明的公开彻底且完整,并且将这些示例性具体实施例的技术方案充分传达给本领域技术人员。应当理解的是,当元件被称作“连接”或“结合”到另一元件时,该元件可以直接连接或结合到另一元件,或者可以存在中间元件。不同的是,当元件被称作“直接连接”或“直接结合”到另一元件时,不存在中间元件。
第一实施例;
本发明提供版图构建方法,其用于模拟路标准单元库单元的使用环境,包括以下步骤:
S1)确定衬底电位,标准单元库单元通过衬底连接单元,将衬底与设定的电位电源相连接;
S2)模拟有源区环境,在标准单元库单元上下左右均增加无电特性的有源区;
S3)模拟注入层环境,所示注入层宽度大于标准单元库单元自身的注入层;
S4)模拟栅极环境,在标准单元库单元有效栅极的上下左右方向布置无效栅极,模拟单元库上下左右拼接后的环境;
S5)模拟第一层金属环境,在标准单元库单元左右两边布置垂直悬空的第一层金属线模拟金属线环境;
S6)模拟第二层金属环境,在标准单元库单元左右两边放置垂直悬空的第二层金属线模拟金属线环境。
此外,还应当理解的是,尽管在这里可以使用术语“第一”、“第二”等来描述不同的元件、参数、组件、区域、层和/或部分,但是这些元件、参数、组件、区域、层和/或部分不应当受这些术语的限制。这些术语仅是用来将一个元件、参数、组件、区域、层或部分与另一个元件、参数、组件、区域、层或部分区分开来。因此,在不脱离根据本发明的示例性实施例的教导的情况下,以下所讨论的第一元件、参数、组件、区域、层或部分也可以被称作第二元件、参数、组件、区域、层或部分。
第二实施例;
本发明提供版图构建方法,其用于模拟路标准单元库单元的使用环境,包括以下步骤:
S1)确定衬底电位,标准单元库单元通过衬底连接单元,所述衬底连接单元位于标准单元库单元的两边,并使其P井与N井连接,将衬底与设定的电位电源相连接;
S2)模拟有源区环境,在标准单元库单元上下左右均增加无电特性的有源区;位于标准单元库单元左右两边无电特性的有源区距离标准单元库单元有源区的距离为流片厂家提供的最小设计规则;
S3)模拟注入层环境,所示注入层宽度大于标准单元库单元自身的注入层,标准单元库单元左右两边注入层宽度应大于2um;
S4)模拟栅极环境,在标准单元库单元有效栅极的上下左右方向布置无效栅极,模拟单元库上下左右拼接后的环境,无效栅极至有效栅极的距离为标准单元库单元拼接后的距离;
S5)模拟第一层金属环境,在标准单元库单元左右两边布置垂直悬空的第一层金属线模拟金属线环境,所述垂直悬空的第一层金属线距标准单元库单元的距离为二分之一最小设计规则;
S6)模拟第二层金属环境,在标准单元库单元左右两边放置垂直悬空的第二层金属线模拟金属线环境,所述垂直悬空的第二层金属线距标准单元库单元的距离为二分之一最小设计规则间距。
第三实施例;
本发明提供版图构建方法,其用于模拟路标准单元库单元的使用环境,包括以下步骤:
S1)确定衬底电位,标准单元库单元通过衬底连接单元,所述衬底连接单元位于标准单元库单元的两边,并使其P井与N井连接,将衬底与设定的电位电源相连接;
S2)模拟有源区环境,在标准单元库单元上下左右均增加无电特性的有源区;位于标准单元库单元左右两边无电特性的有源区距离标准单元库单元有源区的距离为流片厂家提供的最小设计规则,位于标准单元库单元上下两边的无电特性有源区距离标准单元库单元有源区的距离为标准单元库单元实际拼接后有源区之间的距离;
S3)模拟注入层环境,所示注入层宽度大于标准单元库单元自身的注入层,标准单元库单元上下两边注入层高度应与两个标准单元库单元沿电源线和地线上下拼接后的高度相等,参考图3中N2;
S4)模拟栅极环境,在标准单元库单元有效栅极的上下左右方向布置无效栅极,模拟单元库上下左右拼接后的环境,无效栅极至有效栅极的距离为标准单元库单元拼接后的距离;
S5)模拟第一层金属环境,在标准单元库单元左右两边布置垂直悬空的第一层金属线模拟金属线环境,所述垂直悬空的第一层金属线距标准单元库单元的距离为二分之一最小设计规则;若电源线、地线不是第一层金属连线,则在标准单元库单元上下布置水平悬空的第一层金属线模拟金属线环境;
S6)模拟第二层金属环境,在标准单元库单元左右两边放置垂直悬空的第二层金属线模拟金属线环境,所述垂直悬空的第二层金属线距标准单元库单元的距离为二分之一最小设计规则间距;若电源线、地线不是第二层金属连线,则在标准单元库单元上下放置水平悬空的第二层金属线模拟金属线环境。
第三实施例;
本发明提供版图构建方法,其用于模拟路标准单元库单元的使用环境,包括以下步骤:
S1)确定衬底电位,标准单元库单元通过衬底连接单元,所述衬底连接单元位于标准单元库单元的两边,并使其P井与N井连接,将衬底与设定的电位电源相连接;
S2),模拟有源区环境,在标准单元库单元上下左右均增加无电特性的有源区;位于标准单元库单元左右两边无电特性的有源区距离标准单元库单元有源区的距离为流片厂家提供的最小设计规则,参考图3中A1,位于标准单元库单元上下两边的无电特性有源区距离标准单元库单元有源区的距离为标准单元库单元实际拼接后有源区之间的距离;
S3)模拟注入层环境,所示注入层宽度大于标准单元库单元自身的注入层,标准单元库单元左右两边注入层宽度应大于2um,图3中N1;
S4)模拟栅极环境,在标准单元库单元有效栅极的上下左右方向布置无效栅极,模拟单元库上下左右拼接后的环境,无效栅极至有效栅极的距离为标准单元库单元拼接后的距离;
S5)模拟第一层金属环境,在标准单元库单元左右两边布置垂直悬空的第一层金属线模拟金属线环境,所述垂直悬空的第一层金属线距标准单元库单元的距离为二分之一最小设计规则,参考图4中M1;若电源线VDD、地线VSS不是第一层金属连线,则在标准单元库单元上下布置水平悬空的第一层金属线模拟金属线环境;
S6)模拟第二层金属环境,在标准单元库单元左右两边放置垂直悬空的第二层金属线模拟金属线环境,所述垂直悬空的第二层金属线距标准单元库单元的距离为二分之一最小设计规则间距,参考图5中M2;若电源线、地线不是第二层金属连线,则在标准单元库单元上下放置水平悬空的第二层金属线模拟金属线环境;
S7,若标准单元库单元内包含其他层的金属则可以按照步骤S6执行来其他层的金属模拟环境。
除非另有定义,否则这里所使用的全部术语(包括技术术语和科学术语)都具有与本发明所属领域的普通技术人员通常理解的意思相同的意思。还将理解的是,除非这里明确定义,否则诸如在通用字典中定义的术语这类术语应当被解释为具有与它们在相关领域语境中的意思相一致的意思,而不以理想的或过于正式的含义加以解释。
以上通过具体实施方式和实施例对本发明进行了详细的说明,但这些并非构成对本发明的限制。在不脱离本发明原理的情况下,本领域的技术人员还可做出许多变形和改进,这些也应视为本发明的保护范围。
Claims (12)
1.一种版图构建方法,其用于模拟路标准单元库单元的使用环境,其特征在于,包括以下步骤:
S1)确定衬底电位,标准单元库单元通过衬底连接单元,将衬底与设定的电位电源相连接;
S2)模拟有源区环境,在标准单元库单元上下左右均增加无电特性的有源区;
S3)模拟注入层环境,所示注入层宽度大于标准单元库单元自身的注入层;
S4)模拟栅极环境,在标准单元库单元有效栅极的上下左右方向布置无效栅极,模拟单元库上下左右拼接后的环境;
S5)模拟第一层金属环境,在标准单元库单元左右两边布置垂直悬空的第一层金属线模拟金属线环境;
S6)模拟第二层金属环境,在标准单元库单元左右两边放置垂直悬空的第二层金属线模拟金属线环境。
2.如权利要求1所述的版图构建方法,其特征在于:所述衬底连接单元位于标准单元库单元的两边,并使其P井与N井连接。
3.如权利要求1所述的版图构建方法,其特征在于:实施步骤S2)时,位于标准单元库单元左右两边无电特性的有源区距离标准单元库单元有源区的距离为流片厂家提供的最小设计规则。
4.如权利要求1所述的版图构建方法,其特征在于:实施步骤S2)时,位于标准单元库单元上下两边的无电特性有源区距离标准单元库单元有源区的距离为标准单元库单元实际拼接后有源区之间的距离。
5.权利要求1所述的版图构建方法,其特征在于:实施步骤S3时,标准单元库单元左右两边注入层宽度应大于2um。
6.权利要求1所述的版图构建方法,其特征在于:实施步骤S3时,标准单元库单元上下两边注入层高度应与两个标准单元库单元沿电源线和地线上下拼接后的高度相等。
7.利要求1所述的版图构建方法,其特征在于:实施步骤S4时,无效栅极至有效栅极的距离为标准单元库单元拼接后的距离。
8.利要求1所述的版图构建方法,其特征在于:实施步骤S5时,
所述垂直悬空的第一层金属线距标准单元库单元的距离为二分之一最小设计规则。
9.利要求1所述的版图构建方法,其特征在于,实施步骤S5时,还包括:
若电源线、地线不是第一层金属连线,则在标准单元库单元上下布置水平悬空的第一层金属线模拟金属线环境。
10.利要求1所述的版图构建方法,其特征在于:实施步骤S6时,所述垂直悬空的第二层金属线距标准单元库单元的距离为二分之一最小设计规则间距。
11.利要求1所述的版图构建方法,其特征在于:实施步骤S6时,若电源线、地线不是第二层金属连线,则在标准单元库单元上下放置水平悬空的第二层金属线模拟金属线环境。
12.利要求1-11任意一项所述的版图构建方法,其特征在于,还包括:
S7,若标准单元库单元内包含其他层的金属则可以按照步骤S6执行来其他层的金属模拟环境。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210457967.7A CN114818586A (zh) | 2022-04-27 | 2022-04-27 | 版图构建方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210457967.7A CN114818586A (zh) | 2022-04-27 | 2022-04-27 | 版图构建方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114818586A true CN114818586A (zh) | 2022-07-29 |
Family
ID=82509204
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210457967.7A Pending CN114818586A (zh) | 2022-04-27 | 2022-04-27 | 版图构建方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114818586A (zh) |
-
2022
- 2022-04-27 CN CN202210457967.7A patent/CN114818586A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111488717B (zh) | 标准单元时序模型的抽取方法、装置、设备及存储介质 | |
US7760578B2 (en) | Enhanced power distribution in an integrated circuit | |
TWI782217B (zh) | 積體電路 | |
CN102005246B (zh) | 只读存储器布局方法与系统 | |
CN107066681A (zh) | 集成电路和制造集成电路的计算机实现方法 | |
US20170116367A1 (en) | Electromigration-aware integrated circuit design methods and systems | |
TWI749670B (zh) | 電子架構設計佈局建置系統、電子架構設計佈局建置方法及非暫態電腦可讀取媒體 | |
CN102436529A (zh) | 基于Weibull分布的MOS晶体管可靠性统计模型的建模方法 | |
US20100037191A1 (en) | Method of generating reliability verification library for electromigration | |
US9311440B2 (en) | System and method of electromigration avoidance for automatic place-and-route | |
US6738953B1 (en) | System and method for memory characterization | |
US20140059509A1 (en) | Methodology on developing metal fill as library device | |
CN113947054A (zh) | 适用性高的芯片版图设计方法 | |
CN114818586A (zh) | 版图构建方法 | |
US6477696B2 (en) | Routing definition to optimize layout design of standard cells | |
CN113051859A (zh) | 用于设计上下文感知电路的方法 | |
CN113971386A (zh) | 集成电路的仿真方法 | |
US7103488B2 (en) | Method for determining fringing capacitances on passive devices within an integrated circuit | |
US20210279394A1 (en) | Method and system for establishing metal interconnection layer capacitance prediction model | |
CN106055726A (zh) | 集成电路中的单元布局 | |
US20040216062A1 (en) | Method of forecasting unit capacitance for chip design | |
CN111584505A (zh) | 一种基于桥接方式的芯片电源网络结构 | |
US7228512B2 (en) | Method of generating capacitance value rule table for extraction of wiring capacitance and capacitance value rule table generation program | |
CN117347839B (zh) | 芯片测试电路及芯片 | |
Kim et al. | Simple and accurate models for capacitance considering floating metal fill insertion |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |