CN114815991A - 一种retimer卡及支持多张retimer卡的服务器结构 - Google Patents

一种retimer卡及支持多张retimer卡的服务器结构 Download PDF

Info

Publication number
CN114815991A
CN114815991A CN202210436482.XA CN202210436482A CN114815991A CN 114815991 A CN114815991 A CN 114815991A CN 202210436482 A CN202210436482 A CN 202210436482A CN 114815991 A CN114815991 A CN 114815991A
Authority
CN
China
Prior art keywords
connector
server
holes
timer
card
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210436482.XA
Other languages
English (en)
Other versions
CN114815991B (zh
Inventor
程龙
黃冠潣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202210436482.XA priority Critical patent/CN114815991B/zh
Publication of CN114815991A publication Critical patent/CN114815991A/zh
Application granted granted Critical
Publication of CN114815991B publication Critical patent/CN114815991B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16Constructional details or arrangements
    • G06F1/18Packaging or power distribution
    • G06F1/183Internal mounting support structures, e.g. for printed circuit boards, internal connecting means
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4063Device-to-bus coupling
    • G06F13/4068Electrical coupling
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4063Device-to-bus coupling
    • G06F13/409Mechanical coupling
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本发明涉及数据处理技术领域,具体涉及一种retimer卡及支持多张retimer卡的服务器结构。retimer卡包括板卡、第一连接器、第二连接器和芯片,第一连接器设置在所述板卡的一端,所述第一连接器为公头连接端,适于与服务器插接,并与所述服务器的CPU通信连接;第二连接器设置在所述板卡的另一端,适于与8GPU BOX通信连接;芯片设置在所述板卡上,位于所述第一连接器和所述第二连接器之间,并与所述第一连接器和所述第二连接器分别电信号连接。本发明提供的retimer卡,可直接与服务器进行插接,占用服务器较少的空间。

Description

一种retimer卡及支持多张retimer卡的服务器结构
技术领域
本发明涉及服务器技术领域,具体涉及一种retimer卡及支持多张retimer卡的服务器结构。
背景技术
retimer卡,主要用于服务器中的信号中继作用,当服务器与GPU BOX的信号距离长时,需要retimer卡来辅助传递信号。一般情况下,retimer卡通常集成在电路板(又称PCB板)中,或者与服务器插接。
GPU BOX一般以独立机箱形态存在,多用于以从属状态链接服务器,即服务器为主host,GPU BOX为从属的链接形态,服务器调用GPU BOX中GPU的计算资源,达到更高性能,更快的计算速度。随着服务器及GPU BOX技术的发展,服务器及GPU BOX互联需求数逐渐增多,对服务器host利用率要求越来越高。现有的GPU BOX一般以4GPU和8GPU为主,并且8GPU BOX因为具有成本及密度的优势,已经逐渐占据主流。
服务器通常通过retimer卡连接GPU BOX中的GPU。现有的retimer卡通常通过转折的转接卡(又称riser卡)或者蝴蝶卡连接在服务器的后窗,retimer卡占用后窗上较多的空间,一台服务器仅能连接四张retimer卡,使用8GPU BOX时会增加服务器的数量,降低能效。
发明内容
因此,本发明要解决的技术问题在于克服现有技术中的retimer卡连接时占用服务器较多空间的缺陷,从而提供一种占用空间小的retimer卡及支持多张retimer卡的服务器结构。
为了解决上述问题,本发明提供了一种retimer卡,包括板卡、第一连接器、第二连接器和芯片,第一连接器设置在所述板卡的一端,所述第一连接器为公头连接端,适于与服务器插接,并与所述服务器的CPU通信连接;第二连接器设置在所述板卡的另一端,适于与8GPU BOX通信连接;芯片设置在所述板卡上,位于所述第一连接器和所述第二连接器之间,并与所述第一连接器和所述第二连接器分别电信号连接。
本发明提供的retimer卡,所述第一连接器为GENZ连接器的公头连接端;和/或,所述第二连接器为CDFP连接器。
本发明还提供一种支持多张retimer卡的服务器结构,包括服务器、8GPU BOX和上述的retimer卡,服务器包括机箱、CPU和承接结构,所述机箱的前窗或后窗设有八个插接孔,所述CPU和所述承接结构均设置在所述机箱内,八个所述插接孔均通过所述承接结构与所述CPU连接;retimer卡具有八个,并通过所述第一连接器分别与八个所述插接孔插接。
本发明提供的支持多张retimer卡的服务器结构,所述承接结构包括:
第一电路板,连接在所述机箱的内部;
第一线缆,两端分别与所述第一电路板和所述CPU所在的主板连接;
八个母头连接端,连接在所述第一电路板上,并与八个所述插接孔一一对应设置,所述公头连接端适于通过所述插接孔与所述母头连接端插接。
本发明提供的支持多张retimer卡的服务器结构,所述第一电路板通过紧固件连接在所述机箱上;和/或,所述母头连接端焊接在所述第一电路板上。
本发明提供的支持多张retimer卡的服务器结构,所述承接结构包括:
母头连接端,设置在所述机箱内,并连接在所述插接孔处,每个所述插接孔处均连接一个所述母头连接端,所述公头连接端适于通过所述插接孔与所述母头连接端插接;
第二线缆,两端分别与所述母头连接端和所述CPU所在的主板连接。
本发明提供的支持多张retimer卡的服务器结构,所述母头连接端通过紧固件连接在所述机箱上;和/或,所述第二线缆的一端与所述母头连接端焊接。
本发明提供的支持多张retimer卡的服务器结构,所述承接结构包括:
八张第二电路板,连接在所述机箱的内部,并与八个所述插接孔一一对应设置;
第三线缆,两端分别与所述第二电路板和所述CPU所在的主板连接;
母头连接端,连接在所述第二电路板上,每块所述第二电路板上均连接一个所述母头连接端;所述公头连接端适于通过所述插接孔与所述母头连接端插接。
本发明提供的支持多张retimer卡的服务器结构,所述第二电路板通过紧固件连接在所述机箱上;和/或,所述母头连接端焊接在所述第二电路板上。
本发明提供的支持多张retimer卡的服务器结构,所述插接孔设置在1U或2U的所述机箱的前窗上,八个所述插接孔沿所述前窗的高度方向呈两排分布,每一排具有四个沿所述前窗的宽度方向依次间隔分布的所述插接孔,所述插接孔的长度方向与所述前窗的宽度方向一致;
或者,所述插接孔设置在1U或2U的所述机箱的前窗上,八个所述插接孔沿所述前窗的宽度方向依次间隔分布,所述插接孔的长度方向与所述前窗的宽度方向垂直。
本发明具有以下优点:
1.本发明提供的retimer卡,第一连接器和第二连接器分别设置在板卡的两端,使得retimer卡形成一个扁平的、直的薄板结构,且第一连接器为公头连接器,无需通过转折的转接卡或者蝴蝶卡的转接,就可直接与服务器进行插接,占用服务器较少的空间,一台服务器可连接更多张retimer卡,使用8GPU BOX时只需要一台服务器,无需增加服务器的数量,降低了服务器的能效。
2.本发明提供的支持多张retimer卡的服务器结构,服务器上设有八个插接孔,八个插接孔通过承接结构与CPU连接,一台服务器可通过八个retimer卡直接与8GPU BOX进行链接,减少服务器的使用,提高能效及密度。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案,下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施方式,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1示出了本发明的retimer卡的示意图;
图2示出了本发明的支持多张retimer卡的服务器结构的安装示意图;
图3示出了本发明的服务器(1U)的前窗(未装retimer卡)的示意图;
图4示出了本发明的服务器(1U)的前窗(安装retimer卡)的示意图;
图5示出了本发明的第一电路板的前视图;
图6示出了本发明的第一电路板的后视图;
图7示出了本发明的服务器(2U)的前窗(未装retimer卡)的示意图;
图8示出了本发明的服务器(2U)的前窗(安装retimer卡)的示意图;
图9示出了本发明的服务器的前窗支架的示意图一;
图10示出了本发明的服务器的前窗支架的示意图二;
图11示出了本发明的母头连接端的示意图;
图12示出了本发明的服务器和GPU BOX的对接关系示例。
附图标记说明:
1、retimer卡;11、板卡;12、第一连接器;13、第二连接器;14、芯片;2、服务器;21、机箱;22、CPU;23、第一电路板;24、母头连接端;25、前窗支架;26、连接孔。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
在本发明的描述中,需要说明的是,术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。此外,术语“第一”、“第二”、“第三”仅用于描述目的,而不能理解为指示或暗示相对重要性。
在本发明的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电信号连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本发明中的具体含义。
此外,下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
如图1所示,本实施例中提供了一种retimer卡1,包括板卡11、第一连接器12、第二连接器13和芯片14,第一连接器12设置在板卡11的一端,第一连接器12为公头连接端,适于与服务器2插接,并与服务器2的CPU22通信连接;第二连接器13设置在板卡11的另一端,适于与8GPU BOX通信连接;芯片14设置在板卡11上,位于第一连接器12和第二连接器13之间,并与第一连接器12和第二连接器13分别电信号连接。
第一连接器12和第二连接器13分别设置在板卡11的两端,使得retimer卡1形成一个扁平的薄板结构,且第一连接器12为公头连接器,无需通过转折的转接卡或者蝴蝶卡的转接,就可直接与服务器2进行插接,占用服务器2较少的空间,一台服务器2可连接更多张retimer卡1,使用8GPU BOX时无需增加服务器2的数量,降低了服务器2的能效。
本实施例中,第一连接器12为GENZ连接器的公头连接端;和/或,第二连接器13为CDFP连接器。具体地,公头连接端为金手指,可实现热插拔。具体地,第一连接器12为GENZ4C连接器的金手指,宽度约为5.5cm,占用空间小,优选地,第一连接器12也可以为其他宽度约为5.5cm的宽度较小的连接器。具体地,retimer卡1的CDFP连接器通过线缆与GPU BOX的CDFP连接器连接。
如图2至图12所示,本实施例还提供一种支持多张retimer卡的服务器结构,包括服务器2、8GPU BOX和上述的retimer卡1,服务器2包括机箱21、CPU22和承接结构,机箱21的前窗或后窗设有八个插接孔,CPU22和承接结构均设置在机箱21内,八个插接孔均通过承接结构与CPU22连接;retimer卡1具有八个,并通过第一连接器12分别与八个插接孔插接。
服务器2上设有八个插接孔,八个插接孔通过承接结构与CPU22连接,一台服务器2可通过八个retimer卡1直接与8GPU BOX进行链接,减少服务器2的使用,提高能效及密度。如图12所示,一台服务器2和一台GPU BOX对接。
具体地实施方式中,服务器2还包括主板,主板连接在机箱21的内部,CPU22连接在主板上;优选地,CPU22具有两颗,每颗CPU22接出4个x16信号。CPU22信号PCIEx16通过两颗MCIO X8连接器链接到承接结构上。
本实施例中,承接结构包括第一电路板23、第一线缆和八个母头连接端24,第一电路板23连接在机箱21的内部;第一线缆的两端分别与第一电路板23和CPU22所在的主板连接;八个母头连接端24连接在第一电路板23上,并与八个插接孔一一对应设置,公头连接端适于通过插接孔与母头连接端24插接。
在一张第一电路板23上连接八个母头连接端24,可与八个公头连接端一一配合,实现一台服务器2与一台8GPU BOX的配合。具体地,第一线缆为MCIO x8线缆。
本实施例中,第一电路板23通过紧固件连接在机箱21上;具体地,紧固件可以为螺钉或铆钉等紧固结构。优选地实施方式中,插接口设置在机箱21的前窗上,机箱21内还设有前窗支架25,连接在前窗的后方,前窗支架25上设有连接孔26,第一电路板23通过紧固件连接在前窗支架25上。
本实施例中,母头连接端24焊接在第一电路板23上。母头连接端24为GENZ 4C连接器的母头,与公头连接端配合。具体地信号路径为:主板上的两个MCIO连接器通过两根MCIOx8线缆将x16信号传输至第一电路板23的背面MCIO连接器,第一电路板23再将信号通过GENZ 4C连接器传递给retimer卡1。
本实施例中,承接结构包括母头连接端24和第二线缆,母头连接端24设置在机箱21内,并连接在插接孔处,每个插接孔处均连接一个母头连接端24,公头连接端适于通过插接孔与母头连接端24插接;第二线缆的两端分别与母头连接端24和CPU22所在的主板连接。直接在插接孔处连接母头连接端24,结构更简单。具体地,第二线缆为MCIO x8线缆。
本实施例中,母头连接端24通过紧固件连接在机箱21上;具体地,紧固件可以为螺钉或铆钉等紧固结构。优选地实施方式中,插接口设置在机箱21的前窗上,机箱21内还设有前窗支架25,连接在前窗的后方,前窗支架25上设有连接孔26,母头连接端24通过紧固件连接在前窗支架25上。
本实施例中,第二线缆的一端与母头连接端24焊接。母头连接端24为GENZ 4C连接器的母头,与公头连接端配合。具体地信号路径为:主板上的两个MCIO连接器通过两根MCIOx8线缆将x16信号再通过GENZ 4C连接器传递给retimer卡1。
本实施例中,承接结构包括八张第二电路板、第三线缆和母头连接端24,八张第二电路板连接在机箱21的内部,并与八个插接孔一一对应设置;第三线缆的两端分别与第二电路板和CPU22所在的主板连接;母头连接端24连接在第二电路板上,每块第二电路板上均连接一个母头连接端24;公头连接端适于通过插接孔与母头连接端24插接。
八张第二电路板上各连接一个母头连接端24,可与八个公头连接端一一配合,实现一台服务器2与一台8GPU BOX的配合。具体地,第三线缆为MCIO x8线缆。
本实施例中,第二电路板通过紧固件连接在机箱21上;具体地,紧固件可以为螺钉或铆钉等紧固结构。优选地实施方式中,插接口设置在机箱21的前窗上,机箱21内还设有前窗支架25,连接在前窗的后方,前窗支架25上设有连接孔26,第二电路板通过紧固件连接在前窗支架25上。
本实施例中,母头连接端24焊接在第二电路板上。母头连接端24为GENZ 4C连接器的母头,与公头连接端配合。具体地信号路径为:主板上的两个MCIO连接器通过两根MCIOx8线缆将x16信号传输至第二电路板的背面MCIO连接器,第二电路板再将信号通过GENZ 4C连接器传递给retimer卡1。
本实施例中,插接孔设置在1U的机箱21的前窗上,八个插接孔沿前窗的高度方向呈两排分布,每一排具有四个沿前窗的宽度方向依次间隔分布的插接孔,插接孔的长度方向与前窗的宽度方向一致。1U的前窗高度约为4.445cm,宽度约为22cm,可设置两排插接孔,插接孔的横截面积应略大于或等于母头连接器的横截面积。
本实施例中,插接孔还可设置在1U的机箱21的前窗上,八个插接孔沿前窗的宽度方向依次间隔分布,插接孔的长度方向与前窗的宽度方向垂直。
本实施例中,插接孔还可设置在2U的机箱21的前窗上,八个插接孔沿前窗的高度方向呈两排分布,每一排具有四个沿前窗的宽度方向依次间隔分布的插接孔,插接孔的长度方向与前窗的宽度方向一致。
本实施例中,插接孔还可设置在2U的机箱21的前窗上,八个插接孔沿前窗的宽度方向依次间隔分布,插接孔的长度方向与前窗的宽度方向垂直。
插接孔设置在前窗上,retimer卡1的第二连接器13朝向服务器2外侧,拆装retimer卡1时不同打开机箱21的箱盖就可实现热插拔。
显然,上述实施例仅仅是为清楚地说明所作的举例,而并非对实施方式的限定。对于所属领域的普通技术人员来说,在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (10)

1.一种retimer卡,其特征在于,包括:
板卡(11);
第一连接器(12),设置在所述板卡(11)的一端,所述第一连接器(12)为公头连接端,适于与服务器(2)插接,并与所述服务器(2)的CPU(22)通信连接;
第二连接器(13),设置在所述板卡(11)的另一端,适于与8GPU BOX通信连接;
芯片(14),设置在所述板卡(11)上,位于所述第一连接器(12)和所述第二连接器(13)之间,并与所述第一连接器(12)和所述第二连接器(13)分别电信号连接。
2.根据权利要求1所述的retimer卡,其特征在于,所述第一连接器(12)为GENZ连接器的公头连接端;和/或,所述第二连接器(13)为CDFP连接器。
3.一种支持多张retimer卡的服务器结构,其特征在于,包括:
服务器(2),包括机箱(21)、CPU(22)和承接结构,所述机箱(21)的前窗或后窗设有八个插接孔,所述CPU(22)和所述承接结构均设置在所述机箱(21)内,八个所述插接孔均通过所述承接结构与所述CPU(22)连接;
8GPU BOX;
如权利要求1或2所述的retimer卡(1),具有八个,并通过所述第一连接器(12)分别与八个所述插接孔插接。
4.根据权利要求3所述的支持多张retimer卡的服务器结构,其特征在于,所述承接结构包括:
第一电路板(23),连接在所述机箱(21)的内部;
第一线缆,两端分别与所述第一电路板(23)和所述CPU(22)所在的主板连接;
八个母头连接端(24),连接在所述第一电路板(23)上,并与八个所述插接孔一一对应设置,所述公头连接端适于通过所述插接孔与所述母头连接端(24)插接。
5.根据权利要求4所述的支持多张retimer卡的服务器结构,其特征在于,所述第一电路板(23)通过紧固件连接在所述机箱(21)上;和/或,所述母头连接端(24)焊接在所述第一电路板(23)上。
6.根据权利要求3所述的支持多张retimer卡的服务器结构,其特征在于,所述承接结构包括:
母头连接端(24),设置在所述机箱(21)内,并连接在所述插接孔处,每个所述插接孔处均连接一个所述母头连接端(24),所述公头连接端适于通过所述插接孔与所述母头连接端(24)插接;
第二线缆,两端分别与所述母头连接端(24)和所述CPU(22)所在的主板连接。
7.根据权利要求6所述的支持多张retimer卡的服务器结构,其特征在于,所述母头连接端(24)通过紧固件连接在所述机箱(21)上;和/或,所述第二线缆的一端与所述母头连接端(24)焊接。
8.根据权利要求3所述的支持多张retimer卡的服务器结构,其特征在于,所述承接结构包括:
八张第二电路板,连接在所述机箱(21)的内部,并与八个所述插接孔一一对应设置;
第三线缆,两端分别与所述第二电路板和所述CPU(22)所在的主板连接;
母头连接端(24),连接在所述第二电路板上,每块所述第二电路板上均连接一个所述母头连接端(24);所述公头连接端适于通过所述插接孔与所述母头连接端(24)插接。
9.根据权利要求8所述的支持多张retimer卡的服务器结构,其特征在于,所述第二电路板通过紧固件连接在所述机箱(21)上;和/或,所述母头连接端(24)焊接在所述第二电路板上。
10.根据权利要求3-9中任一项所述的支持多张retimer卡的服务器结构,其特征在于,所述插接孔设置在1U或2U的所述机箱(21)的前窗上,八个所述插接孔沿所述前窗的高度方向呈两排分布,每一排具有四个沿所述前窗的宽度方向依次间隔分布的所述插接孔,所述插接孔的长度方向与所述前窗的宽度方向一致;
或者,所述插接孔设置在1U或2U的所述机箱(21)的前窗上,八个所述插接孔沿所述前窗的宽度方向依次间隔分布,所述插接孔的长度方向与所述前窗的宽度方向垂直。
CN202210436482.XA 2022-04-25 2022-04-25 一种retimer卡及支持多张retimer卡的服务器结构 Active CN114815991B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210436482.XA CN114815991B (zh) 2022-04-25 2022-04-25 一种retimer卡及支持多张retimer卡的服务器结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210436482.XA CN114815991B (zh) 2022-04-25 2022-04-25 一种retimer卡及支持多张retimer卡的服务器结构

Publications (2)

Publication Number Publication Date
CN114815991A true CN114815991A (zh) 2022-07-29
CN114815991B CN114815991B (zh) 2023-08-11

Family

ID=82507909

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210436482.XA Active CN114815991B (zh) 2022-04-25 2022-04-25 一种retimer卡及支持多张retimer卡的服务器结构

Country Status (1)

Country Link
CN (1) CN114815991B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117112477A (zh) * 2023-08-02 2023-11-24 成都电科星拓科技有限公司 一种PCIe Retimer验证的归一化实现方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107832177A (zh) * 2017-11-20 2018-03-23 郑州云海信息技术有限公司 一种多gpu系统的edp测试方法、系统、设备及存储介质
US20190197005A1 (en) * 2017-12-25 2019-06-27 Giga-Byte Technology Co.,Ltd. Interface card module and adapter card thereof
CN110618744A (zh) * 2019-09-20 2019-12-27 浪潮电子信息产业股份有限公司 一种新型的GPU Carrier板卡
CN214151688U (zh) * 2021-03-03 2021-09-07 北京万数科技有限公司 Gpu卡转接装置及服务器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107832177A (zh) * 2017-11-20 2018-03-23 郑州云海信息技术有限公司 一种多gpu系统的edp测试方法、系统、设备及存储介质
US20190197005A1 (en) * 2017-12-25 2019-06-27 Giga-Byte Technology Co.,Ltd. Interface card module and adapter card thereof
CN110618744A (zh) * 2019-09-20 2019-12-27 浪潮电子信息产业股份有限公司 一种新型的GPU Carrier板卡
CN214151688U (zh) * 2021-03-03 2021-09-07 北京万数科技有限公司 Gpu卡转接装置及服务器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117112477A (zh) * 2023-08-02 2023-11-24 成都电科星拓科技有限公司 一种PCIe Retimer验证的归一化实现方法

Also Published As

Publication number Publication date
CN114815991B (zh) 2023-08-11

Similar Documents

Publication Publication Date Title
US7997938B2 (en) Electrical connector system with electrical power connection and guide features
US8272900B2 (en) Electrical connector, cable and apparatus utilizing same
US8535086B2 (en) Electronic devices using divided multi connector element differential bus connector
CN102957013A (zh) 线缆插头连接器、板端插座连接器及连接器组件
CN201107817Y (zh) 扩充卡插接装置组合
CN114815991B (zh) 一种retimer卡及支持多张retimer卡的服务器结构
US6050831A (en) Method of selectable connecting different date access device to the same circuit board and related connector module
CN100466392C (zh) 电连接器组件
WO2004097990A1 (fr) Panneau d'insertion a double face
CN113381211A (zh) 缆线型转接卡
CN113708112A (zh) 一种板卡阶梯连接结构及信号连接器
US7269891B1 (en) High density, zero-height, free floating interconnect system
CN111883992A (zh) 一种连接器件以及服务器
CN218938868U (zh) 扩展组件及主机
TWM243815U (en) Electronic card connector
CN216217293U (zh) 媒体服务器
CN211150836U (zh) 一种基于金手指连接的ocp竖插固定件
CN212135414U (zh) 一种嵌入式模块化主板
CN115686144B (zh) 扩展卡模组和电子设备
CN219718584U (zh) 一种功能板卡及电子设备
CN114756484B (zh) 一种背板与主板连接端口识别系统、方法和服务器
CN114564092B (zh) 一种基于警务数据图像处理的服务器连接结构
CN210776481U (zh) 接口卡、主板组件及电子设备
CN219225406U (zh) 服务器主板及服务器
CN212064499U (zh) 一种电路板间连接结构及其中的接口板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant