CN114793154A - 一种定时同步锁定检测方法 - Google Patents

一种定时同步锁定检测方法 Download PDF

Info

Publication number
CN114793154A
CN114793154A CN202210694930.6A CN202210694930A CN114793154A CN 114793154 A CN114793154 A CN 114793154A CN 202210694930 A CN202210694930 A CN 202210694930A CN 114793154 A CN114793154 A CN 114793154A
Authority
CN
China
Prior art keywords
timing synchronization
signal
snr
threshold value
lock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210694930.6A
Other languages
English (en)
Other versions
CN114793154B (zh
Inventor
赵靓
张靖
周家喜
黄子轩
何家皓
徐思远
曹山
郭伟
李湘豪
刘振语
戴世纪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tiandi Information Network Research Institute Anhui Co Ltd
Original Assignee
Tiandi Information Network Research Institute Anhui Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tiandi Information Network Research Institute Anhui Co Ltd filed Critical Tiandi Information Network Research Institute Anhui Co Ltd
Priority to CN202210694930.6A priority Critical patent/CN114793154B/zh
Publication of CN114793154A publication Critical patent/CN114793154A/zh
Application granted granted Critical
Publication of CN114793154B publication Critical patent/CN114793154B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

本发明公开了一种定时同步锁定检测方法，利用数控振荡器输出的分数间隔
Figure 839360DEST_PATH_IMAGE001
，经过数学变换、平滑滤波，输出定时同步锁定检测信号
Figure 917037DEST_PATH_IMAGE002
，若
Figure 684005DEST_PATH_IMAGE003
满足
Figure 429107DEST_PATH_IMAGE004
时，则判定定时同步环路锁定，其中
Figure 865904DEST_PATH_IMAGE005
为锁定门限值，
Figure 555512DEST_PATH_IMAGE006
为振荡幅值。本发明提供的定时同步锁定检测方法实现方式简单，实用性强，易于推广，在MPSK高阶调制和低信噪比条件下仍能提供可靠的检测结果。

Description

一种定时同步锁定检测方法
技术领域
本发明涉及同步检测技术领域，尤其是一种定时同步锁定检测方法。
背景技术
在数字通信系统中，由于发送端和接收端各自采用独立的时钟源，时钟频率的差异及信号在信道传输过程中的延迟，会导致接收端的采样周期与发送端不同，进而导致采样点数据的信噪比变差，并且当时钟偏差累积到一定程度，便会产生误码。因此，需要在接收端进行定时同步，从而获得与发送端相同的采样时钟和最佳采样点。
根据是否使用导频信号，可以将定时同步算法分为外同步法与自同步法两类。外同步法在发送端增加用于同步的信号（即导频），接收端将该信号提取出来用于同步。自同步法由接收端直接从数字信号中提取位同步信号，又分为滤波法和锁相法，其中，滤波法通过对数字信号进行某种变换提取同步信息，而锁相法在接收端使用鉴相器提取接收码元的定时偏差，并通过锁相环路调节定时偏差，直到码元同步为止，即环路达到锁定状态。
外同步法需要消耗一定的频带和信号功率，而自同步法不需要估计收发信号间的相对延迟，并且不需要消耗额外的频带和信号功率，因此自同步法的使用更为广泛，其中使用较多的自同步法是锁相环法。锁相环法由插值滤波器、定时误差检测器、环路滤波器和数控振荡器四个模块构成定时同步环路，如图1所示。模拟接收信号
Figure 760174DEST_PATH_IMAGE001
经过本地时钟采样后，得到数字信号
Figure 566063DEST_PATH_IMAGE002
；插值滤波器对
Figure 876958DEST_PATH_IMAGE003
进行插值滤波后，得到数字信号
Figure 803326DEST_PATH_IMAGE004
；定时误差检测器对
Figure 414436DEST_PATH_IMAGE005
进行定时误差估计运算（根据Gardner或其他算法）后，得到定时误差信号
Figure 768057DEST_PATH_IMAGE006
；环路滤波器滤除
Figure 300669DEST_PATH_IMAGE007
中的带外高斯噪声和高频成分后，得到步长控制信号
Figure 532193DEST_PATH_IMAGE008
；数控振荡器在
Figure 674109DEST_PATH_IMAGE008
的控制下通过溢出计数的方式来确定差值基准信号
Figure 493904DEST_PATH_IMAGE009
和分数间隔信号
Figure 44971DEST_PATH_IMAGE010
；最后插值滤波器利用
Figure 109879DEST_PATH_IMAGE011
和
Figure 462625DEST_PATH_IMAGE010
完成新一轮的插值计算，从而形成一个闭环反馈的环路。当同步环路收敛时，数字信号
Figure 485945DEST_PATH_IMAGE012
就是后续模块所需的输入信号，至此完成定时同步过程。
在使用定时同步环路时，需要对同步锁定状态进行检测，从而判断是否可以进行帧同步、载波同步等后续操作。目前已有的定时同步检测方法，在实际应用中都存在一定的局限性。以《Lock Detectors for Timing Recovery》（G. Karam, V. Paxal, and M.Moeneclaey, Proc. ICC, pp. 1281-1285, June 1996.）为例，该文献提出了两种检测方法，其中检测器A在接收端需要采用4倍的采样率，实现成本较高；而检测器B仅需采用2倍的采样率，但是受输入信号幅度影响较大。此外，该文献提供的检测方法在MPSK高阶调制（M>4）和低信噪比条件下，检测性能较差。
发明内容
针对定时同步锁定检测存在的技术问题，本发明提供了一种定时同步锁定检测方法，实现方式简单，并且可以在MPSK高阶调制和低信噪比条件下提供可靠的检测结果。
一种定时同步锁定检测方法，利用数控振荡器输出的分数间隔
Figure 524308DEST_PATH_IMAGE013
，经过数学变换、平滑滤波，输出定时同步锁定检测信号
Figure 596169DEST_PATH_IMAGE014
，若
Figure 770799DEST_PATH_IMAGE015
满足
Figure 135659DEST_PATH_IMAGE016
时，则判定定时同步环路锁定，其中
Figure 395739DEST_PATH_IMAGE017
为锁定门限值，
Figure 5712DEST_PATH_IMAGE018
为振荡幅值。
进一步的，对分数间隔
Figure 831585DEST_PATH_IMAGE013
进行数学变换的变换式为
Figure 26069DEST_PATH_IMAGE019
，
Figure 570182DEST_PATH_IMAGE020
为变换后的分数间隔。
进一步的，平滑滤波采用线性滤波器，平滑滤波后输出的
Figure 983846DEST_PATH_IMAGE021
，其中
Figure 867489DEST_PATH_IMAGE022
为定时误差信号，
Figure 902047DEST_PATH_IMAGE023
为两次变换后的分数间隔的差值，
Figure 136720DEST_PATH_IMAGE024
为滤波因子，
Figure 88495DEST_PATH_IMAGE025
。
进一步的，锁定门限值
Figure 92223DEST_PATH_IMAGE026
，其中
Figure 267990DEST_PATH_IMAGE027
、
Figure 960264DEST_PATH_IMAGE028
均为权重系数，SNR表示信噪比，
Figure 715731DEST_PATH_IMAGE029
表示关于SNR的函数；优选的，
Figure 308386DEST_PATH_IMAGE027
与调制阶数相关。
或者，锁定门限值
Figure 858316DEST_PATH_IMAGE030
，其中
Figure 802001DEST_PATH_IMAGE031
、
Figure 361159DEST_PATH_IMAGE032
、
Figure 808320DEST_PATH_IMAGE033
、
Figure 529152DEST_PATH_IMAGE034
均为权重系数，SNR表示信噪比，
Figure 694554DEST_PATH_IMAGE035
、
Figure 791823DEST_PATH_IMAGE036
表示关于SNR的函数，
Figure 123185DEST_PATH_IMAGE037
为锁定门限值分段点；优选的，
Figure 14917DEST_PATH_IMAGE031
、
Figure 933195DEST_PATH_IMAGE033
与调制阶数相关；
或者，锁定门限值
Figure 834155DEST_PATH_IMAGE038
，其中
Figure 990330DEST_PATH_IMAGE039
、
Figure 318543DEST_PATH_IMAGE040
、
Figure 458537DEST_PATH_IMAGE041
、
Figure 163188DEST_PATH_IMAGE042
、
Figure 206493DEST_PATH_IMAGE043
、
Figure 440028DEST_PATH_IMAGE044
均为权重系数，SNR表示信噪比，
Figure 67318DEST_PATH_IMAGE045
、
Figure 310081DEST_PATH_IMAGE046
、
Figure 706427DEST_PATH_IMAGE047
表示关于SNR的函数，
Figure 110864DEST_PATH_IMAGE048
、
Figure 225450DEST_PATH_IMAGE049
为锁定门限值分段点； 优选的，
Figure 6324DEST_PATH_IMAGE039
、
Figure 257177DEST_PATH_IMAGE041
、
Figure 98094DEST_PATH_IMAGE043
与调制阶数相关。
本发明提供的定时同步锁定检测方法实现方式简单，实用性强，易于推广，在MPSK高阶调制和低信噪比条件下仍能提供可靠的检测结果。
附图说明
图1为现有的定时同步环路示意图；
图2为本发明提供的定时同步锁定检测原理框图；
图3为QPSK情景下，定时同步锁定检测方法的性能对比图；
图4a为QPSK，SNR=10dB情景下参考同步锁定检测器的检测结果；
图4b为QPSK，SNR=10dB情景下实施例2的检测结果；
图5a为QPSK，SNR=-5dB情景下参考同步锁定检测器的检测结果；
图5b为QPSK，SNR=-5dB情景下实施例2的检测结果；
图6a为32PSK，SNR=10dB情景下参考同步锁定检测器的检测结果；
图6b为32PSK，SNR=10dB情景下实施例2的检测结果。
具体实施方式
下面结合附图和具体实施方式对本发明作进一步详细的说明。本发明的实施例是为了示例和描述起见而给出的，而并不是无遗漏的或者将本发明限于所公开的形式。很多修改和变化对于本领域的普通技术人员而言是显而易见的。选择和描述实施例是为了更好说明本发明的原理和实际应用，并且使本领域的普通技术人员能够理解本发明从而设计适于特定用途的带有各种修改的各种实施例。
实施例1
现有技术中，分数间隔是数控振荡器提供给插值滤波器，用于下一轮插值计算的。本发明创造性地将分数间隔用于定时同步锁定检测，提出一种实现方式简单、实用性强的定时同步锁定检测方法。
参照图2，本发明利用数控振荡器输出的分数间隔
Figure 198512DEST_PATH_IMAGE013
，经过数学变换、平滑滤波，输出定时同步锁定检测信号
Figure 783077DEST_PATH_IMAGE014
，若
Figure 888436DEST_PATH_IMAGE015
满足
Figure 900255DEST_PATH_IMAGE016
时，则判定定时同步环路锁定，其中
Figure 723854DEST_PATH_IMAGE017
为锁定门限值，
Figure 112110DEST_PATH_IMAGE018
为振荡幅值。
实践中，分数间隔
Figure 337555DEST_PATH_IMAGE013
通常以0.5为中心上下波动。对分数间隔
Figure 520275DEST_PATH_IMAGE013
进行数学变换的变换式为
Figure 598214DEST_PATH_IMAGE019
，
Figure 524582DEST_PATH_IMAGE020
为变换后的分数间隔。例如，当
Figure 604534DEST_PATH_IMAGE013
=0.4或
Figure 223734DEST_PATH_IMAGE013
=0.6时，
Figure 756346DEST_PATH_IMAGE020
=0.4。
本实施例中，平滑滤波采用线性滤波器，平滑滤波后输出的
Figure 486405DEST_PATH_IMAGE021
，其中
Figure 420863DEST_PATH_IMAGE023
为两次变换后的分数间隔的差值，
Figure 945385DEST_PATH_IMAGE024
为滤波因子，
Figure 230873DEST_PATH_IMAGE025
。此处的
Figure 997578DEST_PATH_IMAGE024
值越小，对系统状态的突变越不敏感，本实施例中，
Figure 786543DEST_PATH_IMAGE024
均取值2-8。
锁定门限值
Figure 747546DEST_PATH_IMAGE017
、振荡幅值
Figure 254750DEST_PATH_IMAGE018
的取值对检测结果也有着一定影响，其较优的取值是在具体应用场景下通过试验得到的。通常来说，锁定门限值
Figure 326612DEST_PATH_IMAGE017
与信噪比SNR线性相关，振荡幅值
Figure 766820DEST_PATH_IMAGE018
为常数。下面在QPSK情景下（QPSK情景下，调制阶数M=4），通过多个对比例对锁定门限值
Figure 898724DEST_PATH_IMAGE017
、振荡幅值
Figure 893225DEST_PATH_IMAGE018
的取值对检测结果的影响进行讨论。
对比例1，锁定门限值计算公式采用
Figure 4663DEST_PATH_IMAGE026
，此处的锁定门限值
Figure 299378DEST_PATH_IMAGE017
与信噪比SNR线性相关。
锁定门限值试验优选值
Figure 71025DEST_PATH_IMAGE050
，其中
Figure 818401DEST_PATH_IMAGE051
，
Figure 232065DEST_PATH_IMAGE052
，
Figure 115707DEST_PATH_IMAGE053
；振荡幅值试验优选值
Figure 415845DEST_PATH_IMAGE054
，其中M表示调制阶数。
由于M=4，因此锁定门限值试验优选值
Figure 384938DEST_PATH_IMAGE055
，
Figure 602293DEST_PATH_IMAGE056
。
对比例2，锁定门限值计算公式采用
Figure 606021DEST_PATH_IMAGE030
，此处的锁定门限值
Figure 250629DEST_PATH_IMAGE017
与信噪比SNR分段（两段）线性相关。
锁定门限值试验优选值
Figure 707018DEST_PATH_IMAGE057
，其中
Figure 462484DEST_PATH_IMAGE058
、
Figure 477976DEST_PATH_IMAGE059
、
Figure 293485DEST_PATH_IMAGE060
、
Figure 24722DEST_PATH_IMAGE061
、
Figure 583880DEST_PATH_IMAGE062
；振荡幅值试验优选值
Figure 624517DEST_PATH_IMAGE063
，其中M表示调制阶数。
由于M=4，因此锁定门限值试验优选值
Figure 142086DEST_PATH_IMAGE064
，振荡幅值试验优选值
Figure 340111DEST_PATH_IMAGE065
。
对比例3，锁定门限值计算公式采用
Figure 702960DEST_PATH_IMAGE066
，此处的锁定门限值
Figure 801366DEST_PATH_IMAGE017
与信噪比SNR分段（三段）线性相关。
锁定门限值试验优选值
Figure 224257DEST_PATH_IMAGE067
，其中
Figure 408113DEST_PATH_IMAGE068
、
Figure 807608DEST_PATH_IMAGE069
、
Figure 760521DEST_PATH_IMAGE070
、
Figure 619892DEST_PATH_IMAGE071
、
Figure 759887DEST_PATH_IMAGE072
、
Figure 730117DEST_PATH_IMAGE073
、
Figure 39001DEST_PATH_IMAGE074
；振荡幅值试验优选值
Figure 803694DEST_PATH_IMAGE075
，其中M表示调制阶数。
由于M=4，因此锁定门限值试验优选值
Figure 962143DEST_PATH_IMAGE076
，振荡幅值试验优选值
Figure 204906DEST_PATH_IMAGE077
。
利用本发明公开的定时同步锁定检测方法，在调制方式为QPSK，不同信噪比SNR条件下，按照对比例1-3对锁定门限值和振荡幅值进行取值，仿真结果如图 3所示。从图3中可以看出，锁定门限值和振荡幅值按照对比例1-3取值的检测结果均优于参考同步锁定检测方法，具有更高的检测准确性。此外，锁定门限值分两段取值的对比例2检测准确性优于锁定门限值一段取值的对比例1，锁定门限值分三段取值的对比例3检测准确性优于锁定门限值两段取值的对比例2。
此处需要补充说明的是，本实施例的三个对比例中，锁定门限值试验优选值均与SNR呈线性关系，因此
Figure 866831DEST_PATH_IMAGE029
、
Figure 802426DEST_PATH_IMAGE035
、
Figure 946706DEST_PATH_IMAGE036
、
Figure 258739DEST_PATH_IMAGE045
、
Figure 103067DEST_PATH_IMAGE046
、
Figure 976607DEST_PATH_IMAGE047
可以均取SNR，这是例举最简单的线性关系。锁定门限值试验优选值还可能与SNR呈平方关系、幂次方关系、对数关系等，因此采用函数关系予以概括。
Figure 109649DEST_PATH_IMAGE037
、
Figure 490951DEST_PATH_IMAGE078
、
Figure 953900DEST_PATH_IMAGE079
为锁定门限值分段点，与锁定门限值
Figure 496877DEST_PATH_IMAGE017
、振荡幅值
Figure 382793DEST_PATH_IMAGE018
的取值一样，其较优的取值是在具体应用场景下通过试验得到的，并无固定取值。
Figure 725044DEST_PATH_IMAGE027
、
Figure 511341DEST_PATH_IMAGE031
、
Figure 225219DEST_PATH_IMAGE033
、
Figure 67273DEST_PATH_IMAGE080
、
Figure 55958DEST_PATH_IMAGE041
、
Figure 168533DEST_PATH_IMAGE043
、
Figure 318891DEST_PATH_IMAGE018
与调制阶数相关，是为了在MPSK高阶调制情景中，本发明也具有较好的检测结果。
实施例2
下面在锁定门限值和振荡幅值计算公式固定的情况下，分不同情景对本发明的检测效果进行验证。
以《Lock Detectors for Timing Recovery》中提出的检测器A作为参考同步锁定检测器（N取1024），在第1个点和第5000个点插入时钟偏差，并分别在QPSK，SNR=10dB；QPSK，SNR=-5dB；32PSK，SNR=10dB三种情景下进行仿真对比，仿真结果如图4a-图6b所示。在QPSK情景下，调制阶数M=4；而在32PSK情景下，调制阶数M=32。
在本实施例中，锁定门限值取值
Figure 913821DEST_PATH_IMAGE057
，其中
Figure 407994DEST_PATH_IMAGE058
、
Figure 404769DEST_PATH_IMAGE059
、
Figure 460449DEST_PATH_IMAGE060
、
Figure 745937DEST_PATH_IMAGE061
、
Figure 545266DEST_PATH_IMAGE081
；振荡幅值取值
Figure 101274DEST_PATH_IMAGE063
，其中M表示调制阶数。
在QPSK情景下，调制阶数M=4，锁定门限值取值
Figure 593436DEST_PATH_IMAGE082
；振荡幅值取值
Figure 428536DEST_PATH_IMAGE083
。当SNR=10dB时，锁定门限值取值
Figure 795671DEST_PATH_IMAGE084
；
Figure 235879DEST_PATH_IMAGE085
；当SNR=-5dB，锁定门限值取值
Figure 633362DEST_PATH_IMAGE086
；
Figure 424601DEST_PATH_IMAGE087
。
在32PSK情景下，调制阶数M=32，锁定门限值取值
Figure 598356DEST_PATH_IMAGE088
；振荡幅值取值
Figure 955388DEST_PATH_IMAGE089
。当SNR=10dB时，锁定门限值取值
Figure 789351DEST_PATH_IMAGE090
，
Figure 97580DEST_PATH_IMAGE091
。
从仿真结果对比图中可以看出，当使用QPSK调制方式、信噪比为10dB时，本实施例能够准确检测出是否达到定时同步锁定状态；在较低信噪比条件下（这里用-5dB的信噪比条件作为示例）和MPSK高阶调制（这里用32PSK作为示例），定时同步锁定状态检测的准确性也有保证（单一峰值）。反观参考定时同步锁定检测器，在这三种仿真条件下，在第2个时钟偏差处都会出现两个峰值，特别是在-5dB信噪比和32PSK条件下，第2个峰值更为明显，从而影响定时同步锁定状态检测的准确性。
由此可见，本发明提供的定时同步锁定检测方法，能够以简单的方式实现定时同步锁定状态检测，并且在MPSK高阶调制和低信噪比条件下仍具有较好的检测性能，值得被推广使用。
显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域及相关领域的普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都应属于本发明保护的范围。

Claims (9)

1.一种定时同步锁定检测方法，其特征在于，利用数控振荡器输出的分数间隔
Figure 770630DEST_PATH_IMAGE001
，经过数学变换、平滑滤波，输出定时同步锁定检测信号
Figure 747813DEST_PATH_IMAGE002
，若
Figure 409739DEST_PATH_IMAGE003
满足
Figure 79755DEST_PATH_IMAGE004
时，则判定定时同步环路锁定，其中
Figure 459920DEST_PATH_IMAGE005
为锁定门限值，
Figure 240795DEST_PATH_IMAGE006
为振荡幅值。
2.根据权利要求1所述的定时同步锁定检测方法，其特征在于，对分数间隔
Figure 258691DEST_PATH_IMAGE001
进行数学变换的变换式为
Figure 99609DEST_PATH_IMAGE007
，
Figure 701491DEST_PATH_IMAGE008
为变换后的分数间隔。
3.根据权利要求1所述的定时同步锁定检测方法，其特征在于，平滑滤波采用线性滤波器，平滑滤波后输出的
Figure 551636DEST_PATH_IMAGE009
，其中
Figure 922574DEST_PATH_IMAGE010
为定时误差信号，
Figure 934392DEST_PATH_IMAGE011
为两次变换后的分数间隔的差值，
Figure 757992DEST_PATH_IMAGE012
为滤波因子，
Figure 644783DEST_PATH_IMAGE013
。
4.根据权利要求1所述的定时同步锁定检测方法，其特征在于，锁定门限值
Figure 870228DEST_PATH_IMAGE014
，其中
Figure 318527DEST_PATH_IMAGE015
、
Figure 629422DEST_PATH_IMAGE016
均为权重系数，SNR表示信噪比，
Figure 821369DEST_PATH_IMAGE017
表示关于SNR的函数。
5.根据权利要求4所述的定时同步锁定检测方法，其特征在于，
Figure 901321DEST_PATH_IMAGE015
与调制阶数相关。
6.根据权利要求1所述的定时同步锁定检测方法，其特征在于，锁定门限值
Figure 520521DEST_PATH_IMAGE018
，其中
Figure 85757DEST_PATH_IMAGE019
、
Figure 550236DEST_PATH_IMAGE020
、
Figure 750273DEST_PATH_IMAGE021
、
Figure 540375DEST_PATH_IMAGE022
均为权重系数，SNR表示信噪比，
Figure 560283DEST_PATH_IMAGE023
、
Figure 94033DEST_PATH_IMAGE024
表示关于SNR的函数，
Figure 148577DEST_PATH_IMAGE025
为锁定门限值分段点。
7.根据权利要求6所述的定时同步锁定检测方法，其特征在于，
Figure 844000DEST_PATH_IMAGE019
、
Figure 121179DEST_PATH_IMAGE021
与调制阶数相关。
8.根据权利要求1所述的定时同步锁定检测方法，其特征在于，锁定门限值
Figure 193040DEST_PATH_IMAGE026
，其中
Figure 102090DEST_PATH_IMAGE027
、
Figure 233994DEST_PATH_IMAGE028
、
Figure 494074DEST_PATH_IMAGE029
、
Figure 369626DEST_PATH_IMAGE030
、
Figure 398762DEST_PATH_IMAGE031
、
Figure 435988DEST_PATH_IMAGE032
均为权重系数，SNR表示信噪比，
Figure 684829DEST_PATH_IMAGE033
、
Figure 98493DEST_PATH_IMAGE034
、
Figure 247715DEST_PATH_IMAGE035
表示关于SNR的函数，
Figure 455842DEST_PATH_IMAGE036
、
Figure 424935DEST_PATH_IMAGE037
为锁定门限值分段点。
9.根据权利要求8所述的定时同步锁定检测方法，其特征在于，
Figure 642290DEST_PATH_IMAGE027
、
Figure 380439DEST_PATH_IMAGE029
、
Figure 585899DEST_PATH_IMAGE031
与调制阶数相关。
CN202210694930.6A 2022-06-20 2022-06-20 一种定时同步锁定检测方法 Active CN114793154B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210694930.6A CN114793154B (zh) 2022-06-20 2022-06-20 一种定时同步锁定检测方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210694930.6A CN114793154B (zh) 2022-06-20 2022-06-20 一种定时同步锁定检测方法

Publications (2)

Publication Number Publication Date
CN114793154A true CN114793154A (zh) 2022-07-26
CN114793154B CN114793154B (zh) 2022-09-06

Family

ID=82463439

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210694930.6A Active CN114793154B (zh) 2022-06-20 2022-06-20 一种定时同步锁定检测方法

Country Status (1)

Country Link
CN (1) CN114793154B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997030532A1 (en) * 1996-02-16 1997-08-21 Globespan Technologies, Inc. Multi-channel timing recovery system
US20070047121A1 (en) * 2005-08-26 2007-03-01 Eleftheriou Evangelos S Read channel apparatus for asynchronous sampling and synchronous equalization
CN108768604A (zh) * 2018-05-08 2018-11-06 北京航空航天大学 一种用于pcm/fm多符号检测的低复杂度位同步方法
CN110808772A (zh) * 2019-11-26 2020-02-18 上海航天测控通信研究所 用于近月空间通信的接收机的基带信号处理方法及装置
CN113645687A (zh) * 2021-09-03 2021-11-12 天地信息网络研究院(安徽)有限公司 一种基于捷变点波束的多用户时间同步方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997030532A1 (en) * 1996-02-16 1997-08-21 Globespan Technologies, Inc. Multi-channel timing recovery system
US20070047121A1 (en) * 2005-08-26 2007-03-01 Eleftheriou Evangelos S Read channel apparatus for asynchronous sampling and synchronous equalization
CN108768604A (zh) * 2018-05-08 2018-11-06 北京航空航天大学 一种用于pcm/fm多符号检测的低复杂度位同步方法
CN110808772A (zh) * 2019-11-26 2020-02-18 上海航天测控通信研究所 用于近月空间通信的接收机的基带信号处理方法及装置
CN113645687A (zh) * 2021-09-03 2021-11-12 天地信息网络研究院(安徽)有限公司 一种基于捷变点波束的多用户时间同步方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
田丽娟等: "基于内插的符号同步算法设计", 《舰船电子工程》 *
邵淑媛: "成对载波多址系统中干扰信号时延的估计算法研究", 《中国优秀博硕士学位论文全文数据库 (硕士)》 *

Also Published As

Publication number Publication date
CN114793154B (zh) 2022-09-06

Similar Documents

Publication Publication Date Title
CN102449950B (zh) 符号定时恢复方法和设备
JP2712706B2 (ja) 適応位相検出同期方法
KR100547831B1 (ko) 가변 데이터 전송률에 대응이 가능한 클럭 및 데이터 복원장치
US7801249B2 (en) Carrier phase and symbol timing recovery circuit for an ATSC receiver and method of recovering a carrier phase and a symbol timing in received digital signal data
CN109831402B (zh) 16apsk信号载波相位同步及其判锁定方法
CN106656168B (zh) 时钟数据恢复装置及方法
JPS6359147A (ja) 信号処理システム
CN112399551B (zh) 一种面向短时突发信号的高精度同步方法
US6640194B2 (en) Timing jitter frequency detector for timing recovery systems
US5694440A (en) Data synchronizer lock detector and method of operation thereof
US6757024B2 (en) Timing recovery apparatus and method for digital TV using envelope of timing error
CA1115777A (en) Method and device for acquiring the initial phase of the clock in a synchronous data receiver
US6959061B1 (en) Phase comparator circuit
CN114793154B (zh) 一种定时同步锁定检测方法
CN108712190B (zh) 多载波跟踪方法及跟踪装置
Chun et al. Design of variable loop gains of dual-loop DPLL
US7154979B2 (en) Timing recovery with variable bandwidth phase locked loop and non-linear control paths
CN114465691A (zh) 一种低复杂度的恒包络相位调制信号采样偏差估计和补偿方法及系统
KR20050052785A (ko) 타이밍 복구 장치 및 방법
JP5761748B2 (ja) シンボル同期捕捉システム及びその方法
CN108055036B (zh) 时钟数据恢复电路的环路带宽调节方法和装置
CN111726218A (zh) 波特率时间误差检测器
US6961397B2 (en) Symbol synchronizer for impulse noise channels
KR100247349B1 (ko) 심볼타이밍복구장치
US6914945B2 (en) Clock recovery circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant