CN114784103A - 基于硅钝化的p-GaN栅增强型MIS-HEMT器件及其制备方法 - Google Patents
基于硅钝化的p-GaN栅增强型MIS-HEMT器件及其制备方法 Download PDFInfo
- Publication number
- CN114784103A CN114784103A CN202210233913.2A CN202210233913A CN114784103A CN 114784103 A CN114784103 A CN 114784103A CN 202210233913 A CN202210233913 A CN 202210233913A CN 114784103 A CN114784103 A CN 114784103A
- Authority
- CN
- China
- Prior art keywords
- layer
- gan
- passivation
- thickness
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002161 passivation Methods 0.000 title claims abstract description 66
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 24
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 24
- 239000010703 silicon Substances 0.000 title claims abstract description 24
- 238000002360 preparation method Methods 0.000 title claims abstract description 8
- 230000004888 barrier function Effects 0.000 claims abstract description 39
- 238000002955 isolation Methods 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 230000006911 nucleation Effects 0.000 claims abstract description 14
- 238000010899 nucleation Methods 0.000 claims abstract description 14
- 230000003647 oxidation Effects 0.000 claims abstract description 12
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 12
- 229910052751 metal Inorganic materials 0.000 claims description 19
- 239000002184 metal Substances 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 19
- 238000000151 deposition Methods 0.000 claims description 11
- 238000005468 ion implantation Methods 0.000 claims description 9
- 230000008569 process Effects 0.000 claims description 9
- 230000001590 oxidative effect Effects 0.000 claims description 8
- 229910002704 AlGaN Inorganic materials 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 7
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 4
- 229910052594 sapphire Inorganic materials 0.000 claims description 4
- 239000010980 sapphire Substances 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 3
- 238000004140 cleaning Methods 0.000 claims description 3
- 239000000463 material Substances 0.000 abstract description 12
- 230000007547 defect Effects 0.000 abstract description 5
- 229910002601 GaN Inorganic materials 0.000 description 52
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 11
- 229910052681 coesite Inorganic materials 0.000 description 4
- 229910052906 cristobalite Inorganic materials 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052682 stishovite Inorganic materials 0.000 description 4
- 229910052905 tridymite Inorganic materials 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 238000009616 inductively coupled plasma Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000005533 two-dimensional electron gas Effects 0.000 description 2
- 229910007264 Si2H6 Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000000038 ultrahigh vacuum chemical vapour deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种基于硅钝化的p‑GaN栅增强型MIS‑HEMT器件及其制备方法，所述器件包括自下而上依次设置的衬底层、成核层、缓冲层、沟道层和势垒层，所述势垒层的两侧分别开设有隔离区，所述隔离区自所述势垒层的上表面延伸至所述缓冲层的上表面；所述势垒层的上表面的中间位置自下而上依次设置有帽层、钝化层、氧化层和栅电极，所述势垒层的上表面两侧分别设置有源电极和漏电极。本发明通过在帽层上淀积钝化层，能够隔离氧化层与势垒层，大幅度钝化p‑GaN材料的表面态和缺陷，有效提升p‑GaN栅极耐压性，改善器件的阈值电压漂移，增大输出电流，减小栅极泄露电流。
Description
技术领域
本发明属于半导体器件技术领域，具体涉及一种基于硅钝化的p-GaN栅增强型MIS-HEMT器件及其制备方法。
背景技术
基于氮化镓(GaN)的高电子迁移率晶体管(High Electron MobilityTransistor，HEMT)因采用了二维电子气结构形成的导电沟道，具有高电子迁移率、高击穿电压的优良性能。由于GaN材料的宽禁带特性，基于GaN的HEMT器件有良好的高温特性和抗辐照特性，在高频、高压、高功率等恶劣应用环境下受到青睐。
p-GaN栅增强型HEMT器件通过p-GaN栅极结构产生的内建电场耗尽栅极区域下的二维电子气，具有较高的阈值电压、饱和电流以及较小的导通电阻，近年来已经应用于手机、电脑等电子产品的快速充电领域。
p-GaN栅增强型MIS(金属-绝缘体-半导体)-HEMT器件的栅极氧化层可有效减小栅极泄漏电流，但是由于GaN材料的外延生长过程在非热力学平衡态下进行，材料表面生成大量的缺陷和悬挂键，GaN与氧化层之间的界面态能够捕获或释放电子，造成器件阈值电压漂移、增益下降、截止频率降低等问题，导致器件参数退化以及可靠性降低，因而p-GaN栅增强型MIS-HEMT器件一直未能实现商用化。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种基于硅钝化的p-GaN栅增强型MIS-HEMT器件及其制备方法。本发明要解决的技术问题通过以下技术方案实现：
本发明的一个方面提供了一种基于硅钝化的p-GaN栅增强型MIS-HEMT器件，包括自下而上依次设置的衬底层、成核层、缓冲层、沟道层和势垒层，所述势垒层的两侧分别开设有隔离区，所述隔离区自所述势垒层的上表面延伸至所述缓冲层的上表面；
所述势垒层的上表面的中间位置自下而上依次设置有帽层、钝化层、氧化层和栅电极，所述势垒层的上表面两侧分别设置有源电极和漏电极。
在本发明的一个实施例中，所述成核层为厚度50～400nm的AlN成核层，所述缓冲层为厚度200～8000nm的AlGaN缓冲层，所述沟道层为厚度50～500nm的GaN沟道层，所述势垒层为厚度10～30nm的AlxGa1-xN势垒层，其中x＝0.1～0.5。
在本发明的一个实施例中，所述帽层为厚度80～150nm的Mg掺杂p-GaN帽层，其中，Mg的掺杂浓度为1018～1020cm-3。
在本发明的一个实施例中，所述隔离区为在所述缓冲层和所述沟道层中进行N离子注入形成的N离子注入区。
在本发明的一个实施例中，所述钝化层为厚度1～5nm的Si钝化层，所述氧化层为厚度0.5～2nm的SiO2氧化层。
在本发明的一个实施例中，所述势垒层的上表面覆盖有表面钝化层，且所述源电极、所述漏电极和所述栅电极的上表面至少一部分未被所述表面钝化层所覆盖。
本发明的另一方面提供了一种基于硅钝化的p-GaN栅增强型MIS-HEMT器件的制备方法，包括：
S1：选取衬底并在衬底上依次生长成核层、缓冲层、沟道层、势垒层和帽层；
S2：在所述帽层的两侧进行离子注入，形成延伸至所述缓冲层上表面的隔离区；
S3：在所述帽层的上表面依次生长钝化层和氧化层；
S4：刻蚀掉栅极区域之外的钝化层、氧化层和帽层，仅保留所述栅极区域的钝化层、氧化层和帽层；
S5：在所述栅极区域的氧化层上表面淀积栅电极；
S6：在源极区域和漏极区域分别淀积源极金属和漏极金属，并在退火后形欧姆接触。
在本发明的一个实施例中，所述S1包括：
S11：选取Si、SiC或蓝宝石衬底，并清洗；
S12：在所述衬底上依次生长厚度为50～500nm的AlN成核层、厚度为200～8000nm的AlGaN缓冲层、厚度为50～500nm的GaN沟道层、厚度为10～30nm的AlxGa1-xN势垒层，厚度为80～150nm的Mg掺杂p-GaN帽层，其中x＝0.1～0.5。
在本发明的一个实施例中，所述S3包括：
在所述p-GaN帽层的上表面生长厚度为1～5nm的Si钝化层，随后对所述Si钝化层的上表面进行部分热氧化，形成厚度为0.5～2nm的SiO2氧化层。
在本发明的一个实施例中，所述S5包括：
采用磁控溅射工艺在所述栅极区域的氧化层上表面淀积栅极金属，形成栅极MIS结构，其中，所述栅极金属为Ti、TiN或者Al。
与现有技术相比，本发明的有益效果在于：
本发明提出一种基于硅钝化的p-GaN栅增强型MIS-HEMT器件，由于栅极氧化物介质通常与氮化镓势垒层之间存在大量界面态，界面态充放电导致阈值电压漂移等现象，通过在p-GaN帽层上淀积Si钝化层，然后部分热氧化一层薄的SiO2层，相对于直接沉积的SiO2氧化层，由Si热氧化生长的SiO2层具有更高的均匀性、致密度和介电常数，大幅度钝化p-GaN材料的表面态和缺陷，抑制栅极介质中陷阱捕获或释放电荷，有效提升p-GaN栅极耐压性，改善器件的阈值电压漂移，增大输出电流，减小栅极泄露电流，进而得到具有优异可靠性的p-GaN栅增强型MIS-HEMT器件。
以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
图1是本发明实施例提供的一种基于硅钝化的p-GaN栅增强型MIS-HEMT器件的结构示意图；
图2是本发明实施例提供的一种基于硅钝化的p-GaN栅增强型MIS-HEMT器件的制备方法的流程示意图；
图3a～3g是本发明实施例提供的一种基于硅钝化的p-GaN栅增强型MIS-HEMT器件的制备流程结构示意图。
附图标记说明：
1-衬底层；2-成核层；3-缓冲层；4-沟道层；5-势垒层；6-帽层；7-隔离区；8-钝化层；9-氧化层；10-栅电极；11-源电极；12-漏电极；13-表面钝化层。
具体实施方式
为了进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及具体实施方式，对依据本发明提出的一种基于硅钝化的p-GaN栅增强型MIS-HEMT器件及其制备方法进行详细说明。
有关本发明的前述及其他技术内容、特点及功效，在以下配合附图的具体实施方式详细说明中即可清楚地呈现。通过具体实施方式的说明，可对本发明为达成预定目的所采取的技术手段及功效进行更加深入且具体地了解，然而所附附图仅是提供参考与说明之用，并非用来对本发明的技术方案加以限制。
应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的物品或者设备中还存在另外的相同要素。
实施例一
请参见图1，图1是本发明实施例提供的一种基于硅钝化的p-GaN栅增强型MIS-HEMT器件的结构示意图，该p-GaN栅增强型MIS-HEMT器件包括自下而上依次设置的衬底层1、成核层2、缓冲层3、沟道层4和势垒层5，势垒层5的两侧分别开设有隔离区7，隔离区7自势垒层5的上表面延伸至缓冲层3的上表面；势垒层5上表面的中间位置自下而上依次设置有帽层6、钝化层8、氧化层9和栅电极10，势垒层5的上表面两侧分别设置有源电极11和漏电极12。
在本实施例中，衬底层1选用的材料为Si、SiC或者蓝宝石。
进一步地，成核层2为厚度50～400nm的AlN成核层，缓冲层3为厚度200～8000nm的AlGaN缓冲层，沟道层4为厚度50～500nm的GaN沟道层，势垒层5为厚度10～30nm的AlxGa1-xN势垒层，其中，x＝0.1～0.5。帽层6为厚度80～150nm的Mg掺杂p-GaN帽层，其中，Mg的掺杂浓度为1018～1020cm-3。具体地，帽层6位于势垒层5上表面的栅极区域。
隔离区7为在缓冲层3和沟道层4中进行N离子注入形成的N离子注入区。在隔离区7进行N离子注入，形成高阻区，以实现器件隔离。钝化层8为厚度1～5nm的Si钝化层，氧化层9为厚度0.5～2nm的SiO2氧化层。
优选地，栅电极10、源电极11和漏电极12的材料相同，均为Ti、TiN或者Al。
此外，在势垒层5的上表面覆盖有表面钝化层13，且源电极10、漏电极11和栅电极12的上表面至少一部分未被表面钝化层13所覆盖。换句话说，源电极10、漏电极11和栅电极12的上表面的表面钝化层13被刻蚀出孔，以形成源电极、漏电极和栅电极的互连接触孔。
本实施例提出一种基于硅钝化的p-GaN栅增强型MIS-HEMT器件，通过在p-GaN帽层上淀积Si钝化层，然后部分热氧化一层薄的SiO2层，大幅度钝化p-GaN材料的表面态和缺陷，有效提升p-GaN栅极耐压性，改善器件的阈值电压漂移，增大输出电流，减小栅极泄露电流，进而得到具有优异可靠性的p-GaN栅增强型MIS-HEMT器件。
实施例二
在上述实施例的基础上，本实施例提供了一种基于硅钝化的p-GaN栅增强型MIS-HEMT器件的制备方法，请参见图2、图3a至图3g，所述制备方法包括：
S1：选取衬底并在衬底上依次生长成核层、缓冲层、沟道层、势垒层和帽层。
具体地，选取Si、SiC或蓝宝石衬底1，并并对所述衬底1表面进行等离子体清洗、表面预处理，保持衬底表面的洁净；随后，采用金属有机物化学气相淀积(MOCVD)工艺，在所述衬底上依次生长厚度为50～500nm的AlN成核层2、厚度为200～8000nm的AlGaN缓冲层3、厚度为50～500nm的GaN沟道层4、厚度为10～30nm的AlxGa1-xN势垒层5，厚度为80～150nm的Mg掺杂p-GaN帽层6，其中x＝0.1～0.5，如图3a所示。
S2：在所述帽层的两侧进行离子注入，形成延伸至所述缓冲层上表面的隔离区。
具体地，采用离子注入工艺，在p-GaN帽层6上表面的两侧，向p-GaN帽层6、GaN沟道层5、AlGaN势垒层4的隔离区注入N离子，N离子注入浓度为1018～1020cm-3，形成高阻区，即隔离区7，实现器件隔离，如图3b所示。
S3：在所述帽层的上表面依次生长钝化层和氧化层。
具体地，采用超高真空化学气相淀积(HUV-CVD)技术，在所述p-GaN帽层6的上表面，在HUV-CVD外延设备中通入SF6等离子体气体去除原生氧化物，在低温生长环境下通入Si2H6气体，Si2H6气体分解后生长为厚度为1～5nm的Si钝化层8，随后对所述Si钝化层的上表面进行部分热氧化，形成厚度为0.5～2nm的SiO2氧化层9，如图3c所示。
S4：刻蚀掉栅极区域之外的钝化层、氧化层和帽层，仅保留所述栅极区域的钝化层、氧化层和帽层。
具体地，采用反应离子(RIE)技术刻蚀Si钝化层和SiO2氧化层，采用感应耦合等离子体(ICP)技术刻蚀p-GaN帽层，通过RIE干法刻蚀掉栅极区域之外的Si钝化层8和SiO2氧化层9，采用ICP系统进行氢离子等离子体处理材料表面，然后干法刻蚀掉栅极区域之外的p-GaN帽层6，如图3d所示。
S5：在所述栅极区域的氧化层上表面淀积栅电极；
具体地，采用磁控溅射工艺或物理气相淀积(PVD)工艺在所述栅极区域的氧化层上表面淀积栅极金属，形成栅电极10，进而形成栅极MIS(金属－绝缘体－半导体)结构，如图3e所示，其中，所述栅极金属为Ti、TiN或者Al。
S6：在源极区域和漏极区域分别淀积源极金属和漏极金属，并在退火后形欧姆接触。
具体地，请参见图3f，本实施例采用磁控溅射工艺分别在源极区域和漏极区域溅射源极金属和漏极金属，以分别形成源电极11和漏电极12，随后对源极金属和漏极金属进行退火，实现源极和漏极的低阻欧姆接触。优选地，与栅极金属类似，本实施例的源极和漏极金属均为Ti、TiN或者Al材料。
进一步地，在步骤S6之后还包括：
在上述材料表面淀积介质并进行表面钝化，形成表面钝化层13，随后钝化后材料表面源极、漏极和栅极区域开孔刻蚀，形成源极、漏极和栅极互连接触孔，如图3g所示。
具体地，采用电感等离子耦合(ICP)工艺在表面钝化层13的源极区域、漏极区域和栅极区域处刻蚀源极、漏极和栅极接触孔。
本发明实施例的制备方法，通过在p-GaN帽层上淀积Si钝化层，然后部分热氧化一层薄的SiO2层，相对于直接沉积的SiO2氧化层，由Si热氧化生长的SiO2层具有更高的均匀性、致密度和介电常数，大幅度钝化p-GaN材料的表面态和缺陷，抑制栅极介质中陷阱捕获或释放电荷，有效提升p-GaN栅极耐压性，改善器件的阈值电压漂移，增大输出电流，减小栅极泄露电流，进而得到具有优异可靠性的p-GaN栅增强型MIS-HEMT器件。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (10)
1.一种基于硅钝化的p-GaN栅增强型MIS-HEMT器件，其特征在于，包括自下而上依次设置的衬底层(1)、成核层(2)、缓冲层(3)、沟道层(4)和势垒层(5)，所述势垒层(5)的两侧分别开设有隔离区(7)，所述隔离区(7)自所述势垒层(5)的上表面延伸至所述缓冲层(3)的上表面；
所述势垒层(5)的上表面的中间位置自下而上依次设置有帽层(6)、钝化层(8)、氧化层(9)和栅电极(10)，所述势垒层(5)的上表面两侧分别设置有源电极(11)和漏电极(12)。
2.根据权利要求1所述的基于硅钝化的p-GaN栅增强型MIS-HEMT器件，其特征在于，所述成核层(2)为厚度50～400nm的AlN成核层，所述缓冲层(3)为厚度200～8000nm的AlGaN缓冲层，所述沟道层(4)为厚度50～500nm的GaN沟道层，所述势垒层(5)为厚度10～30nm的AlxGa1-xN势垒层，其中x＝0.1～0.5。
3.根据权利要求1所述的基于硅钝化的p-GaN栅增强型MIS-HEMT器件，其特征在于，所述帽层(6)为厚度80～150nm的Mg掺杂p-GaN帽层，其中，Mg的掺杂浓度为1018～1020cm-3。
4.根据权利要求1所述的基于硅钝化的p-GaN栅增强型MIS-HEMT器件，其特征在于，所述隔离区(7)为在所述缓冲层(3)和所述沟道层(4)中进行N离子注入进行的N离子注入区。
5.根据权利要求1所述的基于硅钝化的p-GaN栅增强型MIS-HEMT器件，其特征在于，所述钝化层(8)为厚度1～5nm的Si钝化层，所述氧化层(9)为厚度0.5～2nm的SiO2氧化层。
6.根据权利要求1至5中任一项所述的基于硅钝化的p-GaN栅增强型MIS-HEMT器件，其特征在于，所述势垒层(5)的上表面覆盖有表面钝化层(13)，且所述源电极(10)、所述漏电极(11)和所述栅电极(12)的上表面至少一部分未被所述表面钝化层(13)所覆盖。
7.一种基于硅钝化的p-GaN栅增强型MIS-HEMT器件的制备方法，其特征在于，包括：
S1：选取衬底并在衬底上依次生长成核层、缓冲层、沟道层、势垒层和帽层；
S2：在所述帽层的两侧进行离子注入，形成延伸至所述缓冲层上表面的隔离区；
S3：在所述帽层的上表面依次生长钝化层和氧化层；
S4：刻蚀掉栅极区域之外的钝化层、氧化层和帽层，仅保留所述栅极区域的钝化层、氧化层和帽层；
S5：在所述栅极区域的氧化层上表面淀积栅电极；
S6：在源极区域和漏极区域分别淀积源极金属和漏极金属，并在退火后形欧姆接触。
8.根据权利要求7所述的基于硅钝化的p-GaN栅增强型MIS-HEMT器件的制备方法，其特征在于，所述S1包括：
S11：选取Si、SiC或蓝宝石衬底，并清洗；
S12：在所述衬底上依次生长厚度为50～500nm的AlN成核层、厚度为200～8000nm的AlGaN缓冲层、厚度为50～500nm的GaN沟道层、厚度为10～30nm的AlxGa1-xN势垒层，厚度为80～150nm的Mg掺杂p-GaN帽层，其中x＝0.1～0.5。
9.根据权利要求8所述的基于硅钝化的p-GaN栅增强型MIS-HEMT器件的制备方法，其特征在于，所述S3包括：
在所述p-GaN帽层的上表面生长厚度为1～5nm的Si钝化层，随后对所述Si钝化层的上表面进行部分热氧化，形成厚度为0.5～2nm的SiO2氧化层。
10.根据权利要求7至9中任一项所述的基于硅钝化的p-GaN栅增强型MIS-HEMT器件的制备方法，其特征在于，所述S5包括：
采用磁控溅射工艺在所述栅极区域的氧化层上表面淀积栅极金属，形成栅极MIS结构，其中，所述栅极金属为Ti、TiN或者Al。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210233913.2A CN114784103A (zh) | 2022-03-09 | 2022-03-09 | 基于硅钝化的p-GaN栅增强型MIS-HEMT器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210233913.2A CN114784103A (zh) | 2022-03-09 | 2022-03-09 | 基于硅钝化的p-GaN栅增强型MIS-HEMT器件及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114784103A true CN114784103A (zh) | 2022-07-22 |
Family
ID=82423727
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210233913.2A Pending CN114784103A (zh) | 2022-03-09 | 2022-03-09 | 基于硅钝化的p-GaN栅增强型MIS-HEMT器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114784103A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117393597A (zh) * | 2023-10-11 | 2024-01-12 | 上海新微半导体有限公司 | Hemt器件及其制备方法 |
-
2022
- 2022-03-09 CN CN202210233913.2A patent/CN114784103A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117393597A (zh) * | 2023-10-11 | 2024-01-12 | 上海新微半导体有限公司 | Hemt器件及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9490356B2 (en) | Growth of high-performance III-nitride transistor passivation layer for GaN electronics | |
| US10868134B2 (en) | Method of making transistor having metal diffusion barrier | |
| JP7178121B2 (ja) | 半導体デバイスの製造方法、及びその使用 | |
| WO2010109566A1 (ja) | 半導体装置及びその製造方法 | |
| TW200950081A (en) | Semiconductor device and method for manufacturing semiconductor device | |
| CN102569378A (zh) | 化合物半导体器件及其制造方法 | |
| JP2007317794A (ja) | 半導体装置およびその製造方法 | |
| JP2008078526A (ja) | 窒化物半導体装置及びその製造方法 | |
| TW200524086A (en) | Field effect transistor with enhanced insulator structure | |
| CN102082176A (zh) | GaN增强型MISFET器件及其制备方法 | |
| CN114899227A (zh) | 一种增强型氮化镓基晶体管及其制备方法 | |
| CN109950324A (zh) | p型阳极的Ⅲ族氮化物二极管器件及其制作方法 | |
| CN111223777B (zh) | GaN基HEMT器件及其制作方法 | |
| CN108807500B (zh) | 一种具有高阈值电压的增强型高电子迁移率晶体管 | |
| KR101207701B1 (ko) | 질화물계 반도체 소자 및 그 제조방법 | |
| JP5100002B2 (ja) | 窒化物半導体装置 | |
| CN114784103A (zh) | 基于硅钝化的p-GaN栅增强型MIS-HEMT器件及其制备方法 | |
| KR101172857B1 (ko) | 인헨스먼트 노멀리 오프 질화물 반도체 소자 및 그 제조방법 | |
| CN111509042A (zh) | 一种MIS结构GaN高电子迁移率晶体管及其制备方法 | |
| CN116387246A (zh) | p-GaN增强型MIS-HEMT器件及其制备方法 | |
| CN114121655B (zh) | 一种基于增强型器件的自终止刻蚀方法及器件 | |
| CN113972263B (zh) | 一种增强型AlGaN/GaN HEMT器件及其制备方法 | |
| JP2008118082A (ja) | 窒化物半導体装置及びその製造方法 | |
| CN114334650B (zh) | 一种p-GaN HEMT中的新结构 | |
| US20230352557A1 (en) | Semiconductor device and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20220919 Address after: 710071 Xi'an Electronic and Science University, 2 Taibai South Road, Shaanxi, Xi'an Applicant after: XIDIAN University Applicant after: Guangzhou Research Institute of Xi'an University of Electronic Science and technology Address before: 510555 building B5, B6, B7, Haisi center, Zhongxin knowledge city, Huangpu District, Guangzhou City, Guangdong Province Applicant before: Guangzhou Research Institute of Xi'an University of Electronic Science and technology |