CN114783366A - 一种基于异形模组的显示方法、装置及led显示屏 - Google Patents
一种基于异形模组的显示方法、装置及led显示屏 Download PDFInfo
- Publication number
- CN114783366A CN114783366A CN202210472020.3A CN202210472020A CN114783366A CN 114783366 A CN114783366 A CN 114783366A CN 202210472020 A CN202210472020 A CN 202210472020A CN 114783366 A CN114783366 A CN 114783366A
- Authority
- CN
- China
- Prior art keywords
- led module
- module
- led
- data
- video data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 54
- 230000005540 biological transmission Effects 0.000 claims description 19
- 238000012937 correction Methods 0.000 claims description 12
- 206010066054 Dysmorphism Diseases 0.000 claims 1
- 238000010276 construction Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 230000015654 memory Effects 0.000 description 3
- 238000009472 formulation Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000012216 screening Methods 0.000 description 2
- 101150016871 LTI6B gene Proteins 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
本发明公开一种基于异形模组的显示方法、装置及LED显示屏，对于并行屏，方法包括接收卡预先将N种反走线表以及每个LED模组的left.top位置点，存储在FPGA的block RAM中，分别对每个LED模组进行显示设置；对于串行屏，方法包括接收卡预先将N种反走线表、像素顺序排列表以及每个LED模组的left.top位置点，存储在FPGA的block RAM中，分别对每个LED模组进行显示设置；本发明提供的方法、装置及LED显示屏，通过由接收卡预先将N种反走线表以及每个LED模组的left.top位置点或者将N种反走线表、像素顺序排列表以及每个LED模组的left.top位置点存储在FPGA的block RAM中，从而使得进行显示设置时，不占用接收卡SDRAM的带宽，且能够提高描点效率，进而提高画面的显示效率。
Description
技术领域
本发明涉及LED显示屏显示控制技术领域，尤其涉及一种基于异形模组的显示方法、装置及LED显示屏。
背景技术
目前，需要针对于每一个LED显示屏制定至少一个控制LED显示的程序，以实现通过控制LED显示的程序实现LED显示屏显示播放的功能。
现有技术中对于显示屏的构造有两种构造方法，一种是通过异形完全异构的方法(全箱体的描点方法)完成对程序的制定，异形完全异构是指针对每一个数据组，设置以像素点为单位的反走线表或反走线表和以管脚为单位的像素顺序排列表，各个数据组之间存在不同或者相同的反走线表和像素顺序排列表(存在不同走线的原因为：模组级联之后，由于上下两组数据组的IC个数不一致，故导致了两组数据组走线方式并不一致)；另一种是常规屏幕构造的方法(包括16、32、64和128组的数据组，每个数据组的走线方式是完全相同，数据组是指芯片每一组管脚所能驱动的数据集合，RGB三个信号组成一组数据，数据是接收卡对各类输入信号进行加工处理后，将结果以所要求的形式输出，用来实现显示屏功能的基本单元)完成对程序的制定，而常规屏幕构造方法中，各个数据组中的反走线表是完全一致的。
一般情况下，一个模组包含2个或者2个以上的数据组(若两个模组中的数据组相同，两个模组一般是相同构造)。
现有技术存在的问题为：异形完全异构的方法(全箱体的描点方法)中的描点信息大，而走线方式都是存储于接收卡中的SDRAM等随机存取内存，对于接收卡中的SDRAM等随机存取内存来说，带宽提高，带载能力明显下降，影响到接收卡处理性能；而常规屏幕构造的方法且不适用于异形模组。因此，本领域技术人员亟需寻找一种技术方案解决上述问题。
发明内容
针对上述问题，本发明提供一种基于异形模组的显示方法，对于并行屏，方法包括：
接收卡预先将N种反走线表以及每个LED模组的left.top位置点，存储在FPGA的block RAM中，其中，一个LED模组包括多个数据组，一个LED模组中的多个数据组按照预设排列顺序排列，每个数据组对应一种反走线表；
分别对每个LED模组进行显示设置，所述显示设置包括：
对于一个LED模组，读取该LED模组中每个数据组对应的反走线表以及该LED模组的left.top位置点；
根据该LED模组的left.top位置点、该LED模组中每个数据组对应的反走线表以及该LED模组中数据组的排列顺序，读取该LED模组中每个像素点对应的视频数据，并将视频数据发送给该LED模组进行显示。
进一步的，预先将每种反走线表的编码存储在接收卡的flash中，读取该LED模组中每个数据组对应的反走线表包括：
从接收卡的flash中读取该LED模组中每个数据组对应的反走线表的编码，根据编码从对应的接收卡FPGA的block RAM中查询并读取每个数据组对应的反走线表。
进一步的，反走线表包括Z字型反走线表、V字型反走线表、N字型反走线表、T字型反走线表中的一种或多种。
进一步的，在将视频数据发送给该LED模组进行显示之前，方法还包括：
对视频数据进行校正处理，将校正处理之后的视频数据发送给该LED模组进行显示。
进一步的，对于串行屏，方法还包括：
将预设的M种像素顺序排列表存储在FPGA的block RAM中，每个数据组对应一种像素顺序排列表；
根据该LED模组的left.top位置点、该LED模组中每个数据组对应的反走线表以及每个数据组在该LED模组中的位置，读取该LED模组中每个像素点对应的视频数据为：
根据该LED模组中每个数据组对应的像素顺序排列表确定每个数据组用于输送视频数据的管脚及管脚输送顺序；
根据该LED模组的left.top位置点、该LED模组中每个数据组对应的反走线表、每个数据组用于输送视频数据的管脚及管脚输送顺序、该LED模组中数据组的排列顺序，按照管脚输送顺序从用于输送视频数据的管脚中依次读取该LED模组中每个像素点对应的视频数据。
本发明还提供一种基于异形模组的显示装置，对于并行屏，装置包括存储模块以及显示设置模块，其中：
存储模块，与显示设置模块连接，用于预先将N种反走线表以及每个LED模组的left.top位置点，存储在FPGA的block RAM中，其中，一个LED模组包括多个数据组，一个LED模组中的多个数据组按照预设排列顺序排列，每个数据组对应一种反走线表；
所述显示设置模块，用于分别对每个LED模组进行显示设置，所述显示设置包括：对于一个LED模组，读取该LED模组中每个数据组对应的反走线表以及该LED模组的left.top位置点；根据该LED模组的left.top位置点、该LED模组中每个数据组对应的反走线表以及该LED模组中数据组的排列顺序，读取该LED模组中每个像素点对应的视频数据，并将视频数据发送给该LED模组进行显示。
进一步的，存储模块还用于预先将每种反走线表的编码存储在接收卡的flash中；
显示设置模块中，读取该LED模组中每个数据组对应的反走线表以及该LED模组的left.top位置点包括：从接收卡的flash中读取该LED模组中每个数据组对应的反走线表的编码，根据编码从对应的接收卡FPGA的block RAM中查询并读取每个数据组对应的反走线表。
进一步的，装置还包括校正模块，校正模块与显示设置模块连接，用于对视频数据进行校正处理。
进一步的，对于串行屏，装置中的存储模块还用于将预设的M种像素顺序排列表存储在FPGA的block RAM中，每个数据组对应一种像素顺序排列表；
显示设置模块中的根据该LED模组的left.top位置点、该LED模组中每个数据组对应的反走线表以及每个数据组在该LED模组中的位置，读取该LED模组中每个像素点对应的视频数据为：
根据该LED模组中每个数据组对应的像素顺序排列表确定每个数据组用于输送视频数据的管脚及管脚输送顺序；
根据该LED模组的left.top位置点、该LED模组中每个数据组对应的反走线表、每个数据组用于输送视频数据的管脚及管脚输送顺序、该LED模组中数据组的排列顺序，按照管脚输送顺序从用于输送视频数据的管脚中依次读取该LED模组中每个像素点对应的视频数据。
本发明还提供一种LED显示屏，LED显示屏包括多个LED箱体以及多张接收卡，每个LED箱体包括多个LED模组，每个接收卡连接并控制一个LED箱体中的全部LED模组；
接收卡，用于根据权利要求1-5任一项的基于异形模组的显示方法，读取与其连接的每个LED模组中的全部像素点对应的视频数据，并将视频数据发送给对应的LED模组进行显示，以实现LED显示屏的显示。
本发明提供的基于异形模组的显示方法、装置及LED显示屏，至少包括以下有益效果：
(1)对于并行屏，预先将N种反走线表以及每个LED模组的left.top位置点，存储在FPGA的block RAM中；之后分别对每个LED模组进行显示设置时，通过读取该LED模组中每个数据组对应的反走线表以及该LED模组的left.top位置点；根据该LED模组的left.top位置点、该LED模组中每个数据组对应的反走线表以及每个数据组在该LED模组中的位置，读取该LED模组中每个像素点对应的视频数据，整个显示过程不占用接收卡SDRAM的带宽，且提高了描点效率，进而提高画面的显示效率。
(2)对于串行屏，除了将N种反走线表以及每个LED模组的left.top位置点，存储在FPGA的block RAM中以外，还将M种像素顺序排列表预先存储在FPGA的block RAM中，在读取数据时，先根据像素顺序排列表确定用于输送视频数据的管脚及管脚输送顺序，从而实现仅由输送视频数据的管脚进行视频数据的输送，在整个显示过程不占用接收卡SDRAM的带宽，且提高了描点效率，进而提高画面的显示效率的同时，还避免了重复读取视频数据，进一步提高了描点效率，进一步提高画面的显示效率。
附图说明
为了更清楚的说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见的，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它附图。
图1为本发明一种实施例中的针对并行屏的基于异形模组的显示方法流程图；
图2为LED模组与数据组的关系示意图；
图3为图1中步骤S102的一种显示设置方法流程图；
图4为图1中步骤S102的又一种显示设置方法流程图；
图5为本发明一种实施例中的针对串行屏的基于异形模组的显示方法流程图；
图6为图5中的像素顺序排列表的生成过程流程图；
图7为图5中步骤S502的一种显示设置方法流程图；
图8为本发明一种实施例中的基于异形模组的显示装置结构示意图；
图9为本发明又一种实施例中的基于异形模组的显示装置结构示意图；
图10为本发明的接收卡与LED箱体连接示意图；
801-存储模块、802-显示设置模块、803-校正模块、901-接收卡、902-LED箱体、9021-LED模组。
具体实施方式
下面将结合本发明中的附图，对本发明实施例中的技术方案进行清楚、完整的描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通的技术人员在没有做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明的保护范围。
本发明公开的基于异形模组的显示方法，该方法应用在接收卡中，是为了控制异形构造的LED显示屏(如各种镂空屏、三角屏等)而设计的显示方案。
在本发明的一种实施例中，提供了一种针对于并行屏(LED显示屏传输视频数据的方式是并行传输)的基于异形模组的显示方法，本方法实施之前，需要通过上位机的智能设置功能预先生成反走线表，后续再通过本方法实现描点，最后实现数据显示。
如图1所示，方法包括：
步骤S101：接收卡预先将N种反走线表以及每个LED模组的left.top位置点，存储在FPGA的block RAM中。
应当可以理解的，在LED显示屏中可以包括多个LED箱体以及多张接收卡，每个LED箱体中可以包括多个LED模组，每张接收卡可以连接控制一个LED箱体中的全部LED模组。
而在本发明中，还引入了数据组的概念，一个LED模组包括多个数据组，一个LED模组中的多个数据组按照预设排列顺序排列(数据组的预设排列顺序是根据箱体物理连接结构决定的，通过箱体物理连接结构在上位机的智能设置功能进行设置对应的级联方向和相关参数等)，每个数据组对应一种反走线表。数据组的概念的引入，可认为是一个最小重复的单元，如2块同样的数据组，排好一次走线顺序，可按照相同的走线顺序进行，不需要再次重排，其中，数据组的走线顺序(反走线表)是由上位机软件预先设置后生成的。
其中，每个数据组所对应的反走线表是在本步骤S101之前预先确定好的。
反走线表可以包括Z字型反走线表、V字型反走线表、N字型反走线表、T字型反走线表。具体确定N的数量需要考虑block RAM的大小，N种反走线表中N的取值优选为4(例如上述的4种反走线表)，一般的代价和花销为16kbit到18kbit。
如图2所示，为LED模组与数据组的关系示意图，LED模组包括4个数据组，该LED模组的分辨率为202*101，单个模组内4组数据组的分布情况见图2，其中第一个数据组(4，1)的分辨率为58*101；其他三个数据组(3，1)、(2，1)、(1，1)的分辨率为48*101。
走线表是视频数据与灯点位置之间的对应关系，体现视频数据在灯点上的传输顺序，反走线表与走线表的内容相一致，只是顺序正好相反。
其中，反走线表由上位机软件设置后生成，进一步的，反走线表是根据第一扫的走线方式进行偏移得到的，也即反走线表是由两部分组成，一部分为扫描行的偏移表，另一部分为扫描行(第一扫的表)。
如LED显示屏在正常方向时，每一个LED灯点的排列为一行一行的形式，可先描写第一行第一个灯点后，就去描写第一行第二个灯点，直至描写完第一行的全部灯点，再根据第一扫的走线方式以及偏移量得到其他扫描行的走线方式，从而得到反走线表，因此需要通过提前计算其他扫与第一扫的偏移量，偏移量可以理解为与第一行数据位置的距离。
反走线表是按照有效数据组(视频数据能显示的数据组)和扫的形式进行组织，若是以MBI方式进行组织，则按照channel的方式进行排列，其中，扫与扫之间的数据是紧密排列。
反走线表是以像素点为单位的，其中，每个像素点可以用(MSB2bit，x，y)这种格式进行表示，这里x可以为11bit，y为11bit，每个像素点的坐标用3个字节进行表示，也即是24bit，这里剩余的2bit是标志位；MSB2BIT＝11,表示空点，00/01/10表示R/G/B(每个像素点包括3个灯点：红色灯点R、绿色灯点G、蓝色灯点B)。
每个LED模组的left.top位置点，指的是每个LED模组左上顶点处的像素点的位置信息。应当可以理解的，需要预先设置LED显示屏的整体坐标关系，使得LED显示屏上的每个像素点均有一个位置坐标，因此即可确定每个LED模组的left.top位置点(位置坐标)。步骤S102：分别对每个LED模组进行显示设置。
具体的，如图3所示，对于一个LED模组，步骤S102中的显示设置包括以下步骤：
步骤S1021：读取该LED模组中每个数据组对应的反走线表以及该LED模组的left.top位置点。
具体的，由于反走线表和LED模组的left.top位置点均存储在接收卡FPGA的blockRAM中，因此进行读取时，是从接收卡FPGA的block RAM中读取相关数据。
步骤S1022：根据该LED模组的left.top位置点、该LED模组中每个数据组对应的反走线表以及该LED模组中数据组的排列顺序，读取该LED模组中每个像素点对应的视频数据，并将视频数据发送给该LED模组进行显示。
由于视频数据是与LED显示屏中像素点的排列顺序进行对应，并被写入SDRAM等动态随机存储器中，在本步骤中，读取视频数据时，可以利用LED模组的left.top位置点定位该LED模组左上顶点处的像素点的位置，也即该LED模组的第一个像素点的位置，进而能够根据该位置确定从视频数据矩阵中的哪一个视频数据开始读取，进而按照每个数据组对应的反走线表将每个数据组对应的视频数据从视频数据矩阵中读取出来。
其中，由于LED模组中包括多个数据组，多个数据组也是有排列顺序的，因此可以按照多个数据组的排列顺序，依次使用对应的反走线表读取对应的视频数据，以将LED模组中每个像素点对应的视频数据都读取出来。
或者可以按照多个数据组的排列顺序，将多个数据组所对应的反走线表拼接起来，得到LED模组所对应的反走线表，根据LED模组对应的反走线表，读取对应的视频数据。
本发明提供的基于异形模组的显示方法，对于并行屏，预先将N种反走线表以及每个LED模组的left.top位置点，存储在FPGA的block RAM中，后续需要进行显示设置时，直接从FPGA的block RAM中读取到每个数据组所对应的反走线表，相比于将每个数据组对应的反走线表全部存储在SDRAM等随机存取内存中(数据组有多少个，反走线表有多少个)，一方面大大降低了存储数据量，另一方面也不占用接收卡SDRAM的带宽，进而不会对接收卡SDRAM的带载能力造成影响，不会影响到接收卡的处理性能；之后分别对每个LED模组进行显示设置时，通过读取该LED模组中每个数据组对应的反走线表以及该LED模组的left.top位置点；根据该LED模组的left.top位置点、该LED模组中每个数据组对应的反走线表以及每个数据组在该LED模组中的位置，读取该LED模组中每个像素点对应的视频数据，每一种类型的数据组所对应的反走线表，在对LED显示屏进行显示设置之前就已经设置好并存储在接收卡的FPGA的block RAM中，对于相同类型的数据组而言，仅需预先设置一次该种数据组所对应的反走线表，后续进行显示设置时对于同类型的数据组无需再设置其对应的反走线表，直接分类查询到所要进行显示设置的数据组所对应的反走线表，进而读取对应的反走线表即可，提高了描点效率，进而提高画面的显示效率。
在本发明的又一种实施例中，在上一实施例的基础之上，基于异形模组的显示方法，还包括预先将每种反走线表的编码存储在接收卡的flash中，读取该LED模组中每个数据组对应的反走线表包括：从接收卡的flash中读取该LED模组中每个数据组对应的反走线表的编码，根据编码从对应的接收卡FPGA的block RAM中查询并读取每个数据组对应的反走线表。
在本实施例中，每种反走线表的编码也是预先由上位机软件设置后在接收卡中生成。
在本发明的又一种实施例中，如图4所示，在步骤S1022中，视频数据发送给该LED模组进行显示之前，还包括：对视频数据进行校正处理，将校正处理之后的视频数据发送给该LED模组进行显示。
具体的，校正处理包括gamma校正、色度校正、交织等校正处理。
在本发明的又一种实施例中，还提供了一种针对于串行屏(LED显示屏传输视频数据的方式是串行传输，例如在传输数据时，是按照R1G1B1数据的顺序依次进行传输)的基于异形模组的显示方法，若LED显示屏为串行屏，如图5所示，基于异形模组的显示方法包括以下步骤：
步骤S501：接收卡预先将N种反走线表、M种像素顺序排列表以及每个LED模组的left.top位置点，存储在FPGA的block RAM中；
其中，反走线表、每个LED模组的left.top位置点上文中已经提及，在此不再过多赘述。
像素顺序排列表是上位机根据预设的像素点顺序生成策略生成的，其是以管脚为单位。同样的，每个数据组也对应一种像素顺序排列表。具体的，如图6所示，像素顺序排列表的生成过程如以下步骤：
步骤S601：上位机根据芯片描脚方式生成以芯片管脚为单位的初步顺序表。
上位机在进行描点的过程中，同时也进行描脚操作，芯片描脚方式是为了找出不同的管脚(pin)并将其体现出来，所以，上位机根据任意描点方式生成以像素点为单位的初步走线表时，同时也根据芯片描脚方式生成以芯片管脚为单位的初步顺序表。
步骤S602：根据预设的顺序表筛选策略从初步顺序表中筛选出用于输出的管脚，从而生成像素顺序排列表。
为了将视频数据能够从需要的管脚输出出来，而不从没用的管脚输出视频数据，所以，按照管脚是否用于输出，将不用于输出的管脚写为0，将用于输出的管脚写为1，从而对数据传输效率有所提高。具体的，驱动芯片有16个管脚，16个管脚可以根据需求或者常用的做法写为0或1进行存储，一般情况下，可以对16个管脚中的任意一个管脚写0后进行存储。
步骤S502：分别对每个LED模组进行显示设置。
其中，如图7所示，本实施例中，对于一个LED模组，显示设置包括以下步骤：
步骤S5021：读取该LED模组中每个数据组对应的反走线表、像素顺序排列表以及该LED模组的left.top位置点。
步骤S5022：根据该LED模组中每个数据组对应的像素顺序排列表确定每个数据组用于输送视频数据的管脚及管脚输送顺序；
步骤S5023：根据该LED模组的left.top位置点、该LED模组中每个数据组对应的反走线表、每个数据组用于输送视频数据的管脚及管脚输送顺序、该LED模组中数据组的排列顺序，按照管脚输送顺序从用于输送视频数据的管脚中依次读取该LED模组中每个像素点对应的视频数据，并将视频数据发送给该LED模组进行显示。
具体的，在步骤S5023中，会根据像素点顺序排列表将所要读取的视频数据重新排列，由于FPGA芯片上的管脚的设置并不会考虑播放顺序，此步骤是为了将视频数据按照播放顺序从对应的管脚输送出去，如接收卡中的GPIO管脚，将视频数据一个个以直线的形式串着输送出去，可以采取重新标号的方式，如之前的像素点反走线表对FPGA芯片管脚的排列为第一个管脚为1、第二个管脚为2、第三个管脚为3、第四个管脚为4，而此时按照像素点顺序排列表可将第一个管脚改为第一个管脚2、第二个管脚为1、第三个管脚为4、第四个管脚为3或其他类似情况。重新排列的视频数据再发送给LED模组进行显示。
本实施例中，输送视频数据时，仅从用于输送视频数据的管脚中依次读取对应的视频数据，避免了重复读取视频数据(避免其他不用于输送视频数据的管脚读取视频数据)。
同样的，与并行屏相同，在本实施例中，读取该LED模组中每个像素点对应的视频数据后，还可以对视频数据进行校正处理，将校正处理后的视频数据发送给LED模组进行显示。
本发明提供的基于异形模组的显示方法，对于串行屏，除了将N种反走线表以及每个LED模组的left.top位置点，存储在FPGA的block RAM中以外，还将M种像素顺序排列表预先存储在FPGA的block RAM中，在读取数据时，先根据像素顺序排列表确定用于输送视频数据的管脚及管脚输送顺序，从而实现仅由输送视频数据的管脚进行视频数据的输送，在整个显示过程不占用接收卡SDRAM的带宽，且提高了描点效率，进而提高画面的显示效率的同时，还避免了重复读取视频数据，进一步提高了描点效率，进一步提高画面的显示效率。
本发明还提供一种基于异形模组的显示装置，如图8所示，对于并行屏，装置包括存储模块801以及显示设置模块802，其中：
存储模块801，与显示设置模块802连接，用于预先将N种反走线表以及每个LED模组的left.top位置点，存储在FPGA的block RAM中，其中，一个LED模组包括多个数据组，一个LED模组中的多个数据组按照预设排列顺序排列，每个数据组对应一种反走线表；
显示设置模块802，用于分别对每个LED模组进行显示设置，显示设置包括：对于一个LED模组，读取该LED模组中每个数据组对应的反走线表以及该LED模组的left.top位置点；根据该LED模组的left.top位置点、该LED模组中每个数据组对应的反走线表以及该LED模组中数据组的排列顺序，读取该LED模组中每个像素点对应的视频数据，并将视频数据发送给该LED模组进行显示。
在本发明的又一种实施例中，存储模块801还用于预先将每种反走线表的编码存储在接收卡的flash中；
显示设置模块802中，读取该LED模组中每个数据组对应的反走线表以及该LED模组的left.top位置点包括：从接收卡的flash中读取该LED模组中每个数据组对应的反走线表的编码，根据编码从对应的接收卡FPGA的block RAM中查询并读取每个数据组对应的反走线表。
在本发明的又一种实施例中，装置还包括校正模块803，校正模块803与显示设置模块802连接，用于对视频数据进行校正处理。
在本发明的又一种实施例中，提供的基于异形模组的显示装置，对于串行屏，装置中的存储模块801还用于将预设的M种像素顺序排列表存储在FPGA的block RAM中，每个数据组对应一种像素顺序排列表；
显示设置模块802中的根据该LED模组的left.top位置点、该LED模组中每个数据组对应的反走线表以及每个数据组在该LED模组中的位置，读取该LED模组中每个像素点对应的视频数据为：
根据该LED模组中每个数据组对应的像素顺序排列表确定每个数据组用于输送视频数据的管脚及管脚输送顺序；
根据该LED模组的left.top位置点、该LED模组中每个数据组对应的反走线表、每个数据组用于输送视频数据的管脚及管脚输送顺序、该LED模组中数据组的排列顺序，按照管脚输送顺序从用于输送视频数据的管脚中依次读取该LED模组中每个像素点对应的视频数据。
本发明还提供一种LED显示屏，如图10所示，LED显示屏包括多个LED箱体902以及多张接收卡901(图10仅示出1个LED箱体以及1张接收卡作为示意)，每个LED箱体902包括多个LED模组9021，每个接收卡901连接并控制一个LED箱体902中的全部LED模组9021；
接收卡901，用于根据上述的基于异形模组的显示方法，读取与其连接的每个LED模组中的全部像素点对应的视频数据，并将视频数据发送给对应的LED模组进行显示，以实现LED显示屏的显示。
本发明说明书中使用的术语和措辞仅仅为了举例说明，并不意味构成限定。本领域技术人员应当理解，在不脱离所公开的实施方式的基本原理的前提下，对上述实施方式中的各细节可进行各种变化。因此，本发明的范围只由权利要求确定，在权利要求中，除非另有说明，所有的术语应按最宽泛合理的意思进行理解。
Claims (10)
1.一种基于异形模组的显示方法，其特征在于，对于并行屏，所述方法包括：
接收卡预先将N种反走线表以及每个LED模组的left.top位置点，存储在FPGA的blockRAM中，其中，一个LED模组包括多个数据组，一个LED模组中的多个数据组按照预设排列顺序排列，每个数据组对应一种反走线表；
分别对每个LED模组进行显示设置，所述显示设置包括：
对于一个LED模组，读取该LED模组中每个数据组对应的反走线表以及该LED模组的left.top位置点；
根据该LED模组的left.top位置点、该LED模组中每个数据组对应的反走线表以及该LED模组中数据组的排列顺序，读取该LED模组中每个像素点对应的视频数据，并将所述视频数据发送给该LED模组进行显示。
2.根据权利要求1所述的基于异形模组的显示方法，其特征在于，预先将每种反走线表的编码存储在接收卡的flash中，所述读取该LED模组中每个数据组对应的反走线表包括：
从接收卡的flash中读取该LED模组中每个数据组对应的反走线表的编码，根据编码从对应的接收卡FPGA的block RAM中查询并读取每个数据组对应的反走线表。
3.根据权利要求1所述的基于异形模组的显示方法，其特征在于，所述反走线表包括Z字型反走线表、V字型反走线表、N字型反走线表、T字型反走线表中的一种或多种。
4.根据权利要求1所述的基于异形模组的显示方法，其特征在于，在将所述视频数据发送给该LED模组进行显示之前，所述方法还包括：
对所述视频数据进行校正处理，将校正处理之后的视频数据发送给该LED模组进行显示。
5.根据权利要求1所述的基于异形模组的显示方法，其特征在于，对于串行屏，所述方法还包括：
将预设的M种像素顺序排列表存储在FPGA的block RAM中，每个数据组对应一种像素顺序排列表；
所述根据该LED模组的left.top位置点、该LED模组中每个数据组对应的反走线表以及每个数据组在该LED模组中的位置，读取该LED模组中每个像素点对应的视频数据为：
根据该LED模组中每个数据组对应的像素顺序排列表确定每个数据组用于输送视频数据的管脚及管脚输送顺序；
根据该LED模组的left.top位置点、该LED模组中每个数据组对应的反走线表、每个数据组用于输送视频数据的管脚及管脚输送顺序、该LED模组中数据组的排列顺序，按照所述管脚输送顺序从用于输送视频数据的管脚中依次读取该LED模组中每个像素点对应的视频数据。
6.一种基于异形模组的显示装置，其特征在于，对于并行屏，所述装置包括存储模块以及显示设置模块，其中：
所述存储模块，与所述显示设置模块连接，用于预先将N种反走线表以及每个LED模组的left.top位置点，存储在FPGA的block RAM中，其中，一个LED模组包括多个数据组，一个LED模组中的多个数据组按照预设排列顺序排列，每个数据组对应一种反走线表；
所述显示设置模块，用于分别对每个LED模组进行显示设置，所述显示设置包括：对于一个LED模组，读取该LED模组中每个数据组对应的反走线表以及该LED模组的left.top位置点；根据该LED模组的left.top位置点、该LED模组中每个数据组对应的反走线表以及该LED模组中数据组的排列顺序，读取该LED模组中每个像素点对应的视频数据，并将所述视频数据发送给该LED模组进行显示。
7.根据权利要求6所述的基于异形模组的显示装置，其特征在于，所述存储模块还用于预先将每种反走线表的编码存储在接收卡的flash中；
所述显示设置模块中，读取该LED模组中每个数据组对应的反走线表以及该LED模组的left.top位置点包括：从接收卡的flash中读取该LED模组中每个数据组对应的反走线表的编码，根据编码从对应的接收卡FPGA的block RAM中查询并读取每个数据组对应的反走线表。
8.根据权利要求6所述的基于异形模组的显示装置，其特征在于，所述装置还包括校正模块，所述校正模块与所述显示设置模块连接，用于对所述视频数据进行校正处理。
9.根据权利要求6所述的基于异形模组的显示装置，其特征在于，对于串行屏，所述装置中的存储模块还用于将预设的M种像素顺序排列表存储在FPGA的block RAM中，每个数据组对应一种像素顺序排列表；
所述显示设置模块中的根据该LED模组的left.top位置点、该LED模组中每个数据组对应的反走线表以及每个数据组在该LED模组中的位置，读取该LED模组中每个像素点对应的视频数据为：
根据该LED模组中每个数据组对应的像素顺序排列表确定每个数据组用于输送视频数据的管脚及管脚输送顺序；
根据该LED模组的left.top位置点、该LED模组中每个数据组对应的反走线表、每个数据组用于输送视频数据的管脚及管脚输送顺序、该LED模组中数据组的排列顺序，按照所述管脚输送顺序从用于输送视频数据的管脚中依次读取该LED模组中每个像素点对应的视频数据。
10.一种LED显示屏，其特征在于，所述LED显示屏包括多个LED箱体以及多张接收卡，每个LED箱体包括多个LED模组，每个接收卡连接并控制一个LED箱体中的全部LED模组；
所述接收卡，用于根据权利要求1-5任一项所述的基于异形模组的显示方法，读取与其连接的每个LED模组中的全部像素点对应的视频数据，并将所述视频数据发送给对应的LED模组进行显示，以实现LED显示屏的显示。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210472020.3A CN114783366B (zh) | 2022-04-29 | 2022-04-29 | 一种基于异形模组的显示方法、装置及led显示屏 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210472020.3A CN114783366B (zh) | 2022-04-29 | 2022-04-29 | 一种基于异形模组的显示方法、装置及led显示屏 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114783366A true CN114783366A (zh) | 2022-07-22 |
| CN114783366B CN114783366B (zh) | 2023-11-28 |
Family
ID=82435617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210472020.3A Active CN114783366B (zh) | 2022-04-29 | 2022-04-29 | 一种基于异形模组的显示方法、装置及led显示屏 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114783366B (zh) |
Citations (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070216700A1 (en) * | 2006-03-15 | 2007-09-20 | Shenzhen Mindray Bio-Medical Electronics Co., Ltd. | Multi-screen synthesizing display apparatus and method |
| JP2008187729A (ja) * | 2006-02-20 | 2008-08-14 | Matsushita Electric Works Ltd | 映像信号処理装置 |
| CN201111847Y (zh) * | 2007-06-21 | 2008-09-10 | 北京巨数数字技术开发有限公司 | 异形显示系统 |
| CN101329830A (zh) * | 2007-06-21 | 2008-12-24 | 北京巨数数字技术开发有限公司 | 异形显示数据生成方法及异形显示系统 |
| CN201204025Y (zh) * | 2007-06-21 | 2009-03-04 | 北京巨数数字技术开发有限公司 | 异形显示系统 |
| CN101447170A (zh) * | 2007-11-27 | 2009-06-03 | 上海熙讯电子科技有限公司 | 一种兼容led显示屏复杂布局布线的方法 |
| US20110199286A1 (en) * | 2010-02-13 | 2011-08-18 | Robin Dziama | Spherical Electronic LCD Display |
| CN102903334A (zh) * | 2012-11-13 | 2013-01-30 | 河南工业大学 | 一种全彩色led显示屏 |
| US20140152672A1 (en) * | 2012-06-25 | 2014-06-05 | Rufus Butler Seder | Rotatable Animation Devices with Staggered Illumination Sources |
| CN105117190A (zh) * | 2015-09-07 | 2015-12-02 | 西安诺瓦电子科技有限公司 | Led显示屏配屏方法 |
| CN105405393A (zh) * | 2015-12-07 | 2016-03-16 | 西安诺瓦电子科技有限公司 | Led显示屏驱动控制方法及装置 |
| US20170084253A1 (en) * | 2015-07-13 | 2017-03-23 | Sct Technology, Ltd. | Led display device and method for operating the same |
| CN107886887A (zh) * | 2017-10-31 | 2018-04-06 | 维沃移动通信有限公司 | 一种像素处理方法及装置 |
| CN109448633A (zh) * | 2019-01-07 | 2019-03-08 | 卡莱特（深圳）云科技有限公司 | 一种异形led显示屏显示实现控制方法及实现系统 |
| CN112925499A (zh) * | 2021-05-11 | 2021-06-08 | 卡莱特云科技股份有限公司 | 一种接收卡大带载的实现方法、接收卡以及数据处理系统 |
| CN112967666A (zh) * | 2021-02-24 | 2021-06-15 | 南京磊积科技有限公司 | 一种可进行像素任意排布的led显示屏控制装置和控制方法 |
| CN113270060A (zh) * | 2021-04-30 | 2021-08-17 | 西安诺瓦星云科技股份有限公司 | 图像数据传输方法及装置、显示控制器、显示屏控制系统 |
| CN113409722A (zh) * | 2021-04-25 | 2021-09-17 | 卡莱特云科技股份有限公司 | 一种异形构造led显示屏的显示方法及接收卡 |
| CN113436572A (zh) * | 2021-05-17 | 2021-09-24 | 卡莱特云科技股份有限公司 | 与led箱体方向无关的校正方法、装置及led显示屏 |
| CN216057046U (zh) * | 2021-07-09 | 2022-03-15 | 深圳市奥拓电子股份有限公司 | Micro LED异形屏控制装置、系统及终端设备 |
| CN114185507A (zh) * | 2021-12-10 | 2022-03-15 | 西安诺瓦星云科技股份有限公司 | 显示屏的配置方法、装置、存储介质和处理器 |
| CN114241964A (zh) * | 2021-12-29 | 2022-03-25 | 卡莱特云科技股份有限公司 | 一种异形led显示屏的模拟点亮方法、装置及系统 |
| CN114329859A (zh) * | 2021-12-10 | 2022-04-12 | 西安诺瓦星云科技股份有限公司 | 箱体走线配置方法、系统、电子设备和存储介质 |
| CN216287381U (zh) * | 2021-06-16 | 2022-04-12 | 京东方科技集团股份有限公司 | 一种显示屏模组和显示屏 |
-
2022
- 2022-04-29 CN CN202210472020.3A patent/CN114783366B/zh active Active
Patent Citations (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008187729A (ja) * | 2006-02-20 | 2008-08-14 | Matsushita Electric Works Ltd | 映像信号処理装置 |
| US20070216700A1 (en) * | 2006-03-15 | 2007-09-20 | Shenzhen Mindray Bio-Medical Electronics Co., Ltd. | Multi-screen synthesizing display apparatus and method |
| CN201111847Y (zh) * | 2007-06-21 | 2008-09-10 | 北京巨数数字技术开发有限公司 | 异形显示系统 |
| CN101329830A (zh) * | 2007-06-21 | 2008-12-24 | 北京巨数数字技术开发有限公司 | 异形显示数据生成方法及异形显示系统 |
| CN201204025Y (zh) * | 2007-06-21 | 2009-03-04 | 北京巨数数字技术开发有限公司 | 异形显示系统 |
| CN101447170A (zh) * | 2007-11-27 | 2009-06-03 | 上海熙讯电子科技有限公司 | 一种兼容led显示屏复杂布局布线的方法 |
| US20110199286A1 (en) * | 2010-02-13 | 2011-08-18 | Robin Dziama | Spherical Electronic LCD Display |
| US20140152672A1 (en) * | 2012-06-25 | 2014-06-05 | Rufus Butler Seder | Rotatable Animation Devices with Staggered Illumination Sources |
| CN102903334A (zh) * | 2012-11-13 | 2013-01-30 | 河南工业大学 | 一种全彩色led显示屏 |
| US20170084253A1 (en) * | 2015-07-13 | 2017-03-23 | Sct Technology, Ltd. | Led display device and method for operating the same |
| CN105117190A (zh) * | 2015-09-07 | 2015-12-02 | 西安诺瓦电子科技有限公司 | Led显示屏配屏方法 |
| CN105405393A (zh) * | 2015-12-07 | 2016-03-16 | 西安诺瓦电子科技有限公司 | Led显示屏驱动控制方法及装置 |
| CN107886887A (zh) * | 2017-10-31 | 2018-04-06 | 维沃移动通信有限公司 | 一种像素处理方法及装置 |
| CN109448633A (zh) * | 2019-01-07 | 2019-03-08 | 卡莱特（深圳）云科技有限公司 | 一种异形led显示屏显示实现控制方法及实现系统 |
| CN112967666A (zh) * | 2021-02-24 | 2021-06-15 | 南京磊积科技有限公司 | 一种可进行像素任意排布的led显示屏控制装置和控制方法 |
| CN113409722A (zh) * | 2021-04-25 | 2021-09-17 | 卡莱特云科技股份有限公司 | 一种异形构造led显示屏的显示方法及接收卡 |
| CN113270060A (zh) * | 2021-04-30 | 2021-08-17 | 西安诺瓦星云科技股份有限公司 | 图像数据传输方法及装置、显示控制器、显示屏控制系统 |
| CN112925499A (zh) * | 2021-05-11 | 2021-06-08 | 卡莱特云科技股份有限公司 | 一种接收卡大带载的实现方法、接收卡以及数据处理系统 |
| CN113436572A (zh) * | 2021-05-17 | 2021-09-24 | 卡莱特云科技股份有限公司 | 与led箱体方向无关的校正方法、装置及led显示屏 |
| CN216287381U (zh) * | 2021-06-16 | 2022-04-12 | 京东方科技集团股份有限公司 | 一种显示屏模组和显示屏 |
| CN216057046U (zh) * | 2021-07-09 | 2022-03-15 | 深圳市奥拓电子股份有限公司 | Micro LED异形屏控制装置、系统及终端设备 |
| CN114185507A (zh) * | 2021-12-10 | 2022-03-15 | 西安诺瓦星云科技股份有限公司 | 显示屏的配置方法、装置、存储介质和处理器 |
| CN114329859A (zh) * | 2021-12-10 | 2022-04-12 | 西安诺瓦星云科技股份有限公司 | 箱体走线配置方法、系统、电子设备和存储介质 |
| CN114241964A (zh) * | 2021-12-29 | 2022-03-25 | 卡莱特云科技股份有限公司 | 一种异形led显示屏的模拟点亮方法、装置及系统 |
Non-Patent Citations (1)
| Title |
|---|
| 张飙;徐和飞;牛秦洲;: "LVDS接口LED显示屏数据处理系统设计", 液晶与显示, no. 06, pages 736 - 743 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114783366B (zh) | 2023-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5062057A (en) | Computer display controller with reconfigurable frame buffer memory | |
| CN113409722B (zh) | 一种异形构造led显示屏的显示方法及接收卡 | |
| US4074254A (en) | Xy addressable and updateable compressed video refresh buffer for digital tv display | |
| EP0185294A2 (en) | Display apparatus | |
| US4613852A (en) | Display apparatus | |
| CN100576294C (zh) | 异形显示数据生成方法及异形显示系统 | |
| US20090021532A1 (en) | Translation table | |
| KR20020059381A (ko) | 디스플레이유닛통신시스템, 통신방법, 디스플레이유닛,통신회로 및 터미널어댑터 | |
| EP0201210B1 (en) | Video display system | |
| CN101388950A (zh) | 用于数字图像的内容适应式对比增进方法及装置 | |
| US20070132883A1 (en) | On-screen display device and control method therefor | |
| US5270973A (en) | Video random access memory having a split register and a multiplexer | |
| CN112785968B (zh) | 控制装置、显示装置及其操作方法 | |
| CN114783366B (zh) | 一种基于异形模组的显示方法、装置及led显示屏 | |
| JP2000511744A (ja) | 画像処理システム及び方法 | |
| CN100492458C (zh) | 视频信号处理电路和处理方法 | |
| CN116013186A (zh) | 一种显示面板的驱动方法、驱动装置及计算机可读存储介质 | |
| EP0474366B1 (en) | Graphics display system including a video random access memory with a split serial register and a run counter | |
| JPH0454789A (ja) | テレビ画像表示装置 | |
| CN1021151C (zh) | 光栅扫描数字显示系统 | |
| JP2011059655A (ja) | カラー・シーケンス・タイミング制御回路及びカラー・シーケンス表示システム及びその方法 | |
| CA2231010C (en) | Image data storing method and image data storing device | |
| CN117392931B (zh) | 显示装置的调试方法及装置 | |
| CN112599084B (zh) | 一种矩阵照明系统灰度等级划分方法 | |
| US6744439B1 (en) | Reconfigurable color converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |