CN114758952A - 混合键合晶圆的分离方法 - Google Patents

混合键合晶圆的分离方法 Download PDF

Info

Publication number
CN114758952A
CN114758952A CN202210178639.3A CN202210178639A CN114758952A CN 114758952 A CN114758952 A CN 114758952A CN 202210178639 A CN202210178639 A CN 202210178639A CN 114758952 A CN114758952 A CN 114758952A
Authority
CN
China
Prior art keywords
wafer
etching groove
etching
functional part
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210178639.3A
Other languages
English (en)
Inventor
马力
项敏
季蓉
郑子企
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tongfu Microelectronics Co Ltd
Original Assignee
Tongfu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tongfu Microelectronics Co Ltd filed Critical Tongfu Microelectronics Co Ltd
Priority to CN202210178639.3A priority Critical patent/CN114758952A/zh
Publication of CN114758952A publication Critical patent/CN114758952A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/98—Methods for disconnecting semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)

Abstract

本申请公开了一种混合键合晶圆的分离方法，包括：提供晶圆组件，所述晶圆组件包括采用混合键合方式连接的第一晶圆和第二晶圆，所述第一晶圆和所述第二晶圆之间具有混合键合界面，所述晶圆组件包括多个芯片组，每个所述芯片组包括相对设置的两个芯片，且所述两个芯片分别来自所述第一晶圆和所述第二晶圆；沿第一方向对所述晶圆组件进行干法刻蚀，使相邻所述芯片组分离，所述第一方向与所述混合键合界面相交。本申请提供的混合键合晶圆的分离方法，能够使相邻的芯片组分离，且不破坏混合键合界面，避免混合键合界面在外力作用下分层。

Description

混合键合晶圆的分离方法
技术领域
本申请涉及半导体封装技术领域，特别是涉及一种混合键合晶圆的分离方法。
背景技术
本部分的描述仅提供与本说明书公开相关的背景信息，而不构成现有技术。
随着电子产业的发展，芯片的功能越来越复杂，尺寸越来越小，适应该需求的新的半导体技术不断涌现，如晶圆级封装、3D芯片堆叠、3D器件、绝缘体上硅晶圆等等，这些技术的发展驱动了晶圆键合技术的发展。
晶圆键合是通过晶圆界面处的原子在外界能量的作用下，通过范德华力、分子力甚至原子力使晶圆键合成为一体的技术。混合键合(例如同时包括绝缘体-绝缘体键合、半导体-半导体键合、金属-金属键合)是一种比较常用的晶圆键合方式，其广泛应用于3D芯片领域，例如CMOS图像传感器、DRAM、3D-NAND闪存与逻辑器件的键合过程中。
具体的，混合键合是将两片晶圆的氧化层磨至极平，通过氢键、分子间作用力等作用，将其压合在一起，实现芯片间的超短距离互连的技术，后续芯片再经过封装加工，形成与外界连接的结构，能够实现电子器件对高性能、微型化的要求。
在对混合键合的晶圆完成封装后，需对不同的芯片组进行分离。传统的机械切割和激光切割方法，容易产生裂纹，最终导致混合键合的界面出现分层。
应该注意，上面对技术背景的介绍只是为了方便对本说明书的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本说明书的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。
发明内容
本申请主要解决的技术问题是提供一种混合键合晶圆的分离方法，能够使相邻的芯片组分离，且不破坏混合键合界面，避免混合键合界面在外力作用下分层。
为解决上述技术问题，本申请采用的一个技术方案是：提供一种混合键合晶圆的分离方法，包括：
提供晶圆组件，所述晶圆组件包括采用混合键合方式连接的第一晶圆和第二晶圆，所述第一晶圆和所述第二晶圆之间具有混合键合界面，所述晶圆组件包括多个芯片组，每个所述芯片组包括相对设置的两个芯片，且所述两个芯片分别来自所述第一晶圆和所述第二晶圆；
沿第一方向对所述晶圆组件进行干法刻蚀，使相邻所述芯片组分离，所述第一方向与所述混合键合界面相交。
进一步地，所述沿第一方向对所述晶圆组件进行干法刻蚀的步骤，包括：
沿所述第一方向对所述第二晶圆进行干法刻蚀以形成第一刻蚀槽，所述第一刻蚀槽的底面与所述混合键合界面具有预定距离；
沿所述第一方向的反向对所述第一晶圆进行干法刻蚀以形成第二刻蚀槽，所述第二刻蚀槽与所述第一刻蚀槽相连通，使相邻所述芯片组分离。
进一步地，所述沿第一方向对所述晶圆组件进行干法刻蚀的步骤，包括：
沿所述第一方向对所述第二晶圆进行干法刻蚀以形成第一刻蚀槽，所述第一刻蚀槽的底面与所述混合键合界面齐平；
沿所述第一方向的反向对所述第一晶圆进行干法刻蚀以形成第二刻蚀槽，所述第二刻蚀槽与所述第一刻蚀槽相连通，使相邻所述芯片组分离。
进一步地，所述第一刻蚀槽和所述第二刻蚀槽的宽度相等，且所述第一刻蚀槽和所述第二刻蚀槽在所述第一方向上对齐设置。
进一步地，所述形成第一刻蚀槽的步骤和所述形成第二刻蚀槽的步骤之间，包括：
在所述第二晶圆背对所述第一晶圆的一侧设置载板；
所述形成第二刻蚀槽的步骤之后，包括：
去除所述载板。
进一步地，所述设置载板的步骤包括：
在所述第二晶圆背对所述第一晶圆的一侧涂布临时键合胶，所述临时键合胶填充所述第一刻蚀槽并覆盖所述第二晶圆背对所述第一晶圆的一面；
在所述临时键合胶背对所述第二晶圆的一侧设置所述载板。
进一步地，所述提供晶圆组件的步骤，包括：
提供所述第一晶圆，所述第一晶圆包括相对的第一表面和第二表面，所述第一晶圆内设有第一功能件，所述第一表面设置有多个第一电连接件，所述第一电连接件和所述第一功能件电连接；
提供所述第二晶圆，所述第二晶圆包括相对的第三表面和第四表面，所述第二晶圆内设有第二功能件，所述第三表面设置有多个第二电连接件，所述第二电连接件和所述第二功能件电连接；
将所述第一表面和所述第三表面通过混合键合的方式相连，使多个所述第一电连接件和多个所述第二电连接件一一对应且电连接。
进一步地，所述提供晶圆组件的步骤和所述沿第一方向对所述晶圆组件进行干法刻蚀的步骤之间，包括：
对所述第四表面进行减薄，以使所述第二功能件露出；
在所述第四表面形成第一电连接结构，所述第一电连接结构和所述第二功能件电连接。
进一步地，所述对所述第四表面进行减薄的步骤和所述形成第一电连接结构的步骤之间，还包括：
对所述第四表面进行硅蚀刻，使所述第二功能件凸出于所述第四表面；
在所述第四表面形成第一保护层，所述第一保护层覆盖所述第四表面和所述第二功能件凸出于所述第四表面的部分；
对所述第二功能件进行化学机械抛光处理，使所述第二功能件和覆盖有所述第一保护层的所述第四表面齐平。
进一步地，所述设置载板的步骤和所述形成第二刻蚀槽的步骤之间，包括：
对所述第二表面进行减薄，以使所述第一功能件露出；
对所述第二表面进行硅蚀刻，使所述第一功能件凸出于所述第二表面；
在所述第二表面形成第二保护层，所述第二保护层覆盖所述第二表面和所述第一功能件凸出于所述第二表面的部分；
对所述第一功能件进行化学机械抛光处理，使所述第一功能件和覆盖有所述第二保护层的所述第二表面齐平；
在所述第二保护层背离所述第二表面的一侧形成第二电连接结构，所述第二电连接结构和所述第一功能件电连接。
区别于现有技术的情况，本申请的有益效果是：本申请实施方式提供的混合键合晶圆的分离方法，使用干法刻蚀的工艺方法对晶圆组件进行刻蚀，能够使相邻的芯片组无损分离；且能避免混合键合界面产生由机械力或激光切割的冷热收缩作用力导致的裂纹，从而不破坏混合键合界面，避免混合键合界面在外力作用下分层，防止整体结构由于混合键合界面分层而失效。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：
图1为本实施方式中所提供的一种混合键合晶圆的分离方法的步骤流程示意图；
图2为本实施方式中所提供的一种对晶圆组件进行干法刻蚀的步骤流程示意图；
图3为本实施方式中所提供的另一种对晶圆组件进行干法刻蚀的步骤流程示意图；
图4为本实施方式中所提供的一种设置载板的步骤流程示意图；
图5为本实施方式中所提供的一种提供晶圆组件的步骤流程示意图；
图6为本实施方式中所提供的一种对第四表面进行处理的步骤流程示意图；
图7为本实施方式中所提供的一种对第二表面进行处理的步骤流程示意图；
图8为本实施方式中所提供的一种第一晶圆的结构示意图；
图9为本实施方式中所提供的一种晶圆组件的结构示意图；
图10为对图9中晶圆组件的第四表面进行减薄和硅蚀刻后的结构示意图；
图11为对图10中晶圆组件的第四表面形成第一保护层后的结构示意图；
图12为对图11中晶圆组件的第四表面进行抛光处理后的结构示意图；
图13为对图12中晶圆组件的第四表面形成第一电连接结构后的结构示意图；
图14为对图13中的晶圆组件形成第一刻蚀槽后的结构示意图；
图15为对图14中的晶圆组件设置载板后的结构示意图；
图16为对图15中晶圆组件的第二表面进行减薄和硅蚀刻后的结构示意图；
图17为对图16中晶圆组件的第二表面形成第二保护层后的结构示意图；
图18为对图17中晶圆组件的第二表面进行抛光处理后的结构示意图；
图19为对图18中晶圆组件的第二表面形成第二电连接结构后的结构示意图；
图20为对图19中的晶圆组件形成第二刻蚀槽后的结构示意图；
图21为对图20中的晶圆组件去除载板后的结构示意图。
附图标记说明：
1、晶圆组件；2、混合键合界面；4、芯片；
5、第一晶圆；51、第一表面；52、第二表面；53、第一功能件；54、第一电连接件；55、第二保护层；56、第二电连接结构；
6、第二晶圆；61、第三表面；62、第四表面；63、第二功能件；64、第二电连接件；65、第一保护层；66、第一电连接结构；
7、第一刻蚀槽；8、第二刻蚀槽；9、临时键合胶；10、载板。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。
需要说明的是，当元件被称为“设置于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的另一个元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中另一个元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的，并不表示是唯一的实施方式。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。本文所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。
请参阅图1。本申请实施方式提供一种混合键合晶圆的分离方法，包括：
步骤S10：提供晶圆组件1，晶圆组件1包括采用混合键合方式连接的第一晶圆5和第二晶圆6，第一晶圆5和第二晶圆6之间具有混合键合界面2，晶圆组件1包括多个芯片组，每个芯片组包括相对设置的两个芯片4，且两个芯片4分别来自第一晶圆5和第二晶圆6；
步骤S20：沿第一方向对晶圆组件1进行干法刻蚀，使相邻芯片组分离，第一方向与混合键合界面2相交。
本申请实施方式提供的混合键合晶圆的分离方法，使用干法刻蚀的工艺方法对晶圆组件1进行刻蚀，能够使相邻的芯片组无损分离；且能避免混合键合界面2产生由机械力或激光切割的冷热收缩作用力导致的裂纹，从而不破坏混合键合界面2，避免混合键合界面2在外力作用下分层，防止整体结构由于混合键合界面2分层而失效。
本申请提供的混合键合晶圆的分离方法，先对晶圆进行混合键合，再对晶圆组件1进行干法刻蚀，效率更高。本实施方式中的干法刻蚀，是指用等离子体进行刻蚀的技术，在分离相邻芯片组时具有低应力的优点。在本实施方式中，第一方向可以垂直于混合键合界面2，也即进行干法刻蚀的方向为垂直于混合键合界面2的方向。在图8至图21中，第一方向为竖直方向。
在一种实施方式中，上述沿第一方向对晶圆组件1进行干法刻蚀的步骤(即步骤S20)，如图2所示，具体可以包括如下步骤：
步骤S201：沿第一方向对第二晶圆6进行干法刻蚀以形成第一刻蚀槽7，第一刻蚀槽7的底面与混合键合界面2具有预定距离；
步骤S202：沿第一方向的反向对第一晶圆5进行干法刻蚀以形成第二刻蚀槽8，第二刻蚀槽8与第一刻蚀槽7相连通，使相邻芯片组分离。
在步骤S201中，第一刻蚀槽7在第一方向的深度可以小于第二晶圆6的厚度，也可以大于第二晶圆6的厚度，本申请对此不做限定。分别从第一方向和第一方向的反向两次对晶圆组件1进行干法刻蚀，能进一步优化分离效果。由于第一刻蚀槽7和第二刻蚀槽8的宽度和深度成正比，深度越大则宽度也越大，因此分两次刻蚀可以进一步减小第一刻蚀槽7和第二刻蚀槽8的宽度，从而保证不会破坏芯片组的结构。本实施方式中的深度是指在第一方向上的尺寸，宽度是指在垂直于第一方向上的尺寸。如图14所示，深度是指竖直方向上的尺寸，宽度是指水平方向上的尺寸。
在一种优选的实施方式中，上述沿第一方向对晶圆组件1进行干法刻蚀的步骤(即步骤S20)，如图3所示，具体可以包括如下步骤：
步骤S203：沿第一方向对第二晶圆6进行干法刻蚀以形成第一刻蚀槽7，第一刻蚀槽7的底面与混合键合界面2齐平，如图14所示。
步骤S204：沿第一方向的反向对第一晶圆5进行干法刻蚀以形成第二刻蚀槽8，第二刻蚀槽8与第一刻蚀槽7相连通，使相邻芯片组分离，如图20所示。
在步骤S203中，第一刻蚀槽7在第一方向的深度等于第二晶圆6的厚度。优选的，第一晶圆5和第二晶圆6的厚度相同。分别从第一方向和第一方向的反向两次对晶圆组件1进行干法刻蚀，且每次刻蚀的深度相同，均等于第一晶圆5或第二晶圆6的厚度，能简化刻蚀流程，提高工作效率。
在步骤S201和步骤S203中，刻蚀位置可以为相邻芯片组之间的切割道，也可以为相邻芯片组之间的中点。
在步骤S202和步骤S204中，要使第二刻蚀槽8与第一刻蚀槽7相连通，则需要使第二刻蚀槽8的深度与第一刻蚀槽7的深度之和等于第一晶圆5和第二晶圆6的厚度之和。本申请对第二刻蚀槽8的位置和宽度不作唯一的限定，第二刻蚀槽8和第一刻蚀槽7在混合键合界面2的投影具有重叠部分，从而使第二刻蚀槽8能与第一刻蚀槽7相连通。
优选的，为了进一步简化刻蚀流程、提高工作效率，使第一刻蚀槽7和第二刻蚀槽8的宽度相等，且第一刻蚀槽7和第二刻蚀槽8在第一方向上对齐设置，接第一刻蚀槽7的中心和第二刻蚀槽8的中心在第一方向上对齐，第二刻蚀槽8和第一刻蚀槽7在混合键合界面2的投影完全重合。
在本实施方式中，形成第一刻蚀槽7的步骤和形成第二刻蚀槽8的步骤之间，也即步骤S201和步骤S202之间，或者步骤S203和步骤S204之间，可以包括步骤S205：在第二晶圆6背对第一晶圆5的一侧设置载板10。可以对刻蚀好的第一刻蚀槽7进行保护，同时为形成第二刻蚀槽8提供支撑。相应的，形成第二刻蚀槽8的步骤之后，也即步骤S202或步骤S204之后，可以包括步骤S206：去除载板10。
具体的，如图4所示，设置载板10的步骤(即步骤S205)具体可以包括：
步骤S2051：在第二晶圆6背对第一晶圆5的一侧涂布临时键合胶9，临时键合胶9填充第一刻蚀槽7并覆盖第二晶圆6背对第一晶圆5的一面；
步骤S2052：在临时键合胶9背对第二晶圆6的一侧设置载板10。
在步骤S2051和S2052中，如图15所示，通过临时键合胶9将载板10和第二晶圆6相连接，能使连接更稳定可靠。在步骤S206中，需要一同去除临时键合胶9和载板10，可以利用解键合工艺实现。在执行步骤S206之后，实现相邻芯片组的最终分离，如图21所示。
在本实施方式中，提供晶圆组件1的步骤(即步骤S10)，如图5所示，具体可以包括如下步骤：
步骤S101：提供第一晶圆5，第一晶圆5包括相对的第一表面51和第二表面52，第一晶圆5内设有第一功能件53，第一表面51设置有多个第一电连接件54，第一电连接件54和第一功能件53电连接。如图8所示，其中，第一电连接件54可以是焊盘，第一功能件53可以是铜柱。
步骤S102：提供第二晶圆6，第二晶圆6包括相对的第三表面61和第四表面62，第二晶圆6内设有第二功能件63，第三表面61设置有多个第二电连接件64，第二电连接件64和第二功能件63电连接。其中，第二电连接件64可以是焊盘，第二功能件63可以是铜柱。本申请对步骤S101和步骤S102的顺序不做要求。
步骤S103：将第一表面51和第三表面61通过混合键合的方式相连，使多个第一电连接件54和多个第二电连接件64一一对应且电连接，如图9所示。
具体的，将第一表面51和第三表面61通过混合键合的方式相连的步骤和沿第一方向对晶圆组件1进行干法刻蚀的步骤之间，即步骤S103和步骤S20之间，可以包括以下步骤：
步骤S104：对第四表面62进行减薄，以使第二功能件63露出。
步骤S108：在第四表面62形成第一电连接结构66，第一电连接结构66和第二功能件63电连接，如图13所示。第一电连接结构66作为连接端，用于与外界连接。第一电连接结构66可以是焊盘。
更具体的，对第四表面62进行减薄的步骤和形成第一电连接结构66的步骤之间，即步骤S104和步骤S108之间，如图6所示，还可以包括以下步骤：
步骤S105：对第四表面62进行硅蚀刻，使第二功能件63凸出于第四表面62，如图10所示。
步骤S106：在第四表面62形成第一保护层65，第一保护层65覆盖第四表面62和第二功能件63凸出于第四表面62的部分，如图11所示。第一保护层65可以是SiN和SiO。
步骤S107：对第二功能件63进行化学机械抛光处理，使第二功能件63和覆盖有第一保护层65的第四表面62齐平，如图12所示。也即对第四表面62进行化学机械平坦化处理。
在本实施方式中，设置载板10的步骤和形成第二刻蚀槽8的步骤之间，即步骤S205和步骤S202之间，或者步骤S205和步骤S204之间，如图7所示，可以包括以下步骤：
步骤S301：对第二表面52进行减薄，以使第一功能件53露出。
步骤S302：对第二表面52进行硅蚀刻，使第一功能件53凸出于第二表面52，如图16所示。
步骤S303：在第二表面52形成第二保护层55，第二保护层55覆盖第二表面52和第一功能件53凸出于第二表面52的部分，如图17所示。第二保护层55可以是SiN和SiO。
步骤S304：对第一功能件53进行化学机械抛光处理，使第一功能件53和覆盖有第二保护层55的第二表面52齐平，如图18所示。也即对第二表面52进行化学机械平坦化处理。
步骤S305：在第二保护层55背离第二表面52的一侧形成第二电连接结构56，第二电连接结构56和第一功能件53电连接，如图19所示。第二电连接结构56作为连接端，用于与外界连接。第二电连接结构56可以是焊盘。
需要说明的是，在本说明书的描述中，术语“第一”、“第二”等仅用于描述目的和区别类似的对象，两者之间并不存在先后顺序，也不能理解为指示或暗示相对重要性。此外，在本说明书的描述中，除非另有说明，“多个”的含义是两个或两个以上。
使用术语“包含”或“包括”来描述这里的元件、成分、部件或步骤的组合也想到了基本由这些元件、成分、部件或步骤构成的实施方式。这里通过使用术语“可以”，旨在说明“可以”包括的所描述的任何属性都是可选的。
多个元件、成分、部件或步骤能够由单个集成元件、成分、部件或步骤来提供。另选地，单个集成元件、成分、部件或步骤可以被分成分离的多个元件、成分、部件或步骤。用来描述元件、成分、部件或步骤的公开“一”或“一个”并不说为了排除其他的元件、成分、部件或步骤。
以上所述仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种混合键合晶圆的分离方法，其特征在于，包括：
提供晶圆组件，所述晶圆组件包括采用混合键合方式连接的第一晶圆和第二晶圆，所述第一晶圆和所述第二晶圆之间具有混合键合界面，所述晶圆组件包括多个芯片组，每个所述芯片组包括相对设置的两个芯片，且所述两个芯片分别来自所述第一晶圆和所述第二晶圆；
沿第一方向对所述晶圆组件进行干法刻蚀，使相邻所述芯片组分离，所述第一方向与所述混合键合界面相交。
2.根据权利要求1所述的混合键合晶圆的分离方法，其特征在于，所述沿第一方向对所述晶圆组件进行干法刻蚀的步骤，包括：
沿所述第一方向对所述第二晶圆进行干法刻蚀以形成第一刻蚀槽，所述第一刻蚀槽的底面与所述混合键合界面具有预定距离；
沿所述第一方向的反向对所述第一晶圆进行干法刻蚀以形成第二刻蚀槽，所述第二刻蚀槽与所述第一刻蚀槽相连通，使相邻所述芯片组分离。
3.根据权利要求1所述的混合键合晶圆的分离方法，其特征在于，所述沿第一方向对所述晶圆组件进行干法刻蚀的步骤，包括：
沿所述第一方向对所述第二晶圆进行干法刻蚀以形成第一刻蚀槽，所述第一刻蚀槽的底面与所述混合键合界面齐平；
沿所述第一方向的反向对所述第一晶圆进行干法刻蚀以形成第二刻蚀槽，所述第二刻蚀槽与所述第一刻蚀槽相连通，使相邻所述芯片组分离。
4.根据权利要求2或3所述的混合键合晶圆的分离方法，其特征在于，所述第一刻蚀槽和所述第二刻蚀槽的宽度相等，且所述第一刻蚀槽和所述第二刻蚀槽在所述第一方向上对齐设置。
5.根据权利要求2或3所述的混合键合晶圆的分离方法，其特征在于，所述形成第一刻蚀槽的步骤和所述形成第二刻蚀槽的步骤之间，包括：
在所述第二晶圆背对所述第一晶圆的一侧设置载板；
所述形成第二刻蚀槽的步骤之后，包括：
去除所述载板。
6.根据权利要求5所述的混合键合晶圆的分离方法，其特征在于，所述设置载板的步骤包括：
在所述第二晶圆背对所述第一晶圆的一侧涂布临时键合胶，所述临时键合胶填充所述第一刻蚀槽并覆盖所述第二晶圆背对所述第一晶圆的一面；
在所述临时键合胶背对所述第二晶圆的一侧设置所述载板。
7.根据权利要求5所述的混合键合晶圆的分离方法，其特征在于，所述提供晶圆组件的步骤，包括：
提供所述第一晶圆，所述第一晶圆包括相对的第一表面和第二表面，所述第一晶圆内设有第一功能件，所述第一表面设置有多个第一电连接件，所述第一电连接件和所述第一功能件电连接；
提供所述第二晶圆，所述第二晶圆包括相对的第三表面和第四表面，所述第二晶圆内设有第二功能件，所述第三表面设置有多个第二电连接件，所述第二电连接件和所述第二功能件电连接；
将所述第一表面和所述第三表面通过混合键合的方式相连，使多个所述第一电连接件和多个所述第二电连接件一一对应且电连接。
8.根据权利要求7所述的混合键合晶圆的分离方法，其特征在于，所述提供晶圆组件的步骤和所述沿第一方向对所述晶圆组件进行干法刻蚀的步骤之间，包括：
对所述第四表面进行减薄，以使所述第二功能件露出；
在所述第四表面形成第一电连接结构，所述第一电连接结构和所述第二功能件电连接。
9.根据权利要求8所述的混合键合晶圆的分离方法，其特征在于，所述对所述第四表面进行减薄的步骤和所述形成第一电连接结构的步骤之间，还包括：
对所述第四表面进行硅蚀刻，使所述第二功能件凸出于所述第四表面；
在所述第四表面形成第一保护层，所述第一保护层覆盖所述第四表面和所述第二功能件凸出于所述第四表面的部分；
对所述第二功能件进行化学机械抛光处理，使所述第二功能件和覆盖有所述第一保护层的所述第四表面齐平。
10.根据权利要求7所述的混合键合晶圆的分离方法，其特征在于，所述设置载板的步骤和所述形成第二刻蚀槽的步骤之间，包括：
对所述第二表面进行减薄，以使所述第一功能件露出；
对所述第二表面进行硅蚀刻，使所述第一功能件凸出于所述第二表面；
在所述第二表面形成第二保护层，所述第二保护层覆盖所述第二表面和所述第一功能件凸出于所述第二表面的部分；
对所述第一功能件进行化学机械抛光处理，使所述第一功能件和覆盖有所述第二保护层的所述第二表面齐平；
在所述第二保护层背离所述第二表面的一侧形成第二电连接结构，所述第二电连接结构和所述第一功能件电连接。
CN202210178639.3A 2022-02-25 2022-02-25 混合键合晶圆的分离方法 Pending CN114758952A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210178639.3A CN114758952A (zh) 2022-02-25 2022-02-25 混合键合晶圆的分离方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210178639.3A CN114758952A (zh) 2022-02-25 2022-02-25 混合键合晶圆的分离方法

Publications (1)

Publication Number Publication Date
CN114758952A true CN114758952A (zh) 2022-07-15

Family

ID=82324735

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210178639.3A Pending CN114758952A (zh) 2022-02-25 2022-02-25 混合键合晶圆的分离方法

Country Status (1)

Country Link
CN (1) CN114758952A (zh)

Similar Documents

Publication Publication Date Title
Van Olmen et al. 3D stacked IC demonstration using a through silicon via first approach
CN102468279B (zh) 集成电路装置及其制造方法
US11081462B2 (en) Method for manufacturing a bonding structure
US11114401B2 (en) Bonding structure and method for manufacturing the same
TW201023299A (en) Method of forming stacked dies
WO2007021639A3 (en) 3d ic method and device
US11107794B2 (en) Multi-wafer stack structure and forming method thereof
CN111293109B (zh) 一种键合结构及其制造方法
WO2014196105A1 (ja) 半導体装置及びその製造方法
WO2021134940A1 (zh) 一种键合结构及其制造方法
CN105140253A (zh) 一种背照式影像芯片晶圆级3d堆叠结构及封装工艺
US20080217791A1 (en) Semiconductor device
CN114758952A (zh) 混合键合晶圆的分离方法
CN102024801B (zh) 超薄芯片垂直互联封装结构及其制造方法
CN115692312A (zh) 半导体结构的制备方法及半导体结构
US11876077B2 (en) Semiconductor device and method of manufacturing the same
CN115376931A (zh) 三维系统单芯片的制造方法及三维系统单芯片
EP3180802B1 (en) Semiconductor structure with multiple active layers in an soi wafer
CN112331617A (zh) 一种埋入式键合工艺三维集成方法
CN114649219A (zh) 半导体器件及其制造方法
TWI818460B (zh) 三維系統單晶片的製造方法
CN108321154A (zh) 基于scr管的tsv转接板及其制备方法
US11842979B2 (en) Semiconductor device and method of manufacturing the same
CN117912966A (zh) 封装方法
CN215578494U (zh) 用于封装的转接板及其半导体封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination