CN114747137A - 低功耗运算放大器微调偏移电路系统 - Google Patents

低功耗运算放大器微调偏移电路系统 Download PDF

Info

Publication number
CN114747137A
CN114747137A CN202080084383.9A CN202080084383A CN114747137A CN 114747137 A CN114747137 A CN 114747137A CN 202080084383 A CN202080084383 A CN 202080084383A CN 114747137 A CN114747137 A CN 114747137A
Authority
CN
China
Prior art keywords
circuit
operational amplifier
transistor
drain
trim
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080084383.9A
Other languages
English (en)
Inventor
N.阿加瓦尔
K.卡兰吉卡尔
V.拉玛楠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN114747137A publication Critical patent/CN114747137A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45197—Pl types
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45744—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction
    • H03F3/45766—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using balancing means
    • H03F3/45771—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using balancing means using switching means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
    • H03F3/45991—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using balancing means
    • H03F3/45995—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using balancing means using switching means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H03M1/1057—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values
    • H03M1/1061—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values using digitally programmable trimming circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/375—Circuitry to compensate the offset being present in an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/456—A scaled replica of a transistor being present in an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45044—One or more switches are opened or closed to balance the dif amp to reduce the offset of the dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45354—Indexing scheme relating to differential amplifiers the AAC comprising offset means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/742—Simultaneous conversion using current sources as quantisation value generators
    • H03M1/745—Simultaneous conversion using current sources as quantisation value generators with weighted currents

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Amplifiers (AREA)

Abstract

本文介绍了增强的运算放大器微调电路系统和技术。在一种实施方式中，电路(100)包括被配置为产生一组参考电压(131‑132)的参考电路(130)和数模转换(DAC)电路(120)。DAC电路包括多个晶体管对，其中多个晶体管对中的每一对被配置为至少基于该一组参考电压和每对的晶体管之间的尺寸来为运算放大器提供调整电流(121‑122)的部分。该电路还包括漏极切换元件，该漏极切换元件耦合到每对的晶体管的漏极端子并被配置为根据数字微调代码(141)将调整电流的部分的一个或多个选择性地耦合到运算放大器。

Description

低功耗运算放大器微调偏移电路系统
背景技术
运算放大器，也称为op-amps，是广泛使用的用于各种模拟电子设计，诸如信号放大器、信号比较器、差分放大器、反馈电路系统和各种振荡器，以及其他电路拓扑的电路元件。运算放大器的许多电路配置产生代表两个差分输入之间差异的输出信号。然而，运算放大器的输入级可能在差分输入电路系统之间存在各种不平衡，这可能导致与输出信号不准确相对应的电压偏移，以及其他影响。这些不平衡可能是由于制造差异、制造限制、热变化、电路非线性或其他变化造成的。
运算放大器可以包括精确微调的晶体管特征件或额外的微调电路系统，这可以调整差分输入之间的偏移并尝试补偿上述不平衡。该微调电路系统可以包括耦合到运算放大器电路的外部引脚或连接以添加补偿电阻、电压或电流以尝试将运算放大器输入级之间的任何偏移“归零”的电路系统。其他设计包括数字微调运算放大器，其接受二进制输入参数以对运算放大器偏移进行调整。然而，当采用这种额外的电路系统(诸如数字微调电路系统)时，尤其是在低功率或电池供电的应用中，可能不希望增加电路系统的功耗。
发明内容
本文介绍了增强的运算放大器微调电路系统和技术。在一种实施方式中，一种电路包括被配置为产生一组参考电压的参考电路，以及数模转换(DAC)电路。DAC电路包括多个晶体管对，其中多个晶体管对中的每一对被配置为至少基于该一组参考电压和每对晶体管之间的尺寸来为运算放大器提供调整电流的部分。该电路还包括漏极切换(switching)元件，该漏极切换元件耦合到每对晶体管的漏极端子并被配置为根据数字微调代码将调整电流的一部分或多个部分选择性地耦合到运算放大器。
附图说明
尽管结合这些附图描述了若干实施方式，但本描述不限于本文描述的实施方式。
图1图示了在实施方式中包括微调电路的运算放大器电路。
图2图示了实施方式中的运算放大器和微调电路的符号视图。
图3图示了实施方式中的运算放大器的部分和微调电路的部分。
图4图示了实施方式中的运算放大器的部分和微调电路的部分。
图5图示了实施方式中的运算放大器微调电路的控制操作。
图6图示了实施方式中的运算放大器的部分和微调电路的部分。
图7图示了实施方式中对运算放大器微调电路的控制。
图8图示了根据实施方式控制运算放大器微调电路系统的控制系统。
具体实施方式
运算放大器，在本文中称为op-amps，可具有由输出信号表现出的各种不准确性，部分原因是输入级元件内的偏移。在运算放大器的许多示例中，输入级可以包括接受差分输入信号的一对晶体管。这些晶体管之间的物理和热差异可能导致上述偏移，这表现为运算放大器输出的不准确性。一些运算放大器电路包括内部电路系统或外部电路系统来调整这些偏移并补偿不准确性。本文描述了各种增强的偏移微调电路系统。这种微调电路系统通常包括产生一个或多个电流的电路系统，该一个或多个电流被施加到运算放大器的输入级以补偿输入级电路系统内的偏移。然而，许多补偿电路系统类型表现出较大的功率消耗或恒定电流消耗，尤其是在低功率或电池供电的环境中，这会导致运算放大器电路的功率性能下降。有利地，本文的示例提供了运算放大器输入级偏移的微调电流调整，同时将微调电流调整电路系统的功耗降低到100纳安(nA)或更低。
现在将图1作为示例电路呈现，其采用增强的微调偏移电路系统。在图1中，电路100包括运算放大器110，其示意性地表示目标运算放大器，该放大器可以使用一个或多个微调电流进行偏移校正。这些微调电流由偏移微调数模转换(DAC)电路120产生，该电路使用电压参考电路130作为电压参考。DAC电路120通过链路141从控制电路140接收控制指令。运算放大器110和偏移微调DAC电路120的两个示例符号电路也在下面的图2中示出。
在图1中，运算放大器110接受两个输入信号，这两个输入信号形成输入+信号111和输入-信号112的差分输入配置。基于输入信号以及差分增益级的增益配置，运算放大器110可以产生输出信号115。电压供电信号113-114也显示在图1中，它们向运算放大器110提供电源电压(Vdda)和参考电压(接地)。输出信号115可具有各种不准确性，这些不准确性至少部分是由形成运算放大器110的输入级的电路系统之间的变化引起的。运算放大器110的输入级中的这些不准确性可以表示为与输入信号串联的电压元件，如下图2所示。
校正信号，本文称为微调信号或微调电流，可以作为微调信号121-122被引入运算放大器110中，以补偿输入级偏移的至少一部分。在图1中，微调信号121-122由偏移微调DAC电路120产生。图1示出了两个参考信号，Vrefhi 131和Vreflo 132，它们用于由偏移微调DAC电路120产生微调信号121-122。偏移微调DAC电路120感测这两个参考电压(Vrefhi 131和Vreflo132)并产生具有反映(gm)x(Vrefhi-Vreflo)的值的模拟微调电流，其中gm可以用由控制电路140引入到偏移微调DAC电路120的数字代码进行编程。偏移微调DAC电路120的进一步示例包括在下图中。
此外，还显示了电压参考130，其产生一对参考电压，如上面记为Vrefhi131和Vreflo 132。电压参考130可以包括产生恒定电压信号的各种电压参考电路系统。各种示例参考元件可以包括带隙电压参考、分压器参考、齐纳二极管参考、雪崩二极管参考和约瑟夫森结参考等等。尽管本文中的几个示例采用带隙电压参考，但是可以替代地采用不同类型的电压参考。这些带隙电压参考基于半导体材料的电荷载流子的带隙产生与温度无关的电压参考信号和与电源无关的电压参考信号。电压参考130可以产生各种电压电平，诸如0.44伏和0.4伏的一对参考电压等等。
控制电路140包括专用电路系统、逻辑、执行单元或处理器元件。控制电路140可以包括一个或多个微处理器和其他处理电路系统。控制电路140可以在单个处理器件内实现，但也可以分布在协作执行程序指令的多个处理器件或子系统上。控制电路140的示例包括通用中央处理单元、专用处理器和逻辑器件，以及任何其他类型的分立电路系统、控制逻辑或处理器件(包括它们的组合或变体)。在一些示例中，控制电路140包括现场可编程门阵列(FPGA)、专用集成电路(ASIC)、专用处理器或其他处理元件。
在操作中，运算放大器110的特征可以在于，在差分输入(例如，输入+111和输入-112)上施加参考输入电压来确定运算放大器110的输出115上产生的偏移。该偏移可以包括电压偏移，并且可以采用偏移微调DAC电路120来减小电压偏移。具体地，微调信号121-122可以通过偏移微调DAC电路120施加到图1中的节点“A”和“B”。这些微调信号向运算放大器110的输入级元件提供偏移电流，以减少或消除运算放大器110的电压偏移。为了为这些微调信号选择适当的电流电平，控制电路140可以将控制信令施加到偏移微调DAC电路120。该控制信令通常包括选择由偏移微调DAC电路120的一个或多个粒度或增量电流控制元件提供的电流电平的数字代码。电压参考130向偏移微调DAC电路120提供Vrefhi和Vreflo，以作为偏移微调DAC电路120的电路系统用来产生微调信号的精确参考。以这种方式，可以通过偏移微调DAC电路120使用由控制电路140在链路141上提供的数字控制代码结合在链路131-132上提供的电压参考Vrefhi和Vreflo来实现对微调信号121-122的精确控制。有利地，提供了运算放大器110的更准确的操作和输出。
现在转向图2，图示了图1的一些元件的符号表示201-202。这些符号表示是提供关于图1的运算放大器110和偏移微调DAC电路120的配置的进一步细节的示例。其他配置和详细实施方式是可能的，如下面的各个附图所示。电路201图示了偏移微调DAC电路120的符号表示。电路202图示了运算放大器110的符号表示。
在电路202中，运算放大器110的输入级216中的不准确性可以表示为电压偏移，在图2中显示为与链路211上的输入+信号串联的偏移元件218。偏移元件218可改为与链路212上的输入-信号串联显示。输出信号215可能具有至少部分由形成输入级216的电路系统内的物理变化和热变化引起的各种不准确性。为了校正运算放大器110中的这些不准确性，可以产生偏移微调信号。该偏移微调信号可以针对输入级216中的电压偏移进行调整。
在电路201中，偏移微调级222部分地基于参考电压(Vrefhi和Vreflo)产生微调电流(ΔITRIM)。这些参考电压与为清楚起见未在图2中示出的控制信令相结合，由偏移微调级222使用以产生作为上述偏移微调信号的微调电流。该微调电流由图2中的单端电流(ΔITRIM)表示，该单端电流(ΔITRIM)具有反映(gm)x(Vrefhi-Vreflo)的值，其中gm可以通过上述控制信令进行编程。如电路202所示，在输入级216和增益级217之间的链路221上引入微调电流ΔITRIM，以用于调整偏移电压和校正输出215中的不准确性。如下图所示，运算放大器的输入级的更详细配置以及差分微调电流允许调整具有差分输入级的运算放大器。因此，尽管图2中示出了单端电流ΔITRIM，但在下面的示例中，ΔITRIM可以表示不止一个的微调电流。
为了提供第一增强电路拓扑，提供了图3。图3包括伴随带隙参考电路330的采样和保持电路350，以减小带隙参考电路330所需的恒定电流。图3包括构成电路配置300的四个主要部分，即运算放大器输入级310、偏移微调DAC电路320、带隙电路330以及采样和保持电路350。图1的偏移微调DAC电路120可以结合基于DAC的微调电路320的一些元件，并且偏移微调DAC电路120可以改为采用如图3中描述的不同配置。此外，包括电源电压340(Vdda)以说明用于将电流提供给运算放大器输入级310和偏移微调DAC电路320的电压源。特定电压电平将基于实施方式而有所不同，但可能包括3.3伏-12伏以及其他电压电平。可以采用其他配置的电源电压，诸如单独的电源电压。
通常，运算放大器将具有输入级部分，该输入级部分接受一个或多个外部信号进行放大，以基于增益级的增益特性产生输出。在图3中，运算放大器输入级310图示了图1的运算放大器110的示例输入级部分或图2的输入级216。在这种情况下，到输入级的输入信号包括具有正输入端子和负输入端子的差分输入。具体地，运算放大器输入级310接受两个输入信号311-312，它们包括由输入+信号311和输入-信号312形成的差分输入配置。基于输入信号311-312以及差分增益级的增益配置(为清楚起见未在图3中示出)，包括运算放大器输入级310的相关运算放大器可以产生输出信号。该输出信号可能具有至少部分地由形成运算放大器输入级310的电路系统之间的变化引起的各种不准确性。具体而言，晶体管对313中的每个晶体管可能由于制造不规则性、热差异、非线性、尺寸不准确或其他因素而具有略微不同的特性。可以在链路341-342上的节点“A”和“B”处将校正信号(本文称为微调信号或微调电流)引入运算放大器输入级310，以补偿晶体管对313之间的输入级偏移的至少一部分。在图1中，该微调信号由微调信号121-122指示，并且在图3中，微调电流由节点“A”和“B”处的两个电流表示，这两个电流都可以针对晶体管对313中的特定晶体管的特性进行调整。
带隙电路330在端子331-332处向偏移微调DAC电路320提供至少两个参考电压(Vrefhi和Vreflo)。然而，采样和保持电路350耦合在端子331-332与链路343和链路344之间。由带隙电路330提供的示例参考电压可能对应于在带隙电路330的端子331-332处呈现的Vrefhi的0.44伏和Vreflo的0.4伏的电压电平。采样和保持电路350包括至少两个切换元件333-334和两个存储元件335-336。切换元件333-334可以包括晶体管、传输门、模拟开关或其他元件。切换元件333-334的控制由诸如图1的控制电路140的外部控制电路提供，该控制电路产生具有占空比的切换信号。示例占空比包括1％的占空比，其中切换元件333-334在1％的时间内处于活动或“导通”配置。基于这个～1％的占空比，带隙电路330的状态电流消耗可从图2的10μA减少到～100nA。在通过激活切换元件333-334提供的每个采样周期时，每个参考电压的值从端子331-332采样并保存在存储元件335-336中。这些存储元件通常包括电容元件，诸如电容器。电容器可能包括各种类型和技术，诸如表面贴装电容器、多层陶瓷芯片电容器(MLCC)、半导体电容器以及电解或陶瓷电容器。
一旦存储元件335-336采样并保持Vrefhi和Vreflo，存储元件335-336就可以通过链路343-344将保持的采样提供给偏移微调DAC电路320。链路343和344各自耦合到对应的栅极开关324-329。栅极开关324-329中的每一个代表至少两个切换元件，一个切换元件耦合到Vrefhi，另一个切换元件耦合到Vreflo。可以启用/禁用栅极切换元件以选择性地将Vrefhi或Vreflo耦合到每个晶体管对321-323的对应栅极。由控制电路提供的数字代码用于控制这些栅极切换元件，其中每个代码位位置可以对应于特定的一对晶体管321-323并控制该对的栅极开关。基于这个数字代码、Vrefhi和Vreflo以及偏移微调DAC电路320中晶体管对321-323的拓扑结构，控制电路(诸如图1的控制电路140)解译数字代码以控制栅极开关324-329的激活或去激活。响应于栅极开关324-329的选择性激活或去激活，通过晶体管对321-323的每个晶体管产生电流。该电流在图3中的节点“A”和“B”上产生，其中所有“A”节点耦合在一起，并且所有“B”节点耦合在一起。该微调电流通过节点“A”和“B”经由链路341-342提供给运算放大器输入级310。节点“A”和节点“B”之间产生的微调电流的差异可用于通过输入级晶体管对313调整运算放大器输入级310中的偏移和不准确性。以这种方式，偏移微调DAC电路320将由外部电路或用户提供的数字代码转换成模拟电流，以用于调整运算放大器输入级310中晶体管对313的各个晶体管之间的输入偏移。
基于栅极开关324-329的控制，晶体管对321-323之间的相对大小可以允许微调电流的粒度部分由晶体管对321-323中的各个晶体管产生。在图3中，为晶体管对321示出了第一晶体管特征尺寸“X”以表示电流的第一粒度增量，为晶体管对322示出了第二晶体管特征尺寸“2X”以表示电流的第二粒度增量，为晶体管对323示出了第三晶体管特征尺寸“16X”以表示电流的第三粒度增量。对于任何给定的“X”值，特征尺寸根据乘数值(例如2或16)按比例放大，以对应产生最大增量电流。通常，偏移微调DAC电路320中包括比图3中所示更多的晶体管对，诸如八(8)个，并且为了清楚起见，图3中示出了代表性组。类似地，运算放大器输入级310的特征尺寸具有“128X”的特征尺寸。
图3中所示的这种配置可以使用减少的静态功耗和电流消耗来提供运算放大器输入级310内的偏移校正。然而，经由偏移微调DAC电路320中的栅极开关324-329的栅极切换仍然可以在链路343-344上具有各种泄漏。在采样和保持电路350的保持周期期间，存储在存储元件335-336中的电压将由于通过栅极开关324-329在这些节点上的泄漏而下降。
通常，栅极开关324-329中的每一个都包括一个或多个晶体管，诸如NMOS、PMOS或CMOS晶体管。例如，当采用NMOS晶体管时，块体通常耦合到参考电位或接地，而栅极耦合到控制信号。因此，在图3中，存储在存储元件335-336中的Vrefhi电压和Vreflo电压被施加到栅极开关324-329的相关晶体管的源极端子或漏极端子，这会影响存储元件335-336中存储的电压电平并强制比期望更高的占空比，以使用新的采样周期刷新存储的电压电平。当采用NMOS晶体管时，与耦合到Vreflo(例如0.4伏)的NMOS晶体管相比，耦合到Vrefhi的单个NMOS晶体管经历更高的体二极管电压(例如0.44伏)。对于具有连接到Vrefhi的处于“导通”状态的大量NMOS晶体管的数字代码，提供Vrefhi的链路343上的泄漏将高于提供Vreflo的链路344上的泄漏。对于受影响的NMOS晶体管，当施加的数字代码将NMOS晶体管从Vrefhi耦合到Vreflo时，这也会增加电流耗散。当采样和保持电路350采用40ms的保持时间并且存储元件335-336包括4皮法(pF)电容器时，晶体管对321-323可以在Vrefhi和Vreflo上经历约2皮安(pA)的差分泄漏。这可能在Vrefhi-Vreflo上导致误差＝(2pA/4pF)*40ms＝20mV。对于与运算放大器输入级310相关联的运算放大器电路，该误差可以转换为运算放大器输出的进一步不期望误差20mV/4＝5mV。
为了提供第二增强电路拓扑，提供了图4。与图3一样，图4包括伴随带隙参考电路430的采样电路450，以减小图2所示的带隙参考电路所需的电流。图4还包括与图3所示的关于栅极切换的控制配置和电路拓扑不同的控制配置和电路拓扑。具体而言，图4结合了由用于基于DAC的微调电路的示例电路配置400所示的增强的漏极切换拓扑。示例控制电路可以包括图1的控制电路140或图8的控制系统801。
图4包括构成电路配置400的四个主要部分，即运算放大器输入级410、偏移微调DAC电路420、带隙电路430以及采样和保持电路450。图1的偏移微调DAC电路120可以结合图4的基于DAC的微调电路420的一些元件，并且偏移微调DAC电路120可以改为采用如图4中描述的不同配置。此外，包括电源电压440(Vdda)以说明用于将电流提供给运算放大器输入级410和偏移微调DAC电路420的电压源。特定电压电平将基于实施方式而有所不同，但可能包括3.3伏-12伏以及其他电压电平。可以采用其他配置的电源电压，诸如单独的电源电压。
通常，运算放大器将具有输入级部分，该输入级部分接受一个或多个外部信号进行放大，以基于增益级的增益特性产生输出。在图4中，运算放大器输入级410图示了图1的运算放大器110的示例输入级部分或图2的输入级216。在这种情况下，输入级的输入信号包括具有正输入端子和负输入端子的差分输入。具体而言，运算放大器输入级410接受两个输入信号411-412，它们形成由输入+信号411和输入-信号412形成的差分输入配置。基于输入信号411-412以及差分增益级的增益配置(为清楚起见未在图4中示出)，包括运算放大器输入级410的相关运算放大器可以产生输出信号。该输出信号可能具有至少部分地由形成运算放大器输入级410的电路系统之间的变化引起的各种不准确性。具体而言，晶体管对413中的每个晶体管的输入可能由于制造不规则性、热差异、非线性、尺寸不准确或其他因素而具有略微不同的特性。可以在链路441-442上的节点“A”和“B”处将校正信号(本文称为微调信号或微调电流)引入运算放大器输入级410，以补偿晶体管对413之间的输入级偏移的至少一部分。在图1中，该微调信号由微调信号121-122指示，并且在图4中，微调电流由节点“A”和“B”处的两个电流表示，这两个电流中的每个都可以针对晶体管对413中的特定晶体管的特性进行调整。
带隙电路430在端子431-432处向偏移微调DAC电路420提供至少两个参考电压(Vrefhi和Vreflo)。采样和保持电路450位于端子431-432与链路443和链路444之间。由带隙电路430提供的示例参考电压可能对应于在带隙电路430的端子431-432处呈现的Vrefhi的0.44伏和Vreflo的0.4伏的电压电平。采样和保持电路450包括至少两个切换元件433-434和两个存储元件435-436。切换元件433-434可以包括晶体管、传输门、模拟开关或其他元件。切换元件433-434的控制由诸如图1的控制电路140的外部控制电路提供，该控制电路产生具有占空比的切换信号。示例占空比包括1％的占空比，其中切换元件433-434在1％的时间内处于活动或“导通”配置。在通过激活切换元件433-434提供的每个采样周期时，每个参考电压的值从端子431-432采样并保存在存储元件435-436中。
一旦存储元件435-436采样并保持Vrefhi和Vreflo，存储元件435-436就可以通过链路443-444将保持的采样提供给偏移微调DAC电路420。链路443和444各自耦合到每个晶体管对421-423的对应栅极。图4中没有使用耦合到晶体管对421-423的栅极的切换元件。相反，在一些示例中，链路443-444中的每一个直接耦合到每个晶体管对421-423中的选定晶体管的栅极端子。尽管链路443和444在每个晶体管对之间共享，但其他示例可能包括用于每个晶体管对的每个栅极的单独链路以及进一步的采样和保持实例。在图4中，每对的“左”晶体管耦合到承载Vrefhi的采样的链路443，并且每对中的“右”晶体管耦合到承载Vreflo的采样的链路444。
漏极切换元件450-461包含在偏移微调DAC 420中。晶体管对421-423中的每个晶体管具有耦合到专用漏极切换元件的漏极端子，而源极端子耦合到Vdda 440所示的电压/电流源。可以启用/禁用漏极切换元件以选择性地将晶体管对421-423中的特定晶体管耦合到“A”或“B”节点。数字代码用于控制漏极切换元件450-461，其中每个代码位位置可以对应于特定的晶体管对421-423并控制该对的漏极开关。图7中图示了示例控制方案。基于该数字代码，启用或禁用晶体管对421-423中的每个晶体管的选定漏极开关。响应于漏极开关450-461的选择性激活或去激活，通过晶体管对421-423的每个晶体管产生电流。该电流在图4中的“A”和“B”节点处产生，其中所有“A”节点耦合在一起，并且所有“B”节点耦合在一起。该微调电流在节点“A”和“B”处经由链路441-442提供给运算放大器输入级410。节点“A”和节点“B”之间产生的微调电流的差异可用于通过输入级晶体管对413调整运算放大器输入级410中的偏移和不准确性。以这种方式，偏移微调DAC电路420将由外部电路或用户提供的数字代码转换成模拟电流，以用于调整运算放大器输入级410中晶体管对413的各个晶体管之间的输入偏移。
基于漏极开关450-461的控制，晶体管对421-423之间的相对大小可以允许微调电流的粒度部分由晶体管对421-423中的各个晶体管产生。在图4中，为晶体管对421示出了第一晶体管特征尺寸“X”以表示电流的第一粒度增量，为晶体管对422示出了第二晶体管特征尺寸“2X”以表示电流的第二粒度增量，为晶体管对423示出了第三晶体管特征尺寸“16X”以表示电流的第三粒度增量。对于任何给定的“X”值，特征尺寸根据乘数值(例如2或16)按比例放大，以对应产生最大增量电流。通常，偏移微调DAC电路420中包括比图4中所示更多的晶体管对，诸如八(8)个，并且为了清楚起见，图4中示出了代表性组。类似地，运算放大器输入级410的特征尺寸具有“128X”的特征尺寸。
通常，漏极开关450-461中的每一个都包括一个或多个晶体管，诸如NMOS、PMOS或CMOS晶体管。当采用NMOS晶体管时，漏极开关450-461的漏极端子耦合到晶体管对421-423的相关晶体管的源极端子。漏极开关450-461的源极端子耦合到相关的节点“A”和“B”。漏极开关450-461的栅极端子耦合到控制信令，诸如上述数字代码，其激活/去激活选定的漏极开关450-461以产生期望的微调电流。图7图示了用于控制包含漏极开关的示例微调电路的示例控制信令。
可以提供图4中所示的这种配置以使用比其他示例中的电路系统提供的更少的功耗和电流消耗来进行运算放大器输入级410内的偏移校正。图4中所示的配置消除了经由栅极开关的栅极端子寄生损耗，诸如图3中的偏移微调DAC电路320中的栅极开关324-329可能经历的。由于通过晶体管对421-423的晶体管的栅极端子的极小的泄漏(阿托安范围)，存储在存储元件435-436中的电压将经历非常小的下降。在图4中，采用漏极切换技术来产生微调电流，这避免了在链路443-444上提供的Vrefhi和Vreflo信号上的任何切换损耗。通过使用漏极切换，图4中的晶体管对421-423的Vrefhi-Vreflo保持恒定。有利地，晶体管对421-423的栅极泄漏在阿托安(aA)数量级并且在施加到偏移微调DAC电路420的不同数字代码之间不变化。
现在呈现图5，其描述了采用增强的漏极切换来控制DAC微调电流的电路的示例操作。图5的操作可以在附图中的任何元件的上下文中。然而，为了说明的目的，将在图4的元件和图1的控制电路140的上下文中描述该操作。
在图5中，控制电路140接收(501)数字代码以控制微调电流。该微调电流用于校正目标运算放大器的输出误差，并被引入运算放大器的输入级。在图4中，该输入级包括运算放大器输入级410，运算放大器输入级410在节点“A”和“B”处具有通过链路441-442提供的微调电流。控制电路140可以接收数字代码以在微调电流的幅度和/或极性之间进行粒度选择。控制电路140将该数字代码转换(502)为漏极开关450-461的漏极控制信令。具体而言，控制电路140确定漏极开关450-461中的每一个的导通/断开状态以在图4中的节点“A”和“B”上产生期望的微调电流。漏极开关450-461的栅极控制由偏移微调DAC电路420或控制电路140的栅极驱动器电路系统产生。
在一些示例中，该基于数字代码确定的漏极控制信令可以持续地或在选择的时间周期期间施加。然而，在该示例中，控制电路140在目标运算放大器的活动阶段期间施加漏极控制信令。因此，控制电路140检测(503)目标运算放大器的有效相位，诸如基于目标运算放大器的控制信令、数字控制指示符、目标运算放大器的启用指示符，或基于预定占空比。当目标运算放大器处于非活动阶段时，所有漏极开关450-461将被控制电路140保持在非活动状态。响应于活动阶段，控制电路140产生漏极控制信令，该信令将漏极开关450-461中的选定漏极开关从非活动状态变为活动状态。
与漏极控制信令操作并发的是，控制电路140可以控制采样和保持电路450的操作。具体而言，控制电路140可以控制切换元件433-434以激活(504)并在存储元件435-436中捕获Vrefhi和Vreflo的采样。切换元件433-434的这种控制可以根据预定的占空比发生。占空比基于切换元件435-436所经历的泄漏来确定，以将采样/保持的电压电平维持在Vrefhi/Vreflo源电压电平的目标范围内。切换元件433-434的栅极控制由偏移微调DAC电路420或控制电路140的栅极驱动器电路系统产生。存储元件435-436上的这些采样和保持的电压被施加(505)到偏移微调DAC电路420的晶体管栅极。在图4中，存储元件435-436始终耦合到晶体管对421-423的栅极。然而，当采用类似于图3的配置时，控制电路140可以启用栅极开关以将采样和保持的电压施加到选定的晶体管对。
控制电路140将数字代码施加(506)到偏移微调DAC电路420的晶体管漏极以产生微调电流。如操作502所述，数字代码可以被转换为漏极控制信号。然后可以施加这些漏极控制信号以控制漏极开关450-461。通常，漏极开关450-461的栅极端子将具有被施加到其的漏极控制信号。响应于数字代码或相关漏极控制信号的施加，偏移微调DAC电路420的晶体管对421-423将各自产生微调电流的一部分。然后可以将该微调电流施加(507)到目标运算放大器电路。具体而言，图4示出了耦合到运算放大器输入级410的链路441-442的微调电流节点“A”和“B”。当施加这些微调电流时，将通过运算放大器输入级410中晶体管对413的一个或多个晶体管汲取电流，并校正影响运算放大器输入级410和目标运算放大器内的输入+411和输入-412的偏移。
为了提供另一种增强的电路拓扑，提供了图6。图6包括上文针对图4描述的类似元件。然而，图6包括用于采样和保持电路450的替代布置。即，图6包括存储元件435-436和链路443-444之间的缓冲电路系统633-634。缓冲电路系统633-634可以包括模拟缓冲器、传输门或其他低功率缓冲器。这种替代配置可以减少存储元件435-436上的泄漏。然而，缓冲器可能会在链路443-444上添加对应的电压偏移和不准确性，这会随温度而变化。尽管如此，当需要在存储元件435-436和链路443-444之间进行电缓冲时，可以采用图6所示的配置。
现在呈现图7以说明可以应用于在本文的各个图中找到的电路系统的控制场景。图7包括示例电路700，示例电路700包括DAC微调电路，即采用漏极切换配置的3位DAC微调电路720。DAC微调电路720可以是图4中的偏移微调DAC电路420的一个示例，诸如当偏移微调DAC电路420包括3位配置时。因此，图7中描述的控制场景可以应用于控制图4中的偏移微调DAC电路420。
表701指示用于控制DAC微调电路720的数字代码的示例转换。该数字代码被转换为DAC微调电路720中每个晶体管对的漏极控制信令。DAC微调电路720的控制方案的这个示例也可以以类似的方式应用于更大位的DAC，诸如6位或更大的DAC。使用这种漏极切换控制方案以及采样和保持电路系统，可以将运算放大器的电压偏移从～10mV减小到～1mV。对带隙电压参考的相关采样和保持电路系统的占空比的增强控制可以将带隙电压参考的电流消耗降低到100nA以下。
在图7中，DAC微调电路720包括四个晶体管对721-724，每个晶体管对包括两个晶体管，其具有从2X到0.5X尺寸的相关相对晶体管特征尺寸。晶体管对721-724的每个源极端子耦合到Vdda 740的源极电压/电流。晶体管对721-724的每个栅极端子耦合到Vrefhi和Vreflo中的特定一个，如图7中通过链路733-734所示。此外，为简单起见，诸如图4所示的电压参考电路以及采样和保持电路在图7中未示出。晶体管对721-724的每个漏极端子耦合到对应的漏极切换元件750-765。漏极切换元件750-765中的每一个包括一个或多个晶体管，诸如NMOS晶体管，其源极端子耦合到晶体管对721-724的相关晶体管，其栅极端子耦合到控制信令，并且其漏极端子耦合到节点“A”和“B”。每个节点“A”耦合在一起并且每个节点“B”耦合在一起以形成微调电流，在图7中称为IOUT。
表701示出了第一列中的数字代码位之间转换为用于晶体管对721-724中的每一个的控制信令的示例。在此示例中，数字代码具有三位，因此可以在十进制的0-7之间变化(或二进制的000到111)。表701中列出的在数字代码之后的列标题各自对应于晶体管对721-724中的不同晶体管对，并由对应晶体管对的粒度电流贡献指示。具体地，晶体管对721对应于表701的第二列，晶体管对722对应于表701的第三列，晶体管对723对应于表701的第四列，晶体管对724对应于表701的第五列。这些列中的值对应于连接到每个晶体管对的漏极开关的激活/去激活状态，这选择性地将每个晶体管对中的左晶体管或右晶体管耦合到“A”或“B”节点。表701中的“-1”值指示对应晶体管对的左晶体管的漏极通过漏极开关连接到“A”节点，而对应晶体管对的右晶体管的漏极通过漏极开关连接到“B”节点。表701中的“1”值指示对应晶体管对的左晶体管的漏极通过漏极开关连接到“B”节点，而对应晶体管对的右晶体管的漏极通过漏极开关连接到“A”节点。
在晶体管对721的特定控制示例中(如表701的第二列所示)，当数字代码指示“1”代码(二进制中的001)时，则“-1”值指示成控制晶体管对721。该“-1”值指示在漏极开关751未被激活时通过激活的漏极开关750将晶体管对721的左晶体管耦合到节点“A”。同时，在漏极开关752未被激活时，晶体管对721的右晶体管通过对节点“B”激活的漏极开关753耦合到节点“B”。在晶体管对721的另一个特定控制示例中(如表701的第二列所示)，当数字代码指示“4”代码(二进制中的100)时，则“1”值指示成控制晶体管对721。该“1”值指示在漏极开关750未被激活时通过激活的漏极开关751将晶体管对721的左晶体管耦合到节点“B”。同时，在漏极开关753未被激活时，晶体管对721的右晶体管通过对节点“A”激活的漏极开关752耦合到节点“A”。可以实现对其他晶体管对和数字代码的类似控制。
如上文针对图1所述，控制电路140可以控制漏极切换元件，诸如漏极切换元件750-765。控制电路140可以将表701的第一列中的数字代码转换成表701的第2-5列中的“-1”和“1”指示符。“-1”和“1”值可用于控制漏极切换元件750-765的栅极端子。最后，一旦所有晶体管对已经通过漏极切换元件750-765选择性地耦合到节点“A”和“B”中的特定节点，DAC微调电路720就产生复合微调电流。该微调电流可以被引入目标运算放大器的输入级，诸如上述那些。表701的第六列指示数字代码的每个值的对应微调电流。这些微调电流是IO的相对倍数，从负极性-3IO电流到正极性+3IO电流不等。因此，每个晶体管对根据施加的数字代码产生模拟电流的粒度部分。
图8图示了控制系统801，其代表任何控制系统、监控系统或在其中可以实施本文描述的各种操作架构、场景和过程的系统集合。例如，控制系统801可用于实现控制电路系统140，偏移微调DAC 120的控制部分，本文描述的任何偏移微调DAC的控制部分，或本文描述的控制电路系统、输入电路系统、用户界面电路系统或监控电路系统的任何其他实例的部分。此外，控制系统801可用于接收用于控制微调电流的数字代码，将数字代码转换为栅极切换控制或漏极切换控制，根据占空比控制采样和保持操作，以及监控目标运算放大器电路系统的有效相位，以及其他操作。在更进一步的示例中，控制系统801可以完全实现控制和监控系统，诸如图1中所示的系统，以控制DAC电路系统以产生微调电流并校正运算放大器电路系统中的偏移。控制系统801可以实现对本文描述的任何增强操作的控制，无论是使用硬件部件还是软件部件或者它们的任何组合来实现。
控制系统801的示例包括计算机、智能手机、平板计算器件、膝上型计算机、台式计算机、混合计算机、机架服务器、网络服务器、云计算平台、云计算系统、分布式计算系统、软件定义的联网系统和数据中心设备，以及任何其他类型的物理或虚拟机，以及其他计算系统和器件，以及它们的任何变体或组合。控制系统801可以实现为单个装置、系统或器件，或者可以以分布式方式实现为多个装置、系统或器件。控制系统801包括处理系统802、存储系统803、软件805、通信接口系统807和用户界面系统808。处理系统802可操作地与存储系统803、通信接口系统807和用户界面系统808耦合。
处理系统802从存储系统803加载并执行软件805。软件805包括微调控制环境820，其代表关于前面的图描述的过程。当由处理系统802执行以实现和增强微调电流控制操作时，软件805指导处理系统802如本文所述至少针对前述实现方式中描述的各种过程、操作场景和序列进行操作。控制系统801可以可选地包括为简洁起见未描述的附加器件、特征或功能。
仍然参考图8，处理系统802可以包括从存储系统803检索和执行软件805的微处理器和处理电路系统。处理系统802可以在单个处理器件内实现，但也可以分布在多个处理器件、子系统或专用电路系统之间，它们在执行程序指令和执行本文描述的操作中协作。处理系统802的示例包括通用中央处理单元、专用处理器和逻辑器件，以及任何其他类型的处理器件、它们的组合或变体。
存储系统803可以包括处理系统802可读并且能够存储软件805并且能够可选地存储DAC电路系统的状态、目标运算放大器电路系统的状态、用于控制微调电流电路系统的数字代码、数字代码和漏极开关信号之间的转换表、采样和保持占空比信息、运算放大器偏移电压信息以及其他信息的任何计算机可读存储介质。存储系统803可以包括以用于存储诸如计算机可读指令、数据结构、程序模块或其他数据的信息的任何方法或技术实现的易失性和非易失性、可移动和不可移动介质。存储介质的示例包括随机存取存储器、只读存储器、磁盘、光盘、闪存、虚拟存储器和非虚拟存储器、磁带盒、磁带、磁盘存储器或其他磁性存储器件、电阻式存储器件、磁随机存取存储器器件、相变存储器器件或任何其他合适的非瞬态存储介质。除了计算机可读存储介质之外，在另一种实现方式中，存储系统803还可以包括计算机可读通信介质，软件805的至少一部分可以通过该计算机可读通信介质在内部或外部传送。存储系统803可以实现为单个存储器件，但也可以跨相对于彼此共同定位或分布的多个存储器件或子系统来实现。存储系统803可以包括能够与处理系统802或可能的其他系统通信的附加元件，诸如控制器。
软件805可以在程序指令中实现，并且在其他功能中，当由处理系统802执行时，可以指导处理系统802如关于本文所示的各种操作场景、序列和过程所描述的那样操作。例如，软件805可以包括用于控制微调电流电路系统和与其接口连接以及其他操作的程序指令。特别地，程序指令可以包括协作或以其他方式交互以执行本文描述的各种过程和操作场景的各种部件或模块。各种部件或模块可以体现在编译的或解译的指令中，或者体现在指令的其他变体或组合中。可以以同步或异步方式、串行或并行、在单线程环境或多线程环境中、或根据任何其他合适的执行范例、变体或它们的组合来执行各种部件或模块。除了或包括在微调控制环境820中的那些之外，软件805可以包括附加的过程、程序或部件，诸如操作系统软件或其他应用软件。软件805还可以包括固件或可由处理系统802执行的某种其他形式的机器可读处理指令。
通常，软件805可以在加载到处理系统802中并被执行时，将合适的装置、系统或器件(其代表控制系统801)从通用计算系统整体变换为定制为方便控制微调电流电路系统和与其接口连接的专用控制系统。实际上，存储系统803上的编码软件805可以变换存储系统803的物理结构。物理结构的具体变换可能取决于本描述的不同实施方式中的各种因素。这样的因素的示例可以包括但不限于用于实现存储系统803的存储介质的技术以及计算机存储介质是否被表征为主或辅助存储，以及其他因素。例如，如果计算机可读存储介质被实现为基于半导体的存储器，则软件805可以在程序指令被编码在其中时变换半导体存储器的物理状态，诸如通过变换晶体管、电容器或构成半导体存储器的其他离散电路元件的状态。对于磁性或光学介质，可能会发生类似的变换。在不脱离本描述的范围的情况下，物理介质的其他变换是可能的，提供前述示例只是为了便于本描述。
微调控制环境820包括一个或多个软件元件，诸如OS 821和应用822。这些元件可以描述控制系统801的各个部分，微调电流产生/控制系统或外部系统的元件可以与这些部分接口或交互。例如，OS 821可以提供软件平台，在该平台上执行应用822并允许增强的操作来接收用于控制微调电流的数字代码，将数字代码转换为栅极切换控制或漏极切换控制，根据占空比控制采样和保持操作，并监控目标运算放大器电路系统的有效相位。
在一个示例中，微调控制应用823包括微调电流服务824和DAC控制服务825。服务824可以接收用于控制微调电流的数字代码，并将这些数字代码转换为晶体管控制信令，诸如漏极控制信令。服务824可以维护转换信息的表格或数据结构以从数字代码转变成晶体管控制信令。服务824还可以接收采样和保持电路系统的占空比指示，并将这些指示转换为晶体管控制信令，以对DAC电路的参考电压进行采样。这些晶体管控制信令的转换可以预先编程/预确定，或者可以改为通过用户界面系统808或通过通信接口807由用户编程。服务825可以产生用于控制基于DAC的微调电流的控制信号。这些控制信号可以包括模拟或数字域中的逻辑电平信号或特定电压电平信号，以用于控制DAC漏极开关或采样和保持开关。在一些示例中，这些控制信号可以控制其他电路系统，诸如栅极驱动器电路系统，以用于控制DAC漏极开关或采样和保持开关。下文描述的通信接口系统807可用于在微调控制应用823的软件/固件元件与DAC电路系统以及采样和保持电路系统的硬件元件之间进行通信。
通信接口系统807可以包括允许通过通信网络(未示出)与其他计算系统(未示出)通信的通信连接和器件。通信接口系统807还可以与DAC微调电流电路系统、微调电流电路系统、采样和保持电路系统、DAC微调电流电路系统中的晶体管的栅极端子、栅极驱动器电路系统和其他电路系统的部分进行通信。一起允许系统间通信的连接和器件的示例可以包括离散通信链路、存储器接口、网络接口卡、天线、功率放大器、RF电路系统、收发器和其他通信电路系统。该连接和器件可以通过通信介质进行通信，以与其他计算系统或系统网络，诸如金属、玻璃、空气或任何其他合适的通信介质，交换通信或数据。
用户界面系统808是可选的并且可以包括键盘、鼠标、语音输入器件、用于接收来自用户的输入的触摸输入器件。诸如显示器、扬声器、网络接口、终端接口和其他类型的输出器件的输出器件也可以包括在用户界面系统808中。用户界面系统808可以通过数据接口或网络接口(诸如通信接口系统807)提供输出并接收输入。用户界面系统808还可以包括可由处理系统802执行以支持上述各种用户输入和输出设备的相关用户界面软件。用户界面软件和用户界面器件可以单独地或彼此结合或与其他硬件和软件元件结合，支持图形用户界面、自然用户界面或任何其他类型的用户界面。用户界面系统808可以提供编程界面或用户界面，其可以接受用于数字代码、微调电流、微调电流极性和占空比的可编程值，以用于施加到采样和保持电路系统，以控制微调电流电路系统和其他相关电路系统。
控制系统801和其他计算系统(未示出)之间的通信可以通过一个或多个通信网络并且根据各种通信协议、协议的组合或其变体发生。示例包括内联网、国际互联网络、互联网、局域网、广域网、无线网络、有线网络、虚拟网络、软件定义网络、数据中心总线、计算背板或任何其他类型的网络、网络组合或其变体。上述通信网络和协议是众所周知的，这里不需要详细描述。然而，可以使用的一些通信协议包括但不限于互联网协议(IP、IPv4、IPv6等)、传输控制协议(TCP)和用户数据报协议(UDP)，以及任何其他合适的通信协议、变体或它们的组合。
在权利要求的范围内，对所描述的实施例进行修改是可能的，并且其他实施例也是可能的。

Claims (20)

1.一种电路，包括：
参考电路，其被配置为产生一组参考电压；
数模转换电路即DAC电路，其包括多个晶体管对，其中，所述多个晶体管对中的每一对被配置为基于所述一组参考电压和每对的晶体管之间的尺寸来为运算放大器提供调整电流的部分；以及
漏极切换元件，其耦合到每对的所述晶体管的漏极端子并被配置为根据数字微调代码选择性地向所述运算放大器提供所述调整电流的所述部分的一个或多个。
2.根据权利要求1所述的电路，其中，在所述运算放大器的活动周期期间，所述数字微调代码被施加到所述漏极切换元件的栅极端子，并且其中，在所述运算放大器的非活动周期期间，所述漏极切换元件被去激活。
3.根据权利要求1所述的电路，包括：
所述漏极切换元件被配置为向所述运算放大器的输入级提供所述调整电流，其中，所述漏极切换元件的输出端子对被耦合以形成所述调整电流以调整所述运算放大器的所述输入级的输入晶体管之间的不平衡。
4.根据权利要求1所述的电路，包括：
参考电路，其包括一个或多个带隙参考元件，所述一个或多个带隙参考元件被配置为产生一个或多个源参考电压；以及
采样和保持电路，其被配置为根据采样率对所述一个或多个源参考电压进行采样，并存储所述一个或多个源参考电压的表示以呈现为所述一组参考电压，其中，所述一个或多个带隙参考元件在所述一个或多个源参考电压的每次采样之后与所述采样和保持电路解耦。
5.根据权利要求4所述的电路，包括：
控制电路系统，其被配置为在所述运算放大器的活动周期期间选择性地施加所述数字微调代码，并且在采样时间期间选择性地将所述一个或多个带隙参考元件耦合到所述采样和保持电路。
6.根据权利要求1所述的电路，其中，所述一组参考电压包括耦合到所述多个晶体管对中的每一个的第一栅极端子的第一参考电压，以及耦合到所述多个晶体管对的第二栅极端子的第二参考电压。
7.根据权利要求1所述的电路，其中，所述多个晶体管对中的每一对对应于所述数字微调代码中的不同位位置，并且包括对应于所述调整电流的相应部分的晶体管几何特性。
8.根据权利要求1所述的电路，其中，所述多个晶体管对中的每个晶体管包括耦合到所述一组参考电压中的一个的栅极端子、耦合到电流源的源极端子以及耦合到两个相关的漏极切换元件的漏极端子，其中，所述两个相关的漏极切换元件由所述数字微调代码中的相关位位置控制。
9.根据权利要求1所述的电路，其中，所述漏极切换元件中的每一个包括由所述数字微调代码的相关位位置控制的栅极端子、耦合到所述多个晶体管对的相关晶体管的对应漏极端子的源极端子，以及耦合到所述漏极切换元件中的的另外一个的选定漏极端子的漏极端子。
10.一种运算放大器微调电路，包括：
存储元件，其被配置为保持由参考电路产生的至少两个参考电压；
多个晶体管对，其被配置为至少基于所述两个参考电压和所述晶体管对之间的特征尺寸来提供微调电流；以及
成对的切换元件，其耦合到所述晶体管对中的晶体管的漏极端子并且被配置为根据控制代码选择性地将所述微调电流的一个或多个部分耦合到运算放大器。
11.根据权利要求10所述的运算放大器微调电路，其中，所述晶体管对中的每一个包括第一晶体管和第二晶体管，所述第一晶体管被配置为提供相关晶体管对的所述微调电流的第一部分，并且所述第二晶体管被配置为提供所述相关晶体管对的所述微调电流的第二部分。
12.根据权利要求11所述的运算放大器微调电路，其中，第一对切换元件耦合到所述第一晶体管的漏极端子，并且第二对切换元件耦合到所述第二晶体管的漏极端子；以及
其中，所述第一对切换元件和所述第二对切换元件选择性地提供所述微调电流的至少一部分，其由施加到所述第一对切换元件和所述第二对切换元件的栅极端子的所述控制代码的部分控制。
13.根据权利要求10所述的运算放大器微调电路，包括：
所述参考电路，其包括一个或多个带隙参考元件，所述一个或多个带隙参考元件被配置为产生所述至少两个参考电压；以及
所述存储元件，其被配置为对所述至少两个参考电压进行采样并存储所述至少两个参考电压的采样，其中，所述一个或多个带隙参考元件在所述至少两个参考电压的每个采样之后与所述存储元件解耦。
14.根据权利要求13所述的运算放大器微调电路，包括：
控制电路系统，其被配置为在所述运算放大器的有效周期期间选择性地将所述控制代码施加到所述成对的切换元件的栅极端子，并且在采样时间期间选择性地将所述一个或多个带隙参考元件耦合到所述存储元件。
15.根据权利要求10所述的运算放大器微调电路，其中，所述微调电流是通过将所述晶体管对中的所述晶体管的所述漏极端子中的一个选择性耦合到所述运算放大器的输入级而形成，其中，所述选择性耦合根据对应于每个所述晶体管对的成对的切换元件的所述控制代码发生。
16.一种操作电路的方法，所述方法包括：
在存储元件中，保持由参考电路产生的参考电压；以及
在多个晶体管对中，根据施加到连接到所述多个晶体管对中的每个晶体管的漏极切换元件的控制代码，通过至少选择性地将所述微调电流的各个部分耦合到运算放大器来为所述运算放大器建立微调电流；
其中，所述微调电流的所述各个部分由所述多个晶体管对至少基于所述参考电压和所述多个晶体管对中的每个晶体管之间的特征尺寸来建立。
17.根据权利要求16所述的方法，进一步包括：
在所述存储元件中，对所述参考电压进行采样并存储所述参考电压的采样，其中，产生所述参考电压的一个或多个带隙参考元件在所述参考电压的每个采样之后与所述存储元件解耦。
18.根据权利要求16所述的方法，进一步包括：
在控制电路系统中，在所述运算放大器的有效周期期间，将所述控制代码施加到所述漏极切换元件的栅极端子，并且将所述存储元件耦合到在采样时间期间产生所述参考电压的一个或多个带隙参考元件。
19.根据权利要求18所述的方法，进一步包括：
在控制电路系统中，接收所述运算放大器的所述活动周期的指示，并响应地将所述控制代码从非活动代码更改为活动代码；以及
在所述控制电路系统中，确定所述采样时间并响应地将所述一个或多个带隙参考元件从先前解耦状态耦合到所述存储元件。
20.根据权利要求16所述的方法，其中，由所述存储元件提供的所述参考电压被耦合到所述多个晶体管对中的对应晶体管的栅极端子。
CN202080084383.9A 2019-12-03 2020-12-03 低功耗运算放大器微调偏移电路系统 Pending CN114747137A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/701,629 2019-12-03
US16/701,629 US11558013B2 (en) 2019-12-03 2019-12-03 Low power operational amplifier trim offset circuitry
PCT/US2020/062965 WO2021113417A1 (en) 2019-12-03 2020-12-03 Low power operational amplifier trim offset circuitry

Publications (1)

Publication Number Publication Date
CN114747137A true CN114747137A (zh) 2022-07-12

Family

ID=76091242

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080084383.9A Pending CN114747137A (zh) 2019-12-03 2020-12-03 低功耗运算放大器微调偏移电路系统

Country Status (3)

Country Link
US (2) US11558013B2 (zh)
CN (1) CN114747137A (zh)
WO (1) WO2021113417A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11558013B2 (en) * 2019-12-03 2023-01-17 Texas Instruments Incorporated Low power operational amplifier trim offset circuitry
KR20220057159A (ko) * 2020-10-29 2022-05-09 에스케이하이닉스 주식회사 차동 입력 회로를 포함하는 반도체 장치 및 그의 캘리브레이션 방법
US11929769B2 (en) 2021-05-28 2024-03-12 Skyworks Solutions, Inc. Power amplifier trimming based on coefficients for digital pre-distortion
US11831287B2 (en) * 2021-11-22 2023-11-28 Faraday Technology Corp. Common mode correction using ADC in analog probe based receiver

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6853227B2 (en) 2001-04-17 2005-02-08 K-Tek Corporation Controller for generating a periodic signal with an adjustable duty cycle
US6696894B1 (en) 2002-06-12 2004-02-24 Analog Devices, Inc. Operational amplifier with independent input offset trim for high and low common mode input voltages
JP4291100B2 (ja) * 2003-10-01 2009-07-08 日本電気株式会社 差動増幅回路及びそれを用いた液晶表示装置の駆動回路
US7973596B2 (en) 2009-05-12 2011-07-05 Number 14 B.V. Low-noise, low-power, low drift offset correction in operational and instrumentation amplifiers
US8476971B2 (en) 2010-05-14 2013-07-02 Taiwan Semiconductor Manufacturing Co., Ltd. Buffer operational amplifier with self-offset compensator and embedded segmented DAC for improved linearity LCD driver
JP2012244448A (ja) 2011-05-20 2012-12-10 Hitachi Ltd 演算増幅回路
US9136864B1 (en) 2014-02-26 2015-09-15 Maxim Integrated Products, Inc. Method for trimming segment currents in current steering DAC based on most back gate voltage modulation
US9641186B2 (en) * 2015-06-06 2017-05-02 Silicon Laboratories Inc. Apparatus for digital-to-analog conversion with improved performance and associated methods
US11558013B2 (en) * 2019-12-03 2023-01-17 Texas Instruments Incorporated Low power operational amplifier trim offset circuitry

Also Published As

Publication number Publication date
US11558013B2 (en) 2023-01-17
US20230155553A1 (en) 2023-05-18
WO2021113417A1 (en) 2021-06-10
US20210167731A1 (en) 2021-06-03
US11916516B2 (en) 2024-02-27

Similar Documents

Publication Publication Date Title
CN114747137A (zh) 低功耗运算放大器微调偏移电路系统
CN105471392B (zh) 用于数字多电平包络跟踪的系统、方法和设备
US20160336932A1 (en) Voltage comparator circuit and method
WO2012159091A1 (en) Compensated current cell to scale switching glitches in digital to analog convertors
US20140285369A1 (en) Multiple string digital to analog converter comprising a control circuit
US10175707B1 (en) Voltage regulator having feedback path
JP2006254118A (ja) 電流ミラー回路
US20150171805A1 (en) Offset correction apparatus for differential amplifier and method thereof
US9654315B2 (en) Slicer apparatus and calibration method thereof
CN104426546A (zh) 线性和dc精确前端dac和输入结构
KR20210024863A (ko) 오프셋 교정을 제공하는 비교기 및 이를 포함하는 집적 회로
US8963638B2 (en) Operational amplifier circuit
US20100164765A1 (en) DAC calibration circuits and methods
EP2779437B1 (en) Active cascode circuit using backgate control
US20210143784A1 (en) Digitally controlled variable gain amplifier
CN106301375A (zh) 获得高dc增益和宽输出电压范围的放大器拓扑结构
CN107947748B (zh) 可变增益放大器
US10645471B2 (en) Parameter correction for cascaded signal components
CN106452445B (zh) 具有数字电荷共享组件的数模转换器
CN104868920B (zh) 用于基于most背栅电压调制来修整电流舵dac中的段电流的方法
EP2887273B1 (en) Digitally controllable power source
US20120274496A1 (en) Current Steering Circuit with Feedback
US9075424B2 (en) Compensation scheme to improve the stability of the operational amplifiers
Mohammed et al. Methodology for designing and verifying switched‐capacitor sample and hold circuits used in data converters
EP3553949A1 (en) Amplifier offset and compensation

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination