CN114744035A - 一种超势垒栅肖特基整流器及其制造方法 - Google Patents

一种超势垒栅肖特基整流器及其制造方法 Download PDF

Info

Publication number
CN114744035A
CN114744035A CN202210315166.7A CN202210315166A CN114744035A CN 114744035 A CN114744035 A CN 114744035A CN 202210315166 A CN202210315166 A CN 202210315166A CN 114744035 A CN114744035 A CN 114744035A
Authority
CN
China
Prior art keywords
schottky
layer
barrier
super
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210315166.7A
Other languages
English (en)
Other versions
CN114744035B (zh
Inventor
陈文锁
张澳航
王玉莹
简鹏
李剑
廖瑞金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing University
Original Assignee
Chongqing University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing University filed Critical Chongqing University
Priority to CN202210315166.7A priority Critical patent/CN114744035B/zh
Publication of CN114744035A publication Critical patent/CN114744035A/zh
Application granted granted Critical
Publication of CN114744035B publication Critical patent/CN114744035B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开一种超势垒栅肖特基整流器及其制造方法，整流器包括下电极层(10)、重掺杂第一导电类型衬底层(20)、第一导电类型外延层(30)、超势垒栅肖特基表面接触结构和上电极层(50)；制造方法步骤包括依次形成下电极层(10)、重掺杂第一导电类型衬底层(20)、第一导电类型外延层(30)、超势垒栅肖特基表面接触结构和上电极层(50)的步骤。本发明能够依据具体应用条件方便的调节反向漏电水平和正向导通能力之间的匹配关系，从而使该肖特基势垒接触的超势垒整流器具有制造工艺简单和方便应用的优点。

Description

一种超势垒栅肖特基整流器及其制造方法
技术领域
本发明涉及功率半导体电力电子器件技术领域，具体是一种超势垒栅肖特基整流器及其制造方法。
背景技术
功率半导体整流器，广泛应用于功率转换器和电源中。现有的肖特基势垒整流器，如图1所示，主要应用于100V以下的中低压范围，反向恢复时间短。现有的超势垒整流器，通常在阳极和阴极之间整合并联的整流二极管和MOS晶体管来形成具有较低正向导通电压的整流器件，在100V以下的应用中具有明显的竞争优势。
已经公开的典型的超势垒整流器，如图2和图3所示，有多种结构和相应的制造方法，但在几伏到几十伏领域，由于漂移区需要形成尺寸相对较大P型基区，超势垒整流器低正向压降的优势逐渐消失，而普通肖特基整流器的正向压降难易继续降低。
发明内容
本发明的目的是提供一种超势垒栅肖特基整流器，包括下电极层、重掺杂第一导电类型衬底层、第一导电类型外延层、超势垒栅肖特基表面接触结构和上电极层。
所述重掺杂第一导电类型衬底层覆盖于下电极层之上。
所述第一导电类型外延层覆盖于重掺杂第一导电类型衬底层之上。
所述超势垒栅肖特基表面接触结构覆盖于第一导电类型外延层之上。
所述超势垒栅肖特基表面接触结构包括超势垒栅结构和肖特基接触结构。
所述超势垒栅结构和肖特基接触结构相接触。
所述上电极层覆盖于超势垒栅肖特基表面接触结构之上。
优选的，所述肖特基接触结构包括肖特基势垒接触区。所述肖特基势垒接触区位于第一导电类型外延层之上的部分表面。
所述超势垒栅结构包括超薄栅介质层、栅电极层。
所述超薄栅介质层覆盖于第一导电类型外延层之上的部分表面。所述栅电极层覆盖于超薄栅介质层之上。
所述上电极层覆盖于栅电极层和肖特基势垒接触区之上。
所述超势垒栅结构具有正向MOS感应沟道导通功能。
优选的，所述肖特基接触结构包括肖特基势垒接触区。
所述肖特基势垒接触区位于第一导电类型外延层之上的部分表面。
所述超势垒栅结构包括超薄栅介质层。
所述超薄栅介质层覆盖于第一导电类型外延层之上的部分表面。
所述上电极层覆盖于超薄栅介质层和肖特基势垒接触区之上。
所述超势垒栅结构具有正向MOS感应沟道导通功能。
优选的，还包括第二导电类型保护环及结终端区，所述第二导电类型保护环及结终端区为闭合状的环形结构。环形包围的中间区域为有源区。
优选的，所述超势垒栅肖特基表面接触结构位于有源区内部。
优选的，所述超薄栅介质层还覆盖于肖特基势垒接触区之上的部分表面。
优选的，所述超薄栅介质层的材料为绝缘材料，包括二氧化硅、氮氧化硅和高K介质。
一种所述超势垒栅肖特基整流器的制作方法，包括以下步骤：
1)将第一导电类型外延层覆盖于重掺杂第一导电类型衬底层之上。
2)将超薄栅介质材料覆盖于第一导电类型外延层之上。
3)将栅电极材料覆盖于上述步骤)中的超薄栅介质材料之上。
形成第二导电类型保护环及结终端区的步骤。
4)利用掩膜层形成超薄栅介质层。
优选的，利用掩膜层形成栅电极层。
5)形成肖特基势垒接触区。
6)形成上电极层。所述上电极层覆盖于超薄栅介质层和肖特基势垒接触区之上。
7)形成下电极层。
本发明的技术效果是毋庸置疑的，本发明中的超势垒栅肖特基整流器属于超势垒整流器类型，可以采用平面栅工艺形成，能够依据具体应用条件方便的调节反向漏电水平和正向导通能力之间的匹配关系，在几伏到几十伏领域，正向压降进一步降低，从而使该超势垒栅肖特基整流器具有制造工艺简单和性能优越的优点。
附图说明
图1为现有技术中肖特基整流器的结构示意图；
图2为现有技术中超势垒整流器的结构示意图；
图3为现有技术中肖特基接触超势垒整流器的结构示意图；
图4为本发明实施例1的器件结构示意图；
图5为本发明实施例2的器件结构示意图。
图中：下电极层10、重掺杂第一导电类型衬底层20、第一导电类型外延层30、第二导电类型体区31、重掺杂第一导电类型体区32、重掺杂第二导电类型体区33、超薄栅介质层41、栅电极层42、肖特基势垒接触区43、上电极层50。
具体实施方式
下面结合实施例对本发明作进一步说明，但不应该理解为本发明上述主题范围仅限于下述实施例。在不脱离本发明上述技术思想的情况下，根据本领域普通技术知识和惯用手段，做出各种替换和变更，均应包括在本发明的保护范围内。
实施例1：
参见图4，一种超势垒栅肖特基整流器，包括下电极层10、重掺杂第一导电类型衬底层20、第一导电类型外延层30、超势垒栅肖特基表面接触结构和上电极层50。
所述重掺杂第一导电类型衬底层20覆盖于下电极层10之上。
所述第一导电类型外延层30覆盖于重掺杂第一导电类型衬底层20之上。
所述超势垒栅肖特基表面接触结构覆盖于第一导电类型外延层30之上。
所述超势垒栅肖特基表面接触结构包括超势垒栅结构和肖特基接触结构。
所述超势垒栅结构和肖特基接触结构相接触。
所述上电极层50覆盖于超势垒栅肖特基表面接触结构之上。
所述肖特基接触结构包括肖特基势垒接触区43。所述肖特基势垒接触区43位于第一导电类型外延层30之上的部分表面。
所述超势垒栅结构包括超薄栅介质层41、栅电极层42。
所述超薄栅介质层41覆盖于第一导电类型外延层30之上的部分表面。所述栅电极层42覆盖于超薄栅介质层41之上。
所述上电极层50覆盖于栅电极层42和肖特基势垒接触区43之上。
所述超势垒栅结构具有正向MOS感应沟道导通功能。
超势垒栅肖特基整流器还包括第二导电类型保护环及结终端区，所述第二导电类型保护环及结终端区为闭合状的环形结构。环形包围的中间区域为有源区。
所述超势垒栅肖特基表面接触结构位于有源区内部。
所述超薄栅介质层41还覆盖于肖特基势垒接触区43之上的部分表面。
所述超薄栅介质层41的材料为绝缘材料，包括二氧化硅、氮氧化硅和高K介质，高K介质为高介电常数绝缘材料，即介电常数大于3.9的介质。
一种所述超势垒栅肖特基整流器的制作方法，包括以下步骤：
1)将第一导电类型外延层30覆盖于重掺杂第一导电类型衬底层20之上。
2)将超薄栅介质材料覆盖于第一导电类型外延层30之上。
3)将栅电极材料覆盖于上述步骤2中的超薄栅介质材料之上。
形成第二导电类型保护环及结终端区的步骤。
4)利用掩膜层形成超薄栅介质层41和栅电极层42。
5)形成肖特基势垒接触区43。
6)形成上电极层50。所述上电极层50覆盖于超薄栅介质层41和肖特基势垒接触区43之上。
7)形成下电极层10。
实施例2：
参见图5，一种超势垒栅肖特基整流器，包括下电极层10、重掺杂第一导电类型衬底层20、第一导电类型外延层30、超势垒栅肖特基表面接触结构和上电极层50。
所述重掺杂第一导电类型衬底层20覆盖于下电极层10之上。
所述第一导电类型外延层30覆盖于重掺杂第一导电类型衬底层20之上。
所述超势垒栅肖特基表面接触结构覆盖于第一导电类型外延层30之上。
所述超势垒栅肖特基表面接触结构包括超势垒栅结构和肖特基接触结构。
所述超势垒栅结构和肖特基接触结构相接触。
所述上电极层50覆盖于超势垒栅肖特基表面接触结构之上。
所述肖特基接触结构包括肖特基势垒接触区43。
所述肖特基势垒接触区43位于第一导电类型外延层30之上的部分表面。
所述超势垒栅结构包括超薄栅介质层41。
所述超薄栅介质层41覆盖于第一导电类型外延层30之上的部分表面。
所述上电极层50覆盖于超薄栅介质层41和肖特基势垒接触区43之上。
所述超势垒栅结构具有正向MOS感应沟道导通功能。
超势垒栅肖特基整流器还包括第二导电类型保护环及结终端区，所述第二导电类型保护环及结终端区为闭合状的环形结构。环形包围的中间区域为有源区。
所述超势垒栅肖特基表面接触结构位于有源区内部。
所述超薄栅介质层41还覆盖于肖特基势垒接触区43之上的部分表面。
所述超薄栅介质层41的材料为绝缘材料，包括二氧化硅、氮氧化硅和高K介质，高K介质为高介电常数绝缘材料，即介电常数大于3.9的介质。
一种所述超势垒栅肖特基整流器的制作方法，包括以下步骤：
1)将第一导电类型外延层30覆盖于重掺杂第一导电类型衬底层20之上。
2)将超薄栅介质材料覆盖于第一导电类型外延层30之上。
3)将栅电极材料覆盖于上述步骤2中的超薄栅介质材料之上。
形成第二导电类型保护环及结终端区的步骤。
4)利用掩膜层形成超薄栅介质层41。
5)形成肖特基势垒接触区43。
6)形成上电极层50。所述上电极层50覆盖于超薄栅介质层41和肖特基势垒接触区43之上。
7)形成下电极层10。
实施例3：
一种选择第一导电类型为N型，第二导电类型为P型的超势垒栅肖特基整流器，包括下电极层10、N+衬底层20、N外延层30、超势垒栅肖特基表面接触结构和上电极层50；
所述N+衬底层20覆盖于下电极层10之上；
所述N外延层30覆盖于N+衬底层20之上；
所述超势垒栅肖特基表面接触结构覆盖于N外延层30之上；所述超势垒栅肖特基表面接触结构包括超势垒栅结构和肖特基接触结构；所述超势垒栅结构和肖特基接触结构彼此并列接触排布；
所述上电极层50覆盖于超势垒栅肖特基表面接触结构之上；
所述肖特基接触结构由肖特基势垒接触区43构成；所述肖特基势垒接触区43位于N外延层30之上的部分表面；所述超势垒栅结构包括超薄栅介质层41、栅电极层42；所述超薄栅介质层41覆盖于N外延层30之上的部分表面；所述栅电极层42覆盖于超薄栅介质层41之上；所述上电极层50覆盖于栅电极层42和肖特基势垒接触区43之上；所述超势垒栅结构具有正向MOS感应沟道导通功能。
超势垒栅肖特基整流器还包括第二导电类型保护环及结终端区，所述第二导电类型保护环及结终端区为闭合状的环形结构；环形包围的中间区域为有源区；
所述超势垒栅肖特基表面接触结构位于有源区内部；
所述超薄栅介质层41还可以覆盖于肖特基势垒接触区43之上的部分表面；
所述超薄栅介质层41的材料包括二氧化硅、氮氧化硅和高K介质等绝缘材料。
实施例4：
一种选择第一导电类型为N型，第二导电类型为P型的超势垒栅肖特基整流器，包括下电极层10、N+衬底层20、N外延层30、超势垒栅肖特基表面接触结构和上电极层50；
所述N+衬底层20覆盖于下电极层10之上；
所述N外延层30覆盖于N+衬底层20之上；
所述超势垒栅肖特基表面接触结构覆盖于N外延层30之上；所述超势垒栅肖特基表面接触结构包括超势垒栅结构和肖特基接触结构；所述超势垒栅结构和肖特基接触结构彼此并列接触排布；
所述上电极层50覆盖于超势垒栅肖特基表面接触结构之上；
所述的一种超势垒栅肖特基整流器，其特征在于：所述肖特基接触结构由肖特基势垒接触区43构成；所述肖特基势垒接触区43位于N外延层30之上的部分表面；所述超势垒栅结构包括超薄栅介质层41；所述超薄栅介质层41覆盖于N外延层30之上的部分表面；所述上电极层50覆盖于超薄栅介质层41和肖特基势垒接触区43之上；所述超势垒栅结构具有正向MOS感应沟道导通功能；
超势垒栅肖特基整流器还包括第二导电类型保护环及结终端区，所述第二导电类型保护环及结终端区为闭合状的环形结构；环形包围的中间区域为有源区；
所述超势垒栅肖特基表面接触结构位于有源区内部；
所述超薄栅介质层41还可以覆盖于肖特基势垒接触区43之上的部分表面。
所述超薄栅介质层41的材料包括二氧化硅、氮氧化硅和高K介质等绝缘材料。
实施例5：
一种选取第一导电类型为N型，第二导电类型为P型的超势垒栅肖特基整流器，包括下电极层10、重掺杂第一导电类型衬底层20、第一导电类型外延层30、超薄栅介质层41、栅电极层42、肖特基势垒接触区43和上电极层50；
一种选取第一导电类型为N型，第二导电类型为P型的超势垒栅肖特基整流器的制作方法，包括以下主要步骤：
1)将N外延层覆盖于N+衬底层之上；N+衬底层为掺杂浓度19次方以上的砷衬底；N外延层为杂质浓度14到17次方的磷外延层；通常还包括形成P型保护环及结终端区的步骤；
2)将超薄栅介质材料覆盖于N外延层之上；超薄栅介质层41选择二氧化硅；
3)将栅电极材料覆盖于2)步骤中所述超薄栅介质材料之上；栅电极材料选择多晶硅；所述多晶硅通过杂质注入后退火的方式完成掺杂；
4)利用掩膜层形成超薄栅介质层41和栅电极层42；
5)形成肖特基势垒接触区43；肖特基势垒接触区43选择钛硅合金或者铂硅合金；
6)形成上电极层50；
7)形成下电极层10。
按照该实施例可以制作实用型的超势垒栅肖特基整流器。在几伏到几十伏领域，正向压降进一步降低。从而该超势垒栅肖特基整流器具有制造工艺简单和性能优越的优点。
实施例6：
一种选取第一导电类型为N型，第二导电类型为P型的超势垒栅肖特基整流器，包括下电极层10、重掺杂第一导电类型衬底层20、第一导电类型外延层30、超薄栅介质层41、肖特基势垒接触区43和上电极层50；
一种选取第一导电类型为N型，第二导电类型为P型的超势垒栅肖特基整流器的制作方法，包括以下主要步骤：
1)将N外延层覆盖于N+衬底层之上；N+衬底层为掺杂浓度19次方以上的砷衬底；N外延层为杂质浓度14到17次方的磷外延层；通常还包括形成P型保护环及结终端区的步骤；
2)将超薄栅介质材料覆盖于N外延层之上；超薄栅介质层41选择二氧化硅；
3)利用掩膜层形成超薄栅介质层41；
4)形成肖特基势垒接触区43；肖特基势垒接触区43选择钛硅合金或者铂硅合金；
5)形成上电极层50；
6)形成下电极层10。
按照该实施例可以制作实用型的超势垒栅肖特基整流器。在几伏到几十伏领域，正向压降进一步降低。从而该超势垒栅肖特基整流器具有制造工艺简单和性能优越的优点。
实施例7：
采用实施例5中的制作方法制作超势垒栅肖特基整流器。其中，第一导电类型为N型，第二导电类型为P型。
如图4所示，本实施例制作出的超势垒栅肖特基整流器，包括下电极层10、N+衬底层20、N外延层30、超薄栅介质层41、栅电极层42、肖特基势垒接触区43和上电极层50。
该超势垒栅肖特基整流器还包括P型保护环及结终端区，所述P型保护环及结终端区为闭合状的环形结构；环形包围的中间区域为有源区；
所述N+衬底层20覆盖在下电极层10之上；
所述N外延层30覆盖在N+衬底层20之上。所述N+衬底层20为掺杂浓度19次方以上的砷衬底。所述N外延层30为杂质浓度15到16次方的磷外延层,一个典型的N外延层30条件可以选择1微米的厚度、15次方的磷杂质浓度，由此制作出的器件可以达到20伏以上的击穿电压；
所述超薄栅介质层41覆盖于N外延层30之上的部分表面；超薄栅介质材料选择二氧化硅，一种典型的厚度选择为7纳米；
所述栅电极层42为掺杂多晶层，覆盖在超薄栅介质层41之上；
所述肖特基势垒接触区43覆盖于N外延层30之上的部分表面；肖特基势垒接触区43选择钛硅合金材料或者铂硅合金材料。所述超薄栅介质层41还覆盖于肖特基势垒接触区43之上的部分表面，也就是说肖特基势垒接触区43延伸到超薄栅介质层41之下的部分区域；
所述上电极层50覆盖于栅电极层42和肖特基势垒接触区43之上。
采用实施例5中的制作方法制作的超势垒栅肖特基整流器在几伏到几十伏领域，正向压降进一步降低，从而使该超势垒栅肖特基整流器具有制造工艺简单和性能优越的优点。
实施例8：
采用实施例6中的制作方法制作超势垒栅肖特基整流器。其中，第一导电类型为N型，第二导电类型为P型。
如图5所示，本实施例制作出的超势垒栅肖特基整流器，包括下电极层10、N+衬底层20、N外延层30、超薄栅介质层41、肖特基势垒接触区43和上电极层50。
采用实施例6中的制作方法制作的超势垒栅肖特基整流器，还包括P型保护环及结终端区，所述P型保护环及结终端区为闭合状的环形结构；环形包围的中间区域为有源区；
所述N+衬底层20覆盖在下电极层10之上；
所述N外延层30覆盖在N+衬底层20之上。所述N+衬底层20为掺杂浓度19次方以上的砷衬底。所述N外延层30为杂质浓度15到16次方的磷外延层,一个典型的N外延层30条件可以选择1微米的厚度、15次方的磷杂质浓度，由此制作出的器件可以达到20伏以上的击穿电压；
所述超薄栅介质层41覆盖于N外延层30之上的部分表面；超薄栅介质材料选择二氧化硅，一种典型的厚度选择为7纳米；
所述肖特基势垒接触区43覆盖于N外延层30之上的部分表面；肖特基势垒接触区43选择钛硅合金材料或者铂硅合金材料。所述超薄栅介质层41还覆盖于肖特基势垒接触区43之上的部分表面，也就是说肖特基势垒接触区43延伸到超薄栅介质层41之下的部分区域；
所述上电极层50覆盖于超薄栅介质层41和肖特基势垒接触区43之上。
采用实施例6中的制作方法制作的超势垒栅肖特基整流器在几伏到几十伏领域，正向压降进一步降低，从而使该超势垒栅肖特基整流器具有制造工艺简单和性能优越的优点。

Claims (10)

1.一种超势垒栅肖特基整流器，其特征在于：包括下电极层(10)、重掺杂第一导电类型衬底层(20)、第一导电类型外延层(30)、超势垒栅肖特基表面接触结构和上电极层(50)。
所述重掺杂第一导电类型衬底层(20)覆盖于下电极层(10)之上；
所述第一导电类型外延层(30)覆盖于重掺杂第一导电类型衬底层(20)之上；
所述超势垒栅肖特基表面接触结构覆盖于第一导电类型外延层(30)之上；
所述超势垒栅肖特基表面接触结构包括超势垒栅结构和肖特基接触结构；
所述超势垒栅结构和肖特基接触结构相接触；
所述上电极层(50)覆盖于超势垒栅肖特基表面接触结构之上。
2.根据权利要求1所述的一种超势垒栅肖特基整流器，其特征在于：所述肖特基接触结构包括肖特基势垒接触区(43)；所述肖特基势垒接触区(43)位于第一导电类型外延层(30)之上的部分表面；
所述超势垒栅结构包括超薄栅介质层(41)、栅电极层(42)；
所述超薄栅介质层(41)覆盖于第一导电类型外延层(30)之上的部分表面；所述栅电极层(42)覆盖于超薄栅介质层(41)之上；
所述上电极层(50)覆盖于栅电极层(42)和肖特基势垒接触区(43)之上；
所述超势垒栅结构具有正向MOS感应沟道导通功能。
3.根据权利要求1所述的一种超势垒栅肖特基整流器，其特征在于：所述肖特基接触结构包括肖特基势垒接触区(43)；
所述肖特基势垒接触区(43)位于第一导电类型外延层(30)之上的部分表面；
所述超势垒栅结构包括超薄栅介质层(41)；
所述超薄栅介质层(41)覆盖于第一导电类型外延层(30)之上的部分表面；
所述上电极层(50)覆盖于超薄栅介质层(41)和肖特基势垒接触区(43)之上；
所述超势垒栅结构具有正向MOS感应沟道导通功能。
4.根据权利要求1所述的一种超势垒栅肖特基整流器，其特征在于：还包括第二导电类型保护环及结终端区，所述第二导电类型保护环及结终端区为闭合状的环形结构；环形包围的中间区域为有源区。
5.根据权利要求4所述的一种超势垒栅肖特基整流器，其特征在于：所述超势垒栅肖特基表面接触结构位于有源区内部。
6.根据权利要求1所述的一种超势垒栅肖特基整流器，其特征在于：所述超薄栅介质层(41)还覆盖于肖特基势垒接触区(43)之上的部分表面。
7.根据权利要求1所述的一种超势垒栅肖特基整流器，其特征在于：所述超薄栅介质层(41)的材料为绝缘材料，包括二氧化硅、氮氧化硅和高K介质。
8.一种权利要求1至7任一项所述超势垒栅肖特基整流器的制作方法，其特征在于，包括以下步骤：
1)将第一导电类型外延层(30)覆盖于重掺杂第一导电类型衬底层(20)之上；
2)将超薄栅介质材料覆盖于第一导电类型外延层(30)之上；
3)将栅电极材料覆盖于上述步骤2)中的超薄栅介质材料之上；
4)利用掩膜层形成超薄栅介质层(41)；
5)形成肖特基势垒接触区(43)；
6)形成上电极层(50)；所述上电极层(50)覆盖于超薄栅介质层(41)和肖特基势垒接触区(43)之上；
7)形成下电极层(10)。
9.根据权利要求8所述的一种超势垒栅肖特基整流器的制作方法，其特征在于：在形成超薄栅介质层(41)之前，还包括形成第二导电类型保护环及结终端区的步骤。
10.根据权利要求8所述的一种超势垒栅肖特基整流器的制作方法，其特征在于：所述步骤4)还包括利用掩膜层形成栅电极层(42)。
CN202210315166.7A 2022-03-28 2022-03-28 一种超势垒栅肖特基整流器及其制造方法 Active CN114744035B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210315166.7A CN114744035B (zh) 2022-03-28 2022-03-28 一种超势垒栅肖特基整流器及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210315166.7A CN114744035B (zh) 2022-03-28 2022-03-28 一种超势垒栅肖特基整流器及其制造方法

Publications (2)

Publication Number Publication Date
CN114744035A true CN114744035A (zh) 2022-07-12
CN114744035B CN114744035B (zh) 2024-08-30

Family

ID=82276762

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210315166.7A Active CN114744035B (zh) 2022-03-28 2022-03-28 一种超势垒栅肖特基整流器及其制造方法

Country Status (1)

Country Link
CN (1) CN114744035B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120286270A1 (en) * 2011-05-12 2012-11-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN104518006A (zh) * 2014-07-01 2015-04-15 重庆中科渝芯电子有限公司 一种耗尽型沟道超势垒整流器及其制造方法
US20170323970A1 (en) * 2016-05-06 2017-11-09 Silicet, LLC Devices and methods for a power transistor having a schottky or schottky-like contact
CN107946371A (zh) * 2017-01-24 2018-04-20 重庆中科渝芯电子有限公司 一种肖特基势垒接触的超势垒整流器及其制造方法
CN207753015U (zh) * 2018-01-25 2018-08-21 江苏捷捷微电子股份有限公司 一种mos型超势垒整流器
US20190074356A1 (en) * 2017-09-06 2019-03-07 Win Semiconductors Corp. InGaAlP Schottky Field Effect Transistor with AlGaAs Carrier Supply Layer

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120286270A1 (en) * 2011-05-12 2012-11-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN104518006A (zh) * 2014-07-01 2015-04-15 重庆中科渝芯电子有限公司 一种耗尽型沟道超势垒整流器及其制造方法
US20170323970A1 (en) * 2016-05-06 2017-11-09 Silicet, LLC Devices and methods for a power transistor having a schottky or schottky-like contact
CN107946371A (zh) * 2017-01-24 2018-04-20 重庆中科渝芯电子有限公司 一种肖特基势垒接触的超势垒整流器及其制造方法
US20190074356A1 (en) * 2017-09-06 2019-03-07 Win Semiconductors Corp. InGaAlP Schottky Field Effect Transistor with AlGaAs Carrier Supply Layer
CN207753015U (zh) * 2018-01-25 2018-08-21 江苏捷捷微电子股份有限公司 一种mos型超势垒整流器

Also Published As

Publication number Publication date
CN114744035B (zh) 2024-08-30

Similar Documents

Publication Publication Date Title
US6498367B1 (en) Discrete integrated circuit rectifier device
US8455943B2 (en) Power MISFET semiconductor device
US7759759B2 (en) Integrated circuit including a high voltage bipolar device and low voltage devices
US5801431A (en) MOS gated semiconductor device with source metal covering the active gate
US20030057478A1 (en) Mos-gated power semiconductor device
EP1394860B1 (en) Power devices with improved breakdown voltages
US9825149B2 (en) Split gate power semiconductor field effect transistor
CN107924950A (zh) 具有集成mos二极管的碳化硅mosfet
US20070181909A1 (en) Schottky diode structure with enhanced breakdown voltage and method of manufacture
US6331455B1 (en) Power rectifier device and method of fabricating power rectifier devices
WO2018237355A1 (en) VERTICAL RECTIFIER WITH ADDED INTERMEDIATE REGION
US5940721A (en) Termination structure for semiconductor devices and process for manufacture thereof
KR20180090928A (ko) 전력 반도체 소자 및 그 제조 방법
US20220130981A1 (en) Ldmos transistor and manufacturing method thereof
US6724039B1 (en) Semiconductor device having a Schottky diode
US8415719B2 (en) Low gate charging rectifier having MOS structure and P-N junction, and manufacturing method of the same
CN107946371B (zh) 一种肖特基势垒接触的超势垒整流器及其制造方法
CN111370479A (zh) 沟槽栅功率器件及其制造方法
CN111192871B (zh) 用于静电防护的晶体管结构及其制造方法
US20230290815A1 (en) Trench-gate transistor device
CN114744035B (zh) 一种超势垒栅肖特基整流器及其制造方法
CN107204336B (zh) 一种高效整流器及其制造方法
US20220115532A1 (en) Power semiconductor device and manufacturing method therefor
JPH0818041A (ja) 高耐圧半導体装置およびその製造方法
CN107946375B (zh) 一种双外延超级势垒整流器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant