CN114744014A - 显示面板和显示装置 - Google Patents

显示面板和显示装置 Download PDF

Info

Publication number
CN114744014A
CN114744014A CN202210350849.6A CN202210350849A CN114744014A CN 114744014 A CN114744014 A CN 114744014A CN 202210350849 A CN202210350849 A CN 202210350849A CN 114744014 A CN114744014 A CN 114744014A
Authority
CN
China
Prior art keywords
active layer
transistor
display panel
layer
gate insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210350849.6A
Other languages
English (en)
Inventor
孙彬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Tianma Display Technology Co Ltd
Original Assignee
Xiamen Tianma Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Tianma Display Technology Co Ltd filed Critical Xiamen Tianma Display Technology Co Ltd
Priority to CN202210350849.6A priority Critical patent/CN114744014A/zh
Priority to US17/851,978 priority patent/US20220328591A1/en
Publication of CN114744014A publication Critical patent/CN114744014A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开了一种显示面板和显示装置。该显示面板包括：衬底基板；位于衬底基板一侧的多个像素电路；至少部分像素电路包括第一晶体管；第一晶体管包括至少两层迁移率不同的有源层；至少两层迁移率不同的有源层包括层叠设置的第一有源层和第二有源层；第一有源层的迁移率大于第二有源层的迁移率。采用本发明的技术方案能够简化显示面板的结构和工艺制程，有利于显示面板的轻薄化和低成本。

Description

显示面板和显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种显示面板和显示装置。
背景技术
随着显示技术的发展，对显示设备的显示功能的要求越来越高，且随着对显示设备的显示功能的要求，当前对显示设备的显示面板中器件的结构的性能的要求越来越多。
现有的显示面板中通常设置有像素电路，以控制显示面板中的显示单元进行显示发光。像素电路通常由薄膜晶体管等构成，现有技术的中，一个薄膜晶体管无法兼具有低功耗、高可靠性、以及关态时低漏流的特点，从而无法满足显示面板的高质量的显示发光需求。
发明内容
本发明提供了一种显示面板和显示装置，以使显示面板中像素电路包括兼具有低功耗、高可靠性、以及关态时低漏流的特点，从而满足显示面板的高质量的显示发光要求。
根据本发明的一方面，提供了一种显示面板，包括：
衬底基板；
位于所述衬底基板一侧的多个像素电路；至少部分所述像素电路包括第一晶体管；所述第一晶体管包括至少两层迁移率不同的有源层；
所述至少两层迁移率不同的有源层包括层叠设置的第一有源层和第二有源层；所述第一有源层的迁移率大于所述第二有源层的迁移率。
根据本发明的另一方面，提供了一种显示装置，包括：上述显示面板。
本发明实施例的技术方案，通过将显示面板中至少部分像素电路的第一晶体管设置为包括不同迁移率的至少两层有源层，且至少两层有源层中具有较大迁移率的第一有源层和具有较小迁移率的第二有源层，以使得该第一晶体管能够具有高迁移率有源层的晶体管所具备的可靠性和低功耗的特征，也能够具有低迁移率有源层的晶体管所具备的截止电流低的特性，从而在像素电路包括第一晶体管时，能够使得该像素电路所驱动的显示单元能够稳定、准确地发光，进而能够提高显示面板的显示质量；同时，因第一晶体管同时兼具有高迁移率有源层的晶体管和低迁移率有源层的晶体管所具备的性能，从而无需在不同的膜层中制备特性不同的晶体管，有利于减少显示面板中的膜层数量，进而有利于显示面板的轻薄化设计；且在显示面板中的膜层数量减少时，有利于简化显示面板的工艺制程，从而有利于降低显示面板的生产成本，提高显示面板的生产效率。
应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是现有技术的一种显示面板的膜层结构示意图；
图2是本发明实施例提供的一种显示面板的俯视结构示意图；
图3是本发明实施例提供的一种显示面板的膜层结构示意图；
图4是本发明实施例提供的另一种显示面板的膜层结构示意图；
图5-图15是本发明实施例提供的又一种显示面板的膜层结构示意图；
图16是本发明实施例提供的一种像素电路的结构示意图；
图17-图19是本发明实施例提供的又一种显示面板的膜层结构示意图；
图20是本发明实施例提供的又一种像素电路的结构示意图；
图21-图31是本发明实施例提供的又一种显示面板的膜层结构示意图；
图32是本发明实施例提供的另一种显示面板的俯视结构示意图；
图33-图34是本发明实施例提供的又一种显示面板的膜层结构示意图；
图35是本发明实施例提供的一种显示装置的结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
正如背景技术所述，显示面板中晶体管的特性优化，是提高显示面板显示发光效果的关键，例如，显示面板中用于驱动显示元件进行发光的像素电路中通常包含多个晶体管，且不同的晶体管需要满足不同的特性要求，例如，具有驱动功能的驱动晶体管需要满足低功耗和高可靠性的特性，而具有开关功能的开关晶体管则需要满足截止电流足够低的要求。其中，因低温多晶硅材料具有高迁移率(100cm2/Vs或100cm2/Vs以上)，使得采用低温多晶硅材料作为有源层的晶体管具有低功耗和高可靠性的特性，因此，采用低温多晶硅材料作为有源层的晶体管通常被用作显示元件的驱动晶体管、栅极驱动电路和/或多路复用器(MUX)电路中的晶体管等；而氧化物半导体材料具有比硅材料更大的带隙，所以电子不能在截止状态时越过带隙，使得采用氧化物半导体材料作为有源层的晶体管的截止电流很低，因此，采用氧化物半导体材料作为有源层的晶体管适用于具有较短的导通时间和较长的截止时间的开关晶体管。据此，为使得显示面板的像素电路中各晶体管均具有与其作用相匹配的优异特性，现有技术中，通常会将采用低温多晶硅材料作为有源层的晶体管和采用氧化物半导体材料作为有源层的晶体管形成于同一衬底基板中。
图1是现有技术的一种显示面板的膜层结构示意图，如图1所示，该显示面板001包括衬底基板010和位于衬底基板010上的像素电路020；像素电路020可以包括驱动晶体管T’和至少一个开关晶体管M’(图中仅示例性的示出一个开关晶体管)，驱动晶体管T’驱动晶体管T’的有源层Tp’采用低温多晶硅材料，开关晶体管M’的有源层Mi’采用氧化物半导体材料。此时，显示面板中薄膜晶体管的主要制程包括：采用低温多晶体硅材料在衬底基板010上形成驱动晶体管T’的有源层Tp’；在驱动晶体管T’的有源层Tp’背离衬底基板010的一侧形成驱动晶体管T’的栅极Tg’；驱动晶体管T’的有源层Tp’与其栅极Tg’设置有相应的栅极绝缘层；在驱动晶体管T’的栅极Tg’背离衬底基板010的一侧采用氧化物半导体材料形成开关晶体管M’的有源层Mi’；驱动晶体管T’的栅极Tg’与开关晶体管M’的有源层Mi’之间同样设置有绝缘层；再在开关晶体管M’的有源层Mi’背离衬底基板010的一侧形成开关晶体管M’的栅极Mg’；开关晶体管M’的有源层Mi’与其栅极Mg’之间同样设置有相应的栅极绝缘层；最后，在开关晶体管M’的栅极Mg’背离衬底基板010的一侧形成源漏电极层；源漏电极层与开关晶体管M’的栅极Mg’之间也设置有相应的绝缘层，且源漏电极层同时包括驱动晶体管T’的源漏电极Ts’/Td’和开关晶体管M’的源漏电极Ms’/Md’；驱动晶体管T’的源漏电极Ts’/Td’需要通过贯穿从源漏电极层到驱动晶体管T’的有源层Tp’之间的所有绝缘层的过孔与驱动晶体管T’的有源层Tp’连接，开关晶体管M’的源漏电极Ms’/Md’需要通过贯穿从源漏电极层到开关晶体管M’的有源层Mi’之间的所有绝缘层的过孔与开关晶体管M’的有源层Mi’连接。如此，通过在同一衬底基板010上分别形成具有不同有源层的驱动晶体管T’和开关晶体管M’，能够使得像素电路020的各晶体管均具有优异的特性。
但是，现有技术中，关态时具有较低漏电流的晶体管，不具备低功耗的特性，而具备低功耗特性的晶体，也无法在关态时具有较低的漏电流；同时，由于现有技术中满足不同特性要求的晶体管的各功能层形成于不同的膜层中，这使得显示面板具有较多的膜层，从而不利于显示面板的轻薄化设计；此外，因满足不同特性要求的晶体管的各功能层形成于不同的膜层中，且不同的膜层需要在不同的制程中进行制备，使得显示面板具有复杂的制备工艺，不利于提高显示面板的生产效率，以及不利于显示面板的低成本。
为解决上述技术问题，本发明实施例提供一种显示面板，该显示面板包括：衬底基板；位于衬底基板一侧的多个像素电路；至少部分像素电路包括第一晶体管；第一晶体管包括至少两层迁移率不同的有源层；至少两层迁移率不同的有源层包括层叠设置的第一有源层和第二有源层；第一有源层的迁移率大于所述第二有源层的迁移率。
采用上述技术方案，通过将显示面板中至少部分像素电路的第一晶体管设置为包括不同迁移率的至少两层有源层，且至少两层有源层中具有较大迁移率的第一有源层和具有较小迁移率的第二有源层，以使得该第一晶体管能够具有高迁移率有源层的晶体管所具备的可靠性和低功耗的特征，也能够具有低迁移率有源层的晶体管所具备的截止电流低的特性，从而在像素电路包括第一晶体管时，能够使得该像素电路所驱动的显示单元能够稳定、准确地发光，进而能够提高显示面板的显示质量；同时，因第一晶体管同时兼具有高迁移率有源层的晶体管和低迁移率有源层的晶体管所具备的性能，从而无需在不同的膜层中制备特性不同的晶体管，有利于减少显示面板中的膜层数量，进而有利于显示面板的轻薄化设计；且在显示面板中的膜层数量减少时，有利于简化显示面板的工艺制程，从而有利于降低显示面板的生产成本，提高显示面板的生产效率。
以上是本发明的核心思想，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本发明保护的范围。
图2是本发明实施例提供的一种显示面板的俯视结构示意图，图3是本发明实施例提供的一种显示面板的膜层结构示意图，结合参考图2和图3，显示面板100包括衬底基板10和形成于显示面板10一侧的多个像素电路20，该多个像素电路20可以阵列排布于衬底基板10的一侧；至少部分像素电路20包括第一晶体管T1；该第一晶体管T1包括至少两层迁移率不同的有源层Tp；该至少两层迁移率不同的有源层Tp包括层叠设置的第一有源层Tp1和第二有源层Tp2；其中，第一有源层Tp1的迁移率可以大于第二有源层Tp2的迁移率。
其中，衬底基板10可以是透明的、半透明的或不透明的。衬底基板10可以为刚性基板，例如玻璃基板；衬底基板10也可以是柔性基板，使得其具有可伸展、可折叠、可弯曲或可卷曲的特性，此时，衬底基板10可以由具有柔性的任意合适的绝缘材料形成，例如可以由聚酰亚胺(PI)、聚碳酸酯(PC)、聚醚砜(PES)、聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、多芳基化合物(PAR)或玻璃纤维增强塑料(FRP)等聚合物材料形成。在一可选的实施例中，如图4所示，当衬底基板10为柔性衬底基板时，其应具有阻挡氧气和水汽的作用，防止水氧或杂质通衬底基板10扩散，此时，衬底基板10可以包括自下而上的有机层44、无机层12、有机层13、无机层14和缓冲层15。相应的，对于刚性的衬底基板10中也可以在玻璃与其上的器件结构之间设置缓冲层，以增强形成在衬底基板10上的器件结构呈与衬底基板10之间的粘附力，以及阻挡从衬底基板10漏出的碱性成分等。需要说明的是，缓冲层不是必不可少的膜层，可根据衬底基板10的类型和材料、以及衬底基板10上的器件的结构和类型等确定是否要设置缓冲层。在满足本发明实施例的核心发明点的前提下，本发明实施例对衬底基板10的结构及性能不做具体限定。
由于晶体管中有源层的迁移率能够在一定程度上决定晶体管的性能，在一定程度上，有源层的迁移率越大，其电导率越高，电阻率越小，对电流的承载能力越大，响应速度越快，这使得包括较高迁移率的有源层的晶体管能够具有低功耗和高可靠性的特点；反之，对于迁移率较低的有源层，其电导率较低，电阻率较大，其载流子跃迁所需要的能量较大，这使得包括具有较低迁移率的有源层的晶体管处于关闭状态时，因激发能量不足，而使得有源层中的载流子无法跃迁或仅有较少量的载流子跃迁成功，进而使得包括具有较低迁移率的有源层的晶体管具有截止电流低的特点。因此，如图3所示，当像素电路20的第一晶体管T1包括迁移率不同的至少两层有源层Tp时，该第一晶体管T1中的有源层Tp可以兼具有较高迁移率的晶体管和较低迁移率的晶体管的特性，或者，该第一晶体管T1的有源层Tp能够中和较高迁移率的晶体管和较低迁移率的晶体管的特性，以使得该第一晶体管T1即能够用作驱动晶体管，也能够用作开关晶体管，从而在像素电路包括第一晶体管时，能够使得该像素电路所驱动的显示单元80能够稳定、准确地发光，进而能够提高显示面板的显示质量；同时，由于第一晶体管的至少两层有源层Tp中具有较大迁移率的第一有源层Tp1和具有较小迁移率的第二有源层Tp2层叠设置，相较于图1所示的现有技术分别在不同的工艺和功能层中设置不同的有源层，且不同的功能层之间设置绝缘层的情况，有利于减少显示面板100中的膜层数量，从而有利于简化显示面板100的结构，简化显示面板100的工艺制程，进而有利于显示面板100的轻薄化设计的同时，提高显示面板100的生产效率，降低显示面板100的制备成本。
可以理解的是，显示面板可以为自发光的显示面板，也可以为需要背光模组提供背光源的非自发光的显示面板；其中，当显示面板为自发光的显示面板时，其显示单元可以包括但不限于OLED、micro-LED、mini-LED，本发明实施例对显示面板的具体类型不做限定。
其中，第一晶体管T1的第一有源层Tp1的迁移率可以大于或等于现有技术中采用低温多晶硅材料制备的有源层的迁移率；第一晶体管T1的第二有源层Tp1的迁移率可以小于或等于现有技术中采用氧化物半导体材料制备的有源层的迁移率；或者，第一晶体管T1的第一有源层Tp1可以介于现有技术中采用低温多晶硅材料制备的有源层的迁移率与现有技术中采用氧化物半导体材料制备的有源层的迁移率之间；第一晶体管T1的第二有源层Tp1也可以介于现有技术中采用低温多晶硅材料制备的有源层的迁移率与现有技术中采用氧化物半导体材料制备的有源层的迁移率之间。需要说明的是，第一有源层Tp1和第二有源层Tp2的迁移率的高低是相对概念，在第一晶体管T1的有源层Tp能够兼具有低功耗、高可靠性、以及较小的截止电流的前提下，本发明实施例对第一晶体管T1中各有源层Tp的迁移率具体数值不做具体限定。
在一可选的实施例中，第一晶体管T1的各有源层Tp包括氧化物半导体；该氧化物半导体包含铟；第一有源层Tp1的铟含量大于第二有源层Tp2的铟含量。
具体的，氧化物半导体具有制备工艺温度低、均匀性好，例如可以采用磁控溅射的方式进行制备，使得采用氧化物半导体作为有源层的第一晶体管T1的制备工艺简单且具有良好的均匀性，从而有利于进一步简化显示面板100的工艺制程，降低显示面板100的制备成本。示例性的，氧化物半导体包括但不限于氧化铟镓锌(InmGaZnO，IGZO)，此时，可以认为第一晶体管T1中各有源层Tp的组成成分相同。对于包含铟的氧化物半导体材料，其中铟的含量能够决定该氧化物半导体中电子(载流子)的迁移率，氧化物半导体中铟的含量越高，其载流子迁移率越高，即m的取值越大，可以为使得其具有越高的迁移率。据此，可以将第一有源层Tp1的铟含量设置为大于第二有源层Tp2的铟含量，以使得第一有源层Tp1具有较大的迁移率，而第二有源层Tp2具有较小的迁移率。
可以理解的是，当第一晶体管T1的各有源层Tp为包含铟的氧化物半导体时，随着各有源层Tp的迁移率的升高，各有源层Tp中铟含量随之升高，其可根据需要进行设置，本发明实施例对此不做具体限定。
需要说明的是，第一晶体管T1中具有不同迁移率的各有源层Tp也可以具有不同的组成成分，即具有较高迁移率的第一有源层Tp1的包括对载流子迁移率贡献较大的成分，而具有较低迁移率的第二有源层Tp2包括对载流子迁移率贡献较小的成分。
在另一可选的实施例中，当第一晶体管的各有源层包括氧化物半导体时，该氧化物半导体可以包括InGaXO，其中，X包括Zn、Zn-Sn、Sn中的一种，此时，第一有源层Tp1与第二有源层TP2中的X不同。
示例性的，氧化物半导体中，氧化铟镓锌(InGaZnO，IGZO)的迁移率通常小于氧化铟镓锌锡(InGaZnSnO，IGZTO)，而氧化铟镓锌锡(InGaZnSnO，IGZTO)迁移率通常小于氧化铟镓锡(InGaSnO，IGTO)的迁移率。如此，当第一有源层TP1中X为Zn-Sn，即第一有源层TP1的氧化物半导体为氧化铟镓锌锡(InGaZnSnO，IGZTO)时，第二有源层Tp2的氧化物半导体为氧化铟镓锌(InGaZnO，IGZO)，以满足第一有源层TP1的迁移率大于第二有源层Tp2的迁移率的特点；而当第一有源层TP1中X为Sn，即第一有源层TP1的氧化物半导体为氧化铟镓锡(InGaSnO，IGTO)时，第二有源层Tp2的氧化物半导体为氧化铟镓锌(InGaZnO，IGZO)或氧化铟镓锌锡(InGaZnSnO，IGZTO)，此时，同样能够满足第一有源层TP1的迁移率大于第二有源层Tp2的迁移率的特点。
需要说明的是，在满足第一有源层Tp1的迁移率大于第二有源层Tp2的迁移率的前提下，本发明实施例对第一晶体管T1中各有源层Tp的组成成分不做具体限定。
可以理解的是，当第一晶体管T1的至少两层有源层Tp包括具有较高迁移率的第一有源层Tp1和具有较低迁移率的第二有源层Tp2，如图2所示，第二有源层Tp1可以位于第一有源层Tp2靠近衬底基板10的一侧；或者，如图5所示，第二有源层Tp1也可以位于第一有源层Tp2远离衬底基板10的一侧，本发明实施例对此不做具体限定。
此外，第一晶体管T1中还应包括第一源极Ts1、第一漏极Td1、以及第一栅极Tg1，相应的，第一晶体管T1的有源层Tp可以包括源极区、漏极区、以及位于源极区和漏极区之间的沟道区，且在第一晶体管T1处于关闭状态时，有源层Tp的源极区、沟道区和漏极区会形成两个的PN结；第一源极Ts1可通过过孔与有源层Tp的源极区接触，第一漏极Td1可通过过孔与有源层Tp的漏极区接触，在显示面板100的厚度方向Z上，第一栅极Tg1与有源层Tp的沟道区相交叠。在向第一晶体管T1的第一栅极Tg1及源极Ts的施加相应的电信号，例如施加于第一栅极Tg1的电信号与施加于第一源极Ts1的电信号的电压差Vgs满足|Vgs|≥|Vth1|(Vth1为第一晶体管T1的阈值电压)时，能够使第一栅极Tg1与其有源层Tp之间的栅极绝缘层30中产生的电场作用于有源层Tp中，会吸收有源层Tp中的载流子，以使有源层Tp的沟道区的载流子聚集而形成载流子层，使得有源层Tp的源极区和漏极区通过沟道区的载流子层连通，第一源极Ts1和第一漏极Td1导通，从而使得第一晶体管T1处于导通状态；相反，若栅极绝缘层30中的电场不足以控制有源层Tp中的少子聚集成少子层，则其第一源极Ts1和第一漏极Td1无法连通，从而使得第一晶体管T1处于关闭状态。
可以理解的是，如图3所示，第一栅极Tg1可以位于有源层Tp远离衬底基板10的一侧，此时第一晶体管T1为顶栅晶体管，如此，在显示面板的制程中，可在衬底基板10上形成与第一晶体管T1的各有源层Tp对应的半导体层，并对半导体层进行图案化后，可在图案化的半导体层上依次形成栅极绝缘层30和第一栅极Tg1对应的膜层，并对栅极绝缘层30和第一栅极Tg1进行图案化，以露出有源层Tp中的源极区和漏极区，并以第一栅极Tg1为掩膜，对该源极区和漏极区进行掺杂，以形成包括源极区、沟道区和漏极区的有源层Tp，从而不必为对有源层Tp中的源极区和漏极区进行掺杂额外设置掩膜版，进而能够减少所使用的掩膜版的数量，降低显示面板的制备成本。或者，如图5所示，第一栅极Tg也可以位于有源层Tp靠近衬底基板10的一侧，此时第一晶体管T1为底栅晶体管，若需要在衬底基板10与其上方的器件结构之间设置缓冲层，则可将第一晶体管T1的第一栅极Tg1与其有源层Tp之间的栅极绝缘层复用为缓冲层，可有利于减少显示面板100的膜层数量，简化显示面板100的结构，有利于显示面板100的轻薄化、低成本、以及高生产效率；且因第一栅极Tg1用于接收电信号，使得其通常选用具有导电功能的金属材料或合金材料，而金属材料和合金材料通常具有遮光作用，因此，位于有源层Tp靠近衬底基板10一侧的第一栅极Tg1具有一定的遮光功能，能够遮挡由衬底基板10侧入射的光线，从而能够防止该部分光线进入有源层Tp的沟道区，而对有源层Tp的沟道区的载流子造成影响，进而有利于提高第一晶体管T1的稳定性和可靠性。据此，无论第一晶体管T1为顶栅晶体管还是底栅晶体管，其都具有相应的优势，在能够满足本发明实施例的核心发明点的前提下，本发明实施例对第一晶体管T1的类型不做具体限定。
可选的，继续参考图3和5中的任一附图，当第一晶体管T1包括第一栅极Tg1时，该第一栅极Tg1可以位于第一有源层Tp1远离第二有源层Tp2的一侧。
具体的，通过在第一有源层Tp1远离第二有源层Tp2的一侧设置第一栅极Tg1，当向第一栅极Tg1与源极Ts施加相应的电信号而产生作用于有源层Tp的电场时，能够使该电场首先作用于第一有源层Tp1，而使得本身具有较大迁移率的有源层Tp1中载流子快速聚集形成载流子层，以使第一源极Ts1和第一漏极Td1能够快速导通，进而使第一晶体管T1具有较快的响应速度；同时，由于第一有源层Tp1具有较高的迁移率，而使得仅较小的电场作用于第一有源层Tp1，就能够使第一源极Ts1和第一漏极Td1导通，即向第一栅极Tg1与源极Ts施加的电信号之间的电压差具有较小的取值时，第一源极Ts1和第一漏极Td1就能够导通，从而有利于第一晶体管T1的低功耗；此外，当第一晶体的第一有源层Tp1和第二有源层Tp2的沟道类型均为N型时，由于第二有源层Tp2具有较低迁移率，使得其中的电子需要较大的电场才能被吸收至其表层，反之，当第一晶体管第一有源层Tp1和第二有源层Tp2的沟道类型均为P型时，第二有源层Tp2中的空穴需要较大的电场才能被吸收至其表层，从而在第一晶体管T1处于关闭状态，栅极绝缘层30中产生的电场不足以使第二有源层Tp2中沟道区的载流子聚集；同时，第二有源层Tp2的沟道区中的能够抑制第一有源层Tp1中沟道区的载流子聚集，使得第一有源层Tp1沟道区的载流子无法聚集，或者，能够明显减少所聚集的载流子数量，从而在第一晶体管T1处于关闭状态时，能够使其具有较小的漏电流。如此，第一晶体管T1能够同时兼具有低功耗、高可靠性、以及关态漏流小的特点，从而在采用包括第一晶体管T1的像素电路控制显示面板100中的显示单元80进行发光时，能够提高显示单元80的发光准确性和稳定性，进而能够提高显示面板100的显示质量。
需要说明的是，对于第一有源层位于第二有源层靠近衬底基板一侧的情况与第一有源层位于第二有源层远离衬底基板一侧的情况类似，为便于描述，本发明实施例均以第一有源层位于第二有源层远离衬底基板一侧为例，对本发明实施例的技术方案进行示例性的说明。
可以理解的是，图3-5仅为本发明实施例的示例性的附图，图3-5仅示例性的示出了第一晶体管T1作为向发光元件80提供驱动电流的驱动晶体管，而在本发明实施例中，第一晶体管T1还可以为其它晶体管，本发明实施例对此不做具体限定。
上述实施例对应的附图中，仅示例性地示出了，在平行于衬底基板10所在平面的方向X上，第一晶体管T1的第一有源层Tp1和第二有源层Tp2的尺寸相当，而在本发明实施例中，第一有源层TP1和第二有源层TP2的尺寸也可以不同。
可选的，如图6所示，在显示面板100的厚度方向Z上，第一栅极Tg与第一有源层Tp1和第二有源层Tp2均具有交叠；在第一方向X上，第一有源层Tp1的尺寸L1大于第二有源层Tp2的尺寸L2；其中，第一方向X平行于衬底基板100所在平面。
具体的，载流子在有源层Tp中移动的速度与其所受到的电场的强度以及有源层Tp的迁移率相关，即作用在第一有源层Tp1和第二有源层Tp2的电场相当时，具有较高迁移率的第一有源层TP1中载流子的定向移动的速度大于第二有源层TP2中载流子的定向移动的速度。如此，通过将第一有源层TP1在第一方向X上的尺寸设置为大于第二有源层TP2在第一方向上的尺寸，使得在显示面板100的厚度方向上，第一有源层Tp1中与第二有源层TP2互不交叠的区域处的载流子的动能仅受限于第一有源层Tp1的迁移率，以确保该区域处的载流子具有较大的移动速度，从而能够确保第一晶体管T1具有较快的响应速度，提高第一晶体管T1的稳定性和可靠性，进而有利于提高采用包括第一晶体管T1的像素电路进行控制的显示单元的显示发光稳定性和准确性，提高显示面板100的显示质量。
可选的，继续参考图6，在第一晶体管T1还包括第一源极Ts1和第一漏极Td1时，在显示面板100的厚度方向Z上，第一有源层Tp1中与第一栅极Tg1的交叠区域为第一沟道区；第一有源层Tp1还包括沿第一方向X排列且位于第一沟道区相对两侧的第一源极区和第一漏极区；第一源极Ts1通过第一过孔HL1与第一源极区电连接，第一漏极Td1通过第二过孔HL2与第一漏极区电连接；在显示面板100的厚度方向Z上，第一过孔HL1和第二过孔HL2均与第二有源层TP2互不交叠。
具体的，在第一晶体管T1处于导通状态时，其有源层Tp中的载流子会在其第一源极Ts1和第一漏极Td1之间定向移动，使得第一晶体管T1的第一源极Ts1与其第一漏极Td1之间有电流通过。同时，由于载流子在第一源极Ts1和第一漏极Td1之间定向移动的速度与其所受到的电场的强度以及有源层Tp的迁移率相关，因此，在显示面板100的厚度方向Z上，通过使第一过孔HL1和第二过孔HL2均与第二有源层Tp2互不交叠，可使第一源极Ts1和第一漏极Td1仅与第一有源层Tp1连接，而第二有源层Tp2与第一源极Ts1和第一漏极Td1互不连接，以在第一有源层Tp1与第一栅极Tg1之间的栅极绝缘层30中产生的电场作用在第一有源层Tp1和第二有源层Tp2时，吸引至第二有源层Tp2的沟道区表层的载流子可从第二有源层Tp2表层进入第一有源层Tp1中，使得该部分载流子无需在第二有源层Tp2中进行运动，而在第一有源层Tp1中的第一源极区与第一漏极区之间进行运动，从而相较于载流子在第二有源层Tp2中传输的情况，能够增加该部分载流子的迁移率，确保载流子在第一源极Ts1与第一漏极Td1之间准确、快速地传输，进而使得第一晶体管T1具有较快的响应速度、较高的准确性和可靠性。同时，虽然第二有源层Tp1与第一源极Ts1和第一漏极Td1互不连接，但是在显示面板100的厚度方向上，第二有源层Tp2会与第一栅极Tg1具有交叠，且交叠的位置即为第二有源层Tp2的沟道区，如此，在第一晶体管T1处于关闭状态时，第二有源层Tp2中多子同样能够吸引第一有源层Tp1的少子，使得第一有源层Tp1的少子无法到达其表层，或者，能够明显减少到达其表层的少子数量，从而在第一晶体管T1处于关闭状态时，同样能够使其具有较小的漏电流。
需要说明的是，图6仅为本发明实施例的示例性的附图，图6中仅示例性的示出了，在显示面板100的厚度方向Z上，第一过孔HL1和第二过孔HL2均与第二有源层TP2互不交叠时，第二有源层Tp2在第一方向X上的尺寸L2大于第一栅极Tg1在第一方向X上的尺寸L3；而在本发明实施例中，如图7所示，第二有源层Tp2在第一方向X上的尺寸L2也可与第一栅极Tg1在第一方向X的尺寸L3相当，此时，同样能够达到上述有益效果，相同之处可参照上文描述，在此不再赘述。本发明实施例对第二有源层Tp2在第一方向X上的尺寸L2与第一栅极Tg1在第一方向上的尺寸L3不做具体限定。
为便于描述及附图的简化，在没有特殊说明的前提下，本发明实施例均以第一晶体管中各有源层的在第一方向上的尺寸相当为例，对本发明实施例的技术方案进行示例性的说明。
在上述实施例的基础上，可选的，图8是本发明实施例提供的又一种显示面板的膜层结构示意图，如图8所示，第一晶体管T1还包括第二栅极Tg2；第二栅极Tg2位于第二有源层Tp2远离第一有源层Tp1的一侧。此时，可在第一栅极Tg1与第一有源层Tp1之间设置第一栅极绝缘层31，以及在第二栅极Tg2与第二有源层Tp1之间设置第二栅极绝缘层32
具体的，在第一晶体管T1需要导通时，可分别向第一栅极Tg1、第二栅极Tg2、以及第一源极Ts1施加相应的电信号，以使得第一栅极Tg1与第一有源层Tp1之间的第一栅极绝缘层31产生的电场作用于第一有源层Tp1，以及第二栅极Tg第二有源层Tp2之间的第二栅极绝缘层32产生的电场作用于第二有源层Tp2，使得第一有源层Tp1和第二有源层Tp2能够同时贡献载流子，使得无需较高的电信号，即能够第一晶体管T1快速导通，从而使得第一晶体管T1具有较高可靠性和较低的功耗；而在第一晶体管T1处于关闭状态时，因向第一栅极Tg1和第二栅极Tg2所施加的电信号而使得第一栅极绝缘层31和第二栅极绝缘层32中产生的电信号能够抑制第一有源层Tp1和第二有源层Tp2中的载流子聚集，从而使得第一晶体管T1处于关闭状态时，能够具有较小的漏电流。
可选的，继续参考图8，当在第一栅极Tg1与第一有源层Tp1之间设置第一栅极绝缘层31，以及在第二栅极Tg2与第二有源层Tp2之间设置第二栅极绝缘层32时，第一栅极绝缘层31的介电常数可以大于第二栅极绝缘层31的介电常数。
具体的，在第一栅极Tg1与第一有源层Tp1之间设置具有较大介电常数的第一栅极绝缘层31，能够降低第一有源层Tp1与第一栅极绝缘层31的接触面处的缺陷密度，降低该接触面对载流子的散射作用，且由于在第一栅极绝缘层31中产生的电场作用于第一有源层Tp1中时，其会对第一有源层Tp1中的载流子进行吸引，使得部分载流子在第一有源层Tp1的表层运动，当降低第一有源层Tp1与第一栅极绝缘层31的接触面对载流子的散射作用时，能够使得吸引至第一有源层Tp1的表层的载流子保持较高的迁移率，从而能够提升第一晶体管T1的响应速率。同时，由于第一有源层Tp1具有较高的迁移率，这使得在第一晶体管T1处于关闭状态时，第一有源层Tp1中更容易产生漏电流，而具有较大介电常数的第一栅极绝缘层31在受到外电场作用时，其内部产生的感应电荷能够使其内部的电场削弱，以在第一晶体管T1处于关闭状态时，能够有效减小第一栅极绝缘层31作用在第一有源层Tp1上的电场，从而能够有效减小因第一有源层Tp1具有较高迁移率而产生的漏电流。此外，通过将第一栅极绝缘层31的介电常数设置为大于第二栅极绝缘层32的介电常数，能够弥补因第一有源层Tp1与第一有源层Tp1之间的迁移率差异，而使得第一栅极Tg1与第一有源层Tp1构成的晶体管和第二栅极Tg2与第二有源层Tp2构成的晶体管之间的阈值电压差异。
其中，具有较高介电常数的第一栅极绝缘层31的材料可以包括但不限于HfO2、CrO和Al2O3中的至少一种，而具有较低介电常数的第二栅极绝缘层32的材料包括但不限于SiO2、SiN中的至少一种。
可选的，如图9所示，在第二栅极绝缘层32与第二有源层Tp2之间还可以设置第三栅极绝缘层33，该第三栅极绝缘层33的介电常数可以大于第二栅极绝缘层32的介电常数。
具体的，在第二栅极绝缘层32与第二有源层Tp2之间设置第三栅极绝缘层33，即第三栅极绝缘层33更靠近第二有源层Tp2，使得具有较大介电常数的第三栅极绝缘层33能够降低第二有源层Tp2与第三栅极绝缘层33的接触面处的缺陷密度，降低该接触面对载流子的散射作用，且由于在第三栅极绝缘层33中产生的电场作用于第二有源层Tp2中时，其会对第二有源层Tp2中的载流子进行吸引，使得部分载流子在第二有源层Tp2的表层运动，当降低第二有源层Tp2与第三栅极绝缘层33的接触面对载流子的散射作用时，能够使得吸引至第二有源层Tp2的表层的载流子保持较高的迁移率，从而能够提升第一晶体管T1的响应速率；同时，通过在第二栅极绝缘层32与第二有源层Tp2之间设置介电常数大于第二栅极绝缘层32的第三栅极绝缘层33，能够在第一晶体管T1处于关闭状态时，第三栅极绝缘层33内部产生较大的感应电荷而削弱电场，以有效减小第三栅极绝缘层33作用在第二有源层Tp2上的电场，从而能够使得第二有源层Tp2中的漏电流更小，甚至可以消除第二有源层Tp2中的漏电流。
其中，在第一栅极绝缘层31和第三栅极绝缘层33的介电常数同时大于第二栅极绝缘层32的介电常数时，该第三栅极绝缘层33的介电常数可以与第一栅极绝缘层31的介电常数相同或不同，此时，第三栅极绝缘层33的材料可以与第一栅极绝缘层31的材料相同或不同，本发明实施例对此不做具体限定。
在一可选的实施例中，继续参考图9，第三栅极绝缘层33的介电常数可以大于第一栅极绝缘层31的介电常数，以能够使得具有较低迁移率的第二有源层Tp2和第三栅极绝缘层33接触面处的缺陷密度低于具有较高迁移率的第一有源层Tp1和第一栅极绝缘层31接触面处的缺陷密度，使得第二有源层Tp2和第三栅极绝缘层33接触面的缺陷对载流子的散射作用低于第一有源层Tp1和第一栅极绝缘层31接触面的缺陷对载流子的散射作用，从而能够弥补因第二有源层Tp2的迁移率，使得第二有源层Tp2表层处的迁移率能够与第一有源层Tp1的迁移率保持一致，从而进一步提高第一晶体管T1的性能。
其中，当第一栅极绝缘层31的介电常数为E1，第二栅极绝缘层32的介电常数为E2，第三栅极绝缘层33的介电常数为E3时，三者满足：E3-E1＝E1-E2。如此，第二栅极绝缘层32的介电常数为E2、第一栅极绝缘层31的介电常数为E1、以及第三栅极绝缘层33的介电常数为E3以等差的方式依次增大，便于对各栅极绝缘层30(31、32、33)的介电常数的控制，从而有利于简化显示面板100的工艺制程，降低显示面板100的制备成本。
可选的，如图10所示，第一栅极Tg1与第一有源层Tp1之间设置有第一栅极绝缘层32和第四栅极绝缘层34，且第四栅极绝缘层34位于第一栅极绝缘层32靠近第一有源层的一侧，且第四栅极绝缘层34的介电常数大于第一栅极绝缘层32的介电常数。如此，通过在第一有源层Tp1与第一栅极绝缘层31之间设置具有更大介电常数的第四栅极绝缘层34，能够使得第一有源层Tp1与第四栅极绝缘层34接触面处具有较低的缺陷密度，进一步降低对第一有源层Tp1中的载流子的散射作用，从而能够进一步提高第一有源层Tp1的迁移率，使得第一有源层Tp1具有较高的迁移率，从而进一步提高第一晶体管T1的性能。
需要说明的是，图10仅为本发明实施例示例性的附图，图10中示例性的示出了，当第一晶体管T1包括第一栅极Tg1和第二栅极Tg2时，第一栅极Tg1与第一有源层Tp1之间设置有两层栅极绝缘层(即第一栅极绝缘层31和第四栅极绝缘层34)，第二栅极Tg2与第二有源层Tp1之间也设置有两层栅极绝缘层(即第二栅极绝缘层32和第三栅极绝缘层33)；而在本发明实施例中，如图11所示，当第一晶体管T1包括第一栅极Tg1和第二栅极Tg2时，可以仅在第二栅极Tg2与第二有源层Tp1之间设置第二栅极绝缘层32或第三栅极绝缘层33，在第一栅极Tg1与第一有源层Tp1之间设置同时设置第一栅极绝缘层31和第四栅极绝缘层34；或者，如图12所示，当第一晶体管T1仅包括第一栅极Tg1时，也可以在第一栅极Tg1与第一有源层Tp1之间设置同时设置第一栅极绝缘层31和第四栅极绝缘层34，本发明实施例对此不做具体限定。
在一可选的实施例中，参考图3-12中的任一附图，第二有源层Tp2的厚度H2可以大于第一有源层Tp1的厚度H1。如此，具有较小迁移率的第二有源层Tp2能够贡献更多的载流子，以提高第一晶体管的整体迁移率，使得第一晶体管T1满足低功耗和高可靠性的要求。
可以理解的是，上述实施例中，第一晶体管T1包括迁移率不同的至少两层有源层Tp，第一有源层Tp1和第二有源层Tp2仅为第一晶体管T1中有源层Tp的示例性的说明，在没有特殊说明的前提下，第一有源层Tp1和第二有源层Tp2可以代表第一晶体管T1中任意两层迁移率不同有源层，即在本发明实施例中，第一晶体管T1可以包括两层或大于两层的有源层。
可选的，如图13所示，第一晶体管T1还可以包括第三有源层Tp3；该第三有源层Tp3的迁移率大于第二有源层Tp2的迁移率，且第三有源层Tp3位于第二有源层Tp2与第二栅极Tg2之间。
具体的，当第三有源层Tp3位于第二有源层Tp2与第二栅极Tg2之间时，使得靠近第二栅极Tg2的第三有源层Tp3也为具有较大迁移率的有源层，以在向第一源极Ts1施加的电信号保持不变的前提下，通过向第二栅极Tg2施加较小的电信号，即可使第三有源层Tp3中的源极区和漏极区通过其沟道区导通，从而使得第一晶体管T1具有较低的功耗和较高的可靠性；同时，当第三有源层T3位于第二有源层Tp2与第二栅极Tg2之间时，第二有源层Tp2会位于第三有源层Tp3和第一有源层Tp1之间，从而在第一晶体管T1处于关闭状态时，第二有源层Tp2会同时抑制第一有源层Tp1和第三有源层Tp3中的漏电流，进而使得第一晶体管T1在关态时具有较低漏电流。
需要说明的是，第一有源层Tp1和第三有源层Tp3的迁移率均大于第二有源层Tp2，而第一有源层Tp1的迁移率可以大于或等于第三有源层Tp3的迁移率，也可以为第一有源层Tp1的迁移率小于第三有源层Tp3的迁移率，本发明实施例对此不做具体限定。在一可选的实施例中，可以认为第三有源层Tp3的迁移率与第一有源层Tp1的迁移率相当。
可选的，继续参考图13，当第三有源层Tp3位于第二有源层Tp2与第二栅极Tg2之间时，第二栅极绝缘层32位于第三有源层Tp3与第二栅极Tg2之间，此时可以使第二栅极绝缘层32的厚度d1大于第一栅极绝缘层31的厚度d2。
具体的，第一栅极Tg1可与第一有源层Tp1构成第一晶体管T1的第一寄生电容C1，此时，第一栅极Tg1和第一有源层Tp1分别为第一寄生电容C1的两个极板，第一栅极绝缘层31可作为第一寄生电容C1的介质层；第二栅极Tg2可与第二有源层Tp2构成第一晶体管T1的第二寄生电容C2，此时，第二栅极Tg2和第二有源层Tp2分别为第二寄生电容C2的两个极板，第二栅极绝缘层32可作为第二寄生电容C2的介质层。由于电容C＝ES/d，S为电容两个极板的正对面积，E为电容的介质层的介电常数，d为电容的两个极板之间的距离，即在电容的两个极板之间的正对面积保持一定的前提下，电容随着其两个极板之间的介质层的介电常数的增大而增大，以及随着其两个极板之间的间距的增大而减小；因此，当第一栅极绝缘层31的介电常数可以大于第二栅极绝缘层31的介电常数，可通过将第二栅极绝缘层32的厚度d1设置为大于第一栅极绝缘层31的厚度d2，以缩小第一寄生电容C1与第二寄生电极C2之间的差异，从而能够使第一晶体管T1中第二有源层Tp2两侧的晶体管的性能保持一致，进而提高第一晶体管T1的可靠性和稳定性。
在一可选的实施例中，继续参考图13，当第一栅极绝缘层31的介电常数为E1，第一栅极绝缘层31的厚度为d1，第一栅极Tg1在第一栅极绝缘层31上的垂直投影的面积为S1，第二栅极绝缘层Tg2的介电常数为E2，第二栅极绝缘层32的厚度为d2，第二栅极Tg2在第二栅极绝缘层32上的垂直投影的面积为S2；其中，E1*S1/d1＝E2*S2/d2。由第一栅极Tg1和第一有源层Tp1构成的第一寄生电容C1与由第二栅极Tg2与第二有源层Tp2构成的第二寄生电容C2保持一致，从而能够进一步提高第一晶体管T1的可靠性和稳定性。
可选的，如图14所示，当第一晶体管T1包括第三有源层Tp3时，该第三有源层Tp3还可以位于第一有源层Tp1与第二有源层Tp2之间，此时，第三有源层Tp2的迁移率可以小于第一有源层Tp1的迁移率，以及第三有源层Tp3的迁移率大于第二有源层Tp2的迁移率；如此，在显示面板100的厚度方向Z上，第一晶体管T1中的依次层叠设置的各有源层Tp的迁移率依次增加，从而能够使得第一晶体管T1各有源层Tp中的载流子的运动速度能够平稳过渡，以进一步提高第一晶体管T1的可靠性和稳定性。
上述实施例中，第一晶体管T1中至少包括位于第一有源层Tp1远离第二有源层Tp2一侧的第一栅极Tg1。而在本发明实施例中，如图15所示，第一晶体管T1也可以不包括位于第一有源层Tp1远离第二有源层Tp2一侧的第一栅极，而仅包括位于第二有源层Tp2远离第一有源层Tp1的一侧第二栅极Tg2，此时，第一晶体管T1处于关闭状态时，能够具有较小的漏电流，而使得第一晶体管T1可适用于像素电路20中的开关晶体管，即第一晶体管T1的第二栅极Tg1可用于接收扫描信号，使得第一晶体管Tg1用于在扫描信号的控制下导通或断开。
示例性的，以显示面板中的显示单元为电流型驱动的发光元件为例，图16是本发明实施例提供的一种像素电路的结构示意图，如图16所示，像素电路20为常见的7T1C(即包括七个晶体管M1、M2、M3、M4、M5、M6和T0、以及一个存储电容Cst)电路。像素电路10的七个晶体管中，晶体管M1、M2、M3、M4、M5和M6在相应的扫描信号(Scan1、Scan2、Scan3、Emit)的控制下导通或断开，以控制数据信号Data、初始化信号Ref和复位信号Ref'的传输路径的通断、以及控制向发光元件80提供的驱动电流；晶体管T0用于将数据信号Data转换为能够驱动发光元件80进行发光的驱动电流。其中，复位信号Ref'可以与初始化信号Ref相同或不同，本发明实施例对此不做具体限定。可以理解的是，当本发明实施例提供的像素电路20为7T1C电路时，其驱动时序可以与本领域人员所熟知的7T1C电路的驱动时序类似，在此不再赘述。
其中，结合参考图15和图16，由于晶体管M1、M2、M3、M4、M5和M6在相应的扫描信号(Scan1、Scan2、Scan3、Emit)的控制下导通或断开，因此，晶体管M1、M2、M3、M4、M5和M6中至少部分晶体管可以为第一晶体管T1。在一可选的实施例中，直接与晶体管T0的栅极电连接的晶体管M4和M3为像素电路20中的第一晶体管，以在晶体管T0根据其栅极的电位向发光元件80提供驱动电流时，晶体管M4和M3可具有较小的漏电流，从而能够使得晶体管T0的栅极的电位保持稳定，即晶体管T0能够向发光元件80提供稳定的驱动电流，进而使得发光元件80能够稳定发光，提高显示面板100的显示效果。
需要说明的是，上述仅示例性的以图16示出的像素电路20中直接与用于提供驱动电流的晶体管T0电连接的晶体管M3和M4为第一晶体管T1为例，而在本发明实施例中，像素电路20中的其它晶体管(M1、M2、M5、M6)也可以为第一晶体管T1，可根据需要进行设计，本发明实施例对此不做具体限定。
以图16示出的像素电路20中直接与用于提供驱动电流的晶体管T0电连接的晶体管M3和M4为第一晶体管T1为例，图17是本发明实施例提供的又一种显示面板的膜层结构示意图，结合参考图16和图17，晶体管T0、M1、M2、M5、M6的有源层TpM(TpM1、TpM2)可以与第一晶体管T1的第一有源层Tp1或第二有源层Tp2同层设置，且晶体管T0、M1、M2、M5、M6的栅极TgM(TgM1、TgM2)也可以与第一晶体管T1的第二栅极Tg2同层设置；或者，结合参考图16和图18，晶体管T0、M1、M2、M5、M6的栅极TgM(TgM1、TgM2)也可以不与第一晶体管T1的第二栅极Tg2同层设置，此时，晶体管T0、M1、M2、M5、M6的栅极TgM(TgM1、TgM2)可以位于其有源层TpM(TpM1、TpM2)背离第二栅极Tg2的一侧。或者，结合参考图16和图19，晶体管T0、M1、M2、M5、M6可以包括与第一晶体管T1的第二栅极Tg2同层设置的栅极TgM(TgM12、TgM22)，也可以包括不与第一晶体管T1的第二栅极Tg2同层设置的栅极TgM(TgM11、TgM21)，此时，晶体管T0、M1、M2、M5、M6为双栅晶体管。
在上述实施例中，用于提供驱动电流的晶体管T0的有源层与第一晶体管T1的第一有源层Tp1或第二有源层Tp2同层设置，此时，晶体管T0的沟道类型与第一晶体管T1的沟道类型相同，例如当第一晶体管T1的沟道类型为N型时，晶体管T0的沟道类型也为N型，使得晶体管T0的第一极通过晶体管M1与提供正性电源信号PVDD的信号端电连接，晶体管T0的第一极还通过晶体管M3与晶体管T0的栅极电连接，晶体管T0的第二极通过晶体管M6与发光元件80电连接，晶体管T0的第二极还通过晶体管M2与提供数据信号Data的信号端电连接。可以理解的是，对于晶体管T0和第一晶体管T1均为P型的晶体管，其连接方式与晶体管T0为N型晶体管时类似，在此不再赘述。
在一可选的实施例中，像素电路中用于向发光元件提供驱动电流的晶体管的类型也可以与第一晶体管的类型不同。结合参考图20和图21，同样以像素电路20中直接与用于提供驱动电流的晶体管T0电连接的晶体管M3和M4为第一晶体管T1为例，当第一晶体管T1的沟道类型为N型时，晶体管T0的沟道类型为P型，晶体管T0的第一极通过晶体管M1与提供正性电源信号PVDD的信号端电连接，晶体管T0的第一极还通过晶体管M2与提供数据信号Data的信号端电连接，晶体管T0的第二极通过晶体管M6与发光元件80电连接，晶体管T0的第二极还通过晶体管M3与晶体管T0的栅极电连接。此时，晶体管T0的有源层Tp0可以位于第一晶体管T1的第一有源层Tp1和第二有源层Tp2靠近衬底基板10的一侧，晶体管T0的栅极Tg0位于其有源层Tp0远离衬底基板10的一侧，使得晶体管T0的栅极Tg0可以与第一晶体管T1的第二栅极Tg2同层设置。
在本发明实施例的其它实施例中，结合图20和图22，第一晶体管T1也可以仅包括第一栅极Tg1，此时，晶体管T0的栅极Tg0位于其有源层Tp0远离衬底基板10的一侧，第一有源层Tp1和第二有源层Tp2均位于晶体管T0的栅极Tg0远离衬底基板10的一侧，第一栅极Tg1位于第一有源层Tp1远离衬底基板10的一侧；或者，结合参考20和23，第一晶体管T1同时包括第一栅极Tg1和第二栅极Tg2时，晶体管T0的栅极Tg0同样可以与第一晶体管T1的第二栅极Tg2同层设置；或者，结合参考图20和图24，当第一晶体管T1至少包括第二栅极Tg2时，晶体管T0的栅极Tg0也可以位于第一晶体管T1的第二栅极Tg2靠近衬底基板10的一侧。
需要说明的是，在第一晶体管T1与用于提供驱动电流的晶体管T0的沟道类型不同时，如图21-图24所示，像素电路20中除第一晶体管T1和晶体管T0外的其它晶体管(M1、M2、M5、M6)的有源层TPM可以与第一晶体管T1的第一有源层Tp1或第二有源层Tp2同层设置，其它晶体管(M1、M2、M5、M6)的栅极TgM可以与第一晶体管T1的第一栅极Tg1和/或第二栅极Tg2同层设置，以使得其它晶体管(M1、M2、M5、M6)的沟道类型与第一晶体管T1的沟道类型相同；或者，在其它实施例中，除第一晶体管和用于提供驱动电流的晶体管外的其它晶体管的沟道类型也可以与用于提供驱动电流的晶体管的沟道类型相同，使得其它晶体管的有源层与用于提供驱动电路的晶体管的有源层同层设置。在能够实现本发明实施例的核心发明点的前提下，本发明实施例对此不做具体限定。
为便于描述，在没有特殊说明的情况下，以下均以像素电路中所有晶体管的沟道类型相同为例对本发明实施例的技术方案进行示例性的说明。
可选的，图25是本发明实施例提供的又一种显示面板的膜层结构示意图，如图25所示，当第一晶体管T1至少包括第一栅极Tg14时，若显示面板还包括位于衬底基板一侧的多个发光元件80，且像素电路20与发光元件80电连接，则第一晶体管T1的第一栅极Tg1还可用于接收数据信号，以使第一晶体管T1能够根据数据信号向发光元件80提供驱动电流。
示例性的，以像素电路20为图16所示的像素电路为例，结合参考图25和图16，当第一晶体管T1包括第一栅极Tg1时，由于该第一栅极Tg1位于第一有源层Tp1远离第二有源层Tp2的一侧，使得第一栅极Tg1与第一有源层Tp1之间的第一栅极绝缘层31中产生的电场具有较小强度时，即可确保第一有源层Tp1中的沟道区连通其源极区和漏极区，即第一源极Ts1与第一漏极Td1导通而产生驱动电流，使得第一晶体管具有低功耗、高可靠性的特点，以在将其用作驱动发光元件80进行发光的驱动晶体管，可仅需要向第一栅极Tg1提供较小的数据信号，就能够使第一晶体管T1的第一源极Ts1与第一漏极Td1之间产生与发光元件80所需呈现的发光亮度相匹配的驱动电流，使得发光元件80进行准确发光；同时，由于向第一晶体管T1的第一栅极Tg1提供较小的数据信号，就能够满足发光元件80的发光亮度需求，因此向第一栅极Tg1提供的数据信号在较小的范围内变化，就能满足发光元件80在较大的显示发光亮度范围内变化，例如以0-255灰阶代表发光元件80的显示发光亮度等级时，数据信号在较小的范围内变化，就能满足发光元件80的显示发光亮度在0-255灰阶的范围内变化，从而有利于显示面板100的低功耗。
需要说明的是，本发明实施例中，向第一栅极Tg1提供较小的数据信号，第一晶体管T1能够产生较小的驱动电流，而向第一栅极Tg1提供较大的数据信号时，第一晶体管T1能够产生较大的驱动电流。即对于第一晶体管T1为N型晶体管的情况，较小的数据信号具有较小的电压值，而对于第一晶体管T1为P型晶体管的情况，较小的数据信号为具有较大电压值的数据信号。本发明实施例中对第一晶体管T1的具体类型不做限定。
可以理解的是，结合参考图16和图25，当第一晶体管T1为接收数据信号并向发光元件80提供驱动电流的驱动晶体管T0时，像素电路20中的其它晶体管M1、M2、M3、M4、M5、M6的有源层TpM(TpM2、TpM3)可以与第一晶体管T1的第一有源层Tp1或第二有源层Tp2同层设置，且晶体管M1、M2、M3、M4、M5、M6的栅极TgM(TgM2、TgM3)也可以与第一晶体管T1的第一栅极Tg1同层设置；或者，结合参考图16和图26，晶体管M1、M2、M3、M4、M5、M6的栅极TgM(TgM2、TgM3)也可以不与第一晶体管T1的第一栅极Tg1同层设置，此时，晶体管M1、M2、M3、M4、M5、M6的栅极TgM(TgM2、TgM3)可以位于其有源层TpM(TpM2、TpM3)背离第一栅极Tg1的一侧。或者，结合参考图16和图27，晶体管M1、M2、M3、M4、M5、M6可以包括与第一晶体管T1的第一栅极Tg1同层设置的栅极TgM(TgM21、TgM31)，也可以包括不与第一晶体管T1的第一栅极Tg1同层设置的栅极TgM(TgM22、TgM32)，此时，晶体管M1、M2、M3、M4、M5、M6为双栅晶体管。
需要说明的是，如图28所示，当第一晶体管T1同时包括第一栅极Tg1和第二栅极Tg2时，其同样可以作为向发光元件80提供驱动电流的驱动晶体管T0，此时,其它晶体管M1、M2、M3、M4、M5、M6的有源层TpM(TpM2、TpM3)同样可以与第一晶体管T1的第一有源层Tp1或第二有源层Tp2同层设置，且晶体管M1、M2、M3、M4、M5、M6的栅极TgM(TgM2、TgM3)可以与第一晶体管T1的第一栅极Tg1同层设置；或者，如图29所示，晶体管M1、M2、M3、M4、M5、M6的栅极TgM(TgM2、TgM3)也可以与第一晶体管T1的第二栅极Tg2同层设置。或者，如图30所示，晶体管M1、M2、M3、M4、M5、M6可以包括与第一晶体管T1的第一栅极Tg1同层设置的栅极TgM(TgM21、TgM31)，也可以包括与第一晶体管T1的第二栅极Tg2同层设置的栅极TgM(TgM22、TgM32)，此时，晶体管M1、M2、M3、M4、M5、M6为双栅晶体管。
为便于描述，以下以第一晶体管T1同时包括第一栅极Tg1和第二栅极Tg2，其它晶体管包括与第一栅极Tg1同层设置的晶体为例，对本发明实施例的技术方案进行示例性的说明。
可以理解的是，在本发明实施例中显示面板的至少部分像素电路包括第一晶体管，即包括第一晶体管的像素电路可以为显示面板中的全部像素电路，也可以为显示面板中的部分像素电路，本发明实施例对此不做具体限定。在一可选的实施例中，包括第一晶体管的像素电路可以为第一像素电路，且该第一像素电路中的其它晶体管可以为第二晶体管，第二晶体管包括第四有源层，该第二晶体管的第四有源层可与第一晶体管的第一有源层或第二有源层同层设置，以使得无需为设置第二晶体管的有源层而在显示面板中额外设置相应的膜层，从而有利于简化显示面板的结构，简化显示面板的工艺制程，进而有利于显示面板的轻薄化和低成本。
在一可选的实施例中，图31是本发明实施例提供的又一种显示面板的膜层结构示意图，如图31所示，第一像素电路21还包括驱动晶体管T0；且同一第一像素电路21中，第二晶体管T2用于传输复位信号至驱动晶体管T0，以对驱动晶体管T0进行复位；第一晶体管T1用于传输补偿信号至驱动晶体管T0，以对驱动晶体管T0进行阈值补偿。
示例性的，以图16所示的像素电路为例，结合参考图31和图16，当第二晶体管T2用于传输复位信号至驱动晶体管T0，以对驱动晶体管T0进行复位时，晶体管M4即为第二晶体管T2，第二晶体管T2中源极和漏极中的一个接收复位信号Ref，另一个与驱动晶体管T0的栅极电连接，第二晶体管T2的栅极接收扫描信号Scan1，在扫描信号Scan1控制第二晶体管T2导通时，第二晶体管T2可将复位信号Ref传输至驱动晶体管T0的栅极，以对驱动晶体管T0进行复位，防止上一显示周期中写入至驱动晶体管T0的栅极的信号影响当前显示周期中向驱动晶体管T0的栅极写入的数据信号Data。当第一晶体管T1用于传输补偿信号至驱动晶体管T0，以对驱动晶体管T0进行阈值补偿时，晶体管M3即为第一晶体管T1，第一晶体管T1的第一源极Ts1和第一漏极Td1中的一个与驱动晶体管的源极或漏极电连接，第一晶体管T1的第一源极Ts1和第一漏极Td1中的另一个与驱动晶体T0的栅极电连接，第一晶体管T1的第一栅极Tg1和第二栅极Tg2与晶体管M2的栅极均接收同一扫描信号Scan2，此时，当扫描信号Scan2同时控制第一晶体管T1和晶体管M2导通时，数据信号data能够依次通过晶体管M2、驱动晶体管T0以及第一晶体管T1传输至驱动晶体管T0的栅极，直至驱动晶体管T0的栅极信号为数据信号Data的电压Vdata和驱动晶体管T0的阈值电压Vth0之和时，驱动晶体管T0处于关闭的临界态，不再向驱动晶体管T0的栅极写入信号，从而在数据信号Data写入的同时能够实现对驱动晶体管T0的阈值电压Vth0的补偿。
如此，在扫描信号Scan2控制第一晶体管T1处于关闭状态时，第一晶体管T1能够具有较小的漏电流，一方面能够减小因第一晶体管T1漏电对驱动晶体管T0的栅极电位的影响，另一方向，当第一晶体管T1的漏电流减小时，不会是的驱动晶体管T0的栅极电位因第一晶体管T1漏电而升高，避免因驱动晶体管T0的栅极处电位过高而使得从驱动晶体管T0的栅极到提供复位信号Ref的信号端形成电流通路，将信号返灌至提供复位信号Ref的信号端，而损坏提供复位信号Ref的信号端。
在一可选的实施例中，图32是本发明实施例提供的另一种显示面板的俯视结构示意图，图33是本发明实施例提供的又一种显示面板的膜层结构示意图，结合参考图32和图33，显示面板100的显示区100可以包括第一显示区111和第二显示区112，第二显示区112的光线透过率小于第一显示区111，且第二显示区112至少部分围绕所述第一显示区，此时，显示面板100还可以包括第二像素电路22，且第二显示区112包括该第二像素电路22，而第一显示区111包括第一像素电路21，即位于第一显示区111中第一像素电路包括第一晶体管T1，而位于第二显示区112的第二像素电路22包括第三晶体管T3，第三晶体管T3包括第五有源层Tp5，该第五有源层Tp5与第二有源层Tp2或第一有源层Tp1同层设置。
其中，第一显示区111具有较大的光线透过率，可使第一显示区111作为设置光学传感器，该光学传感器可以包括摄像头、光学指纹识别传感器等传感器设置区。同时，因第一显示区111具有较大的光线透过率，致使第一显示区111中第一像素电路21的密度小于第二显示区112中第二像素电路22的密度，和/或，第一显示区111中第一像素电路21的尺寸小于第二显示区112中第二像素电路22的尺寸，相应的，第一显示区111中用于发光的发光元件80的数量和/或尺寸也会小于第二显示区112中用于发光的发光元件80。此时，通过使第一显示区111中的第一像素电路21包括第一晶体管T1，使得在采用该第一晶体管T1控制其电连接的第一显示区111中的发光元件80时，能够使得该发光元件80具有稳定、准确的显示亮度，从而能够弥补因第一显示区111和第二显示区112中发光元件80和像素电路20的设置方式不同而引起的显示差异，进而能够提高显示面板100的显示均一性。
可以理解的是，当第一像素电路21的第二晶体管T2的第四有源层Tp4与其第一晶体管T1的第一有源层Tp1或第二有源层Tp2同层设置，且第二像素电路22的第三晶体管T3的第五有源层Tp5与第一晶体管T1的第一有源层Tp1或第二有源层Tp2同层设置时，第三晶体管T3的第五有源层Tp5和第二晶体管T2的第四有源层Tp4可同时与第一有源层Tp1，或者，第三晶体管T3的第五有源层Tp5和第二晶体管T2的第四有源层Tp4也可同时与第二有源层Tp2同层设置，此时，第五有源层Tp5与第四有源层Tp4的同层同材料；或者，在一可选的实施例中，第五有源层Tp5和第四有源层Tp4中一个与第一有源层Tp1同层设置，另一个与第二有源层Tp2同层设置；无论第五有源层Tp5和第四有源层Tp4为上述哪种设置方式，都能够简化显示面板100的结构和工艺制程，有利于显示面板100的轻薄化和低成本。
在一可选的实施例中，如图34所示，在第一晶体管T1与衬底基板10之间还可以设置相应的遮光层70，在显示面板100的厚度方向上，该遮光层70的遮光结构71与各晶体管(T1、T2、T3)的有源层(Tp1、Tp2、Tp4、Tp5)具有交叠，且在一优选的实施例中，在显示面板100的厚度方向Z上，遮光层70的遮光结构71至少覆盖各晶体管(T1、T2、T3)中有源层(Tp1、Tp2、Tp4、Tp5)的沟道区，以对由衬底基板10侧入射的光线进行遮挡，防止光线接入有源层(Tp1、Tp2、Tp4、Tp5)，而影响有源层(Tp1、Tp2、Tp4、Tp5)中的载流子，从而能够提高各晶体管(T1、T2、T3)的稳定性和可靠性。
需要说明的是，若遮光层70为具有导电功能的膜层，则还需要在遮光层70与第一晶体管T1之间设置相应的绝缘层701；而在遮光层70不具备导电功能时，遮光层70与第一晶体管T1之间可以设置相应的绝缘层701，也可以不设置绝缘层，本发明实施例对此不做具体限定。
在一可选的实施例中，结合参考图32和图34，当显示面板100的显示区110包括第一显示区111和第二显示区112，第二显示区112至少部分围绕第一显示区111，且第二显示区112的光线透过率小于第一显示区时，位于第一显示区111的遮光结构711可连接第一电位，位于第二显示区112的遮光结构712可连接第二电位，第二电位大于第一电位。
示例性的，以图16所示的像素电路的结构为例，结合参考图16、图32和图34，当位于第一显示区111的遮光结构711连接第一电位时，该第一显示区111中的遮光结构711所连接的电位可以为负性电源信号PVEE，以使得用于传输负性电源信号PVEE的信号线可以包括遮光结构711，从而能够降低负性电源信号在传输过程中的传输阻抗；而当第二显示区112的遮光结构712连接第二电位时，该第二显示区112中的遮光结构712所连接的电位可以为正性电源信号PVDD，以使得用于传输正性电源信号PVDD的信号线可以包括遮光结构712，从而能够降低正性电源信号PVDD在传输过程中的传输阻抗。同时，具有较高光线透过率的第一显示区111通常比具有较低光线透过率的第二显示区112的面积小，使得第二显示区112中遮光结构712的面积会大于第一显示区111中的遮光结构711，且因传输阻抗对负性电源信号PVEE的影响小于其对正性电源信号PVDD的影响，因此通过使位于第二显示区112的遮光结构712与具有较高电位的正性电源信号PVDD电连接，能够在较大程度上降低该较高电位的正性电源信号的传输阻抗。
可以理解的是，晶体管有源层与衬底基板之间是否设置遮光层与该晶体管的有源层中半导体材料相关，有些半导体材料对光的敏感性较强，则需要在其与衬底基板之间设置相应的遮光层，而有些半导体材料对光的敏感性较弱，且在优先考虑显示面板的轻薄化的前提下，则不必在其与衬底基板之间设置遮光层。因此，显示面板中是否设置遮光层，可根据实际需要进行设计，本发明实施例对此不做具体限定。
基于同一发明构思，本发明实施例还提供一种显示装置，该显示装置包括本发明任一实施例提供的显示面板，因此本发明实施例提供的显示装置包括本发明任一实施例提供的显示面板的技术特征，能够达到本发明任一实施例提供的显示面板的有益效果，相同之处可参照上述对本发明实施例提供的显示面板的描述，在此不再赘述。
示例性的，图35是本发明实施例提供的一种显示装置的结构示意图，如图35所示，显示装置200包括显示面板100，该显示装置200可以是任何具有显示功能的电子产品，包括但不限于以下类别：电视机、笔记本电脑、桌上型显示器、平板电脑、数码相机、手机、智能手环、智能眼镜、车载显示器、医疗设备、工控设备、触摸交互终端等。
上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。

Claims (26)

1.一种显示面板，其特征在于，包括：
衬底基板；
位于所述衬底基板一侧的多个像素电路；至少部分所述像素电路包括第一晶体管；所述第一晶体管包括至少两层迁移率不同的有源层；
所述至少两层迁移率不同的有源层包括层叠设置的第一有源层和第二有源层；所述第一有源层的迁移率大于所述第二有源层的迁移率。
2.根据权利要求1所述的显示面板，其特征在于，所述第一晶体管还包括第一栅极；所述第一栅极位于所述第一有源层远离所述第二有源层的一侧。
3.根据权利要求2所述的显示面板，其特征在于，在所述显示面板的厚度方向上，所述第一栅极与所述第一有源层和所述第二有源层均具有交叠；
在第一方向上，所述第一有源层的尺寸大于所述第二有源层的尺寸；其中，所述第一方向平行于所述衬底基板所在平面。
4.根据权利要求3所述的显示面板，其特征在于，所述第一晶体管还包括第一源极和第一漏极；
在所述显示面板的厚度方向上，所述第一有源层中与所述第一栅极的交叠区域为第一沟道区；所述第一有源层还包括沿第一方向排列且位于所述第一沟道区相对两侧的第一源极区和第一漏极区；所述第一源极通过第一过孔与所述第一源极区电连接，所述第一漏极通过第二过孔与所述第一漏极区电连接；
在所述显示面板的厚度方向上，所述第一过孔和所述第二过孔均与所述第二有源层互不交叠。
5.根据权利要求2所述的显示面板，其特征在于，所述第一晶体管还包括第二栅极；所述第二栅极位于所述第二有源层远离所述第一有源层的一侧。
6.根据权利要求5所述的显示面板，其特征在于，还包括：
位于所述第一栅极与所述第一有源层之间的第一栅极绝缘层；
位于所述第二栅极与所述第二有源层之间的第二栅极绝缘层；
所述第一栅极绝缘层的介电常数大于所述第二栅极绝缘层的介电常数。
7.根据权利要求6所述的显示面板，其特征在于，所述第一晶体管还包括第三有源层；所述第三有源层的迁移率大于所述第二有源层的迁移率；
所述第三有源层位于所述第二有源层与所述第二栅极之间。
8.根据权利要求7所述的显示面板，其特征在于，所述第二栅极绝缘层的厚度大于所述第一栅极绝缘层的厚度。
9.根据权利要求8所述的显示面板，其特征在于，所述第一栅极绝缘层的介电常数为E1，所述第一栅极绝缘层的厚度为d1，所述第一栅极在所述第一栅极绝缘层上的垂直投影的面积为S1，所述第二栅极绝缘层的介电常数为E2，所述第二栅极绝缘层的厚度为d2，所述第二栅极在所述第二栅极绝缘层上的垂直投影的面积为S2；
其中，E1*S1/d1＝E2*S2/d2。
10.根据权利要求6所述的显示面板，其特征在于，还包括：
位于所述第二栅极绝缘层与所述第二有源层之间的第三栅极绝缘层；
所述第三栅极绝缘层的介电常数大于所述第二栅极绝缘层的介电常数。
11.根据权利要求10所述的显示面板，其特征在于，所述第三栅极绝缘层的介电常数大于所述第一栅极绝缘层的介电常数。
12.根据权利要求10所述的显示面板，其特征在于，所述第一栅极绝缘层的介电常数为E1，所述第二栅极绝缘层的介电常数为E2，所述第三栅极绝缘层的介电常数为E3；其中，E3-E1＝E1-E2。
13.根据权利要求2所述的显示面板，其特征在于，还包括：
位于所述第一栅极与所述第一有源层之间的第一栅极绝缘层和第四栅极绝缘层；所述第四栅极绝缘层位于所述第一栅极绝缘层靠近所述第一有源层的一侧；
所述第四栅极绝缘层的介电常数大于所述第一栅极绝缘层的介电常数。
14.根据权利要求2所述的显示面板，其特征在于，还包括：
位于所述衬底基板一侧的多个发光元件；所述像素电路与所述发光元件电连接；
所述第一栅极用于接收数据信号；所述第一晶体管用于根据所述数据信号向所述发光元件提供驱动电流。
15.根据权利要求1所述的显示面板，其特征在于，所述第一晶体管还包括第二栅极；所述第二栅极位于所述第二有源层远离所述第一有源层的一侧；
所述第二栅极用于接收扫描信号；所述第一晶体管用于在所述扫描信号的控制下导通或断开。
16.根据权利要求1所述的显示面板，其特征在于，所述第一晶体管还包括第三有源层；所述第三有源层的迁移率小于所述第一有源层的迁移率，且所述第三有源层的迁移率大于所述第二有源层的迁移率；
所述第三有源层位于所述第一有源层与所述第二有源层之间。
17.根据权利要求1所述的显示面板，其特征在于，所述第一晶体管的各有源层包括氧化物半导体；所述氧化物半导体包含铟；
所述第一有源层的铟含量大于所述第二有源层的铟含量。
18.根据权利要求1所述的显示面板，其特征在于，所述第一晶体管的各有源层包括氧化物半导体；
所述氧化物半导体包括InGaXO，X包括Zn、Zn-Sn、Sn中的一种，且所述第一有源层与所述第二有源层中的X不同。
19.根据权利要求1所述的显示面板，其特征在于，所述第二有源层的厚度大于所述第一有源层的厚度。
20.根据权利要求1所述的显示面板，其特征在于，包括所述第一晶体管的所述像素电路为第一像素电路；所述第一像素电路还包括第二晶体管；所述第二晶体管包括第四有源层；所述第四有源层与所述第二有源层或所述第一有源层同层设置。
21.根据权利要求20所述的显示面板，其特征在于，所述第一像素电路还包括驱动晶体管；
同一所述第一像素电路中，所述第二晶体管用于传输复位信号至所述驱动晶体管，以对所述驱动晶体管进行复位；所述第一晶体管用于传输补偿信号至所述驱动晶体管，以对所述驱动晶体管进行阈值补偿。
22.根据权利要求21所述的显示面板，其特征在于，包括：显示区；所述显示区包括第一显示区和第二显示区，所述第二显示区的光线透过率小于所述第一显示区；所述第二显示区至少部分围绕所述第一显示区；
所述显示面板还包括第二像素电路，所述第二像素电路包括第三晶体管，所述第三晶体管包括第五有源层，所述第五有源层与所述第二有源层或所述第一有源层同层设置；
所述第二显示区包括所述第二像素电路，所述第一显示区包括所述第一像素电路。
23.根据权利要求22所述的显示面板，其特征在于，
所述第五有源层与所述第四有源层的同层同材料。
24.根据权利要求1所述的显示面板，其特征在于，还包括：
位于所述像素电路与所述衬底基板之间的遮光层；所述遮光层包括遮光结构；在所述显示面板的厚度方向上，所述遮光结构与所述有源层具有交叠。
25.根据权利要求24所述的显示面板，其特征在于，还包括，
显示区；所述显示区包括第一显示区和第二显示区，所述第二显示区的光线透过率小于所述第一显示区；所述第二显示区至少部分围绕所述第一显示区；
位于所述第一显示区的遮光结构连接第一电位，位于所述第二显示区的遮光结构连接第二电位；
所述第二电位大于所述第一电位。
26.一种显示装置，其特征在于，包括：权利要求1-25任一项所述的显示面板。
CN202210350849.6A 2022-04-02 2022-04-02 显示面板和显示装置 Pending CN114744014A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210350849.6A CN114744014A (zh) 2022-04-02 2022-04-02 显示面板和显示装置
US17/851,978 US20220328591A1 (en) 2022-04-02 2022-06-28 Display panel and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210350849.6A CN114744014A (zh) 2022-04-02 2022-04-02 显示面板和显示装置

Publications (1)

Publication Number Publication Date
CN114744014A true CN114744014A (zh) 2022-07-12

Family

ID=82280125

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210350849.6A Pending CN114744014A (zh) 2022-04-02 2022-04-02 显示面板和显示装置

Country Status (2)

Country Link
US (1) US20220328591A1 (zh)
CN (1) CN114744014A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103500764A (zh) * 2013-10-21 2014-01-08 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示器
KR20170080047A (ko) * 2015-12-31 2017-07-10 엘지디스플레이 주식회사 산화물 박막 트랜지스터와 그를 포함하는 표시 장치 및 그 제조방법
CN113299666A (zh) * 2021-05-07 2021-08-24 武汉华星光电技术有限公司 显示面板及其驱动方法、显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103500764A (zh) * 2013-10-21 2014-01-08 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示器
US20160005870A1 (en) * 2013-10-21 2016-01-07 Boe Display Technology Co., Ltd. Thin film transistor and fabrication method thereof, array substrate and display
KR20170080047A (ko) * 2015-12-31 2017-07-10 엘지디스플레이 주식회사 산화물 박막 트랜지스터와 그를 포함하는 표시 장치 및 그 제조방법
CN113299666A (zh) * 2021-05-07 2021-08-24 武汉华星光电技术有限公司 显示面板及其驱动方法、显示装置

Also Published As

Publication number Publication date
US20220328591A1 (en) 2022-10-13

Similar Documents

Publication Publication Date Title
US10784327B2 (en) Display device
CN108155195B (zh) 显示设备
CN107403804B (zh) 显示设备
KR102583770B1 (ko) 메모리 트랜지스터 및 이를 갖는 표시장치
CN109964316B (zh) 阵列基板、其制备方法及显示装置
US11489029B2 (en) Transparent display substrate including capacitor overlapping driving and switching TFTs, and manufacturing method therefor
US11088230B2 (en) Pixel circuit, manufacturing method thereof, and display device
US10658393B2 (en) Thin-film transistor substrate
US9947691B2 (en) Array substrate, manufacturing method thereof and display panel
US11778886B2 (en) Display substrate and preparation method thereof, and display apparatus
CN114550653B (zh) 像素驱动电路以及显示装置
EP4068384A1 (en) Display substrate and display apparatus
US11985874B2 (en) Display substrate and display device
CN102013433B (zh) 有机发光二极管显示器
CN114256314A (zh) 显示基板及其制备方法、显示装置
CN114284317B (zh) 显示面板
CN113450715B (zh) 显示基板及其制备方法、显示装置
CN114744014A (zh) 显示面板和显示装置
US20230026444A1 (en) Display device and driving method therefor
CN115207000A (zh) 一种显示面板
CN114556566B (zh) 一种显示基板、显示面板及显示装置
CN113345967B (zh) 薄膜晶体管及led背板
CN218827142U (zh) Oled显示面板
WO2023230843A1 (zh) 驱动背板及其制作方法、显示面板
US20220199830A1 (en) Metal oxide transistor, display panel and display apparatus

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination