CN114740940A - 一种电流源电路 - Google Patents

一种电流源电路 Download PDF

Info

Publication number
CN114740940A
CN114740940A CN202210418941.1A CN202210418941A CN114740940A CN 114740940 A CN114740940 A CN 114740940A CN 202210418941 A CN202210418941 A CN 202210418941A CN 114740940 A CN114740940 A CN 114740940A
Authority
CN
China
Prior art keywords
transistor
current
resistor
drain
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210418941.1A
Other languages
English (en)
Other versions
CN114740940B (zh
Inventor
邵博闻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202210418941.1A priority Critical patent/CN114740940B/zh
Publication of CN114740940A publication Critical patent/CN114740940A/zh
Application granted granted Critical
Publication of CN114740940B publication Critical patent/CN114740940B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)

Abstract

本发明提供一种电流源电路，包括第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第一电阻R1以及第二电阻R2；M1的源极和M2的源极接VDDA；M1的漏极分别接M3的漏极和M4的栅极；M1的栅极分别接M2的栅极和漏极，以及M4的漏极；M3的栅极接第一电阻R1的一端，源极分别接第一电阻R1的另一端和地；第二电阻R2的一端接VDDA，另一端接M5的源极；M5的栅极接M2的漏极，漏极接M1的漏极；M1和M2构成电流镜，M3的宽长比与M1、M2的宽长比与相等，M5的宽长比是M2的N倍。本发明的电流源电路，通过在现有电路基础上增加一第五晶体管M5和一第二电阻R2，从而实现了零温度系数电流。

Description

一种电流源电路
技术领域
本发明涉及集成电路技术领域，具体涉及一种电流源电路。
背景技术
基准源电路是为模拟电路系统提供电压或者电流基准工作点的电路，是模拟电路系统中重要的模块之一。从温度系数上，基准可分为零温度系数基准，正温度系数(PTAT，Proportional To AbsoluteTemperature)基准，负温度系数(CTAT，Complementary ToAbsoluteTemperature)基准。从基准属性上，又可以分为电压基准和电流基准。其中，零温度系数的电流基准(又称恒电流基准)的特性由于不随温度改变而改变，是模拟电路系统中常常选用的基准。
VGS/R型基准源电路由于其结构简单，功耗电流低，版图面积小而被广泛应用于无线射频识别标签(RFID，Radio FrequencyIDentification)等低功耗、低成本领域。图1显示为传统的VGS/R型基准源电路的电路结构示意图。图中第一晶体管M1和第二晶体管M2尺寸相同，构成电流镜。流过电阻R1的电流和流过第三晶体管M3的电流相等。令流经Mx的电流记为Ix，如流经M1的电流为IM1。在第一晶体管M1和第二晶体管M2的宽长比(W/L)与第三晶体管M3相等的情况下，IM1＝IM2＝VGSM3/R1，电流的温度系数为负。
在实际应用中，集成电路常需要恒电流基准，因此，有必要提出改进的能够提供接近零温度系数电流的电流源电路。
发明内容
有鉴于此，本发明提供一种电流源电路，用以实现零温度系数电流。
本发明提供一种电流源电路，包括：第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第一电阻R1以及第二电阻R2；
所述第一晶体管M1的源极和所述第二晶体管M2的源极接VDDA；所述第一晶体管M1的漏极分别接所述第三晶体管M3的漏极和所述第四晶体管M4的栅极；所述第一晶体管M1的栅极分别接所述第二晶体管M2的栅极和漏极，以及所述第四晶体管M4的漏极；
所述第三晶体管M3的栅极接所述第一电阻R1的一端，源极分别接所述第一电阻R1的另一端和地；
所述第二电阻R2的一端接VDDA，另一端接所述第五晶体管M5的源极；
所述第五晶体管M5的栅极接所述第二晶体管M2的漏极，漏极接所述第一晶体管M1的漏极；
其中，所述第一晶体管M1和所述第二晶体管M2构成电流镜，所述第三晶体管M3的宽长比与所述第一晶体管M1、所述第二晶体管M2的宽长比与相等，所述第五晶体管M5的宽长比是所述第二晶体管M2的N倍；
令通过Mx的电流记为IMx，通过所述第三晶体管M3的电流为：
IM3＝IM1+IM5＝VGSM3/R1+(kT/q)*lnN/R2，式中VGSM3为所述第三晶体管M3的栅源电压值，K为波尔兹曼常数，T为温度，q为电荷常量，N为所述第五晶体管M5与所述第二晶体管M2的宽长比；
通过调节所述第一电阻R1、所述第二电阻R2以及所述N的值产生零温度系数电流。
优选地，所述第一晶体管M1、所述第二晶体管M2和所述第五晶体管M5为PMOS管。
优选地，所述第三晶体管M3和所述第四晶体管M4为NMOS管。
优选地，通过所述第一晶体管M1的电流IM1为负温度系数电流。
优选地，通过所述第五晶体管M5的电流IM5为正温度系数电流。
本发明的电流源电路，在传统的VGS/R型基准源电路的基础上增加了第五晶体管M5和第二电阻R2，实现了零温度系数电流。并且，该电流源电路的结构简单，非常适用于低功耗，低成本领域。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其它目的、特征和优点将更为清楚，在附图中：
图1显示为传统的VGS/R型基准源电路的电路结构示意图；
图2显示为本发明实施例的电流源电路的电路结构示意图；
图3显示为本发明实施例的电流源电路的输出电流的温度特性曲线。
具体实施方式
以下基于实施例对本发明进行描述，但是本发明并不仅仅限于这些实施例。在下文对本发明的细节描述中，详尽描述了一些特定的细节部分。对本领域技术人员来说没有这些细节部分的描述也可以完全理解本发明。为了避免混淆本发明的实质，公知的方法、过程、流程、元件和电路并没有详细叙述。
此外，本领域普通技术人员应当理解，在此提供的附图都是为了说明的目的，并且附图不一定是按比例绘制的。
除非上下文明确要求，否则整个申请文件中的“包括”、“包含”等类似词语应当解释为包含的含义而不是排他或穷举的含义；也就是说，是“包括但不限于”的含义。
在本发明的描述中，需要理解的是，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。此外，在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。
电流源电路是集成电路设计中非常重要的电路之一，它为芯片中其它模块的正常工作提供了必要的偏置电流，它的性能在很大程度上影响着芯片的整体性能。现有电流源电路通常是产生具有固定正温度系数、固定负温度系数电流，或者对两种温度系数电流进行叠加，产生后级需要的近似零温度系数电流(不随温度变化的电路又称为零温度系数的电流)。在传统的模拟电路中，生成该零温度系数的电流通常采用带隙基准(bandgap)产生。
图1显示为传统的VGS/R型基准源电路的电路结构示意图。如图1所示，包括第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4以及第一电阻R1。
第一晶体管M1的源极和第二晶体管M2的源极接VDDA；第一晶体管M1的漏极分别接第三晶体管M3的漏极和第四晶体管M4的栅极；第一晶体管M1的栅极分别接第二晶体管M2的栅极和漏极，以及第四晶体管M4的漏极；第三晶体管M3的栅极接第一电阻R1的一端，源极分别接第一电阻R1的另一端和地。
其中，第一晶体管M1、第二晶体管M2的尺寸相同，构成电流镜。第三晶体管M3的长宽比(W/L)与第一晶体管M1、第二晶体管M2的相等。令流经Mx的电流记为IMx，那么通过第一晶体管M1的电流IM1和第二晶体管M2的电流IM2分别为：
IM1＝IM2＝VGSM3/R1，式中VGSM3为第三晶体管M3的栅源电压值，温度系数为负，电流的温度系数为负。
为了使上述情况的电路产生零温度系数的电流，本发明对传统的VGS/R型基准源电路进行改进，提出一种电流源电路。
如图2所示，显示为本发明实施例的电流源电路的电路结构示意图。本发明实施例的电流源电路包括第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第一电阻R1以及第二电阻R2。
第一晶体管M1的源极和第二晶体管M2的源极接VDDA；第一晶体管M1的漏极分别接第三晶体管M3的漏极和第四晶体管M4的栅极；第一晶体管M1的栅极分别接第二晶体管M2的栅极和漏极，以及第四晶体管M4的漏极；第三晶体管M3的栅极接第一电阻R1的一端，源极分别接第一电阻R1的另一端和地；第二电阻R2的一端接VDDA，另一端接第五晶体管M5的源极；第五晶体管M5的栅极接第二晶体管M2的漏极，漏极接第一晶体管M1的漏极。
其中，第一晶体管M1、第二晶体管M2的尺寸相同，构成电流镜。第三晶体管M3的长宽比(W/L)与第一晶体管M1、第二晶体管M2的相等，第五晶体管M5的宽长比是第二晶体管M2的N倍。
本发明实施例中，第一晶体管M1、第二晶体管M2和第五晶体管M5为PMOS管，第三晶体管M3和第四晶体管M4为NMOS管。
令通过Mx的电流记为IMx，通过第一晶体管M1的电流IM1和第二晶体管M2的电流IM2分别为：
IM1＝IM2＝VGSM3/R1；
通过所述第五晶体管M5的电流IM5为：
IM5＝(kT/q)*lnN/R2；
通过所述第三晶体管M3的电流为：
IM3＝IM1+IM5＝VGSM3/R1+(kT/q)*lnN/R2，
式中VGSM3为第三晶体管M3的栅源电压值，k为波尔兹曼常数，T为温度，q为电荷常量，N为第五晶体管M5与第二晶体管M2的宽长比，R1为第一电阻R1的电阻值，R2为第二电阻R2的电阻值。
通过第一晶体管M1的电流IM1，VGSM3/R1，为负温度系数电流，通过第五晶体管M5的电流IM5，(kT/q)*lnN/R2，为正温度系数电流。通过调节第一电阻R1、第二电阻R2以及N的值，本发明实施例的电流源电路就会产生接近零温度系数的电流。
如图3所示，图3显示为本发明实施例的电流源电路的输出电流的温度特性曲线。从图3可以看出，在-40～100℃的变化范围内，电路输出电流变化极小，实现了接近零温度系数的电流。
本发明实施例的电流源电路，在原有VGS/R型基准源电路的基础上，通过增加一个晶体管和一个电阻，就使得原有负温度系数电流电路变为能够产生接近零温度系数电流的电路，方法简单并且改进的电路结构简单，成本低，功耗低，具有较高的使用价值。
以上所述仅为本发明的优选实施例，并不用于限制本发明，对于本领域技术人员而言，本发明可以有各种改动和变化。凡在本发明的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (5)

1.一种电流源电路，其特征在于，包括：第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第一电阻R1以及第二电阻R2；
所述第一晶体管M1的源极和所述第二晶体管M2的源极接VDDA；所述第一晶体管M1的漏极分别接所述第三晶体管M3的漏极和所述第四晶体管M4的栅极；所述第一晶体管M1的栅极分别接所述第二晶体管M2的栅极和漏极，以及所述第四晶体管M4的漏极；
所述第三晶体管M3的栅极接所述第一电阻R1的一端，源极分别接所述第一电阻R1的另一端和地；
所述第二电阻R2的一端接VDDA，另一端接所述第五晶体管M5的源极；
所述第五晶体管M5的栅极接所述第二晶体管M2的漏极，漏极接所述第一晶体管M1的漏极；
其中，所述第一晶体管M1和所述第二晶体管M2构成电流镜，所述第三晶体管M3的宽长比与所述第一晶体管M1、所述第二晶体管M2的宽长比与相等，所述第五晶体管M5的宽长比是所述第二晶体管M2的N倍；
令通过Mx的电流记为IMx，通过所述第三晶体管M3的电流为：
IM3＝IM1+IM5＝VGSM3/R1+(kT/q)*lnN/R2，
式中VGSM3为所述第三晶体管M3的栅源电压值，K为波尔兹曼常数，T为温度，q为电荷常量，N为所述第五晶体管M5与所述第二晶体管M2的宽长比；
通过调节所述第一电阻R1、所述第二电阻R2以及所述N的值产生零温度系数电流。
2.根据权利要求1所述的电流源电路，其特征在于，所述第一晶体管M1、所述第二晶体管M2和所述第五晶体管M5为PMOS管。
3.根据权利要求1所述的电流源电路，其特征在于，所述第三晶体管M3和所述第四晶体管M4为NMOS管。
4.根据权利要求1所述的电流源电路，其特征在于，通过所述第一晶体管M1的电流IM1为负温度系数电流。
5.根据权利要求1所述的电流源电路，其特征在于，通过所述第五晶体管M5的电流IM5为正温度系数电流。
CN202210418941.1A 2022-04-20 2022-04-20 一种电流源电路 Active CN114740940B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210418941.1A CN114740940B (zh) 2022-04-20 2022-04-20 一种电流源电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210418941.1A CN114740940B (zh) 2022-04-20 2022-04-20 一种电流源电路

Publications (2)

Publication Number Publication Date
CN114740940A true CN114740940A (zh) 2022-07-12
CN114740940B CN114740940B (zh) 2023-07-04

Family

ID=82282962

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210418941.1A Active CN114740940B (zh) 2022-04-20 2022-04-20 一种电流源电路

Country Status (1)

Country Link
CN (1) CN114740940B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102385409A (zh) * 2011-10-14 2012-03-21 中国科学院电子学研究所 同时提供零温度系数电压和电流基准的vgs/r型基准源
US20160105148A1 (en) * 2014-10-08 2016-04-14 Silicon Laboratories Inc. Rc oscillator
CN109104155A (zh) * 2018-10-26 2018-12-28 上海海栎创微电子有限公司 一种流控松弛振荡器
CN111506146A (zh) * 2020-06-15 2020-08-07 深圳市美矽微半导体有限公司 一种恒流源电路和电源

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102385409A (zh) * 2011-10-14 2012-03-21 中国科学院电子学研究所 同时提供零温度系数电压和电流基准的vgs/r型基准源
US20160105148A1 (en) * 2014-10-08 2016-04-14 Silicon Laboratories Inc. Rc oscillator
CN109104155A (zh) * 2018-10-26 2018-12-28 上海海栎创微电子有限公司 一种流控松弛振荡器
CN111506146A (zh) * 2020-06-15 2020-08-07 深圳市美矽微半导体有限公司 一种恒流源电路和电源

Also Published As

Publication number Publication date
CN114740940B (zh) 2023-07-04

Similar Documents

Publication Publication Date Title
US8154272B2 (en) Reference voltage generating apparatus and method thereof for removing temperature invariant current components from a reference current
JP4817825B2 (ja) 基準電圧発生回路
US9298202B2 (en) Device for generating an adjustable bandgap reference voltage with large power supply rejection rate
US9122290B2 (en) Bandgap reference circuit
CN101052933B (zh) 基准电路
CN210691139U (zh) 亚带隙补偿参考电压生成电路和亚带隙参考电压生成器
CN101930248B (zh) 可调负电压基准电路
US20080224761A1 (en) Opamp-less bandgap voltage reference with high psrr and low voltage in cmos process
US20090051341A1 (en) Bandgap reference circuit
US20020079876A1 (en) Bandgap reference circuit
US8368377B2 (en) Voltage regulator architecture
US11914411B2 (en) Bandgap reference with input amplifier for noise reduction
JP2001510609A (ja) 温度補償された出力基準電圧を有する基準電圧源
US7843231B2 (en) Temperature-compensated voltage comparator
JP6097582B2 (ja) 定電圧源
TWI716323B (zh) 電壓產生器
CN101105698A (zh) 带差参考电路
Weng et al. A 1.8-V high-precision compensated CMOS bandgap reference
US20230288951A1 (en) Bandgap circuit with noise reduction and temperature stability
US11449088B2 (en) Bandgap reference voltage generator with feedback circuitry
CN114740940B (zh) 一种电流源电路
CN113885639B (zh) 基准电路、集成电路及电子设备
CN115357088A (zh) 一种具有简易结构的低温度系数供电电路
CN112306142A (zh) 一种负电压基准电路
CN112817362B (zh) 一种低温度系数参考电流及电压产生电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant