CN114722766A - 集成电路的设计方法、设计设备及计算机可读存储介质 - Google Patents

集成电路的设计方法、设计设备及计算机可读存储介质 Download PDF

Info

Publication number
CN114722766A
CN114722766A CN202210399212.6A CN202210399212A CN114722766A CN 114722766 A CN114722766 A CN 114722766A CN 202210399212 A CN202210399212 A CN 202210399212A CN 114722766 A CN114722766 A CN 114722766A
Authority
CN
China
Prior art keywords
identification pattern
layout
integrated circuit
added
design method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210399212.6A
Other languages
English (en)
Inventor
李忠华
宋志浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202210399212.6A priority Critical patent/CN114722766A/zh
Priority to PCT/CN2022/097547 priority patent/WO2023197430A1/zh
Publication of CN114722766A publication Critical patent/CN114722766A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2115/00—Details relating to the type of the circuit
    • G06F2115/12—Printed circuit boards [PCB] or multi-chip modules [MCM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Architecture (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本公开实施例提供了一种集成电路的设计方法、设计设备及计算机可读存储介质，所述设计方法包括：绘制第一单元版图；在所述第一单元版图上添加识别图案层，所述识别图案层包括至少一个识别图案，所述识别图案具有初始放置方向，所述第一单元版图和所述识别图案层构成第二单元版图；其中，所述识别图案为非轴对称或旋转对称的图形；提供集成电路版图，并在所述集成电路版图上添加所述第二单元版图；判断添加至所述集成电路版图中的所述识别图案的放置方向与所述初始放置方向是否相同。

Description

集成电路的设计方法、设计设备及计算机可读存储介质
技术领域
本公开涉及集成电路设计领域，尤其涉及一种集成电路的设计方法、设计设备及计算机可读存储介质。
背景技术
在制造集成电路之前，通常还包括根据集成电路的电路图绘制集成电路版图、根据所述集成电路版图制作相应的掩模版等步骤，其中，所述集成电路版图是由多个单元版图组合而成。
然而，在集成电路版图的实际绘制过程中，有些单元版图的放置方向难以被识别，从而导致所述单元版图的放置方向出错，制作出错误的掩模版，最终导致后续的流片工艺出错。
发明内容
本公开实施例提供一种集成电路的设计方法，包括：
绘制第一单元版图；
在所述第一单元版图上添加识别图案层，所述识别图案层包括至少一个识别图案，所述识别图案具有初始放置方向，所述第一单元版图和所述识别图案层构成第二单元版图；其中，所述识别图案为非轴对称或旋转对称的图形；
提供集成电路版图，并在所述集成电路版图上添加所述第二单元版图；
判断添加至所述集成电路版图中的所述识别图案的放置方向与所述初始放置方向是否相同。
在一些实施例中，所述识别图案包括由多条边连接而成的封闭的二维图形；所述封闭的二维图形在第一方向视图中的边数为n1，在第二方向视图中的边数为n2，在第三方向视图中的边数为n3，在第四方向视图中的边数为n4，其中，n1、n2、n3、n4中至少有三个参数不相同，其中，所述第一方向、所述第二方向、所述第三方向及所述第四方向均与所述集成电路版图平行。
在一些实施例中，所述第一方向与所述第二方向相反，所述第三方向与所述第四方向相反，且所述第一方向、所述第二方向与所述第三方向、所述第四方向垂直。
在一些实施例中，所述识别图案包括F。
在一些实施例中，所述第一单元版图包括电容版图，所述电容版图包括多个层次，所述多个层次包括从下往上堆叠的下电极层、电容介质层、上电极填充层和上电极板。
在一些实施例中，在所述第一单元版图上添加识别图案层，包括：在所述多个层次中的任一层次的上方或下方添加所述识别图案层。
在一些实施例中，在所述第一单元版图上添加识别图案层，包括：所述识别图案层由多个层次上的图案集合构成。
在一些实施例中，判断添加至所述集成电路版图中的所述识别图案的放置方向与所述初始放置方向是否相同，包括：
对添加有所述第二单元版图的集成电路版图执行设计规则检查(DRC)，以判断添加至所述集成电路版图中的所述识别图案的放置方向与所述初始放置方向是否相同。
在一些实施例中，判断添加至所述集成电路版图中的所述识别图案的放置方向与所述初始放置方向是否相同，包括：
判断添加至所述集成电路版图中的所述识别图案在第一方向、第二方向、第三方向及第四方向上的视图的边的数量是否分别与具有所述初始放置方向的所述识别图案在第一方向、第二方向、第三方向及第四方向上的视图的边的数量相同。
在一些实施例中，在判断添加至所述集成电路版图中的所述识别图案的放置方向与所述初始放置方向是否相同之后，所述方法还包括：
若所述识别图案的放置方向与所述初始放置方向相同则删除所述识别图案层。
在一些实施例中，在判断添加至所述集成电路版图中的所述识别图案的放置方向与所述初始放置方向是否相同之后，所述方法还包括：
若所述识别图案的放置方向与所述初始放置方向不同则暂停作业并向系统报错。
在一些实施例中，若所述识别图案的放置方向与所述初始放置方向不同暂停作业并向系统报错之后，所述方法还包括：
系统判断所述识别图案与初始放置方向的偏离角度；
根据偏离角度纠正添加有识别图案的所述第二单元版图的放置方向；
判断纠正后所述第二单元版图中的所述识别图案的放置方向与所述初始放置方向是否相同，若相同，删除所述识别图案；若不相同，再次执行判断所述识别图案与初始放置方向的偏离角度以及根据偏离角度纠正添加有识别图案的所述第二单元版图的放置方向的步骤直到所述识别图案的放置方向与所述初始放置方向相同后停止纠正，并删除所述识别图案层。
在一些实施例中，所述集成电路为动态随机存储器(DRAM)。
在一些实施例中，所述方法还包括：对添加有所述第二单元版图的集成电路版图以及与其相应的电路图进行一致性检查。
本公开实施例还提供了一种用于集成电路的设计设备，包括：存储器、处理器以及存储在所述存储器上并可在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现上述任一所述的设计方法。
本公开实施例还提供了一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现上述任一所述的设计方法。
本公开实施例提供的集成电路的设计方法、设计设备及计算机可读存储介质，其中，所述设计方法包括：绘制第一单元版图；在所述第一单元版图上添加识别图案层，所述识别图案层包括至少一个识别图案，所述识别图案具有初始放置方向，所述第一单元版图和所述识别图案层构成第二单元版图；其中，所述识别图案为非轴对称或旋转对称的图形；提供集成电路版图，并在所述集成电路版图上添加所述第二单元版图；判断添加至所述集成电路版图中的所述识别图案的放置方向与所述初始放置方向是否相同。本公开实施例在所述第一单元版图上添加具有初始放置方向的识别图案，所述识别图案用于标记所述第一单元版图的放置方向，后续通过判断添加至所述集成电路版图中的所述识别图案的放置方向与所述初始放置方向是否相同，实现及时判断所述第一单元版图的放置方向是否正确。
本公开的一个或多个实施例的细节在下面的附图和描述中提出。本公开的其它特征和优点将从说明书附图以及权利要求书变得明显。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本公开实施例提供的一种集成电路的设计方法的流程框图；
图2a至图6为本公开实施例提供的集成电路的设计方法中各步骤的版图示意图；
图7为本公开实施例提供的设计设备的结构示意图；
图8为本公开实施例提供的计算机可读存储介质结构示意图。
具体实施方式
下面将参照附图更详细地描述本发明公开的示例性实施方式。虽然附图中显示了本发明的示例性实施方式，然而应当理解，可以以各种形式实现本发明，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本发明，并且能够将本发明公开的范围完整的传达给本领域的技术人员。
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。
在附图中，为了清楚，层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在……上”、“与……相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在……上”、“与……直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。而当讨论的第二元件、部件、区、层或部分时，并不表明本发明必然存在第一元件、部件、区、层或部分。
空间关系术语例如“在……下”、“在……下面”、“下面的”、“在……之下”、“在……之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在……下面”和“在……下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
在制造集成电路之前，通常还包括根据集成电路的电路图绘制集成电路版图、根据所述集成电路版图制作相应的掩模版等步骤，其中，所述集成电路版图是由多个单元版图组合而成。
然而，在集成电路版图的实际绘制过程中，有些单元版图在不同放置方向上的差别很小，因此在将所述单元版图添加在集成电路版图上时，所述单元版图的放置方向难以被识别，从而导致所述单元版图的放置方向容易出错，制作出错误的掩模版，最终导致后续的流片工艺出错。例如电容版图，所述电容版图通常包括从下往上堆叠的下电极层、电容介质层、上电极填充层、上电极板等层次，在将所述电容版图添加到集成电路版图上时，由于所述电容版图的各个层次在不同的放置方向上的差别很小，人的肉眼难以识别所述电容版图的放置方向是否正确，因此所述电容版图在所述集成电路版图上的放置方向容易出错，从而导致制作出错误的掩模版，在后续的光刻工艺中，光难以穿过该错误的掩模版，最终导致电容结构制造不出来。
基于此，本公开实施例提供了一种集成电路的设计方法，具体请参见图1，如图所示，所述方法包括以下步骤：
步骤101、绘制第一单元版图；
步骤102、在所述第一单元版图上添加识别图案层，所述识别图案层包括至少一个识别图案，所述识别图案具有初始放置方向，所述第一单元版图和所述识别图案层构成第二单元版图；其中，所述识别图案为非轴对称或旋转对称的图形；
步骤103、提供集成电路版图，并在所述集成电路版图上添加所述第二单元版图；
步骤104、判断添加至所述集成电路版图中的所述识别图案的放置方向与所述初始放置方向是否相同。
本公开实施例在所述第一单元版图上添加具有初始放置方向的识别图案，所述识别图案用于标记所述第一单元版图的放置方向，后续通过判断添加至所述集成电路版图中的所述识别图案的放置方向与所述初始放置方向是否相同，实现及时判断所述第一单元版图的放置方向是否正确。
图2a至图6为本公开实施例提供的集成电路的设计方法中各步骤的版图示意图；其中，图2a为第一单元版图的示意图，图2b为第一单元版图中各个层次的位置关系示意图，图3a为第二单元版图的示意图，图3b为识别图案的示意图，图3c至图3d为第二单元版图中各个层次的位置关系示意图，图4至图6为集成电路版图的示意图。以下结合图2a至图6对本公开实施例提供的集成电路的设计方法再作进一步详细的说明。
首先，请参考图2a，执行步骤101，绘制第一单元版图21。
在一实施例中，绘制所述第一单元版图21，包括：首先，确定所述第一单元版图21的基本设计参数；接着，根据与所述第一单元版图21对应的原理图和所述基本设计参数绘制所述第一单元版图21。
所述第一单元版图21由一个或多个层次构成。如图2b所示，在一实施例中，所述第一单元版图21由层次211、层次212、层次213及层次214从下往上堆叠而成。需要说明的是，所述第一单元版图21所包含的层次的数量不限于4个，所述第一单元版图21还可以由更多或更少数量的层次构成。
在一实施例中，所述第一单元版图21包括电容版图，所述电容版图包括多个层次，所述多个层次包括从下往上堆叠的下电极层、电容介质层、上电极填充层和上电极板。在一具体实施例中，待设计的集成电路为动态随机存储器(DRAM)。但不限于此，所述第一单元版图21还可以为任何单元版图，所述待设计的集成电路还可以为任何集成电路。
接下来，请参考图3a，执行步骤102，在所述第一单元版图21上添加识别图案层22，所述识别图案层22包括至少一个识别图案23，所述识别图案23具有初始放置方向，所述第一单元版图21和所述识别图案层22构成第二单元版图24；其中，所述识别图案23为非轴对称或旋转对称的图形。
所述识别图案23为非轴对称或旋转对称的图形，因此，所述识别图案23在不同的放置方向上的差别较大，所述识别图案23的放置方向易于识别，如此，所述识别图案23可以用于标记所述第一单元版图21的放置方向。
在一实施例中，所述识别图案23包括由多条边连接而成的封闭的二维图形；所述封闭的二维图形在第一方向视图中的边数为n1，在第二方向视图中的边数为n2，在第三方向视图中的边数为n3，在第四方向视图中的边数为n4，其中，n1、n2、n3、n4中至少有三个参数不相同，其中，所述第一方向、所述第二方向、所述第三方向及所述第四方向均与所述集成电路版图平行。
这里，n1、n2、n3、n4分别指具有所述初始放置方向的所述识别图案23在第一方向、第二方向、第三方向及第四方向上的视图的边的数量。可以理解的，由于所述识别图案23为非轴对称或旋转对称的图形，在后续的设计步骤中，在将所述第二单元版图24添加至所述集成电路版图25(参见图4)上时，若所述第一单元版图21的放置方向正确，则所述识别图案23在第一方向、第二方向、第三方向及第四方向上的视图的边数分别为n1、n2、n3、n4；反之，若所述第一单元版图21的放置方向错误，所述识别图案23在第一方向、第二方向、第三方向及第四方向上的视图的边数不为n1、n2、n3、n4。在一具体实施例中，所述第一方向与所述第二方向相反，所述第三方向与所述第四方向相反，且所述第一方向、所述第二方向与所述第三方向、所述第四方向垂直。但不限于此，所述第一方向还可以与所述第二方向斜交，所述第三方向还可以与所述第四方向斜交，或者所述第一方向、所述第二方向、所述第三方向及所述第四方向还可以彼此斜交。
在一实施例中，所述识别图案23包括F。具体的，图3a示出的图案F的放置方向为所述初始放置方向。如图3b所示，更具体的，所述F是由边f1、边f2、边f3、边f4、边f5、边f6、边f7、边f8、边f9及边f10连接而成的封闭的二维图形，所述F在第一方向的视图包括边f7、边f9，在第二方向的视图包括边f1，在第三方向的视图包括边f2、边f4、边f6及边f8，在第四方向的视图包括边f10，即所述F在第一方向视图中的边数为2，在第二方向视图中的边数为1，在第三方向视图中的边数为4，在第四方向视图中的边数为1。但不限于此，所述识别图案23还可以是其他任何非轴对称或旋转对称的图形。
在一实施例中，所述第一单元版图21包括多个层次，在所述第一单元版图21上添加识别图案层22，包括：在所述多个层次中的任一层次的上方或下方添加所述识别图案层22。这里，所述第一单元版图21可以指电容版图，所述多个层次可以指从下往上堆叠的下电极层、电容介质层、上电极填充层和上电极板。
在一实施例中，在所述第一单元版图21上添加识别图案层22，包括：所述识别图案层22由多个层次上的图案在水平方向集合构成。也就是说，所述识别图案层22可以包括多个所述识别图案23，多个所述识别图案23可以分布在不同的层次上。如图3c所示，在一具体实施例中，所述识别图案层22包括识别图案231、识别图案232；在所述第一单元版图21上添加识别图案层22，包括：在所述层次213上添加所述识别图案231，在所述层次214上添加所述识别图案232。
在一实施例中，在所述第一单元版图21上添加识别图案层22，包括：所述识别图案层22由多个层次上的图案在垂直方向集合构成。也就是说，所述识别图案层22可以包括一个或多个所述识别图案23，所述识别图案23可以包括多个分布在不同的层次上的图案，位于同一层次上的所述图案不构成完整的识别图案，但是分布在不同层次上的多个所述图案在垂直方向上的俯视图可构成完整的识别图案23。如图3d所示，在一具体实施例中，所述识别图案层22包括识别图案233、识别图案234，所述识别图案233包括位于不同层次上的图案23'1、23'2，所述识别图案234包括位于不同层次上的图案23'3、23'4；在所述第一单元版图21上添加识别图案层22，包括：在所述层次213上添加图案23'1、23'3，在所述层次214上添加图案23'2、23'4。
接下来，如图4所示，实施步骤103，提供集成电路版图25，并在所述集成电路版图25上添加所述第二单元版图24。
在一实施例中，所述集成电路版图还包括衬底，所述衬底包括有源区、字线、位线等层次；在所述集成电路版图上添加所述第二单元版图，包括：在所述衬底上添加所述第二单元版图。
接下来，执行步骤104，判断添加至所述集成电路版图25中的所述识别图案23的放置方向与所述初始放置方向是否相同。
在一实施例中，判断添加至所述集成电路版图25中的所述识别图案23的放置方向与所述初始放置方向是否相同，包括：对添加有所述第二单元版图24的集成电路版图25执行设计规则检查(DRC)，以判断添加至所述集成电路版图25中的所述识别图案23的放置方向与所述初始放置方向是否相同。但不限于此，集成电路的设计人员还可以通过肉眼观察判断添加至所述集成电路版图25中的所述识别图案23的放置方向与所述初始放置方向是否相同。
这里，所述设计规则检查(Design Rule Check，DRC)是对添加有所述第二单元版图的集成电路版图中的各层物理图形进行设计规则检查。在一些实施例中，对所述集成电路版图执行设计规则检查，还包括天线效应的检查、几何规则的检查等，以确保集成电路正常流片。具体地，对添加有所述第二单元版图的集成电路版图执行设计规则检查，还包括：首先，获取所述集成电路版图上所有物理图形的物理尺寸(如长、宽、面积等)；接着，检查这些物理图形的尺寸以及这些物理图形彼此之间的间距是否满足工艺厂的生产要求。
在一实施例中，所述方法还包括：对添加有所述第二单元版图24的集成电路版图25以及与其相应的电路图进行一致性检查。这里，对添加有所述第二单元版图24的集成电路版图25以及与其相应的电路图进行一致性检查是指版图对比电路(Layout VersusSchematic，LVS)检查，主要是将添加有所述第二单元版图24的集成电路版图25和所述集成电路的电路网表进行比较，来保证流片后的集成电路的版图电路和实际需要的电路一致。具体的，对添加有所述第二单元版图24的集成电路版图25以及与其相应的电路图进行一致性检查，包括：首先，提供所述集成电路的电路图，将所述电路图转换为文本形式的电路网表，所述电路网表包括器件、连接关系和端口等信息，同时将所述集成电路版图转换为文本形式的网表，最后通过对这两个文本形式的网表进行对比，判断所述集成电路版图的电路和实际需要的电路一致。一般使用电子设计自动化(Electronic Design Automation，EDA)工具进行设计规则检查和版图对比电路检查。
在一实施例中，判断添加至所述集成电路版图25中的所述识别图案23的放置方向与所述初始放置方向是否相同，包括：
判断添加至所述集成电路版图25中的所述识别图案23在第一方向、第二方向、第三方向及第四方向上的视图的边的数量是否分别与具有所述初始放置方向的所述识别图案23在第一方向、第二方向、第三方向及第四方向上的视图的边的数量相同。即判断添加至所述集成电路版图25中的所述识别图案23在第一方向、第二方向、第三方向及第四方向上的视图的边的数量是否分别为n1、n2、n3、n4。可以理解的，若所述识别图案23在第一方向、第二方向、第三方向及第四方向上的视图的边数分别为n1、n2、n3、n4，则说明所述识别图案23的放置方向与所述初始放置方向一致，即所述第一单元版图21的放置方向正确；反之，若所述识别图案23分别在第一方向、第二方向、第三方向及第四方向上的视图的边数不为n1、n2、n3、n4，则说明所述识别图案23的放置方向与所述初始放置方向不一致，即所述第一单元版图21的放置方向错误。如此，本公开实施例通过在所述第一单元版图21上添加具有初始放置方向的识别图案23以标记所述第一单元版图21的放置方向，接着通过判断添加至集成电路版图25中的所述识别图案23的放置方向与所述初始放置方向是否相同，实现及时判断所述第一单元版图21的放置方向是否正确。
接下来，如图5所示，在判断添加至所述集成电路版图25中的所述识别图案23的放置方向与所述初始放置方向是否相同之后，所述方法还包括：若所述识别图案23的放置方向与所述初始放置方向相同则删除所述识别图案层22。如此，所述识别图案层22不会影响后续的掩模版制作、流片等步骤。
在一实施例中，在判断添加至所述集成电路版图25中的所述识别图案23的放置方向与所述初始放置方向是否相同之后，所述方法还包括：若所述识别图案23的放置方向与所述初始放置方向不同则暂停作业并向系统报错。以图6示出的图案F为例，所述图案F在第一方向视图中的边数为1，在第二方向视图中的边数为2，在第三方向视图中的边数为1，在第四方向视图中的边数为4，所述图案F的放置方向与所述初始放置方向不同，即所述第一单元版图21在所述集成电路版图25上的放置方向错误。
在一实施例中，若所述识别图案23的放置方向与所述初始放置方向不同暂停作业并向系统报错之后，所述方法还包括：系统判断所述识别图案23与初始放置方向的偏离角度；根据偏离角度纠正添加有识别图案23的所述第二单元版图24的放置方向；判断纠正后所述第二单元版图24中的所述识别图案23的放置方向与所述初始放置方向是否相同，若相同，删除所述识别图案23；若不相同，再次执行判断所述识别图案23与初始放置方向的偏离角度以及根据偏离角度纠正添加有识别图案23的所述第二单元版图24的放置方向的步骤直到所述识别图案23的放置方向与所述初始放置方向相同后停止纠正，并删除所述识别图案层22。如此，本公开实施例通过判断所述识别图案23与初始放置方向的偏离角度，并根据偏离角度纠正添加有识别图案23的所述第二单元版图24的放置方向，实现对所述第一单元版图的放置方向进行及时纠正。
可以看出，本公开实施例披露的集成电路的设计方法，通过在所述第一单元版图上添加具有初始放置方向的识别图案以标记所述第一单元版图的放置方向，后续通过判断添加至集成电路版图中的所述识别图案的放置方向与所述初始放置方向是否相同，实现及时判断所述第一单元版图的放置方向是否正确；此外，若所述第一单元版图在所述集成电路版图上的放置方向错误，本公开实施例可以对所述第一单元版图的放置方向进行纠正，如此，避免制作出错误的掩模版，从而避免后续的流片工艺出错。
应当说明的是，本领域技术人员能够对上述步骤顺序进行变换而并不离开本公开的保护范围。
本公开实施例还提供了一种用于集成电路的设计设备41，如图7所示，包括：存储器42、处理器44以及存储在所述存储器42上并可在所述处理器44上运行的计算机程序43，所述处理器44执行所述计算机程序43时实现上述各实施例提供的一种设计方法，如：绘制第一单元版图；在所述第一单元版图上添加识别图案层，所述识别图案层包括至少一个识别图案，所述识别图案具有初始放置方向，所述第一单元版图和所述识别图案层构成第二单元版图；其中，所述识别图案为非轴对称或旋转对称的图形；提供集成电路版图，并在所述集成电路版图上添加所述第二单元版图；判断添加至所述集成电路版图中的所述识别图案的放置方向与所述初始放置方向是否相同。
本公开实施例还提供了一种计算机可读存储介质45，如图8所示，所述计算机可读存储介质45上存储有计算机程序46，所述计算机程序46被处理器执行时实现上述各实施例提供的一种集成电路的设计方法，如：绘制第一单元版图；在所述第一单元版图上添加识别图案层，所述识别图案层包括至少一个识别图案，所述识别图案具有初始放置方向，所述第一单元版图和所述识别图案层构成第二单元版图；其中，所述识别图案为非轴对称或旋转对称的图形；提供集成电路版图，并在所述集成电路版图上添加所述第二单元版图；判断添加至所述集成电路版图中的所述识别图案的放置方向与所述初始放置方向是否相同。
应当说明的是，以上所述，仅为本公开的可选实施例而已，并非用于限定本公开的保护范围，凡在本公开的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本公开的保护范围之内。

Claims (16)

1.一种集成电路的设计方法，其特征在于，包括：
绘制第一单元版图；
在所述第一单元版图上添加识别图案层，所述识别图案层包括至少一个识别图案，所述识别图案具有初始放置方向，所述第一单元版图和所述识别图案层构成第二单元版图；其中，所述识别图案为非轴对称或旋转对称的图形；
提供集成电路版图，并在所述集成电路版图上添加所述第二单元版图；
判断添加至所述集成电路版图中的所述识别图案的放置方向与所述初始放置方向是否相同。
2.根据权利要求1所述的设计方法，其特征在于，所述识别图案包括由多条边连接而成的封闭的二维图形；所述封闭的二维图形在第一方向视图中的边数为n1，在第二方向视图中的边数为n2，在第三方向视图中的边数为n3，在第四方向视图中的边数为n4，其中，n1、n2、n3、n4中至少有三个参数不相同，其中，所述第一方向、所述第二方向、所述第三方向及所述第四方向均与所述集成电路版图平行。
3.根据权利要求2所述的设计方法，其特征在于，所述第一方向与所述第二方向相反，所述第三方向与所述第四方向相反，且所述第一方向、所述第二方向与所述第三方向、所述第四方向垂直。
4.根据权利要求3所述的设计方法，其特征在于，所述识别图案包括F。
5.根据权利要求1所述的设计方法，其特征在于，所述第一单元版图包括电容版图，所述电容版图包括多个层次，所述多个层次包括从下往上堆叠的下电极层、电容介质层、上电极填充层和上电极板。
6.根据权利要求5所述的设计方法，其特征在于，在所述第一单元版图上添加识别图案层，包括：在所述多个层次中的任一层次的上方或下方添加所述识别图案层。
7.根据权利要求5所述的设计方法，其特征在于，在所述第一单元版图上添加识别图案层，包括：所述识别图案层由多个层次上的图案集合构成。
8.根据权利要求2所述的设计方法，其特征在于，判断添加至所述集成电路版图中的所述识别图案的放置方向与所述初始放置方向是否相同，包括：
对添加有所述第二单元版图的集成电路版图执行设计规则检查(DRC)，以判断添加至所述集成电路版图中的所述识别图案的放置方向与所述初始放置方向是否相同。
9.根据权利要求8所述的设计方法，其特征在于，判断添加至所述集成电路版图中的所述识别图案的放置方向与所述初始放置方向是否相同，包括：
判断添加至所述集成电路版图中的所述识别图案在第一方向、第二方向、第三方向及第四方向上的视图的边的数量是否分别与具有所述初始放置方向的所述识别图案在第一方向、第二方向、第三方向及第四方向上的视图的边的数量相同。
10.根据权利要求1所述的设计方法，其特征在于，在判断添加至所述集成电路版图中的所述识别图案的放置方向与所述初始放置方向是否相同之后，所述方法还包括：
若所述识别图案的放置方向与所述初始放置方向相同则删除所述识别图案层。
11.根据权利要求1所述的设计方法，其特征在于，在判断添加至所述集成电路版图中的所述识别图案的放置方向与所述初始放置方向是否相同之后，所述方法还包括：
若所述识别图案的放置方向与所述初始放置方向不同则暂停作业并向系统报错。
12.根据权利要求11所述的设计方法，其特征在于，若所述识别图案的放置方向与所述初始放置方向不同暂停作业并向系统报错之后，所述方法还包括：
系统判断所述识别图案与初始放置方向的偏离角度；
根据偏离角度纠正添加有识别图案的所述第二单元版图的放置方向；
判断纠正后所述第二单元版图中的所述识别图案的放置方向与所述初始放置方向是否相同，若相同，删除所述识别图案；若不相同，再次执行判断所述识别图案与初始放置方向的偏离角度以及根据偏离角度纠正添加有识别图案的所述第二单元版图的放置方向的步骤直到所述识别图案的放置方向与所述初始放置方向相同后停止纠正，并删除所述识别图案层。
13.根据权利要求5所述的设计方法，其特征在于，所述集成电路为动态随机存储器(DRAM)。
14.根据权利要求1所述的设计方法，其特征在于，所述方法还包括：对添加有所述第二单元版图的集成电路版图以及与其相应的电路图进行一致性检查。
15.一种用于集成电路的设计设备，其特征在于，包括：存储器、处理器以及存储在所述存储器上并可在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现如权利要求1至14任一所述的设计方法。
16.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求1至14任一所述的设计方法。
CN202210399212.6A 2022-04-15 2022-04-15 集成电路的设计方法、设计设备及计算机可读存储介质 Pending CN114722766A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210399212.6A CN114722766A (zh) 2022-04-15 2022-04-15 集成电路的设计方法、设计设备及计算机可读存储介质
PCT/CN2022/097547 WO2023197430A1 (zh) 2022-04-15 2022-06-08 集成电路的设计方法、设计设备及计算机可读存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210399212.6A CN114722766A (zh) 2022-04-15 2022-04-15 集成电路的设计方法、设计设备及计算机可读存储介质

Publications (1)

Publication Number Publication Date
CN114722766A true CN114722766A (zh) 2022-07-08

Family

ID=82243253

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210399212.6A Pending CN114722766A (zh) 2022-04-15 2022-04-15 集成电路的设计方法、设计设备及计算机可读存储介质

Country Status (2)

Country Link
CN (1) CN114722766A (zh)
WO (1) WO2023197430A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117272910B (zh) * 2023-11-22 2024-02-23 江山季丰电子科技有限公司 一种集成电路老化电路板的模块化设计方法及装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5121435B2 (ja) * 2007-12-19 2013-01-16 東芝マイクロエレクトロニクス株式会社 半導体集積回路の設計装置及び方法
CN102841953B (zh) * 2011-06-23 2015-05-27 中国科学院微电子研究所 一种基于宏设计集成电路版图的方法
CN111597768B (zh) * 2020-05-15 2024-01-19 全芯智造技术有限公司 用于构建版图图案集的方法、设备和计算机可读存储介质
CN113971386A (zh) * 2020-07-24 2022-01-25 中芯国际集成电路制造(上海)有限公司 集成电路的仿真方法
CN112904662B (zh) * 2021-05-07 2021-07-23 南京晶驱集成电路有限公司 辅助图形的添加方法、装置及测试版图
CN113506752A (zh) * 2021-05-27 2021-10-15 晶芯成(北京)科技有限公司 辅助图形的添加方法及装置
CN113947046A (zh) * 2021-10-11 2022-01-18 芯盟科技有限公司 集成电路的设计方法、设计设备及计算机存储介质

Also Published As

Publication number Publication date
WO2023197430A1 (zh) 2023-10-19

Similar Documents

Publication Publication Date Title
US10579771B2 (en) Integrated circuit including standard cells overlapping each other and method of generating layout of the integrated circuit
US20140264899A1 (en) Pattern Modification with a Preferred Position Function
US9842182B2 (en) Method and system for designing semiconductor device
US10964639B2 (en) Integrated circuits including via array and methods of manufacturing the same
US7665050B2 (en) Semiconductor device verification system and semiconductor device fabrication method
US8984459B2 (en) Methods and apparatus for layout verification
US9934349B2 (en) Method for verifying design rule checks
CN114722766A (zh) 集成电路的设计方法、设计设备及计算机可读存储介质
US7308667B2 (en) LSI physical designing method, program, and apparatus
CN111597769B (zh) 用于生成电路版图图案的方法、设备和存储介质
CN114611452B (zh) 基于电路原理图在版图中自动生成Sub Cell的方法
CN113361223A (zh) 一种面向sot-mram相关电路的自旋电子工艺设计系统
US20180336307A1 (en) Method for designing an integrated circuit, and method of manufacturing the integrated circuit
CN114077815A (zh) 一种围栅器件的设计方法和装置
CN104715092A (zh) 一种层次版图验证中快速建立Label与图形连接关系的方法
CN103646031B (zh) Drc文件的坐标数据对比方法
TW202101274A (zh) 積體電路結構及其製造方法
CN109543308B (zh) 一种验证设计规则检查脚本的方法
US10510739B2 (en) Method of providing layout design of SRAM cell
US11552067B2 (en) Semiconductor cell blocks having non-integer multiple of cell heights
CN107958112B (zh) 一种模拟内部版图图形的边缘冗余图形生成方法
US7055114B2 (en) Systems and processes for asymmetrically shrinking a VLSI layout
CN103093060B (zh) 基于短路关键面积约束的版图冗余通孔插入方法
US20150113489A1 (en) Drc format for stacked cmos design
US9009639B2 (en) Method and system for enhanced integrated circuit layout

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination