CN114721900A - 连接关系的建立方法、主板、装置、设备和存储介质 - Google Patents

连接关系的建立方法、主板、装置、设备和存储介质 Download PDF

Info

Publication number
CN114721900A
CN114721900A CN202210272207.9A CN202210272207A CN114721900A CN 114721900 A CN114721900 A CN 114721900A CN 202210272207 A CN202210272207 A CN 202210272207A CN 114721900 A CN114721900 A CN 114721900A
Authority
CN
China
Prior art keywords
bus
identification information
storage unit
interface
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210272207.9A
Other languages
English (en)
Other versions
CN114721900B (zh
Inventor
陈英博
盛永
李杨杨
何永占
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Baidu Netcom Science and Technology Co Ltd
Original Assignee
Beijing Baidu Netcom Science and Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Baidu Netcom Science and Technology Co Ltd filed Critical Beijing Baidu Netcom Science and Technology Co Ltd
Priority to CN202210272207.9A priority Critical patent/CN114721900B/zh
Publication of CN114721900A publication Critical patent/CN114721900A/zh
Application granted granted Critical
Publication of CN114721900B publication Critical patent/CN114721900B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3051—Monitoring arrangements for monitoring the configuration of the computing system or of the computing system component, e.g. monitoring the presence of processing resources, peripherals, I/O links, software programs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0745—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in an input/output transactions management context
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/079—Root cause analysis, i.e. error or fault diagnosis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3041—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is an input/output interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • Mathematical Physics (AREA)
  • Bus Control (AREA)

Abstract

本公开提供了一种连接关系的建立方法、主板、装置、设备和存储介质，涉及人工智能技术领域，具体涉及智能硬件、云计算等技术领域。连接关系的建立方法包括：获取挂接在第一总线上的存储单元的地址信息，所述存储单元所在的板卡与所述第一总线所关联的处理器接口连接；基于所述地址信息，将所述第一总线所关联的处理器接口的接口标识信息写入所述存储单元；确定挂接有所述存储单元的第二总线；通过所述第二总线从所述存储单元内读取所述接口标识信息，以及，获取所述第二总线所关联的板卡的板卡标识信息；建立所述接口标识信息与所述板卡标识信息之间的连接关系。本公开可以简便地建立处理器接口与板卡之间的连接关系。

Description

连接关系的建立方法、主板、装置、设备和存储介质
技术领域
本公开涉及人工智能技术领域，具体涉及智能硬件、云计算等技术领域，尤其涉及一种连接关系的建立方法、主板、装置、设备和存储介质。
背景技术
服务器是构建云计算的基础设备。服务器的主板(Mother Board或Main Board，MB)上配置有中央处理器(Central Processing Unit，CPU)、基板管理控制器(BaseboardManagement Controller，BMC)等电子元件。服务器内的CPU一般提供高速接口，比如，外设部件互连扩展(Peripheral Component Interconnect express，PCIe)接口，PCIe是一种高速串行计算机扩展总线标准。服务器内一般还配置有扩展卡(比如，riser卡)，扩展卡上配置有PCIe插槽(slot)，通过PCIe插槽可以插接网卡、显卡、存储卡等外部设备。服务器内还配置有背板(Back Plane，BP)，通过BP上的PCIe插槽插接硬盘。
为了降低链路损耗，板卡(riser卡和/或BP)可以通过电缆(cable)连接到CPU的PCIe接口上。
CPU的PCIe接口出现故障时，为了实现故障定位以及维修等，需要获知CPU的PCIe接口与板卡之间的连接关系，从而对出现故障的PCIe接口对应的板卡进行更换等处理。
发明内容
本公开提供了一种连接关系的建立方法、主板、装置、设备和存储介质。
根据本公开的一方面，提供了一种连接关系的建立方法，包括：获取挂接在第一总线上的存储单元的地址信息，所述存储单元所在的板卡与所述第一总线所关联的处理器接口连接；基于所述地址信息，将所述第一总线所关联的处理器接口的接口标识信息写入所述存储单元；确定挂接有所述存储单元的第二总线；通过所述第二总线从所述存储单元内读取所述接口标识信息，以及，获取所述第二总线所关联的板卡的板卡标识信息；建立所述接口标识信息与所述板卡标识信息之间的连接关系。
根据本公开的另一方面，提供了一种主板，包括：处理器，具有处理器接口；控制器，与第一总线和第二总线连接，用于在工作后，执行上述任一方面的任一项所述的方法。
根据本公开的另一方面，提供了一种电路系统，包括：上述任一方面的任一项所述的主板；以及，板卡；所述主板与所述板卡通过电缆连接。
根据本公开的另一方面，提供了一种服务器，包括：上述任一方面的任一项所述的电路系统。
根据本公开的另一方面，提供了一种连接关系的建立装置，包括：获取模块，用于获取挂接在第一总线上的存储单元的地址信息，所述存储单元所在的板卡与所述第一总线所关联的处理器接口连接；写入模块，用于基于所述地址信息，将所述第一总线所关联的处理器接口的接口标识信息写入所述存储单元；确定模块，用于确定挂接有所述存储单元的第二总线；读取模块，用于通过所述第二总线从所述存储单元内读取所述接口标识信息，以及，获取所述第二总线所关联的板卡的板卡标识信息；建立模块，用于建立所述接口标识信息与所述板卡标识信息之间的连接关系。
根据本公开的另一方面，提供了一种电子设备，包括：至少一个处理器；以及与所述至少一个处理器通信连接的存储器；其中，所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行如上述任一方面的任一项所述的方法。
根据本公开的另一方面，提供了一种存储有计算机指令的非瞬时计算机可读存储介质，其中，所述计算机指令用于使所述计算机执行根据上述任一方面的任一项所述的方法。
根据本公开的另一方面，提供了一种计算机程序产品，包括计算机程序，所述计算机程序在被处理器执行时实现根据上述任一方面的任一项所述的方法。
根据本公开的技术方案，可以简便地建立处理器接口与板卡之间的连接关系。
应当理解，本部分所描述的内容并非旨在标识本公开的实施例的关键或重要特征，也不用于限制本公开的范围。本公开的其它特征将通过以下的说明书而变得容易理解。
附图说明
附图用于更好地理解本方案，不构成对本公开的限定。其中：
图1是根据本公开第一实施例的示意图；
图2a是本公开实施例的一种示例性应用场景的示意图；
图2b是本公开实施例的另一种示例性应用场景的示意图；
图3是根据本公开第二实施例的示意图；
图4是根据本公开第三实施例的示意图；
图5是根据本公开第四实施例的示意图；
图6是根据本公开第五实施例的示意图；
图7是根据本公开第六实施例的示意图；
图8是根据本公开第七实施例的示意图
图9是用来实现本公开实施例的连接关系的建立方法的电子设备的示意图。
具体实施方式
以下结合附图对本公开的示范性实施例做出说明，其中包括本公开实施例的各种细节以助于理解，应当将它们认为仅仅是示范性的。因此，本领域普通技术人员应当认识到，可以对这里描述的实施例做出各种改变和修改，而不会背离本公开的范围和精神。同样，为了清楚和简明，以下的描述中省略了对公知功能和结构的描述。
相关技术中，一般缺乏CPU的PCIe接口与板卡之间的连接关系的确定方案，或者固定配置的方案，但是，固定配置的方案灵活性较差、实现也很复杂。
为了简便地建立PCIe接口与板卡之间的连接关系，本公开提供如下实施例。
图1是根据本公开第一实施例的示意图，本实施例提供一种连接关系的建立方法，该方法包括：
101、获取挂接在第一总线上的存储单元的地址信息，所述存储单元所在的板卡与所述第一总线所关联的处理器接口连接。
102、基于所述地址信息，将所述第一总线所关联的处理器接口的接口标识信息写入所述存储单元。
103、确定挂接有所述存储单元的第二总线。
104、通过所述第二总线从所述存储单元内读取所述接口标识信息，以及，获取所述第二总线所关联的板卡的板卡标识信息。
105、建立所述接口标识信息与所述板卡标识信息之间的连接关系。
本实施例的执行主体可以称为连接关系的建立装置，该装置可以为软件、硬件，或者软硬结合形式，具体可以位于服务器的BMC内。
处理器为电子设备内的处理器，以电子设备为服务器为例，处理器可以为CPU，位于服务器的MB上。
处理器上具有处理器接口(port)，以连接外部设备。
处理器接口可以具体为高速接口，比如，PCIe接口、串行高技术配置(SerialAdvanced Technology Attachment，SATA)接口、串行连接SCSI(Serial Attached SCSI，SAS)接口等，SCSI是指小型计算机系统接口(Small Computer System Interface，SCSI)。
服务器内配置有扩展卡(如riser卡)和BP等板卡，以插接外部设备。
随着技术的发展，处理器的接口数量越来越多，板卡也是多个，多个处理器接口中各个处理器接口与多个板卡中各个板卡之间的组合方式是灵活的，比如，板卡包括板卡A和板卡B，针对处理器的某一接口，比如PCIe0，可能连接板卡A，也可能连接板卡B。
为了便于故障定位，需要建立接口与板卡之间的连接关系，比如，PCIe0对应板卡A，从而若发现PCIe0出现故障，可以检查、更换板卡A。
建立接口与板卡之间的连接关系，可以具体是建立接口标识信息和板卡标识信息之间的连接关系，其中，接口标识信息用于唯一标识接口，板卡标识信息用于唯一标识板卡，标识信息可以为编号、名称等，比如，针对PCIe0接口，其接口标识信息可以为“0”，针对板卡A，其板卡标识信息可以为“A”。
第一总线，与处理器接口存在关联关系，该关联关系可以是固定的关联关系。比如，以BMC执行为例，BMC的代码中可以预先配置有第一总线与处理器接口之间的关联关系。
第一总线，用于将其所关联的处理器接口的接口标识信息，写入该处理器接口所连接的板卡上的存储单元内。
第一总线的通信协议可以根据实际需求选择，使得第一总线能够对上述的存储单元进行读写操作。
一般来讲，第一总线可以具体为集成电路(Inter-Integrated Circuit，IIC)总线。
假设处理器接口包括：PCIe0、PCIe1、PCIe2、PCIe3，第一总线包括：IIC2、IIC4、IIC6、IIC8，则可以通过配置存在如下的固定关联关系：IIC2与PCIe0关联，IIC4与PCIe1关联，IIC6与PCIe2关联，IIC8与PCIe3关联。
基于上述示例，若第一总线为IIC2，则可以通过IIC2将其所关联的处理器接口(即PCIe0)的接口标识信息(如“0”)，写入PCIe0所连接的板卡(假设为板卡A)上的存储单元内。
为了将接口标识信息写入存储单元，需要获取存储单元的地址信息。其中，可以采用扫描等方式获取存储单元的地址信息。
存储单元的地址信息可以用十六进制表示，比如为0xA8。
第二总线，用于从上述的存储单元内读取接口标识信息。
第二总线的通信协议可以根据实际需求选择，使得第二总线能够对上述的存储单元进行读写操作。
一般来讲，第二总线也可以具体为IIC总线。
针对接口标识信息，是通过第一总线写入存储单元，通过第二总线从存储单元内读取。
另外，第二总线与板卡存在关联关系，该关联关系可以是固定的关联关系。比如，以BMC执行为例，BMC的代码中可以预先配置有第二总线与板卡之间的关联关系。
比如，第二总线包括：IIC1、IIC3、IIC5、IIC7，板卡包括：板卡A、板卡B、板卡C、板卡D，则可以通过配置存在如下的固定关联关系：IIC1与板卡A关联，IIC3与板卡B关联，IIC5与板卡C关联，IIC7与板卡D关联。
假设挂接有上述的存储单元的第二总线为IIC1，则通过IIC1可以从存储单元中读取接口标识信息(如“0”)，又由于IIC1与板卡A关联，假设板卡A的板卡标识信息用“A”表示，则可以建立接口标识信息“0”与板卡标识信息“A”之间的连接关系，也就是接口PCIe0与板卡A之间的连接关系。
本实施例中，通过获取接口标识信息和板卡标识信息，可以建立接口标识信息与板卡标识信息之间的连接关系，也就获知了处理器接口与板卡之间的连接关系，可以便于后续的故障定位等操作。另外，本实施例并不是利用接口与板卡之间的固定配置关系，而是利用第一总线和第二总线，通过第一总线将其所关联的处理器接口的接口标识信息写入存储单元，通过第二总线读取所述接口标识信息，以及获取第二总线所关联的板卡的板卡标识信息，从而可以获取相互对应的接口标识信息和板卡标识信息，进而建立两者之间的连接关系，相对于固定配置的方式，可以提高灵活性和降低实现复杂度。因此，本实施例可以简便地建立处理器接口与板卡之间的连接关系。
为了便于对本公开实施例的理解，下面对本公开实施例的应用场景进行说明。
本实施例中，以服务器为例，服务器内具有MB和板卡，其中，MB和板卡均为印制电路板(Printed Circuit Board，PCB)，PCB形成后，其上的元件、走线及其相互关系都是固定的，即不可更改的。
MB上配置有CPU和BMC，CPU接口为高速接口，且以高速接口为PCIe接口为例。
板卡包括：riser卡和BP，其中，riser卡可以扩展网卡、显卡、存储卡等。BP可以扩展硬盘等，硬盘可以包括：机械硬盘(Hard Disk Drive，HDD)、固态硬盘(Solid StateDrive，SSD)等。
图2a示出了CPU接口与riser卡之间的连接示意图，图2b示出了CPU接口与BP之间的连接示意图。
其中，riser卡包括：riser-A和riser-B，BP卡包括：BP-A和BP-B。
CPU接口包括：PCIe0、PCIe1、PCIe2、PCIe3。
为了降低链路损耗，MB与板卡(riser卡和BP)之间可以通过cable连接。为了区分，连接CPU接口与板卡的cable可以称为第一电缆(cable1)。另外，结合后续描述，MB与板卡之间还存在第二电缆(cable2)。
cable两端一般为连接器，以实现板间连接。
其中，cable1对应的连接器可以称为第一连接器，由于cable1用于连接CPU接口，而CPU接口为高速接口，因此，第一连接器为高速连接器。
参见图2a和图2b，MB上的高速连接器分别用高速连接器-1、高速连接器-2、高速连接器-3、高速连接器-4表示，板卡上的高速连接器分别用高速连接器-A(位于riser-A上)、高速连接器-B(位于riser-B上)、高速连接器-C(位于BP-A上)、高速连接器-D(位于BP-B上)表示。
MB在形成后，PCIe0接口与高速连接器之间的关联关系(或称为连接关系)是固定的，比如，PCIe0与高速连接器-1固定连接，PCIe1与高速连接器-2固定连接，PCIe2与高速连接器-3固定连接，PCIe3与高速连接器-4固定连接。
CPU接口通过cable1连接板卡，由于连接的灵活性，而不是固定的配置，为了便于故障定位，BMC需要获知CPU接口与板卡之间的连接关系。
为了获知的上述关系，本实施例可以基于IIC总线实现。
由于IIC总线的数据传输速率并不高，因此，在实现板卡与接口的连接关系建立的基础上，可以降低成本。又由于存储单元一般是通过IIC读写的，因此适用性也更好。
其中，IIC总线包括：第一总线和第二总线。
如图2a或图2b所示，第一总线包括：IIC2、IIC4、IIC6、IIC8，第二总线包括：IIC1、IIC3、IIC5、IIC7。即共有8条IIC总线。这8条IIC总线可以直接连接BMC的8个接口，或者，BMC通过开关(switch)的8个接口连接上述的8条IIC总线，本实施例对此不作限定，相应地，在图2a或图2b中表示为BMC/开关。
第一总线用于将接口标识信息写入存储单元，第二总线用于从存储单元内读取接口标识信息。
其中，针对riser卡，其存储单元为现场可更换单元(Field Replace Unit，FRU)，具体可以采用带电可擦可编程只读存储器(Electrically Erasable Programmable ReadOnly Memory，EEPROM)。针对BP卡，其存储单元为可编程器件内的寄存器(register)，可编程器件比如为：复杂可编程逻辑器件(Complex Programmable Logic Device，CPLD)，或者，现场可编程门阵列(Field Programmable Gate Array，FPGA)等。
针对第一总线，以IIC2为例，IIC2上可以挂接高速连接器-1、高速连接器-2、riser内的开关以及FRU。
IIC2总线可以包括位于MB上的部分、cable1内的部分以及riser卡上的部分。
如图2a或图2b所示，在MB上，不同的第一总线与不同的高速连接器存在固定的连接关系，其中，IIC2与高速连接器-1固定连接，IIC4与高速连接器-2固定连接，IIC6与高速连接器-3固定连接，IIC8与高速连接器-4固定连接。
又由于CPU的PCIe接口与MB上的高速连接器也存在固定的连接关系，因此，第二总线与PCIe接口存在固定的连接关系，该固定的连接关系是BMC事先获知的，比如记录在BMC的代码中。基于本实施例的示例，CPU接口与第二总线存在如下的连接关系：IIC2与PCIe0固定连接，IIC4与PCIe1固定连接，IIC6与PCIe2固定连接，IIC8与PCIe3固定连接。
之后，基于第一总线可以将其连接到CPU接口的接口标识写入对应的板卡上的存储单元内。比如，针对IIC2，可以通过IIC2将PCIe0的接口标识信息，写入PCIe0所连接的板卡，即riser-A的存储单元内。
因此，基于第一总线(如，IIC2、IIC4、IIC6，或者，IIC8)，可以将接口标识信息写入对应板卡的存储单元内。
另外，由于板卡还通过PCIe等总线连接CPU接口，因此，如图2a或图2b所示，第一电缆(cable1)内会包括IIC总线和PCIe总线。相对应地，第二电缆(cable2)只包括IIC总线而不包括PCIe总线。
通过在第一电缆内设置IIC总线和PCIe总线，可以保证CPU接口与板卡的正常通信(通过PCIe总线)；还可以实现将接口标识信息写入存储单元(通过IIC总线)，为上述的连接关系的建立提供数据。
通过在第一电缆内设置IIC总线，可以实现接口标识信息的读取，以便建立接口标识信息与板卡标识信息之间的连接关系。
基于第二总线可以从存储单元内读取接口标识信息，并且，第二总线与板卡存在关联关系，具体可以为固定的连接关系。
如图2a或图2b，第二总线也可以为IIC总线，具体可以包括：IIC1、IIC3、IIC5、IIC7。
其中，cable2对应的连接器可以称为第二连接器，由于cable2用于传输IIC信号，IIC信号为低速信号，因此，第二连接器可以选择为低速连接器。其中，高速连接器和低速连接器可以基于数据传输速率区分，高速连接器的数据传输速率大于低速连接器的数据传输速率，具体型号可以根据实际需求选择，以便高速连接器能够传输PCIe0信号，低速连接器能够传输IIC信号。
参见图2a和图2b，MB上的低速连接器分别用低速连接器-1、低速连接器-2、低速连接器-3、低速连接器-4表示，板卡上的低速连接器分别用低速连接器-A(位于riser-A上)等表示、其中，低速连接器-B(位于riser-B上)、低速连接器-C(位于BP-A上)、低速连接器-D(位于BP-B上)未示出。
与CPU接口与板卡之间的连接关系是灵活的不同，第二总线与板卡之间的连接关系是固定的，比如，IIC1通过低速连接器-1和低速连接器-A固定连接riser-A。这种固定连接关系是配置在BMC的代码中的，对于BMC来讲是已知的。因此，若第二总线为IIC1，则其所关联的板卡为riser-A。
参见图2a或图2b，以第二总线为IIC1为例，通过IIC1可以从riser-A的存储单元(FRU)内读取接口标识信息(即PCIe0的接口标识信息)，又由于IIC1与riser-A关联，因此可以建立PCIe0的接口标识信息与riser-A的板卡标识信息之间的连接关系。
其他接口(PCIe1～PCIe3)与其对应的板卡标识信息之间的连接关系的建立流程，可以参照PCIe0的接口标识信息与riser-A的板卡标识信息之间的连接关系的建立流程执行。
针对riser卡和BP，存储单元是不同的。
针对riser卡，riser卡是不具有集成电路(Integrated Circuit，IC)的板卡。参见图2a，存储单元可以为FRU。针对FRU，为了分别进行接口标识信息的写入和读取，在riser卡上配置有与FRU连接的开关(switch)。该开关的触点分别用触点1～3表示，其中，默认状态下连通触点1-触点3，从而连通写通路，比如连通IIC2与FRU。第二总线(如IIC1)可以控制开关将通路切换为读通路，即从连通触点1-触点3，切换为连通触点2-触点3，从而连通第二总线(如IIC1)与FRU，进而通过IIC1读取接口标识信息。
由于开关一般是采用通用输入输出(General Purpose Input Output，GPIO)信号控制的，因此，如图2a所示，还可以配置有IIC转GPIO芯片，从而将IIC信号转换为GPIO信号。
针对BP，BP是可配置IC的板卡。参见图2b，IC具体可以为CPLD，此时，存储单元可以为IC内的存储单元，比如CPLD内的寄存器。此时，可以通过CPLD的编程控制第一总线(如IIC4)和第二总线(如IIC3)读写操作同一个寄存器。
上述对本公开实施例的示例性应用场景进行了说明，结合上述的应用场景，下面分别以板卡为riser卡和BP，对本公开实施例提供的连接关系的建立方法进行说明。
图3是根据本公开第二实施例的示意图，本实施例提供一种连接关系的建立方法，本实施例以板卡为riser卡为例。
结合本实施例所对应的图2a所示的应用场景，该方法包括：
301、服务器上电，BMC正常工作，开关默认连通触点1-触点3。
302、BMC扫描IIC2，以获取挂接在IIC2上的FRU的地址信息。
其中，BMC可以依次扫描每个第一总线，即可以依次扫描IIC2、IIC4、IIC6和IIC8。扫描每条IIC总线时，可以获取挂接在该IIC总线上的设备的地址信息。关于IIC总线的扫描流程可以采用相关技术实现。
因此，以扫描IIC2为例，可以获取挂接在IIC2上的FRU的地址信息，比如，该地址信息为0xA8。
303、BMC基于FRU的地址信息，通过IIC2，向FRU中写入接口PCIe0的接口标识信息。
其中，由于IIC2固定关联PCIe0，因此可以获取PCIe0的接口标识信息，从而可以将其写入FRU。
304、BMC控制切换开关连通触点2-触点3。
其中，FRU完成接口标识信息的写入操作后，可以通过IIC2向BMC反馈写入的完成指令，FRU接收到完成指令后可以向切换开关发送控制指令，控制指令用于控制切换开关进行通路切换。
其中，BMC可以通过第二总线发送上述的控制指令。比如，参见图2a，第二总线包括IIC1、IIC3、IIC5和IIC7，则可以分别通过IIC1、IIC3、IIC5、IIC7发送控制指令，以控制各自对应的板卡(如IIC1所连接的riser-A)内的切换开关进行通路切换。
另外，由于切换开关一般采用GPIO信号进行控制，因此，控制指令可以通过IIC转GPIO芯片从IIC信号转换为GPIO信号。
若开关采用GPIO信号进行控制，通过采用IIC转GPIO芯片，可以实现将IIC信号转换为GPIO信号，从而完成对开关的控制。
305、BMC确定挂接有上述FRU的第二总线，比如为IIC1。
其中，BMC可以依次扫描每个第二总线，以获取每个第二总线所挂接的存储单元的地址信息，基于地址一致性确定挂接有上述FRU的第二总线。
比如，之前获取的FRU的地址信息为0xA8，通过扫描第二总线，获知IIC1所挂接的FRU的地址信息也是0xA8，因此，可以确定挂接有上述FRU的第二总线为IIC1。
306、BMC通过IIC1读取FRU内存储的接口PCIe0的接口标识信息。
其中，由于FRU挂接在IIC1上，可以通过IIC1从FRU内读取接口标识信息。
307、BMC建立接口PCIe0的接口标识信息与板卡riser-A的板卡标识信息之间的连接关系。
其中，由于IIC1固定连接riser-A，因此，可以建立PCIe0与riser-A之间的连接关系。
本实施例中，针对riser卡，由于riser卡上不具有IC，此时可以通过配置存储单元和开关，实现对接口标识信息的写入和读取，进而可以建立接口标识信息与板卡标识信息之间的连接关系，适用于不具有IC的板卡的连接关系的建立。通过获取板卡标识信息和接口标识信息，可以不需要板卡和接口的固定配置，可以提高灵活性，并且可以建立准确的板卡和接口的连接关系。由于板卡不能热插拔，服务器上电时，板卡与接口的连接关系是确定的，因此，BMC只需上电后针对每个接口读取一次，进而建立接口与板卡之间的连接关系，不会影响BMC的正常工作效率，软件开发也较为简单。由于不需要固定配置接口和板卡的关系，因此，也不需要在CPU的BIOS系统内维护相关表格和配置，降低CPU的资源开销。针对IIC转GPIO芯片，通常来讲，服务器中一般会配置有该芯片，本实施例可以利用该芯片的一个引脚(PIN脚)，用于控制开关，不会占用该芯片的过多引脚，不会增加成本。针对与FRU连接的开关，可以采用金属-氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET，简称MOS)，以降低成本。
图4是根据本公开第三实施例的示意图，本实施例提供一种连接关系的建立方法，本实施例以板卡为BP、可编程器件为CPLD为例。
结合本实施例所对应的图2b所示的应用场景，该方法包括：
401、服务器上电，BMC正常工作。
402、BMC扫描IIC4，以获取挂接在IIC4上的CPLD的地址信息。
其中，BMC可以依次扫描每个第一总线，即可以依次扫描IIC2、IIC4、IIC6和IIC8。扫描每条IIC总线时，可以获取挂接在该IIC总线上的设备的地址信息。关于IIC总线的扫描流程可以采用相关技术实现。
因此，以扫描IIC4为例，可以获取挂接在IIC4上的CPLD的地址信息，比如，该地址信息为0x92。
403、BMC基于CPLD的地址信息，通过IIC4，向CPLD中写入接口PCIe1的接口标识信息。
其中，由于IIC4固定关联PCIe1，因此可以获取PCIe1的接口标识信息，从而可以将其写入CPLD。
404、BMC确定挂接有上述CPLD的第二总线，比如为IIC3。
其中，BMC可以依次扫描每个第二总线，以获取每个第二总线所挂接的存储单元的地址信息，基于地址一致性确定挂接有上述CPLD的第二总线。
与上一实施例的FRU不同的是，上一实施例中，地址一致性是指地址完全相同，比如，均为0xA8。
但是，本实施例中，针对CPLD，地址一致性是指两者指代的CPLD是一致的，地址可以相同或不同。
比如，若0x92和0x94均指代BP-A上的CPLD，则若针对某一第二总线(如IIC3)扫描到的地址信息为0x94，则可以确定IIC3为挂接有上述地址信息为0x92的CPLD的第二总线。其中，CPLD及其地址信息可以是BMC通过配置预先获知的。
405、BMC通过IIC3读取CPLD内存储的接口PCIe1的接口标识信息。
其中，由于CPLD挂接在IIC3上，可以通过IIC3从CPLD内读取接口标识信息。
另外，CPLD可以通过编程控制IIC4和IIC3读取同一个寄存器，从而通过IIC3可以读取到，通过IIC4写入的接口标识信息。
406、BMC建立接口PCIe1的接口标识信息与板卡BP-A的板卡标识信息之间的连接关系。
其中，由于IIC3固定连接BP-A，因此，可以建立PCIe1与BP-A之间的连接关系。
本实施例中，针对BP，由于BP上具有IC(如上述的CPLD)，此时可以直接通过其上的IC，实现对接口标识信息的写入和读取，进而可以建立接口标识信息与板卡标识信息之间的连接关系，适用于具有IC的板卡的连接关系的建立。通过获取板卡标识信息和接口标识信息，可以不需要板卡和接口的固定配置，可以提高灵活性，并且可以建立准确的板卡和接口的连接关系。由于板卡不能热插拔，服务器上电时，板卡与接口的连接关系是确定的，因此，BMC只需上电后针对每个接口读取一次，进而建立接口与板卡之间的连接关系，不会影响BMC的正常工作效率，软件开发也较为简单。由于不需要固定配置接口和板卡的关系，因此，也不需要在CPU的BIOS系统内维护相关表格和配置，降低CPU的资源开销。
图5是根据本公开第四实施例的示意图，本实施例提供一种主板。如图5所示，本实施例提供的主板500包括：处理器501和控制器502。
处理器501具有处理器接口；控制器502与第一总线和第二总线连接，所述第一总线与所述处理器接口存在关联关系，所述第二总线与所述主板之外的板卡存在关联关系，所述板卡与所述处理器接口通过第三总线连接；所述控制器502用于在工作后，执行连接关系的建立方法。该连接关系的建立方法可以如上述任一实施例所述。
本实施例中，通过获取接口标识信息和板卡标识信息，可以建立接口标识信息与板卡标识信息之间的连接关系，也就获知了处理器接口与板卡之间的连接关系，可以便于后续的故障定位等操作。另外，本实施例并不是利用接口与板卡之间的固定配置关系，而是利用第一总线和第二总线，通过第一总线将其所关联的处理器接口的接口标识信息写入存储单元，通过第二总线读取所述接口标识信息，以及获取第二总线所关联的板卡的板卡标识信息，从而可以获取相互对应的接口标识信息和板卡标识信息，进而建立两者之间的连接关系，相对于固定配置的方式，可以提高灵活性和降低实现复杂度。因此，本实施例可以简便地建立处理器接口与板卡之间的连接关系。
一些实施例中，该主板500还包括：第一连接器，通过所述第三总线分别连接所述处理器接口和所述板卡；第二连接器，通过所述第二总线分别连接所述控制器和所述板卡；其中，所述第一连接器还通过所述第一总线与所述控制器连接。
通过连接器连接主板与所述主板之外的板卡，可以实现板间连接。
一些实施例中，所述第一总线和所述第二总线均为IIC总线；所述第三总线为：PCIe总线、SATA总线，或者，SAS总线；所述第二连接器的数据传输速率小于所述第一连接器的数据传输速率。
由于第三总线为高速总线，第一总线和第二总线为低速总线，因此，第二连接器的数据传输速率小于第一连接器的数据传输速度，即，第二连接器为低速连接器，第一连接器为高速连接器。
一些实施例中，所述处理器为CPU；和/或，所述控制器为BMC。
通过上述具体示例，即，处理器为CPU，控制器为BMC，可以应用到服务器场景下。
图6是根据本公开第五实施例的示意图，本实施例提供一种电路系统，该电路系统600包括：主板601和板卡602，所述主板601与所述板卡602通过电缆(cable)连接。
主板601可以参见上述任一实施例所述。
本实施例中，通过获取接口标识信息和板卡标识信息，可以建立接口标识信息与板卡标识信息之间的连接关系，也就获知了处理器接口与板卡之间的连接关系，可以便于后续的故障定位等操作。另外，本实施例并不是利用接口与板卡之间的固定配置关系，而是利用第一总线和第二总线，通过第一总线将其所关联的处理器接口的接口标识信息写入存储单元，通过第二总线读取所述接口标识信息，以及获取第二总线所关联的板卡的板卡标识信息，从而可以获取相互对应的接口标识信息和板卡标识信息，进而建立两者之间的连接关系，相对于固定配置的方式，可以提高灵活性和降低实现复杂度。因此，本实施例可以简便地建立处理器接口与板卡之间的连接关系。
一些实施例中，所述电缆包括：第一电缆和第二电缆；所述第一电缆内设置有所述第一总线和所述第三总线；所述第二电缆内设置有所述第二总线。
通过在第一电缆内设置第一总线(如IIC总线)和第三总线(如PCIe总线)，可以保证CPU接口与板卡的正常通信(通过PCIe总线)；还可以实现将接口标识信息写入存储单元(通过IIC总线)，为接口与板卡的连接关系的建立提供数据。
通过在第二电缆内设置第二总线(如IIC总线)，可以实现接口标识信息的读取，以便建立接口标识信息与板卡标识信息之间的连接关系。
一些实施例中，所述板卡上设置有：所述存储单元；开关，与所述存储单元连接，用于基于所述控制器的控制指令，连通第一通路或者第二通路，所述第一通路为所述存储单元挂接在所述第一总线上的通路，所述第二通路为所述存储单元挂接在所述第二总线上的通路。
本实施例中，针对不具有IC的板卡，可以通过配置存储单元和开关，实现对接口标识信息的写入和读取，进而可以建立接口标识信息与板卡标识信息之间的连接关系，适用于不具有IC的板卡的连接关系的建立。
一些实施例中，所述第二总线为IIC总线；所述开关通过GPIO信号控制；所述板卡上还设置有：IIC转GPIO芯片，连接所述开关，以及通过所述IIC连接所述控制器，用于将所述IIC总线传输的所述控制指令，转换为GPIO信号的控制指令，并采用所述GPIO信号的控制指令对所述开关进行控制。
若开关采用GPIO信号进行控制，通过采用IIC转GPIO芯片，可以实现将IIC信号转换为GPIO信号，从而完成对开关的控制。
一些实施例中，所述板卡上设置有：所述存储单元为可编程器件；
所述可编程器件具有寄存器，所述可编程器件通过编程控制所述第一总线和所述第二总线读写所述可编程器件内的同一个寄存器。
本实施例中，针对具有IC的板卡，可以直接通过其上的IC，实现对接口标识信息的写入和读取，进而可以建立接口标识信息与板卡标识信息之间的连接关系，适用于具有IC的板卡的连接关系的建立。
图7是根据本公开第六实施例的示意图，本实施例提供一种服务器，该服务器700包括电路系统701。
电路系统701可以如上任一实施例所示。
本实施例中，通过获取接口标识信息和板卡标识信息，可以建立接口标识信息与板卡标识信息之间的连接关系，也就获知了处理器接口与板卡之间的连接关系，可以便于后续的故障定位等操作。另外，本实施例并不是利用接口与板卡之间的固定配置关系，而是利用第一总线和第二总线，通过第一总线将其所关联的处理器接口的接口标识信息写入存储单元，通过第二总线读取所述接口标识信息，以及获取第二总线所关联的板卡的板卡标识信息，从而可以获取相互对应的接口标识信息和板卡标识信息，进而建立两者之间的连接关系，相对于固定配置的方式，可以提高灵活性和降低实现复杂度。因此，本实施例可以简便地建立处理器接口与板卡之间的连接关系。
图8是根据本公开第七实施例的示意图，本实施例提供一种连接关系的建立装置，该装置800包括：获取模块801、写入模块802、确定模块803、读取模块804和建立模块805。
获取模块801用于获取挂接在第一总线上的存储单元的地址信息，所述存储单元所在的板卡与所述第一总线所关联的处理器接口连接；写入模块802用于基于所述地址信息，将所述第一总线所关联的处理器接口的接口标识信息写入所述存储单元；确定模块803用于确定挂接有所述存储单元的第二总线；读取模块804用于通过所述第二总线从所述存储单元内读取所述接口标识信息，以及，获取所述第二总线所关联的板卡的板卡标识信息；建立模块805用于建立所述接口标识信息与所述板卡标识信息之间的连接关系。
本实施例中，通过获取接口标识信息和板卡标识信息，可以建立接口标识信息与板卡标识信息之间的连接关系，也就获知了处理器接口与板卡之间的连接关系，可以便于后续的故障定位等操作。另外，本实施例并不是利用接口与板卡之间的固定配置关系，而是利用第一总线和第二总线，通过第一总线将其所关联的处理器接口的接口标识信息写入存储单元，通过第二总线读取所述接口标识信息，以及获取第二总线所关联的板卡的板卡标识信息，从而可以获取相互对应的接口标识信息和板卡标识信息，进而建立两者之间的连接关系，相对于固定配置的方式，可以提高灵活性和降低实现复杂度。因此，本实施例可以简便地建立处理器接口与板卡之间的连接关系。
一些实施例中，所述存储单元连接有开关，所述开关用于连通第一通路或者第二通路，所述第一通路为所述存储单元挂接在所述第一总线上的通路，所述第二通路为所述存储单元挂接在所述第二总线上的通路，且默认连通所述第一通路；所述装置800还包括：控制模块，用于响应于所述写入的完成指令，向所述开关发送控制指令，所述控制指令用于指示所述开关从默认连接所述第一通路切换为连通所述第二通路。
本实施例中，针对不具有IC的板卡，可以通过配置存储单元和开关，实现对接口标识信息的写入和读取，进而可以建立接口标识信息与板卡标识信息之间的连接关系，适用于不具有IC的板卡的连接关系的建立。
一些实施例中，所述第二总线为IIC总线；所述开关通过GPIO控制；所述控制模块进一步用于：通过IIC转GPIO芯片，向所述开关发送控制指令。
若开关采用GPIO信号进行控制，通过采用IIC转GPIO芯片，可以实现将IIC信号转换为GPIO信号，从而完成对开关的控制。
一些实施例中，所述存储单元与所述第一总线和所述第二总线均连接；且，所述存储单元为可编程器件，所述可编程器件具有寄存器，所述可编程器件通过编程控制所述第一总线和所述第二总线读写所述可编程器件内的同一个寄存器；相应地，所述写入模块802进一步用于：所述基于所述地址信息，将所述第一总线所关联的处理器接口的接口标识信息写入所述可编程器件内的所述同一个寄存器；所述读取模块803进一步用于：通过所述第二总线，从所述可编程器件的所述同一个寄存器内，读取所述接口标识信息。
本实施例中，针对具有IC的板卡，可以直接通过其上的IC，实现对接口标识信息的写入和读取，进而可以建立接口标识信息与板卡标识信息之间的连接关系，适用于具有IC的板卡的连接关系的建立。
一些实施例中，所述第一总线和所述第二总线均为IIC总线。
由于IIC总线的数据传输速率并不高，因此，在实现板卡与接口的连接关系建立的基础上，可以降低成本。
可以理解的是，本公开实施例中，不同实施例中的相同或相似内容可以相互参考。
可以理解的是，本公开实施例中的“第一”、“第二”等只是用于区分，不表示重要程度高低、时序先后等。
根据本公开的实施例，本公开还提供了一种电子设备、一种可读存储介质和一种计算机程序产品。
图9示出了可以用来实施本公开的实施例的示例电子设备900的示意性框图。电子设备旨在表示各种形式的数字计算机，诸如，膝上型计算机、台式计算机、工作台、服务器、刀片式服务器、大型计算机、和其它适合的计算机。电子设备还可以表示各种形式的移动装置，诸如，个人数字助理、蜂窝电话、智能电话、可穿戴设备和其它类似的计算装置。本文所示的部件、它们的连接和关系、以及它们的功能仅仅作为示例，并且不意在限制本文中描述的和/或者要求的本公开的实现。
如图9所示，电子设备900包括计算单元901，其可以根据存储在只读存储器(ROM)902中的计算机程序或者从存储单元909加载到随机访问存储器(RAM)903中的计算机程序，来执行各种适当的动作和处理。在RAM 903中，还可存储电子设备900操作所需的各种程序和数据。计算单元901、ROM 902以及RAM 903通过总线904彼此相连。输入/输出(I/O)接口905也连接至总线904。
电子设备900中的多个部件连接至I/O接口905，包括：输入单元906，例如键盘、鼠标等；输出单元907，例如各种类型的显示器、扬声器等；存储单元908，例如磁盘、光盘等；以及通信单元909，例如网卡、调制解调器、无线通信收发机等。通信单元909允许电子设备900通过诸如因特网的计算机网络和/或各种电信网络与其他设备交换信息/数据。
计算单元901可以是各种具有处理和计算能力的通用和/或专用处理组件。计算单元901的一些示例包括但不限于中央处理单元(CPU)、图形处理单元(GPU)、各种专用的人工智能(AI)计算芯片、各种运行机器学习模型算法的计算单元、数字信号处理器(DSP)、以及任何适当的处理器、控制器、微控制器等。计算单元901执行上文所描述的各个方法和处理，例如连接关系的建立方法。例如，在一些实施例中，连接关系的建立方法可被实现为计算机软件程序，其被有形地包含于机器可读介质，例如存储单元908。在一些实施例中，计算机程序的部分或者全部可以经由ROM 902和/或通信单元909而被载入和/或安装到电子设备900上。当计算机程序加载到RAM 903并由计算单元901执行时，可以执行上文描述的连接关系的建立方法的一个或多个步骤。备选地，在其他实施例中，计算单元901可以通过其他任何适当的方式(例如，借助于固件)而被配置为执行连接关系的建立方法。
本文中以上描述的系统和技术的各种实施方式可以在数字电子电路系统、集成电路系统、场可编程门阵列(FPGA)、专用集成电路(ASIC)、专用标准产品(ASSP)、芯片上系统(SOC)、复杂可编程逻辑设备(CPLD)、计算机硬件、固件、软件、和/或它们的组合中实现。这些各种实施方式可以包括：实施在一个或者多个计算机程序中，该一个或者多个计算机程序可在包括至少一个可编程处理器的可编程系统上执行和/或解释，该可编程处理器可以是专用或者通用可编程处理器，可以从存储系统、至少一个输入装置、和至少一个输出装置接收数据和指令，并且将数据和指令传输至该存储系统、该至少一个输入装置、和该至少一个输出装置。
用于实施本公开的方法的程序代码可以采用一个或多个编程语言的任何组合来编写。这些程序代码可以提供给通用计算机、专用计算机或其他可编程连接关系的建立装置的处理器或控制器，使得程序代码当由处理器或控制器执行时使流程图和/或框图中所规定的功能/操作被实施。程序代码可以完全在机器上执行、部分地在机器上执行，作为独立软件包部分地在机器上执行且部分地在远程机器上执行或完全在远程机器或服务器上执行。
在本公开的上下文中，机器可读介质可以是有形的介质，其可以包含或存储以供指令执行系统、装置或设备使用或与指令执行系统、装置或设备结合地使用的程序。机器可读介质可以是机器可读信号介质或机器可读储存介质。机器可读介质可以包括但不限于电子的、磁性的、光学的、电磁的、红外的、或半导体系统、装置或设备，或者上述内容的任何合适组合。机器可读存储介质的更具体示例会包括基于一个或多个线的电气连接、便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦除可编程只读存储器(EPROM或快闪存储器)、光纤、便捷式紧凑盘只读存储器(CD-ROM)、光学储存设备、磁储存设备、或上述内容的任何合适组合。
为了提供与用户的交互，可以在计算机上实施此处描述的系统和技术，该计算机具有：用于向用户显示信息的显示装置(例如，CRT(阴极射线管)或者LCD(液晶显示器)监视器)；以及键盘和指向装置(例如，鼠标或者轨迹球)，用户可以通过该键盘和该指向装置来将输入提供给计算机。其它种类的装置还可以用于提供与用户的交互；例如，提供给用户的反馈可以是任何形式的传感反馈(例如，视觉反馈、听觉反馈、或者触觉反馈)；并且可以用任何形式(包括声输入、语音输入或者、触觉输入)来接收来自用户的输入。
可以将此处描述的系统和技术实施在包括后台部件的计算系统(例如，作为数据服务器)、或者包括中间件部件的计算系统(例如，应用服务器)、或者包括前端部件的计算系统(例如，具有图形用户界面或者网络浏览器的用户计算机，用户可以通过该图形用户界面或者该网络浏览器来与此处描述的系统和技术的实施方式交互)、或者包括这种后台部件、中间件部件、或者前端部件的任何组合的计算系统中。可以通过任何形式或者介质的数字数据通信(例如，通信网络)来将系统的部件相互连接。通信网络的示例包括：局域网(LAN)、广域网(WAN)和互联网。
计算机系统可以包括客户端和服务器。客户端和服务器一般远离彼此并且通常通过通信网络进行交互。通过在相应的计算机上运行并且彼此具有客户端-服务器关系的计算机程序来产生客户端和服务器的关系。服务器可以是云服务器，又称为云计算服务器或云主机，是云计算服务体系中的一项主机产品，以解决了传统物理主机与VPS服务("Virtual Private Server"，或简称"VPS")中，存在的管理难度大，业务扩展性弱的缺陷。服务器也可以为分布式系统的服务器，或者是结合了区块链的服务器。
应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本发公开中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本公开公开的技术方案所期望的结果，本文在此不进行限制。
上述具体实施方式，并不构成对本公开保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本公开的精神和原则之内所作的修改、等同替换和改进等，均应包含在本公开保护范围之内。

Claims (23)

1.一种连接关系的建立方法，包括：
获取挂接在第一总线上的存储单元的地址信息，所述存储单元所在的板卡与所述第一总线所关联的处理器接口连接；
基于所述地址信息，将所述第一总线所关联的处理器接口的接口标识信息写入所述存储单元；
确定挂接有所述存储单元的第二总线；
通过所述第二总线从所述存储单元内读取所述接口标识信息，以及，获取所述第二总线所关联的板卡的板卡标识信息；
建立所述接口标识信息与所述板卡标识信息之间的连接关系。
2.根据权利要求1所述的方法，其中，
所述存储单元连接有开关，所述开关用于连通第一通路或者第二通路，所述第一通路为所述存储单元挂接在所述第一总线上的通路，所述第二通路为所述存储单元挂接在所述第二总线上的通路，且默认连通所述第一通路；
所述基于所述地址信息，将所述第一总线所关联的处理器接口的接口标识信息写入所述存储单元之后，且，所述确定挂接有所述存储单元的第二总线之前，所述方法还包括：
响应于所述写入的完成指令，向所述开关发送控制指令，所述控制指令用于指示所述开关从默认连接所述第一通路切换为连通所述第二通路。
3.根据权利要求2所述的方法，其中，
所述第二总线为集成电路IIC总线；
所述开关采用通用输入输出GPIO信号控制；
所述向所述开关发送控制指令，包括：
通过IIC转GPIO芯片，向所述开关发送控制指令。
4.根据权利要求1所述的方法，其中，
所述存储单元与所述第一总线和所述第二总线均连接；且，
所述存储单元为可编程器件，所述可编程器件具有寄存器，所述可编程器件通过编程控制所述第一总线和所述第二总线读写所述可编程器件内的同一个寄存器；
相应地，所述基于所述地址信息，将所述第一总线所关联的处理器接口的接口标识信息写入所述存储单元，包括：
所述基于所述地址信息，将所述第一总线所关联的处理器接口的接口标识信息写入所述可编程器件内的所述同一个寄存器；
所述通过所述第二总线从所述存储单元内读取所述接口标识信息，包括：
通过所述第二总线，从所述可编程器件的所述同一个寄存器内，读取所述接口标识信息。
5.根据权利要求1-4任一项所述的方法，其中，所述第一总线和所述第二总线均为集成电路IIC总线。
6.一种主板，包括：
处理器，具有处理器接口；
控制器，与第一总线和第二总线连接，所述第一总线与所述处理器接口存在关联关系，所述第二总线与所述主板之外的板卡存在关联关系，所述板卡与所述处理器接口通过第三总线连接；
其中，所述控制器用于在工作后，执行如权利要求1-5任一项所述的方法。
7.根据权利要求6所述的主板，还包括：
第一连接器，通过所述第三总线分别连接所述处理器接口和所述板卡；
第二连接器，通过所述第二总线分别连接所述控制器和所述板卡；
其中，所述第一连接器还通过所述第一总线与所述控制器连接。
8.根据权利要求7所述的主板，其中，
所述第一总线和所述第二总线均为集成电路IIC总线；
所述第三总线为：外设部件互连扩展PCIe总线、串行高技术配置SATA总线，或者，串行连接SAS总线；
所述第二连接器的数据传输速率小于所述第一连接器的数据传输速率。
9.根据权利要求6-8任一项所述的主板，其中，
所述处理器为中央处理器CPU；和/或，
所述控制器为基板管理控制器BMC。
10.一种电路系统，包括：
如权利要求6-9任一项所述的主板；以及，
板卡；
所述主板与所述板卡通过电缆连接。
11.根据权利要求10所述的系统，其中，
所述电缆包括：第一电缆和第二电缆；
所述第一电缆内设置有所述第一总线和所述第三总线；
所述第二电缆内设置有所述第二总线。
12.根据权利要求10或11所述的系统，其中，所述板卡上设置有：
所述存储单元；
开关，与所述存储单元连接，用于基于所述控制器的控制指令，连通第一通路或者第二通路，所述第一通路为所述存储单元挂接在所述第一总线上的通路，所述第二通路为所述存储单元挂接在所述第二总线上的通路。
13.根据权利要求12所述的系统，其中，
所述第二总线为集成电路IIC总线；
所述开关通过通用输入输出GPIO信号控制；
所述板卡上还设置有：
IIC转GPIO芯片，连接所述开关，以及通过所述IIC连接所述控制器，用于将所述IIC总线传输的所述控制指令，转换为GPIO信号的控制指令，并采用所述GPIO信号的控制指令对所述开关进行控制。
14.根据权利要求10或11所述的系统，其中，所述板卡上设置有：
所述存储单元为可编程器件；
所述可编程器件具有寄存器，所述可编程器件通过编程控制所述第一总线和所述第二总线读写所述可编程器件内的同一个寄存器。
15.一种服务器，包括：
如权利要求10-14任一项所述的电路系统。
16.一种连接关系的建立装置，包括：
获取模块，用于获取挂接在第一总线上的存储单元的地址信息，所述存储单元所在的板卡与所述第一总线所关联的处理器接口连接；
写入模块，用于基于所述地址信息，将所述第一总线所关联的处理器接口的接口标识信息写入所述存储单元；
确定模块，用于确定挂接有所述存储单元的第二总线；
读取模块，用于通过所述第二总线从所述存储单元内读取所述接口标识信息，以及，获取所述第二总线所关联的板卡的板卡标识信息；
建立模块，用于建立所述接口标识信息与所述板卡标识信息之间的连接关系。
17.根据权利要求16所述的装置，其中，
所述存储单元连接有开关，所述开关用于连通第一通路或者第二通路，所述第一通路为所述存储单元挂接在所述第一总线上的通路，所述第二通路为所述存储单元挂接在所述第二总线上的通路，且默认连通所述第一通路；
所述装置还包括：
控制模块，用于响应于所述写入的完成指令，向所述开关发送控制指令，所述控制指令用于指示所述开关从默认连接所述第一通路切换为连通所述第二通路。
18.根据权利要求17所述的装置，其中，
所述第二总线为集成电路IIC总线；
所述开关通过通用输入输出GPIO信号控制；
所述控制模块进一步用于：
通过IIC转GPIO芯片，向所述开关发送控制指令。
19.根据权利要求16所述的装置，其中，
所述存储单元与所述第一总线和所述第二总线均连接；且，
所述存储单元为可编程器件，所述可编程器件具有寄存器，所述可编程器件通过编程控制所述第一总线和所述第二总线读写所述可编程器件内的同一个寄存器；
相应地，所述写入模块进一步用于：
所述基于所述地址信息，将所述第一总线所关联的处理器接口的接口标识信息写入所述可编程器件内的所述同一个寄存器；
所述读取模块进一步用于：
通过所述第二总线，从所述可编程器件的所述同一个寄存器内，读取所述接口标识信息。
20.根据权利要求16-19任一项所述的装置，其中，所述第一总线和所述第二总线均为IIC总线。
21.一种电子设备，包括：
至少一个处理器；以及
与所述至少一个处理器通信连接的存储器；其中，
所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行权利要求1-5中任一项所述的方法。
22.一种存储有计算机指令的非瞬时计算机可读存储介质，其中，所述计算机指令用于使所述计算机执行根据权利要求1-5中任一项所述的方法。
23.一种计算机程序产品，包括计算机程序，所述计算机程序在被处理器执行时实现根据权利要求1-5中任一项所述的方法。
CN202210272207.9A 2022-03-18 2022-03-18 连接关系的建立方法、主板、装置、设备和存储介质 Active CN114721900B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210272207.9A CN114721900B (zh) 2022-03-18 2022-03-18 连接关系的建立方法、主板、装置、设备和存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210272207.9A CN114721900B (zh) 2022-03-18 2022-03-18 连接关系的建立方法、主板、装置、设备和存储介质

Publications (2)

Publication Number Publication Date
CN114721900A true CN114721900A (zh) 2022-07-08
CN114721900B CN114721900B (zh) 2022-11-25

Family

ID=82237308

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210272207.9A Active CN114721900B (zh) 2022-03-18 2022-03-18 连接关系的建立方法、主板、装置、设备和存储介质

Country Status (1)

Country Link
CN (1) CN114721900B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120079306A1 (en) * 2010-09-24 2012-03-29 Sarathy Jayakumar Memory Reconfiguration During System Run-Time
CN103853678A (zh) * 2012-12-06 2014-06-11 鸿富锦精密工业（深圳）有限公司 板卡管理装置及使用其的板卡管理系统和控制卡
CN111177043A (zh) * 2019-12-26 2020-05-19 苏州浪潮智能科技有限公司 加快读取现场可更换单元信息的方法、系统、设备及介质
CN112181891A (zh) * 2020-10-23 2021-01-05 北京大地信合信息技术有限公司 基于NVMe的存储板卡以及数据处理方法
CN112732617A (zh) * 2021-01-08 2021-04-30 苏州浪潮智能科技有限公司 一种nvme硬盘led灯的控制方法、装置、设备及可读介质
CN113127302A (zh) * 2021-04-16 2021-07-16 山东英信计算机技术有限公司 一种板卡gpio的监控方法和装置
CN113778732A (zh) * 2021-08-06 2021-12-10 锐捷网络股份有限公司 业务板卡的故障定位方法及装置
CN114003538A (zh) * 2021-10-22 2022-02-01 苏州浪潮智能科技有限公司 一种智能网卡的识别方法及智能网卡

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120079306A1 (en) * 2010-09-24 2012-03-29 Sarathy Jayakumar Memory Reconfiguration During System Run-Time
CN103853678A (zh) * 2012-12-06 2014-06-11 鸿富锦精密工业（深圳）有限公司 板卡管理装置及使用其的板卡管理系统和控制卡
CN111177043A (zh) * 2019-12-26 2020-05-19 苏州浪潮智能科技有限公司 加快读取现场可更换单元信息的方法、系统、设备及介质
CN112181891A (zh) * 2020-10-23 2021-01-05 北京大地信合信息技术有限公司 基于NVMe的存储板卡以及数据处理方法
CN112732617A (zh) * 2021-01-08 2021-04-30 苏州浪潮智能科技有限公司 一种nvme硬盘led灯的控制方法、装置、设备及可读介质
CN113127302A (zh) * 2021-04-16 2021-07-16 山东英信计算机技术有限公司 一种板卡gpio的监控方法和装置
CN113778732A (zh) * 2021-08-06 2021-12-10 锐捷网络股份有限公司 业务板卡的故障定位方法及装置
CN114003538A (zh) * 2021-10-22 2022-02-01 苏州浪潮智能科技有限公司 一种智能网卡的识别方法及智能网卡

Also Published As

Publication number Publication date
CN114721900B (zh) 2022-11-25

Similar Documents

Publication Publication Date Title
CN107423169B (zh) 用于测试高速外围设备互连设备的方法和系统
US8521929B2 (en) Virtual serial port management system and method
US8176207B2 (en) System debug of input/output virtualization device
KR102147629B1 (ko) 플렉시블 서버 시스템
CN109189203B (zh) 服务器节电系统及其节电方法
US9367510B2 (en) Backplane controller for handling two SES sidebands using one SMBUS controller and handler controls blinking of LEDs of drives installed on backplane
CN108170518B (zh) 服务器管理控制系统及方法
US11923992B2 (en) Modular system (switch boards and mid-plane) for supporting 50G or 100G Ethernet speeds of FPGA+SSD
CN112041827B (zh) 自动usb主机检测和端口配置方法及装置
US6654843B1 (en) Hot swapping
US20110004710A1 (en) System, method, and computer program product for interfacing one or more storage devices with a plurality of bridge chips
US9507744B2 (en) Handling two SGPIO channels using single SGPIO decoder on a backplane controller
CN114721900B (zh) 连接关系的建立方法、主板、装置、设备和存储介质
CN107818061B (zh) 关联外围设备的数据总线和管理总线
CN113434089B (zh) 数据搬移方法、装置及pcie系统
US10120828B2 (en) Bridge for bus-powered peripheral device power management
CN112579507A (zh) 宿主机与bmc通信的方法、bios、操作系统、bmc和服务器
TWI512482B (zh) 主機板組件及其資料處理系統
CN106844113B (zh) 一种采用冗余pch的服务器故障恢复系统及方法
CN107704403B (zh) 一种优化主背板信号传输的装置及方法
CN112564924A (zh) 计算机扩展卡及区块链终端设备
CN104679693A (zh) 一种1553b总线协议ip核的多接口模式实现方法
CN216014148U (zh) 一种服务器和服务器背板
KR101265233B1 (ko) 초기 저장장치 생산 및 테스트용 호스트 버스 아답터
CN114721895B (zh) 待测设计的验证方法、平台、设备和介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant