CN114708828B - 像素电路及显示面板 - Google Patents

Abstract

本申请公开了一种像素电路及显示面板，该像素电路包括驱动单元、充放电单元、充电单元以及电流镜单元，通过充放电单元的一端与驱动单元的控制端、驱动单元的控制端电性连接、电流镜单元的一端与充放电单元的另一端电性连接，使得驱动单元与电流镜单元构成电流镜结构，由于流经驱动单元的发光电流等于流经电流镜单元的电流，因此，在不补偿驱动单元的阈值电压的情况下，额定电流传输线中传输的电流处于恒定状态时，流经电流镜单元的电流也处于恒定状态，对应地，流经驱动单元的发光电流也处于恒定状态。

Description

像素电路及显示面板

技术领域

本申请涉及显示技术领域，具体涉及一种像素电路及显示面板。

背景技术

当前像素电路中驱动单元由于在电压、电流、温度等外界条件的应力作用下，驱动单元中驱动晶体管的阈值电压(Vth)会发生漂移，对于给定的数据信号的电压，当工作时由于阈值电压的漂移使得实际流过的发光电流变小。由于驱动单元与发光单元串联，因此，流经发光单元的发光电流也随之变小，致使发光单元的亮度衰减偏离目标值。

如果对上述阈值电压的漂移进行补偿，采用外部补偿需要增设新的IC(Integrated Circuit，集成电路)，但由于该IC的输出电压受到限制，阈值电压的可补偿范围有限；采用内部补偿需要结构更为复杂的像素电路，不仅需要更多数量的晶体管，同时也增大了像素(Pixel)的尺寸。本设计提出一种基于电流镜的新型LED驱动4T1C电路，通过输入额定电流就可保证LED稳定发光的效果，且不需要进行TFT的Vth补偿。该电路还可以实时监控LED的电流值，从而方便判定LED显示亮度衰减的直接原因。该设计可应用于TFT驱动的多种LED显示面板设备中。

发明内容

本申请提供一种像素电路及显示面板，以缓解需要通过补偿驱动晶体管的阈值电压来稳定发光电流的技术问题。

第一方面，本申请提供一种像素电路，该像素电路包括驱动单元、充放电单元、充电单元以及电流镜单元，驱动单元的一端与第一电源线电性连接，驱动单元的另一端与第二电源线电性连接；充放电单元的一端与驱动单元的控制端电性连接，充放电单元的控制端与第一扫描线电性连接；充电单元的一端与充放电单元的另一端电性连接，充电单元的另一端与额定电流传输线电性连接，充电单元的控制端与第二扫描线电性连接；电流镜单元的一端与充放电单元的另一端电性连接，电流镜单元的另一端与第二电源线电性连接，电流镜单元的控制端与驱动单元的控制端电性连接。

在其中一些实施方式中，充放电单元包括充放电晶体管，充放电晶体管的源极/漏极中的一个与驱动单元的控制端电性连接，充放电晶体管的源极/漏极中的另一个与充电单元的一端电性连接，充放电晶体管的栅极与第一扫描线电性连接。

在其中一些实施方式中，电流镜单元包括电流镜晶体管，电流镜晶体管的源极/漏极中的一个与充放电晶体管的源极/漏极中的另一个电性连接，电流镜晶体管的源极/漏极中的另一个与第二电源线电性连接，电流镜晶体管的栅极与驱动单元的控制端电性连接。

在其中一些实施方式中，充电单元包括充电晶体管，充电晶体管的源极/漏极中的一个与电流镜晶体管的源极/漏极中的一个电性连接，充电晶体管的源极/漏极中的另一个与额定电流传输线电性连接，充电晶体管的栅极与第二扫描线电性连接。

在其中一些实施方式中，驱动单元包括驱动晶体管，驱动晶体管的源极/漏极中的一个与第一电源线电性连接，驱动晶体管的源极/漏极中的另一个与第二电源线电性连接，驱动晶体管的栅极与充放电晶体管的源极/漏极中的一个、电流镜晶体管的栅极电性连接；其中，驱动晶体管的沟道类型与电流镜晶体管的沟道类型相同。

在其中一些实施方式中，充放电晶体管的尺寸与充电晶体管的尺寸相同；驱动晶体管的尺寸与电流镜晶体管的尺寸相同；且充放电晶体管的尺寸或者充电晶体管的尺寸中的一个小于驱动晶体管的尺寸或者电流镜晶体管的尺寸中的一个。

在其中一些实施方式中，像素电路的工作阶段包括准备阶段，在准备阶段中，充电单元、充放电单元均处于导通状态，且驱动单元、电流镜单元均处于断开状态。

在其中一些实施方式中，像素电路的工作阶段还包括发光阶段，在发光阶段中，充电单元、驱动单元以及电流镜单元均处于导通状态，且充放电单元处于断开状态。

在其中一些实施方式中，像素电路的工作阶段还包括关断阶段，在关断阶段中，充放电单元处于导通状态，充电单元处于断开状态，且驱动单元、电流镜单元均由导通状态切换为断开状态。

第二方面，本申请提供一种显示面板，该显示面板包括上述至少一实施方式中的像素电路，像素电路还包括存储单元和发光单元，存储单元的一端与驱动单元的控制端电性连接，存储单元的另一端与驱动单元的另一端电性连接；发光单元串接于驱动单元与第一电源线或者第二电源线之间。

本申请提供的像素电路及显示面板，通过充放电单元的一端与驱动单元的控制端、驱动单元的控制端电性连接、电流镜单元的一端与充放电单元的另一端电性连接，使得驱动单元与电流镜单元构成电流镜结构，由于流经驱动单元的发光电流等于流经电流镜单元的电流，因此，在不补偿驱动单元的阈值电压的情况下，额定电流传输线中传输的电流处于恒定状态时，流经电流镜单元的电流也处于恒定状态，对应地，流经驱动单元的发光电流也处于恒定状态。

又，由于流经驱动单元的发光电流等于流经电流镜单元的电流，因此，可以通过电流镜单元间接地监测到流经驱动单元的发光电流，进而能够根据发光电流-亮度的关系曲线得到发光单元的光衰减等工作情况。

附图说明

下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。

图1为相关技术中像素电路的第一种结构示意图。

图2为相关技术中像素电路的第二种结构示意图。

图3为相关技术中像素电路的第三种结构示意图。

图4为本申请实施例提供的像素电路的第一种结构示意图。

图5为本申请实施例提供的像素电路的第二种结构示意图。

图6为图4或者图5所示像素电路的时序示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

图1为相关技术中像素电路的第一种结构示意图，该像素电路包括写入晶体管T1、驱动晶体管T2、存储电容C以及发光器件D1，写入晶体管T1的源极/漏极中的一个与数据线连接，写入晶体管T1的栅极与第二扫描线连接，写入晶体管T1的源极/漏极中的另一个与驱动晶体管T2的栅极、存储电容C的一端连接，驱动晶体管T2的源极/漏极中的一个与第一电源线连接，驱动晶体管T2的源极/漏极中的另一个与发光器件D1的阳极连接，发光器件D1的阴极与第二电源线连接。

其中，数据线用于传输数据信号Data。第二扫描线用于传输第二扫描信号SCNA1。第一电源线用于传输正电源信号VDD。第二电源线用于传输负电源信号VSS。

可以理解的是，图1所示的像素电路并未对驱动晶体管T2的阈值电压漂移进行补偿，因此，虽然其驱动架构较为简单，但是流经驱动晶体管T2的发光电流容易受到影响而处于不稳定状态。

图2为相关技术中像素电路的第二种结构示意图，与图1所示的像素电路相比，其新增了一个感测晶体管T3，该感测晶体管T3的源极/漏极中的一个与驱动晶体管T2的源极/漏极中的另一个连接，该感测晶体管T3的栅极与感测控制线连接，该感测晶体管T3的源极/漏极中的另一个与对应的IC电性连接以实现对驱动晶体管T2的阈值电压漂移进行外部补偿。

其中，感测控制线用于传输感测控制信号Sense。

可以理解的是，相较于图1所示的像素电路，图2所示的像素电路增加了外部补偿的功能，对应地，这不仅需要增设新的IC，而且由于该IC的输出电压受到限制，阈值电压的可补偿范围有限。

图3为相关技术中像素电路的第三种结构示意图，与图2所示的像素电路相比，其新增了一个发光时间控制晶体管T4，该发光时间控制晶体管T4的源极/漏极中的一个与驱动晶体管T2的栅极连接，该发光时间控制晶体管T4的栅极与第一扫描线连接，该发光时间控制晶体管T4的源极/漏极中的另一个与第二电源线连接。其中，第一扫描线用于传输第一扫描信号SCNA2。

需要进行说明的是，发光时间控制晶体管T4用于在发光阶段中适时拉低驱动晶体管T2的栅极电位以关断驱动晶体管T2，可以改善低灰阶下的显示品质。

有鉴于上述提及的需要通过补偿驱动晶体管的阈值电压来稳定发光电流的技术问题，本实施例提供了一种像素电路，请参阅图4至图6，如图4或者图5所示，该像素电路包括驱动单元40、充放电单元20、充电单元10以及电流镜单元30，驱动单元40的一端与第一电源线电性连接，驱动单元40的另一端与第二电源线电性连接；充放电单元20的一端与驱动单元40的控制端电性连接，充放电单元20的控制端与第一扫描线电性连接；充电单元10的一端与充放电单元20的另一端电性连接，充电单元10的另一端与额定电流传输线电性连接，充电单元10的控制端与第二扫描线电性连接；电流镜单元30的一端与充放电单元20的另一端电性连接，电流镜单元30的另一端与第二电源线电性连接，电流镜单元30的控制端与驱动单元40的控制端电性连接。

可以理解的是，本实施例提供的像素电路，通过充放电单元20的一端与驱动单元40的控制端、驱动单元40的控制端电性连接、电流镜单元30的一端与充放电单元20的另一端电性连接，使得驱动单元40与电流镜单元30构成电流镜结构，由于流经驱动单元40的发光电流I2等于流经电流镜单元30的电流I1，因此，在不补偿驱动单元40的阈值电压的情况下，额定电流传输线中传输的电流处于恒定状态时，流经电流镜单元30的电流I1也处于恒定状态，对应地，流经驱动单元40的发光电流I2也处于恒定状态。

又，由于流经驱动单元40的发光电流I2等于流经电流镜单元30的电流I1，因此，可以通过电流镜单元30间接地监测到流经驱动单元40的发光电流I2，进而能够根据发光电流-亮度的关系曲线得到发光单元60的光衰减等工作情况。

需要进行说明的是，其中，第一扫描线用于传输第一扫描信号SCNA2。第二扫描线用于传输第二扫描信号SCNA1。第一电源线用于传输正电源信号VDD。第二电源线用于传输负电源信号VSS。额定电流传输线用于传输对应稳定的输入电流I0，该额定电流传输线也可以为用于传输数据信号的数据线，此种情况下，不仅需要考虑该数据信号的脉冲幅值，同时也应该根据需要配置对应的电流值，以满足像素电路的显示亮度。

在其中一个实施例中，充放电单元20包括充放电晶体管T2，充放电晶体管T2的源极/漏极中的一个与驱动单元40的控制端电性连接，充放电晶体管T2的源极/漏极中的另一个与充电单元10的一端电性连接，充放电晶体管T2的栅极与第一扫描线电性连接。

需要进行说明的是，该充放电晶体管T2既可以用于为驱动单元40的控制端进行充电以控制驱动单元40、电流镜单元30处于导通状态，又可以为驱动单元40的控制端进行适时放电以控制驱动单元40、电流镜单元30由导通状态切换为断开状态。可以理解的是，该充放电晶体管T2的功能复用，可以为像素电路节省一个晶体管，能够减小像素的尺寸，提高像素电路的密度和显示面板的开口率。

在其中一个实施例中，电流镜单元30包括电流镜晶体管T3，电流镜晶体管T3的源极/漏极中的一个与充放电晶体管T2的源极/漏极中的另一个电性连接，电流镜晶体管T3的源极/漏极中的另一个与第二电源线电性连接，电流镜晶体管T3的栅极与驱动单元40的控制端电性连接。

需要进行说明的是，该电流镜晶体管T3可以与下述的驱动晶体管T4构成电流镜，能够通过控制流经该电流镜晶体管T3的电流进而控制流经驱动晶体管T4的发光电流，从而可以忽略驱动晶体管T4的阈值电压漂移对该发光电流的稳定性影响。

在其中一个实施例中，充电单元10包括充电晶体管T1，充电晶体管T1的源极/漏极中的一个与电流镜晶体管T3的源极/漏极中的一个电性连接，充电晶体管T1的源极/漏极中的另一个与额定电流传输线电性连接，充电晶体管T1的栅极与第二扫描线电性连接。

需要进行说明的是，该充电晶体管T1在发光阶段S20中是处于导通状态的，通过上述的额定电流线可以为充电晶体管T1的源极/漏极中的一个提供一个较高的电位，能够减小或者防止驱动单元40的控制端电位通过充放电晶体管T2进行漏电，进而在低频驱动时更有利于较长时间地保持驱动单元40的控制端电位。

在其中一个实施例中，驱动单元40包括驱动晶体管T4，驱动晶体管T4的源极/漏极中的一个与第一电源线电性连接，驱动晶体管T4的源极/漏极中的另一个与第二电源线电性连接，驱动晶体管T4的栅极与充放电晶体管T2的源极/漏极中的一个、电流镜晶体管T3的栅极电性连接；其中，驱动晶体管T4的沟道类型与电流镜晶体管T3的沟道类型相同。

需要进行说明的是，通过配置驱动晶体管T4的沟道类型与电流镜晶体管T3的沟道类型相同，可以确保两者同步处于导通状态或者关断状态，以形成较为稳定的电流镜结构。具体地，驱动晶体管T4、电流镜晶体管T3可以但限于为N沟道型薄膜晶体管。

可以理解的是，在此情况下，由于驱动晶体管T4的栅极-源极之间电压差等于电流镜晶体管T3的栅极-源极之间电压差，因此，流经电流镜晶体管T3的电流也等于流经驱动晶体管T4的发光电流。

在其中一个实施例中，充放电晶体管T2的尺寸与充电晶体管T1的尺寸相同；驱动晶体管T4的尺寸与电流镜晶体管T3的尺寸相同；且充放电晶体管T2的尺寸或者充电晶体管T1的尺寸中的一个小于驱动晶体管T4的尺寸或者电流镜晶体管T3的尺寸中的一个。

需要进行说明的是，各晶体管的尺寸与各晶体管所允许传输的电流大小成正比例关系，其中，流经驱动晶体管T4的发光电流或者流经电流镜晶体管T3的电流大于流经充放电晶体管T2的电流或者流经充电晶体管T1的电流。因此，上述实施例如此配置各晶体管的尺寸大小关系，既可以保证像素电路对各晶体管的电流传输需求，又可以保证像素的最小尺寸，能够进一步提高像素密度和显示面板的开口率。

在其中一个实施例中，像素电路的工作阶段包括准备阶段S10，在准备阶段S10中，充电单元10、充放电单元20均处于导通状态，且驱动单元40、电流镜单元30均处于断开状态。此种情况下，可以为驱动单元40的控制端、电流镜单元30的控制端进行充电。

在其中一个实施例中，像素电路的工作阶段还包括发光阶段S20，在发光阶段S20中，充电单元10、驱动单元40以及电流镜单元30均处于导通状态，且充放电单元20处于断开状态。

需要进行说明的是，在该发光阶段S20中，由于充放电单元20处于断开状态，而驱动单元40的控制端、电流镜单元30的控制端均未连接其他的开关器件，也就是说驱动单元40的控制端、电流镜单元30的控制端没有其他的漏电路径，可以进一步降低驱动单元40的控制端、电流镜单元30的控制端的漏电流，因此，即使在更低的刷新频率下，上述像素电路也可以适用。

在其中一个实施例中，像素电路的工作阶段还包括关断阶段S30，在关断阶段S30中，充放电单元20处于导通状态，充电单元10处于断开状态，且驱动单元40、电流镜单元30均由导通状态切换为断开状态。

需要进行说明的是，在该关断阶段S30中，驱动单元40的控制端电位、电流镜单元30的控制端电位可以依次通过导通的充放电单元20、电流镜单元30进行泄放，直至驱动单元40、电流镜单元30处于断开状态。

在其中一个实施例中，如图4所示，像素电路还包括发光单元60，发光单元60串接于驱动单元40与第一电源线之间。

在其中一个实施例中，如图5所示，发光单元60也可以串接于驱动单元40与第二电源线之间。

其中，第一电源线传输的正电源信号VDD的电位大于第二电源线传输的负电源信号VSS的电位。

在其中一个实施例中，发光单元60可以包括串联和/或并联的至少一个发光器件D1，发光器件D1可以但不限于为迷你发光二极管，也可以为有机发光二极管、微发光二极管或者量子点发光二极管中的一个。

需要进行说明的是，上述像素电路不仅可以应用于主动发光型显示面板，也可以应用于液晶显示面板中的背光模组。

在其中一个实施例中，像素电路还包括存储单元50，存储单元50的一端与驱动单元40的控制端电性连接，存储单元50的另一端与驱动单元40的另一端电性连接。

在其中一个实施例中，存储单元50包括存储电容C，存储电容C的一端与驱动晶体管T4的栅极电性连接，存储电容C的另一端与驱动晶体管T4的源极/漏极中的另一个电性连接。

在其中一个实施例中，如图6所示，以驱动晶体管T4、充电晶体管T1、充放电晶体管T2以及电流镜晶体管T3均为N沟道型薄膜晶体管为例对图4或者图5所示的像素电路的工作过程进行说明如下：

准备阶段S10：第一扫描信号SCNA2、第二扫描信号SCNA1均处于高电位，充电晶体管T1、充放电晶体管T2均处于导通状态，驱动晶体管T4、电流镜晶体管T3均处于断开状态，通过输入电流I0为驱动晶体管T4的栅极、电流镜晶体管T3的栅极进行充电，在此情况下，驱动晶体管T4的栅极电位VG开始上升。

发光阶段S20：第二扫描信号SCNA1处于高电位，第一扫描信号SCNA2处于低电位，充电晶体管T1、驱动晶体管T4以及电流镜晶体管T3均处于导通状态，充放电晶体管T2处于断开状态，此状态下，流经驱动晶体管T4的发光电流I2等于流经电流镜晶体管T3的电流I1，发光器件D1处于发光状态。

关断阶段S30：第二扫描信号SCNA1处于低电位，第一扫描信号SCNA2处于高电位，充放电晶体管T2处于导通状态，充电晶体管T1处于断开状态，此状态下，驱动晶体管T4的栅极、电流镜晶体管T3的栅极依次经充放电晶体管T2、电流镜晶体管T3与第二电源线连接，导致驱动晶体管T4的栅极电位VG下降直至驱动晶体管T4关断，流经电流镜晶体管T3的电流I1、流经驱动晶体管T4的发光电流I2也在不断减小直至为零，发光器件D1停止发光。

需要进行说明的是，在上述三个阶段中，输入电流I0保持恒定。

在其中一个实施例中，本实施例提供一种显示面板，该显示面板包括上述至少一实施例中的像素电路。

可以理解的是，本实施例提供的显示面板，通过充放电单元20的一端与驱动单元40的控制端、驱动单元40的控制端电性连接、电流镜单元30的一端与充放电单元20的另一端电性连接，使得驱动单元40与电流镜单元30构成电流镜结构，由于流经驱动单元40的发光电流I2等于流经电流镜单元30的电流I1，因此，在不补偿驱动单元40的阈值电压的情况下，额定电流传输线中传输的电流处于恒定状态时，流经电流镜单元30的电流I1也处于恒定状态，对应地，流经驱动单元40的发光电流I2也处于恒定状态。

又，由于流经驱动单元40的发光电流I2等于流经电流镜单元30的电流I1，因此，可以通过电流镜单元30间接地监测到流经驱动单元40的发光电流I2，进而能够根据发光电流-亮度的关系曲线得到发光单元60的光衰减等工作情况。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。

以上对本申请实施例所提供的像素电路及显示面板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (9)

1.一种像素电路，其特征在于，包括：

驱动单元，所述驱动单元的一端与第一电源线电性连接，所述驱动单元的另一端与第二电源线电性连接；

充放电单元，所述充放电单元的一端与所述驱动单元的控制端电性连接，所述充放电单元的控制端与第一扫描线电性连接；

充电单元，所述充电单元的一端与所述充放电单元的另一端电性连接，所述充电单元的另一端与额定电流传输线电性连接，所述充电单元的控制端与第二扫描线电性连接；以及

电流镜单元，所述电流镜单元的一端与所述充放电单元的另一端电性连接，所述电流镜单元的另一端与所述第二电源线电性连接，所述电流镜单元的控制端与所述驱动单元的控制端电性连接；

其中，在所述像素电路的关断阶段中，所述充放电单元处于导通状态，所述充电单元处于断开状态，且所述驱动单元、所述电流镜单元均由导通状态切换为断开状态。

2.根据权利要求1所述的像素电路，其特征在于，所述充放电单元包括充放电晶体管，所述充放电晶体管的源极/漏极中的一个与所述驱动单元的控制端电性连接，所述充放电晶体管的源极/漏极中的另一个与所述充电单元的一端电性连接，所述充放电晶体管的栅极与所述第一扫描线电性连接。

3.根据权利要求2所述的像素电路，其特征在于，所述电流镜单元包括电流镜晶体管，所述电流镜晶体管的源极/漏极中的一个与所述充放电晶体管的源极/漏极中的另一个电性连接，所述电流镜晶体管的源极/漏极中的另一个与所述第二电源线电性连接，所述电流镜晶体管的栅极与所述驱动单元的控制端电性连接。

4.根据权利要求3所述的像素电路，其特征在于，所述充电单元包括充电晶体管，所述充电晶体管的源极/漏极中的一个与所述电流镜晶体管的源极/漏极中的一个电性连接，所述充电晶体管的源极/漏极中的另一个与所述额定电流传输线电性连接，所述充电晶体管的栅极与所述第二扫描线电性连接。

5.根据权利要求4所述的像素电路，其特征在于，所述驱动单元包括驱动晶体管，所述驱动晶体管的源极/漏极中的一个与所述第一电源线电性连接，所述驱动晶体管的源极/漏极中的另一个与所述第二电源线电性连接，所述驱动晶体管的栅极与所述充放电晶体管的源极/漏极中的一个、所述电流镜晶体管的栅极电性连接；

其中，所述驱动晶体管的沟道类型与所述电流镜晶体管的沟道类型相同。

6.根据权利要求5所述的像素电路，其特征在于，所述充放电晶体管的尺寸与所述充电晶体管的尺寸相同；所述驱动晶体管的尺寸与所述电流镜晶体管的尺寸相同；且所述充放电晶体管的尺寸或者所述充电晶体管的尺寸中的一个小于所述驱动晶体管的尺寸或者所述电流镜晶体管的尺寸中的一个。

7.根据权利要求1所述的像素电路，其特征在于，所述像素电路的工作阶段包括准备阶段，在所述准备阶段中，所述充电单元、所述充放电单元均处于导通状态，且所述驱动单元、所述电流镜单元均处于断开状态。

8.根据权利要求7所述的像素电路，其特征在于，所述像素电路的工作阶段还包括发光阶段，在所述发光阶段中，所述充电单元、所述驱动单元以及所述电流镜单元均处于导通状态，且所述充放电单元处于断开状态。

9.一种显示面板，其特征在于，包括如权利要求1至8任一项所述的像素电路，所述像素电路还包括：

存储单元，所述存储单元的一端与所述驱动单元的控制端电性连接，所述存储单元的另一端与所述驱动单元的另一端电性连接；和

发光单元，所述发光单元串接于所述驱动单元与所述第一电源线或者所述第二电源线之间。

Images