CN114706803A - 多速率适配方法及PCIe设备 - Google Patents
多速率适配方法及PCIe设备 Download PDFInfo
- Publication number
- CN114706803A CN114706803A CN202210321354.0A CN202210321354A CN114706803A CN 114706803 A CN114706803 A CN 114706803A CN 202210321354 A CN202210321354 A CN 202210321354A CN 114706803 A CN114706803 A CN 114706803A
- Authority
- CN
- China
- Prior art keywords
- pcie
- speed
- speed grade
- host
- grade
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 37
- 230000006978 adaptation Effects 0.000 title claims abstract description 15
- 238000004891 communication Methods 0.000 claims abstract description 49
- 230000001105 regulatory effect Effects 0.000 claims abstract description 9
- 230000015654 memory Effects 0.000 claims description 25
- 238000012549 training Methods 0.000 claims description 14
- 238000004590 computer program Methods 0.000 claims description 7
- 230000005540 biological transmission Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 8
- 230000003287 optical effect Effects 0.000 description 5
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000000670 limiting effect Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 230000002452 interceptive effect Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000002860 competitive effect Effects 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 239000003999 initiator Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 239000003550 marker Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4086—Bus impedance matching, e.g. termination
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0026—PCI express
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
本发明实施例公开了一种多速率适配方法及PCIe设备。方法包括：获取PCIe主机端的速度等级与PCIe设备端的速度等级；若PCIe主机端的速度等级低于PCIe设备端的速度等级，则调整PCIe设备端的速度等级，以使调整后的PCIe设备端的速度等级与PCIe主机端的速度等级相同；根据PCIe主机端的速度等级与调整后的PCIe设备端速度等级通过PCIe总线与PCIe主机端进行数据通信。解决了PCIe主机端的速度等级与PCIe设备端的速度等级不匹配无法正常通信和PCIe分析仪无法抓取速度等级高于自身许可的速度等级的PCIe总线数据的问题，节省了更换PCIe分析仪设备的成本。
Description
技术领域
本发明涉及通信技术领域，尤其涉及一种多速率适配方法及PCIe设备。
背景技术
PCIe接口最早用于PC上的扩展插槽接口，用于高速接口的设备之间传输数据，5G时代的到来，为了更好的满足网络对大数据传输的需求，5G通信模块需要用到PCIe接口做数据传输。PCIe接口硬件特性也决定了其枚举适配所需要的特定条件，PCIe接口是一种端对端的连接拓扑模式，所以首先要有一个对端PCIe设备；其次两个对端设备需要有属于自己的接口工作模式，一个设备作为PCIe主机端(Root Complex)，另外一个设备作为PCIe设备端(Endpoint)；最后两个对端设备的枚举需要进行信息的交互，配置的同步。
PCIe分析仪是一种专业抓取PCIe物理总线信号的仪器，这种仪器可以实时抓取PCIe主机端(Root Complex)以及设备端的(Endpoint)的交互信息，是一种有效的调试，定位分析的辅助工具，这种仪器必须要有严格的PCIe物理总线的速度匹配关系，速度不匹配是无法抓取到正确的，有效的调试信息。目前不同速度等级的PCIe分析仪基础硬件主体不能完全兼容，升级更高速度等级的PCIe分析仪需要更换新的硬件设备；且购买以及升级更高速度等级的PCIe分析仪成本高，从提交申请升级速度等级到更新软体、硬体设备需要的周期长，不能解决急需问题；因为PCIe Root Complex在主机端的BIOS配置都是固定的，不允许修改，且随意升级BIOS的PCIe总线速度配置风险大，所以常规的PCIe Root Complex主机端都是配置为Automatic；每次调试不同PCIe总线速度等级的M.2设备，繁琐且耗时长，且每一次调试的总线信号衰减补偿并不能全部兼容不同PCIe总线速度等级的PCIe分析仪应用，极大的增加的人力工时的成本，效率低。
发明内容
基于此，本申请提供一种多速率适配方法及PCIe设备，以克服上述技术缺陷。
第一方面，本申请提供一种多速率适配方法，包括：
获取PCIe主机端的速度等级与PCIe设备端的速度等级；若PCIe主机端的速度等级低于PCIe设备端的速度等级，则调整PCIe设备端的速度等级，以使调整后的PCIe设备端的速度等级与PCIe主机端的速度等级相同；根据PCIe主机端的速度等级与调整后的PCIe设备端速度等级通过PCIe总线与PCIe主机端进行数据通信。
结合第一方面，在一个可行的实施例中，若PCIe主机端的速度等级高于或者等于PCIe设备端的速度等级，则根据PCIe设备端的速度等级通过PCIe总线与PCIe主机端进行数据通信。
结合第一方面，若PCIe主机端的速度等级小于PCIe设备端的速度等级，则根据PCIe主机端的速度等级适配PCIe设备端的速度等级包括：根据PCIe主机端速度等级降低PCIe设备端的速度等级，以使PCIe设备端的速度等级与PCIe主机端速度等级相同。
结合第一方面，根据PCIe主机端速度等级适配PCIe设备端的速度等级，还包括：
根据PCIe主机端速度等级触发PCIe总线物理链路RE-train，以使PCIe设备端与PCIe主机端正常通信。
结合第一方面，在一个可行的实施例中，根据PCIe主机端速度等级触发PCIe总线物理链路RE-train包括：
调训PCIe总线物理链路的速度等级；
调训PCIe总线物理链路的链路带宽；
调训PCIe总线物理链路的信号质量值。
结合第一方面，根据PCIe主机端的速度等级与调整后的PCIe设备端速度等级通过PCIe总线与PCIe主机端进行数据通信：
根据PCIe主机端的速度等级，匹配对应速度等级的阻抗匹配参数、信号衰减补偿参数；
选择与阻抗匹配、信号衰减补偿的参数对应的通信线路后通过PCIe总线与PCIe主机端进行数据通信。
结合第一方面，在一个可行的实施例中，获取PCIe主机端的速度等级与PCIe设备端的速度等级之前，该方法还包括：PCIe设备端进行硬件初始化，配置时钟信号，配置DDR类型。
第二方面，本申请实施例提供一种PCIe设备，包括：
获取模块：用于获取PCIe主机端的速度等级与PCIe设备端的速度等级；
调整模块：用于若PCIe主机端的速度等级低于PCIe设备端的速度等级，则调整PCIe设备端的速度等级，以使调整后的PCIe设备端的速度等级与PCIe主机端的速度等级相同；
通信模块：用于根据PCIe主机端的速度等级与调整后的PCIe设备端速度等级通过PCIe总线与PCIe主机端进行数据通信。
第三方面，本申请实施例提供一种计算机设备，包括存储器和处理器，所述存储器存储有计算机程序，所述处理器执行所述计算机程序时实现第一方面所述的方法的部分或全部。
第四方面，本申请实施例提供一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被计算机设备执行时实现第一方面所述的方法的部分或全部。
PCIe分析仪需要与PCIe物理总线的速度严格匹配，获取PCIe设备端和PCIe主机端的速度等级，在PCIe设备端和PCIe主机端的速度等级不匹配时，通过调整PCIe设备端的速度等级来适配PCIe设备端和PCIe主机端之间的速度等级，以解决当PCIe设备端和PCIe主机端的速度等级不匹配时，PCIe模块适应当前只有较低速度等级的PCIe分析仪，节省了设备仪器购买成本和人力工时调试阻抗匹配的成本。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍。
图1为本申请实施例提供的PCIe模块的结构示意图；
图2为本申请实施例提供的一种多速率适配方法的流程示意图；
图3为本申请实施例提供的一种多速度等级通信线路的结构示意图；
图4为本申请实施例提供的另一种PCIe设备的结构示意图；
图5为本申请实施例提供的另一种PCIe设备的结构示意图。
具体实施方式
本申请以下实施例中所使用的术语只是为了描述特定实施例的目的，而并非旨在作为对本申请的限制。如在本申请的说明书和所附权利要求书中所使用的那样，单数表达形式“一个”、“一种”、“所述”、“上述”、“该”和“这一”旨在也包括复数表达形式，除非其上下文中明确地有相反指示。
在本申请中，“至少一个(项)”是指一个或者多个，“多个”是指两个或两个以上，“至少两个(项)”是指两个或三个及三个以上，“和/或”，用于描述关联对象的关联关系，表示可以存在三种关系，例如，“A和/或B”可以表示：只存在A，只存在B以及同时存在A和B三种情况，其中A，B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项(个)”或其类似表达，是指这些项中的任意组合。例如，a，b或c中的至少一项(个)，可以表示：a，b，c，“a和b”，“a和c”，“b和c”，或“a和b和c”。
下面结合附图对本申请作进一步详细描述。
参见图1，图1为本申请实施例提供的PCIe模块的结构示意图。如图1所示，该PCIe模块包括PCIe设备端101，PCIe控制器1011，PCIe主机端102，PCIe分析仪1021；
其中PCIe设备端(PCIe endpoint，PE)101作为PCIe总线操作的发起者处于PCIe总线拓扑结构的最末端，主要包括固态硬盘(Solid State Disk，SSD)，只读存储器(Read-Only Memory，ROM)，图形处理器(Graphics Processing Unit,GPU)等设备；
PCIe控制器1011用于获取PCIe主机端和PCIe设备端的速度等级在PCIe主机端和PCIe设备端的速度等级不匹配时，调整PCIe设备端速度等级以适配PCIe主机端的速度等级；
PCIe主机端102可以看成一个根复合体(Root Complex，RC)，RC为CPU和PCle总线之间的接口，可以包含几个组件(处理器接口、DRAM接口等)，甚至可以包含几个芯片。RC位于PCI倒立树拓扑的“根”，并代表CPU与系统的其余部分进行通信。
PCIe分析仪1021用于实时抓取PCIe主机端和PCIe设备端的交互信息，是一种有效的调试，定位分析的辅助工具。
参见图2，图2为本申请实施例提供的一种多速率适配方法的流程示意图。如图2所示，该方法包括：
S201、获取PCIe主机端的速度等级与PCIe设备端的速度等级。
具体地，PCIe接口是一种端对端的的链接拓扑模式，PCIe接口需要一个对端的PCIe设备，即PCIe主机端和PCIe设备端，若PCIe主机端接受数据的速度等级无法与PCIe设备端传输数据的速度等级匹配，将导致PCIe模块无法正常工作，PCIe分析仪也无法抓取比自身速度等级高的PCIe总线数据，因此获取PCIe主机端的速度等级与PCIe设备端用于对比PCIe主机端与PCIe设备端的速度等级是否匹配，是否需要调整适配。
在一种可能的实施例中，若PCIe主机端的速度等级高于或者等于PCIe设备端的速度等级，则根据PCIe设备端的速度等级通过PCIe总线与PCIe主机端进行数据通信。
具体地，当PCIe主机端的速度等级高于或者等于PCIe设备端，PCIe总线则可以正常传输数据，PCIe分析仪可以抓取PCIe总线数据。
S202、若PCIe主机端的速度等级低于PCIe设备端的速度等级，则调整PCIe设备端的速度等级，以使调整后的PCIe设备端的速度等级与PCIe主机端的速度等级相同。
具体地，只有当PCIe设备端的速度等级大于PCIe主机端的设备等级时才需要调整PCIe设备端的速度等级来适配PCIe主机端的速度等级，以使PCIe总线正常传输数据，PCIe分析仪可以抓取PCIe总线数据。
在一个示例中，最大Gen1速度等级的PCIe分析仪只能抓取Gen1速度等级的PCIe总线数据，不能抓取Gen2,Gen3,Gen4速度等级的PCIe总线数据；
在一个示例中，最大Gen2速度等级的PCIe分析仪只能抓取Gen1、Gen2速度等级的PCIe总线数据，不能抓取Gen3,Gen4速度等级的PCIe总线数据；
在一个示例中，最大Gen3速度等级的PCIe分析仪只能抓取Gen1、Gen2、gen3速度等级的PCIe总线数据，不能抓取Gen4速度等级的PCIe总线数据。
在一种可能的实施例中，若PCIe主机端的速度等级小于所述PCIe设备端的速度等级，则根据所述PCIe主机端的速度等级适配PCIe设备端的速度等级包括：根据所述PCIe主机端速度等级降低所述PCIe设备端的速度等级，以使所述PCIe设备端的速度等级与所述PCIe主机端速度等级相同。
具体地，由于PCIe主机端和PCIe设备端的数据通信需要在同一速度等级下才能正常通信，因此当PCIe主机端的速度等级小于PCIe设备端的速度等级时，需要将PCIe设备端的速度等级限制为PCIe主机端的速度等级，即降低PCIe设备端的速度等级，以使PCIe设备端的速度等级为PCIe主机端的速度等级，进而保证PCIe主机端和PCIe设备端的正常通信。
在一种可能的实施例中，根据PCIe主机端速度等级适配PCIe设备端的速度等级，还包括：根据PCIe主机端速度等级触发PCIe总线物理链路RE-train，以使PCIe设备端与PCIe主机端正常通信。
具体地，PCIe主机端速度等级与PCIe设备端的速度等级同步后，PCIe物理链路的总线速度等级可能还处于PCIe设备端调整前的速度等级状态，此时根据PCIe主机端速度等级触发PCIe总线物理链路RE-train，重新调训物理链路后PCIe主机端和PCIe设备端才能正常通信。
在一种可能的实施例中，根据PCIe主机端速度等级触发PCIe总线物理链路RE-train包括：调训PCIe总线物理链路的速度等级；调训PCIe总线物理链路的链路带宽；调训PCIe总线物理链路的信号质量值。
具体地，PCIe控制器限制PCIe设备端的速度等级后，还需要对PCIe总线物理链路进行重新调训以适应新的数据传输速度等级，包括调训所述PCIe总线物理链路的速度等级，例如当PCIe总线物理链路需要从Gen1调整为Gen2时，需要进行速度等级调训Bit Lock和Symbol Lock等参数都需要重新获取，PCIe总线的的接收端链路上没有时钟，SymbolLock表示PCIe链路上获取开始训练的标记符COM字符的过程，Bit Lock表示通过接收到发送端发过来的报文信息(带有时钟信息)来获取时钟信息的过程；调训所述PCIe总线物理链路的链路带宽,带宽是指在固定的时间可传输的资料数量，亦即在传输管道中可以传递数据的能力，当PCIe总线物理链路的速度等级改变是，需要重新调训物理链路的链路带宽；调训所述PCIe总线物理链路的信号质量值，信号质量值指在PCIe总线物理上传输的强弱、传输速率等参数的调训。
在一种可能的实施例中，根据PCIe主机端的速度等级与调整后的PCIe设备端速度等级通过PCIe总线与PCIe主机端进行数据通信：根据PCIe主机端的速度等级，匹配对应速度等级的阻抗匹配参数、信号衰减补偿参数；选择与阻抗匹配、信号衰减补偿的参数对应的通信线路后通过PCIe总线与PCIe主机端进行数据通信。
具体地，请参见图3，图3为本申请实施例提供的一种多速度等级通信线路的结构示意图，不同速度等级的PCIe主机端和PCIe设备端的数据传输对应不同的阻抗匹配参数、信号衰减补偿参数，而不同的阻抗匹配参数、信号衰减补偿参数需要对应的电子元件实现，在PCIe装置端中分别预置不同速度等级的阻抗匹配参数、信号衰减补偿参数对应的传输线路，根据适配后的PCIe设备端的速度等级，选取对应的阻抗匹配参数、信号衰减补偿参数对应的传输线路进行数据传输。
S203、根据PCIe主机端的速度等级与调整后的PCIe设备端速度等级通过PCIe总线与PCIe主机端进行数据通信。
具体地，通过PCIe控制器将PCIe设备端的速度等级限制，并根据新的速度等级重新调训PCIe总线物理链路后，PCIe设备端和PCIe主机端通过新的速度等级进行数据传输，PCIe分析仪根据其自带的许可(license)，对PCIe总线数据进行抓取，这里的PCIe分析仪license与速度等级有对应关系，Gen1的速度等级的PCIe分析仪license只能抓取速度等级为Gen1的总线数据，因此当PCIe设备端的速度等级高于PCIe分析仪license许可的速度等级时，PCIe分析仪将无法正常抓取PCIe总线上的数据。在PCIe设备端的速度等级与调整后，PCIe主机端就可以与PCIe设备端通过PCIe总线进行数据通信，PCIe分析仪则根据自身的license抓取PCIe总线上的数据。
在一种可能的实施例中，获取PCIe主机端的速度等级与PCIe设备端的速度等级之前，方法还包括：PCIe设备端进行基本硬件初始化，配置时钟信号，配置DDR类型。
具体地在开始获取PCIe主机端和PCIe设备端的速度等级前，PCIe模块需要进行一系列初始化操作，包括基本硬件的启动初始化；配置时钟信号PCIe总线物理链路间的数据传送使用基于时钟的同步传送机制，但是在物理链路上并没有时钟线，PCIe总线的接收端含有时钟数据恢复CDR(Clock Data Recovery)模块，CDR模块将从接收报文中提取接收时钟，从而进行同步数据传递；配置双倍速率(Double Data Rate，DDR)类型，通过DDR技术可以使数据传输速度为系统时钟频率的两倍，不同类型的DDR在带宽速度、工作频率等方面有区别，因此需要在获取PCIe主机端和PCIe设备端的速度等级前确定PCIe模块的DDR类型。
在一种可能的实施例中，应用于PCIe设备端的多速率适配方法，可以在任意一种支持PCIe协议的接口上实现。
具体地，本实施例的多速率适配方法，是基于PCIe模块实现的，可以在任意一种支持PCIe协议的接口上实现，例如M.2接口，PCIe接口，MPCIe接口等。
可以看出，本申请实施例通过获取PCIe主机端的速度等级与PCIe设备端的速度等级；若PCIe主机端的速度等级低于PCIe设备端的速度等级，则调整PCIe设备端的速度等级，以使调整后的PCIe设备端的速度等级与PCIe主机端的速度等级相同；根据PCIe主机端的速度等级与调整后的PCIe设备端速度等级通过PCIe总线与PCIe主机端进行数据通信。使不同速度等级的PCIe设备端和PCIe主机端的速度等级都可以正常通信，保证PCIe分析仪可以抓取与其自身速度等级不匹配的PCIe设备和PCIe主机端之间的PCIe总线数据，可以减去对PCIe分析仪的license以及总线物理信号阻抗匹配的强依赖性，可以适应当前只有较低速度等级的PCIe分析仪的场景，提高了PCIe主机端的PCIe分析仪的兼容性，不需要从主机端的BIOS去调整PCIe总线速度，达到提供优于竞品模块的适配性，节省了设备仪器购买成本和人力工时调试阻抗匹配的成本。
参见图4，图4为本申请实施例提供的一种PCIe设备的结构示意图。如图4所示，该PCIe设备包括：
获取模块401：用于获取PCIe主机端的速度等级与PCIe设备端的速度等级；
调整模块402：用于若PCIe主机端的速度等级低于PCIe设备端的速度等级，则调整PCIe设备端的速度等级，以使调整后的PCIe设备端的速度等级与PCIe主机端的速度等级相同；
通信模块403：用于根据PCIe主机端的速度等级与调整后的PCIe设备端速度等级通过PCIe总线与PCIe主机端进行数据通信。
在一个可行的实施例中，上述通信模块403还用于：
当PCIe主机端的速度等级高于或者等于PCIe设备端的速度等级，PCIe设备端的速度等级通过PCIe总线与PCIe主机端进行数据通信。
在一个可行的实施例中，在根据PCIe主机端的速度等级适配PCIe设备端的速度等级的方面，调整模块402具体用于：
根据PCIe主机端速度等级降低PCIe设备端的速度等级，以使PCIe设备端的速度等级与PCIe主机端速度等级相同。
在一个可行的实施例中，在根据PCIe主机端的速度等级适配PCIe设备端的速度等级的方面，调整模块402还具体用于：
根据所述PCIe主机端速度等级触发PCIe总线物理链路RE-train，以使PCIe设备端与所述PCIe主机端正常通信。
在一个可行的实施例中，在根据PCIe主机端速度等级触发PCIe总线物理链路RE-train的方面，调整模块402具体用于：
调训PCIe总线物理链路的速度等级；
调训PCIe总线物理链路的链路带宽；
调训PCIe总线物理链路的信号质量值。
在一个可行的实施例中，上述通信模块403还用于根据PCIe主机端的速度等级，匹配对应速度等级的阻抗匹配参数、信号衰减补偿参数；选择阻抗匹配、信号衰减补偿的参数对应的通信线路后通过PCIe总线与PCIe主机端进行数据通信。
在一个可行的实施例中，上述调整模块402还用于：
对PCIe设备端进行硬件初始化，配置时钟信号，配置DDR类型。
需要说明的是，上述各模块(获取模块401、调整模块402和通信模块403)用于执行上述方法的相关步骤。比如获取模块401用于执行步骤S201的相关内容，调整模块402用于执行步骤S202的相关内容；通信模块403用于执行步骤S203的相关内容。
在本实施例中，PCIe设备400是以模块的形式来呈现。这里的“模块”可以指特定应用集成电路(application-specific integrated circuit，ASIC)，执行一个或多个软件或固件程序的处理器和存储器，集成逻辑电路，和/或其他可以提供上述功能的器件。此外，以上获取模块401、调整模块402和通信模块403可通过图5所示的PCIe设备的处理器501和通信接口503来实现。
如图5所示PCIe设备500可以图5中的结构来实现，该PCIe设备500包括至少一个处理器501，至少一个存储器502、及至少一个通信接口503。所述处理器501、所述存储器502、和所述通信接口503通过所述通信总线连接并完成相互间的通信。
处理器501可以是通用中央处理器(CPU)，微处理器，特定应用集成电路(application-specific integrated circuit，ASIC)，或一个或多个用于控制以上方案程序执行的集成电路。
通信接口503，用于与其他设备或通信网络通信，如以太网，无线接入网(RAN)，无线局域网(Wireless Local Area Networks，WLAN)等。
存储器502可以是只读存储器(read-only memory，ROM)或可存储静态信息和指令的其他类型的静态存储设备，随机存取存储器(random access memory，RAM)或者可存储信息和指令的其他类型的动态存储设备，也可以是电可擦可编程只读存储器(ElectricallyErasable Programmable Read-Only Memory，EEPROM)、只读光盘(Compact Disc Read-Only Memory，CD-ROM)或其他光盘存储、光碟存储(包括压缩光碟、激光碟、光碟、数字通用光碟、蓝光光碟等)、磁盘存储介质或者其他磁存储设备、或者能够用于携带或存储具有指令或数据结构形式的期望的程序代码并能够由计算机存取的任何其他介质，但不限于此。存储器602可以是独立存在，通过总线与处理器501相连接。存储器502也可以和处理器501集成在一起。
其中，所述存储器502用于存储执行以上方案的应用程序代码，并由处理器501来控制执行。所述处理器501用于执行所述存储器502中存储的应用程序代码。
存储器502存储的代码可执行以上提供的一种多速率适配方法，比如：
获取PCIe主机端的速度等级与PCIe设备端的速度等级；若PCIe主机端的速度等级低于PCIe设备端的速度等级，则调整PCIe设备端的速度等级，以使调整后的PCIe设备端的速度等级与PCIe主机端的速度等级相同；根据PCIe主机端的速度等级与调整后的PCIe设备端速度等级通过PCIe总线与PCIe主机端进行数据通信。
本申请实施例还提供一种计算机存储介质，其中，该计算机存储介质可存储有程序，该程序执行时包括上述方法实施例中记载的任何一种多速率适配方法的部分或全部步骤。
需要说明的是，对于前述的各方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本申请并不受所描述的动作顺序的限制，因为依据本申请，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定是本申请所必须的。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
在本申请所提供的几个实施例中，应该理解到，所揭露的装置，可通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储器中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储器中，包括若干指令用以使得一台计算机设备(可为个人计算机、服务器或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储器包括：U盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。
本领域普通技术人员可以理解上述实施例的各种方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，该程序可以存储于一计算机可读存储器中，存储器可以包括：闪存盘、只读存储器(英文：Read-Only Memory，简称：ROM)、随机存取器(英文：Random Access Memory，简称：RAM)、磁盘或光盘等。
以上所述，以上实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。
Claims (10)
1.一种多速率适配方法，应用于PCIe设备端，其特征在于，包括：
获取PCIe主机端的速度等级与所述PCIe设备端的速度等级；
若所述PCIe主机端的速度等级低于所述PCIe设备端的速度等级，则调整所述PCIe设备端的速度等级，以使调整后的所述PCIe设备端的速度等级与所述PCIe主机端的速度等级相同；
根据所述PCIe主机端的速度等级与调整后的所述PCIe设备端速度等级通过PCIe总线与所述PCIe主机端进行数据通信。
2.根据权利要求1所述的方法，其特征在于，所述方法还包括：
若所述PCIe主机端的速度等级高于或者等于所述PCIe设备端的速度等级，则根据所述PCIe设备端的速度等级通过所述PCIe总线与所述PCIe主机端进行数据通信。
3.根据权利要求1或2所述的方法，其特征在于，所述根据所述PCIe主机端的速度等级适配PCIe设备端的速度等级，包括：
根据所述PCIe主机端速度等级降低所述PCIe设备端的速度等级，以使所述PCIe设备端的速度等级与所述PCIe主机端速度等级相同。
4.根据权利要求4所述的方法，其特征在于，所述根据所述PCIe主机端速度等级适配所述PCIe设备端的速度等级，还包括：
根据所述PCIe主机端速度等级触发PCIe总线物理链路RE-train，以使所述PCIe设备端与所述PCIe主机端正常通信。
5.根据权利要求5所述的方法，其特征在于，所述根据所述PCIe主机端速度等级触发PCIe总线物理链路RE-train，包括：
调训所述PCIe总线物理链路的速度等级；
调训所述PCIe总线物理链路的链路带宽；
调训所述PCIe总线物理链路的信号质量值。
6.根据权利要求1所述的方法，其特征在于，所述根据所述PCIe主机端的速度等级与调整后的所述PCIe设备端速度等级通过所述PCIe总线与所述PCIe主机端进行数据通信，包括：
根据所述PCIe主机端的速度等级，匹配对应速度等级的阻抗匹配参数、信号衰减补偿参数；
选择与所述阻抗匹配、信号衰减补偿的参数对应的通信线路后通过所述PCIe总线与所述PCIe主机端进行数据通信。
7.根据权利要求1-6所述的方法，其特征在于，所述获取PCIe主机端的速度等级与所述PCIe设备端的速度等级之前，所述方法还包括：
所述PCIe设备端进行硬件初始化，配置时钟信号，配置DDR类型。
8.一种PCIe设备，其特征在于，包括：
获取模块：用于获取PCIe主机端的速度等级与所述PCIe设备端的速度等级；
调整模块：用于若所述PCIe主机端的速度等级低于所述PCIe设备端的速度等级，则调整所述PCIe设备端的速度等级，以使调整后的所述PCIe设备端的速度等级与所述PCIe主机端的速度等级相同；
通信模块：用于根据所述PCIe主机端的速度等级与调整后的所述PCIe设备端速度等级通过PCIe总线与所述PCIe主机端进行数据通信。
9.一种计算机设备，包括存储器和处理器，所述存储器存储有计算机程序，其特征在于，所述处理器执行所述计算机程序时实现权利要求1-7任一项所述的方法的步骤。
10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被计算机设备执行时实现权利要求1-7任一项所述的方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210321354.0A CN114706803B (zh) | 2022-03-29 | 2022-03-29 | 多速率适配方法及PCIe设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210321354.0A CN114706803B (zh) | 2022-03-29 | 2022-03-29 | 多速率适配方法及PCIe设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114706803A true CN114706803A (zh) | 2022-07-05 |
| CN114706803B CN114706803B (zh) | 2023-11-10 |
Family
ID=82169961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210321354.0A Active CN114706803B (zh) | 2022-03-29 | 2022-03-29 | 多速率适配方法及PCIe设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114706803B (zh) |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1805473A (zh) * | 2005-12-12 | 2006-07-19 | 沈逸林 | 网络媒体话机的无线网络接口设置方法和装置 |
| CN102761388A (zh) * | 2011-04-29 | 2012-10-31 | 华为技术有限公司 | 数据传输中速率的调整方法和设备 |
| US20140122696A1 (en) * | 2012-10-31 | 2014-05-01 | Agilent Technologies, Inc. | Method for Monitoring and Displaying High Speed Bus Performance |
| CN103885919A (zh) * | 2014-03-20 | 2014-06-25 | 北京航空航天大学 | 一种多dsp和fpga并行处理系统及实现方法 |
| US20160182317A1 (en) * | 2014-12-18 | 2016-06-23 | Ron Rotstein | Multi-rate high-speed bus with statistical aggregator |
| CN107888442A (zh) * | 2016-09-30 | 2018-04-06 | 华为技术有限公司 | 一种端口速率确定方法以及计算机设备 |
| CN207897064U (zh) * | 2017-11-07 | 2018-09-21 | 北京大恒图像视觉有限公司 | 一种100m/1g/2.5g/5g/10g接口自适应工业相机 |
| US20180293200A1 (en) * | 2017-04-07 | 2018-10-11 | Samsung Electronics Co., Ltd. | Electronic device and method for controlling connection interface |
| US20190121417A1 (en) * | 2018-12-20 | 2019-04-25 | Intel Corporation | Data rate adaptive link speed |
| US20190220082A1 (en) * | 2018-01-15 | 2019-07-18 | Toshiba Memory Corporation | Information processing apparatus, storage device, and method performed by host system |
| CN110417508A (zh) * | 2018-04-30 | 2019-11-05 | 英特尔Ip公司 | 调制解调器和主机平台之间的数据速率自适应数据传输 |
| CN114138482A (zh) * | 2021-11-26 | 2022-03-04 | 江苏省未来网络创新研究院 | 一种自动适配硬件资源的nta设备配置策略方法 |
-
2022
- 2022-03-29 CN CN202210321354.0A patent/CN114706803B/zh active Active
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1805473A (zh) * | 2005-12-12 | 2006-07-19 | 沈逸林 | 网络媒体话机的无线网络接口设置方法和装置 |
| CN102761388A (zh) * | 2011-04-29 | 2012-10-31 | 华为技术有限公司 | 数据传输中速率的调整方法和设备 |
| US20140122696A1 (en) * | 2012-10-31 | 2014-05-01 | Agilent Technologies, Inc. | Method for Monitoring and Displaying High Speed Bus Performance |
| CN103885919A (zh) * | 2014-03-20 | 2014-06-25 | 北京航空航天大学 | 一种多dsp和fpga并行处理系统及实现方法 |
| US20160182317A1 (en) * | 2014-12-18 | 2016-06-23 | Ron Rotstein | Multi-rate high-speed bus with statistical aggregator |
| CN107888442A (zh) * | 2016-09-30 | 2018-04-06 | 华为技术有限公司 | 一种端口速率确定方法以及计算机设备 |
| US20180293200A1 (en) * | 2017-04-07 | 2018-10-11 | Samsung Electronics Co., Ltd. | Electronic device and method for controlling connection interface |
| CN207897064U (zh) * | 2017-11-07 | 2018-09-21 | 北京大恒图像视觉有限公司 | 一种100m/1g/2.5g/5g/10g接口自适应工业相机 |
| US20190220082A1 (en) * | 2018-01-15 | 2019-07-18 | Toshiba Memory Corporation | Information processing apparatus, storage device, and method performed by host system |
| CN110417508A (zh) * | 2018-04-30 | 2019-11-05 | 英特尔Ip公司 | 调制解调器和主机平台之间的数据速率自适应数据传输 |
| US20190121417A1 (en) * | 2018-12-20 | 2019-04-25 | Intel Corporation | Data rate adaptive link speed |
| CN114138482A (zh) * | 2021-11-26 | 2022-03-04 | 江苏省未来网络创新研究院 | 一种自动适配硬件资源的nta设备配置策略方法 |
Non-Patent Citations (1)
| Title |
|---|
| 冯源等: ""基于PCI Express的双路IEEE 1394b接口卡的设计与实现"", 《现代电子技术》, vol. 38, no. 12, pages 33 - 38 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114706803B (zh) | 2023-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111538539B (zh) | 存储系统启动方法、装置及计算机可读存储介质 | |
| CN111737173B (zh) | I2c总线通信控制方法、装置、系统及可读存储介质 | |
| US20080288660A1 (en) | Serial port initialization in storage system controllers | |
| US6442628B1 (en) | Method and system for automatically determining maximum data throughput over a bus | |
| US20210075647A1 (en) | Fast equalization method, chip, and communications system | |
| US20070113133A1 (en) | System and method for testing a serial port | |
| US8654377B2 (en) | Data communication device, communication control method, and program | |
| CN109408426B (zh) | 一种灵活通用的串行通信方法及系统 | |
| CN114706803A (zh) | 多速率适配方法及PCIe设备 | |
| CN112699695B (zh) | Rfid读写器软件验证装置、方法及电子设备 | |
| US20080071959A1 (en) | System and method for using network interface card reset pin as indication of lock loss of a phase locked loop and brownout condition | |
| CN104767658B (zh) | 一种在线检测报文传输错误的方法与装置 | |
| CN107908418B (zh) | 光纤通道节点卡的逻辑程序升级方法及光纤通道总线设备 | |
| CN111061659A (zh) | 一种总线切换方法及相关装置 | |
| WO2020150863A1 (zh) | 光通信模块测试方法、装置及终端设备 | |
| CN110401586B (zh) | 一种总线通信方法、装置、设备及可读存储介质 | |
| CN117009162B (zh) | 一种三模raid卡芯片识别硬盘的方法 | |
| CN113645088B (zh) | 网卡ncsi信号的自动调节方法、系统、装置及介质 | |
| CN110674000B (zh) | 信号测试方法与装置 | |
| US20200412585A1 (en) | Communication system, control circuit, and received signal adjustment method of equipment | |
| US11831477B2 (en) | Link training scheme for high-speed serializer/deserializer | |
| CN116781184B (zh) | 软件定义的帧突发射频信号模拟方法、介质和系统 | |
| CN110046120B (zh) | 基于iic协议的数据处理方法、装置、系统及存储介质 | |
| US8868961B1 (en) | Methods for acquiring hyper transport timing and devices thereof | |
| CN115758797A (zh) | 服务器upi链路训练设计方法、装置、设备、存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20231008 Address after: Building 2, Building 1901, Huaqiao City Chuangxiang Building, Beizhan Community, Minzhi Street, Longhua District, Shenzhen City, Guangdong Province, 518000 Applicant after: Shenzhen Guanghetong Technology Co.,Ltd. Address before: 518000 room 1101, block a, building 6, Shenzhen International Innovation Valley, Dashi 1st Road, Xili community, Xili street, Nanshan District, Shenzhen City, Guangdong Province Applicant before: FIBOCOM WIRELESS Inc. |
|
| TA01 | Transfer of patent application right | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |