CN114695486A - 制造显示装置的方法 - Google Patents

制造显示装置的方法 Download PDF

Info

Publication number
CN114695486A
CN114695486A CN202111645733.7A CN202111645733A CN114695486A CN 114695486 A CN114695486 A CN 114695486A CN 202111645733 A CN202111645733 A CN 202111645733A CN 114695486 A CN114695486 A CN 114695486A
Authority
CN
China
Prior art keywords
layer
forming
region
insulating layer
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111645733.7A
Other languages
English (en)
Inventor
姜胜培
梁熙星
秋秉权
曺雨辰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN114695486A publication Critical patent/CN114695486A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

公开了一种制造显示装置的方法，所述方法包括：准备具有第一区域和围绕第一区域的至少一部分的第二区域的基底；在第一区域中形成半导体层；形成覆盖半导体层的第一绝缘层；形成与半导体层至少部分叠置的栅电极层；在第二区域中形成垫电极层；形成覆盖栅电极层的第二绝缘层；形成至少部分暴露半导体层和栅电极层的接触孔；以及形成定位在接触孔中并且包括第一层和第二层的导电层。形成导电层的步骤包括：形成第一层材料和第二层材料；以及去除第一层材料的一部分和第二层材料的一部分以暴露第二绝缘层。

Description

制造显示装置的方法
本申请以于2020年12月30日在韩国知识产权局提交的第10-2020-0188074号韩国专利申请为基础并且要求其优先权，该韩国专利申请的公开内容通过引用全部包含于此。
技术领域
一个或更多个实施例涉及一种制造显示装置的方法，更具体地，涉及一种改善显示质量和制造质量的制造显示装置的方法。
背景技术
移动电子装置被广泛使用。作为移动电子装置，近年来，不仅诸如移动电话的小型电子装置而且平板个人计算机(PC)已经被广泛使用。这样的移动电子装置包括提供各种功能(例如，向用户提供诸如图像或视频的视觉信息)的显示装置。显示装置可视地显示数据并且可以包括显示区域和位于显示区域外部的外围区域。
在显示区域中，扫描线和数据线彼此绝缘。电连接到扫描线和数据线的多个像素电路布置在显示区域中。发光元件在像素电路上，并且通过从发光元件发射的光来提供图像。
外围区域是不发射光的区域，并且驱动集成电路等可以布置在外围区域中。此外，用于电连接到控制装置的垫部分可以布置在外围区域中。为此，垫部分的垫电极可以暴露于外部。
发明内容
随着用于形成扫描线、数据线和像素电路的堆叠结构变得更加复杂，会在覆盖堆叠结构的绝缘层的上表面上形成高度差(例如，台阶)。因为发光元件在绝缘层的上表面上，所以这种高度差也影响发光元件。这会导致白角差(WAD，white angle difference)或会使显示质量劣化。
一个或更多个实施例包括一种制造显示装置的方法，该方法通过使高度差的发生最小化来改善显示质量。一个或更多个实施例包括一种制造显示装置的方法，该方法通过防止在用于使高度差的发生最小化的工艺期间可能发生的对垫电极的损坏来改善制造质量。
额外的方面将部分地在下面的描述中阐述，并且部分地将通过描述是明显的，或者可以通过实践公开的所呈现的实施例来获知。
根据一个或更多个实施例，制造显示装置的方法包括：准备基底，所述基底具有第一区域和围绕第一区域的至少一部分的第二区域；在基底上于第一区域中形成半导体层；形成覆盖半导体层的第一绝缘层；形成与半导体层至少部分地叠置的栅电极层；在基底上于第二区域中形成垫电极层；形成覆盖栅电极层的第二绝缘层；形成接触孔，所述接触孔至少部分地暴露半导体层和栅电极层；以及形成定位在接触孔中并且包括第一层和第二层的导电层。形成导电层的步骤包括：形成覆盖第二绝缘层、接触孔和垫电极层的第一层材料；形成覆盖第一层材料的第二层材料；以及去除第一层材料的一部分和第二层材料的一部分以暴露第二绝缘层。
根据实施例，可以通过化学机械抛光(CMP)工艺来执行去除第一层材料的所述一部分和第二层材料的所述一部分的步骤。
根据实施例，形成导电层的步骤还可以包括蚀刻第一层材料和第二层材料中的每个的定位在第二区域中的部分。
根据实施例，蚀刻第一层材料和第二层材料中的每个的定位在第二区域中的部分的步骤可以包括：形成覆盖第二绝缘层和导电层的光致抗蚀剂层；通过使用光致抗蚀剂层作为蚀刻掩模来蚀刻第二层材料的定位在第二区域中的部分；以及通过使用光致抗蚀剂层作为蚀刻掩模来蚀刻第一层材料的定位在第二区域中的部分。
根据实施例，导电层可以包括薄膜晶体管的源电极、薄膜晶体管的漏电极和数据线中的至少一个。
根据实施例，导电层的第二层可以通过第一层电连接到半导体层和栅电极层。
根据实施例，导电层的第一层和第二层可以包括彼此不同的材料。
根据实施例，导电层的第一层可以包括氧化铟锡(ITO)或氧化铟锌(IZO)。
根据实施例，导电层的上表面可以与第二绝缘层的上表面形成平坦表面。
根据实施例，导电层的第一层和垫电极层可以包括彼此不同的材料。
根据实施例，导电层的第一层的蚀刻选择性可以不同于垫电极层的蚀刻选择性。
根据实施例，栅电极层和垫电极层可以包括相同的材料并且由相同的工艺形成。
根据实施例，垫电极层可以包括钼(Mo)、铝(Al)、铜(Cu)和钛(Ti)中的至少一种。
根据一个或更多个实施例，制造显示装置的方法包括：准备基底，所述基底具有第一区域和围绕第一区域的至少一部分的第二区域；在基底上于第一区域中形成半导体层；在基底上于第二区域中形成垫电极层；形成覆盖半导体层的至少一个无机绝缘层；在所述至少一个无机绝缘层中形成接触孔，所述接触孔暴露半导体层的至少一部分；形成定位在接触孔中并且具有第一层和第二层的导电层；在所述至少一个无机绝缘层上形成至少一个有机绝缘层；以及形成通过通孔电连接到导电层的发光元件，所述通孔形成在所述至少一个有机绝缘层中。形成导电层的步骤包括：形成覆盖所述至少一个无机绝缘层、接触孔和垫电极层的第一层材料；形成覆盖第一层材料的第二层材料；以及去除定位在所述至少一个无机绝缘层上的第一层材料的一部分和第二层材料的一部分。
根据实施例，去除第一层材料的所述一部分和第二层材料的所述一部分的步骤可以包括执行化学机械抛光(CMP)工艺，使得所述至少一个无机绝缘层的最上表面被暴露，并且所述至少一个无机绝缘层的最上表面和导电层的上表面形成平坦表面。
根据实施例，形成导电层的步骤还可以包括蚀刻第一层材料的定位在第二区域中的部分和第二层材料的定位在第二区域中的部分。
根据实施例，蚀刻第一层材料的定位在第二区域中的部分和第二层材料的定位在第二区域中的部分的步骤可以包括：形成覆盖所述至少一个无机绝缘层和导电层的光致抗蚀剂层；通过使用光致抗蚀剂层作为蚀刻掩模来蚀刻第二层材料的定位在第二区域中的部分；以及通过使用光致抗蚀剂层作为蚀刻掩模来蚀刻第一层材料的定位在第二区域中的部分。
根据实施例，导电层的第一层和第二层可以包括彼此不同的材料。
根据实施例，导电层的第一层可以包括氧化铟锡(ITO)或氧化铟锌(IZO)。
根据实施例，导电层的第一层和垫电极层可以包括彼此不同的材料，并且导电层的第一层的蚀刻选择性可以不同于垫电极层的蚀刻选择性。
通过附图、权利要求书和具体实施方式，本公开的其他方面和特征将变得更好理解。
这些一般和具体的方面可以通过使用系统、方法、计算机程序或其任何组合来实施。
附图说明
通过下面结合附图的描述，公开的某些实施例的以上及其他方面和特征将更加明显。
图1是根据实施例的显示装置的示意性平面图。
图2是根据实施例的显示装置的示意性平面图。
图3是根据实施例的包括在电子装置中的像素电路的等效电路图。
图4A是根据实施例的显示装置的一部分的示意性剖视图。
图4B是图4A的导电层的放大剖视图。
图5A、图5B、图5C、图5D、图5E、图5F、图5G、图5H、图5I、图5J、图5K和图5L是示意性地示出根据实施例的制造显示装置的工艺的一部分的剖视图。
具体实施方式
现在将详细参照实施例，在附图中示出了实施例的示例，其中，同样的附图标记始终表示同样的元件。在这方面，实施例可以具有不同的形式并且不应被解释为限于这里阐述的描述。因此，下面仅通过参照附图描述实施例以解释本描述的方面。如这里使用的，术语“和/或”包括相关的所列项中的一个或更多个的任何组合和所有组合。在整个公开中，表述“a、b和c中的至少一个(种/者)”表示仅a、仅b、仅c、a和b两者、a和c两者、b和c两者、a、b和c中的全部或者其变型。
由于本说明书允许各种变化和许多实施例，因此某些实施例将在附图中示出并且在书面描述中详细地描述。将参照下面参照附图详细描述的实施例来阐明公开的效果和特征以及实现它们的方法。然而，公开不限于以下实施例并且可以以各种形式实现。
下面将参照附图更详细地描述公开的实施例。不管图号如何，那些彼此相同或对应的元件被赋予相同的附图标记，并且省略冗余的解释。
将理解的是，尽管可以在这里使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语限制。这些术语仅用于区分一个元件与另一个元件。
如这里使用的单数形式“一”、“一个(种/者)和“该(所述)”也意图包括复数形式，除非上下文另有明确说明。
还将理解的是，这里使用的术语“包括”及其变型说明存在所陈述的特征或元件，但是不排除存在或添加一个或更多个其他特征或元件。
还将理解的是，当层、区域或元件被称为“在”另一个层、区域或元件“上”时，它可以直接或间接地在所述另一个层、区域或元件上。也就是说，例如，可以存在居间层、区域或元件。
为了便于解释，可以夸大或缩小附图中元件的尺寸。
当某些实施例可以被不同地实施时，可以不同于所描述的顺序来执行具体的工艺顺序。例如，可以基本同时执行或者以与所描述的顺序相反的顺序执行两个连续描述的工艺。
在本说明书中，表述“A和/或B”表示仅A、仅B、或A和B两者。表述“A和B中的至少一个(种/者)”表示仅A、仅B、或A和B两者。
还将理解的是，当层、区域或组件被称为彼此连接时，它们可以彼此直接连接，或者彼此间接连接且居间层、区域或组件置于它们之间。例如，当层、区域或组件被称为彼此电连接时，它们可以彼此直接电连接，或者彼此间接电连接且居间层、区域或组件置于它们之间。
实施例中的x轴、y轴和z轴是直角坐标系的三个轴，但是可以以更广泛的意义解释。例如，x轴、y轴和z轴可以彼此垂直或者可以表示彼此不垂直的不同方向。
图1是根据实施例的显示装置1的示意性平面图。
参照图1，显示装置1可以包括显示区域DA和位于显示区域DA外部的外围区域PA。显示装置1可以通过二维布置在显示区域DA中的多个像素PX的阵列来提供图像。像素PX可以被定义为其中通过像素电路驱动的发光元件发射光的发射区域。也就是说，可以通过由发光元件通过像素PX发射的光来提供图像。
外围区域PA是不提供图像的区域，并且可以完全或部分地围绕显示区域DA。向显示区域DA提供电信号或电力的驱动器等可以位于外围区域PA中。作为电子装置、印刷电路板等可以电连接到的区域的垫(pad，或被称为“焊盘”或“焊垫”)部分可以位于外围区域PA中。
下面将描述其中显示装置1包括作为发光元件的有机发光二极管(OLED)的情况。然而，根据实施例，显示装置1可以是包括无机发光二极管的发光显示装置，即，无机发光显示器。无机发光二极管可以包括包含无机半导体基材料的PN结二极管。当向PN结二极管正向施加电压时，空穴和电子可以被注入并复合以产生能量。PN结二极管可以将产生的能量转换为光能以发射一定颜色的光。无机发光二极管可以具有几微米至几百微米的宽度。在一些实施例中，无机发光二极管可以被称为微型LED。根据实施例，显示装置1可以包括量子点发光显示器。
显示装置1可以被用作各种产品的显示屏幕，诸如不仅是便携式电子装置(诸如移动电话、智能电话、平板个人计算机(PC)、移动通信终端、电子笔记本、电子书、便携式多媒体播放器(PMP)、导航和超移动PC(UMPC))，还是电视(TV)、笔记本电脑、监视器、广告牌和物联网(IoT)装置。根据实施例的显示装置1也可以用于可穿戴装置中，诸如智能手表、手表电话、眼镜式显示器或头戴式显示器(HMD)。根据实施例的显示装置1也可以用于汽车的仪表盘、汽车的中央仪表或仪表盘的中央信息显示器(CID)、代替汽车的侧视镜的室内镜显示器以及布置在前排座椅的后侧上以作为汽车的后座乘客的娱乐装置的显示屏幕。
图2是根据实施例的显示装置1的示意性平面图。
参照图2，构成显示装置1的各种元件可以在基底100上。像素电路PC、分别与像素电路PC对应的有机发光二极管OLED以及穿过显示区域DA的多条信号线可以在基底100上。像素电路PC可以电连接到外围区域PA中的外部电路。在外围区域PA中，可以布置第一扫描驱动电路15、第二扫描驱动电路17、垫部分PAD、驱动电压供应线11、共电压供应线13以及将垫部分PAD电连接到信号线的扇出线部分60。
第一扫描驱动电路15可以通过穿过显示区域DA的扫描线SL向像素电路PC中的每个施加扫描信号。第二扫描驱动电路17可以定位在第一扫描驱动电路15的相对侧上，并且显示区域DA在第二扫描驱动电路17与第一扫描驱动电路15之间，第二扫描驱动电路17可以基本上平行于第一扫描驱动电路15。显示区域DA中的一些像素电路PC可以电连接到第一扫描驱动电路15，并且其余的像素电路PC可以电连接到第二扫描驱动电路17。可以省略第二扫描驱动电路17。
垫部分PAD可以在基底100的一侧上。垫部分PAD可以包括多个垫电极层50。垫电极层50被暴露而不被绝缘层覆盖，并且连接到显示电路板30。显示驱动器32可以在显示电路板30上。显示驱动器32可以产生将传输到第一扫描驱动电路15和第二扫描驱动电路17的控制信号。此外，显示驱动器32可以将驱动电压(例如，图3中的驱动电压ELVDD)供应到驱动电压供应线11，并且将共电压(例如，图3中的共电压ELVSS)供应到共电压供应线13。驱动电压ELVDD可以通过连接到驱动电压供应线11的驱动电压线PL施加到像素电路PC，共电压ELVSS可以连接到共电压供应线13并且施加到有机发光二极管OLED的对电极。显示驱动器32可以产生数据信号，并且产生的数据信号可以通过扇出线部分60和连接到扇出线部分60并穿过显示区域DA的数据线DL传输到像素电路PC。
驱动电压供应线11可以在x方向上从显示区域DA的下侧延伸。共电压供应线13可以具有其中环形形状中的一侧被打开的形状，并且可以部分地围绕显示区域DA。
图3是根据实施例的包括在电子装置中的像素电路PC的等效电路图。
参照图3，显示装置可以包括像素电路PC和有机发光二极管OLED，有机发光二极管OLED通过经由像素电路PC接收驱动电压来发光。
像素电路PC可以包括多个薄膜晶体管(TFT)和存储电容器。根据实施例，如图3中所示，像素电路PC可以包括第一TFT T1、第二TFT T2和存储电容器Cap。例如，第一TFT T1可以是驱动TFT，第二TFT T2可以是开关TFT。第二TFT T2可以连接到扫描线SL和数据线DL，并且可以被构造为响应于通过扫描线SL输入的扫描信号Sn而向第一TFT T1传输通过数据线DL输入的数据信号Dm。
存储电容器Cap可以连接到第二TFT T2和驱动电压线PL，并且可以被构造为存储与施加到驱动电压线PL的驱动电压ELVDD和施加到第二TFT T2的任何电压之间的差对应的电压。
第一TFT T1可以连接到驱动电压线PL和存储电容器Cap，并且可以被构造为响应于存储在存储电容器Cap中的电压值来控制从驱动电压线PL流到有机发光二极管OLED的驱动电流。有机发光二极管OLED的对电极可以连接到共电压ELVSS。有机发光二极管OLED可以根据驱动电流通过发射具有一定亮度的光来显示图像。
已经参照图3描述了其中像素电路PC包括两个TFT T1、T2和一个存储电容器Cap的情况。然而，例如，像素电路PC可以包括三个或更多个TFT以及/或者两个或更多个存储电容器。根据实施例，像素电路PC可以包括七个TFT和一个存储电容器。TFT的数量和存储电容器的数量可以根据像素电路PC的设计而不同地改变。然而，为了便于描述，将描述其中像素电路PC包括两个TFT和一个存储电容器的情况。
图4A是根据实施例的显示装置1的一部分的示意性剖视图，并且对应于沿着图2的线A-A'和线B-B'截取的显示装置1的剖视图。图4B是图4A的导电层的放大剖视图。
参照图4A，基底100可以包括玻璃或聚合物树脂。包括聚合物树脂的基底100可以包括可弯曲、可折叠或可卷曲的柔性基底。根据实施例，基底100可以具有多层结构，该多层结构包括包含聚合物树脂的基体层和包含无机绝缘材料的阻挡层。例如，基底100可以包括顺序堆叠的第一基体层101、第一阻挡层102、第二基体层103和第二阻挡层104。第一基体层101和第二基体层103可以包括例如聚醚砜(PES)、聚丙烯酸酯(PAR)、聚醚酰亚胺(PEI)、聚萘二甲酸乙二醇酯(PEN)、聚对苯二甲酸乙二醇酯(PET)、聚苯硫醚(PPS)、聚芳酯、聚酰亚胺(PI)、聚碳酸酯(PC)或乙酸丙酸纤维素(CAP)。第一阻挡层102和第二阻挡层104可以包括例如氧化硅、氮氧化硅和/或氮化硅。
缓冲层111可以在基底100上，可以减少或防止异物、湿气或环境空气从基底100下方渗透，并且可以在基底100上提供平坦表面。缓冲层111可以包括诸如氧化物或氮化物的无机材料、有机材料或有机/无机复合材料，并且可以具有包括无机材料和有机材料的单层或多层结构。在基底100与缓冲层111之间还可以包括阻挡环境空气渗透的阻挡层(未示出)。
参照基底100上的显示区域DA，像素电路PC可以在缓冲层111上。如上所述，像素电路PC可以包括第一TFT T1、第二TFT T2和存储电容器Cap。
第一TFT T1可以包括第一半导体层A1、第一栅电极层G1、第一源电极(未示出)和第一漏电极D1。第二TFT T2可以包括第二半导体层A2、第二栅电极层G2、第二源电极S2和第二漏电极D2。
第一TFT T1可以电连接到作为发光元件的有机发光二极管OLED，以用作驱动有机发光二极管OLED的驱动TFT。第二TFT T2可以电连接到数据线DL以用作开关TFT。然而，在实施例中，例如，第一TFT T1可以用作开关TFT，并且第二TFT T2可以用作驱动TFT。图4A中示出了两个TFT。然而，如上所述，设置在一个像素电路PC中的TFT的数量可以是三个或更多个。
在下文中，为了描述的简明，第一半导体层A1和第二半导体层A2将被统称为半导体层，第一栅电极层G1和第二栅电极层G2将被统称为栅电极，第一源电极(未示出)和第二源电极S2将被统称为源电极，并且第一漏电极D1和第二漏电极D2将被统称为漏电极。
半导体层A1、A2可以包括多晶硅。根据一些实施例，半导体层A1、A2可以包括非晶硅。根据一些实施例，半导体层A1、A2可以包括选自铟(In)、镓(Ga)、锡(Sn)、锆(Zr)、钒(V)、铪(Hf)、镉(Cd)、锗(Ge)、铬(Cr)、钛(Ti)和锌(Zn)中的至少一种材料的氧化物。半导体层A1、A2可以包括沟道区以及在沟道区的两侧上的源区和漏区。例如，源区和漏区可以掺杂有杂质，并且杂质可以包括N型杂质或P型杂质。源区和漏区可以根据晶体管的特性彼此改变。
栅电极层G1、G2可以分别在半导体层A1、A2上。栅电极层G1、G2可以包括诸如钼(Mo)、铝(Al)、铜(Cu)和/或钛(Ti)的低电阻导电材料，并且可以具有包括上述材料的单层或多层结构。
第一栅极绝缘层112可以在半导体层A1、A2与栅电极层G1、G2之间。第一栅极绝缘层112可以包括诸如氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)或氧化锌(ZnOx)(氧化锌(ZnOx)可以是ZnO和/或ZnO2)的无机绝缘材料，并且可以具有包括上述材料的单层或多层结构。
第二栅极绝缘层113可以覆盖栅电极层G1、G2。第二栅极绝缘层113可以包括诸如氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)或氧化锌(ZnOx)(氧化锌(ZnOx)可以是ZnO和/或ZnO2)的无机绝缘材料，并且可以具有包括上述材料的单层或多层结构。
根据实施例，存储电容器Cap的第一电极CE1可以与第一TFT T1叠置。例如，第一TFT T1的第一栅电极层G1可以用作存储电容器Cap的第一电极CE1。
存储电容器Cap的第二电极CE2可以被布置为与第一电极CE1叠置，并且第二栅极绝缘层113在第二电极CE2与第一电极CE1之间。在这种情况下，第二栅极绝缘层113可以用作存储电容器Cap的介电层。第二电极CE2可以包括诸如铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)和铜(Cu)的导电材料，并且可以具有包括上述材料的单层或多层结构。例如，第二电极CE2可以具有钼(Mo)的单层结构或钼(Mo)/铝(Al)/钼(Mo)的多层结构。图4A示出了第二电极CE2的截面尺寸小于第一栅电极层G1的截面尺寸。在实施例中，第二电极CE2的截面尺寸大于或等于第一栅电极层G1的截面尺寸。
层间绝缘层114可以覆盖存储电容器Cap的第二电极CE2。层间绝缘层114可以包括诸如氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)或氧化锌(ZnOx)(氧化锌(ZnOx)可以是ZnO和/或ZnO2)的无机绝缘材料，并且可以具有包括上述材料的单层或多层结构。
分别至少部分地暴露半导体层A1、A2和栅电极层G1、G2的接触孔CNT可以形成在上述绝缘层中。例如，暴露第一半导体层A1的漏区的一部分的第一接触孔CNT1、暴露第二半导体层A2的漏区的一部分的第三接触孔CNT3和暴露第二半导体层A2的源区的一部分的第四接触孔CNT4可以形成在第一栅极绝缘层112、第二栅极绝缘层113和层间绝缘层114中。当然，尽管未在图4A中示出，但是也可以形成暴露第一半导体层A1的源区的一部分的接触孔。此外，暴露第一栅电极层G1的一部分的第二接触孔CNT2可以形成在第二栅极绝缘层113和层间绝缘层114中。当然，尽管未在图4A中示出，但是也可以在第二栅极绝缘层113和层间绝缘层114中形成暴露第二栅电极层G2的一部分的接触孔。
连接到至少一个接触孔CNT的凹槽部分GP可以形成在层间绝缘层114中。例如，连接到第二接触孔CNT2和第三接触孔CNT3的第一凹槽部分GP1以及连接到第四接触孔CNT4的第二凹槽部分GP2可以形成在层间绝缘层114中。与接触孔CNT不同，凹槽部分GP可以是不穿过层间绝缘层114的部分。也就是说，凹槽部分GP可以是通过在厚度方向上从层间绝缘层114的上表面部分地去除层间绝缘层114而形成的部分。
在下文中，一起参照图4A和图4B，根据实施例，导电层CL可以定位在接触孔CNT中。导电层CL也可以定位在凹槽部分GP中。导电层CL可以包括第一层L1和定位在第一层L1上的第二层L2的堆叠结构。
例如，导电层CL的第一部分CLa、第二部分CLb、第三部分CLc和第四部分CLd可以分别定位在第一接触孔CNT1、第二接触孔CNT2、第三接触孔CNT3和第四接触孔CNT4中。导电层CL的第五部分CLe可以定位在第一凹槽部分GP1中，并且导电层CL的第六部分CLf可以定位在第二凹槽部分GP2中。
导电层CL的第一部分CLa可以包括第一层L1的第一部分L1a和第二层L2的第一部分L2a的堆叠结构。导电层CL的第二部分CLb可以包括第一层L1的第二部分L1b和第二层L2的第二部分L2b的堆叠结构。导电层CL的第三部分CLc可以包括第一层L1的第三部分L1c和第二层L2的第三部分L2c的堆叠结构。导电层CL的第四部分CLd可以包括第一层L1的第四部分L1d和第二层L2的第四部分L2d的堆叠结构。此外，导电层CL的第五部分CLe可以包括第一层L1的第五部分L1e和第二层L2的第五部分L2e的堆叠结构。导电层CL的第六部分CLf可以包括第一层L1的第六部分L1f和第二层L2的第六部分L2f的堆叠结构。
这样，因为导电层CL定位在接触孔CNT和凹槽部分GP中，所以导电层CL的上表面CL-S可以与层间绝缘层114的上表面114S形成平坦表面。
根据实施例，导电层CL的第一层L1和第二层L2可以包括彼此不同的材料，并且第一层L1和第二层L2都可以包括导电材料。例如，导电层CL的第一层L1可以包括诸如氧化铟锡(ITO)和氧化铟锌(IZO)的透明导电层。导电层CL的第二层L2可以包括诸如钼(Mo)、铝(Al)、铜(Cu)和钛(Ti)的导电材料。
根据实施例，导电层CL的第一层L1可以与接触孔CNT的内表面或凹槽部分GP的内表面直接接触。导电层CL的第二层L2形成在第一层L1上，因此可以不与接触孔CNT的内表面或凹槽部分GP的内表面直接接触。
导电层CL的第二层L2可以通过第一层L1电连接到半导体层A1、A2或栅电极层G1、G2。例如，导电层CL的第二层L2的第一部分L2a可以通过第一层L1的第一部分L1a电连接到第一半导体层A1的漏区。导电层CL的第二层L2的第二部分L2b可以通过第一层L1的第二部分L1b电连接到第一栅电极层G1。导电层CL的第二层L2的第三部分L2c可以通过第一层L1的第三部分L1c电连接到第二半导体层A2的漏区。导电层CL的第二层L2的第四部分L2d可以通过第一层L1的第四部分L1d电连接到第二半导体层A2的源区。
根据实施例，导电层CL可以包括TFT的源电极和漏电极以及数据线DL。例如，导电层CL的第一部分CLa可以用作第一漏电极D1，导电层CL的第二部分CLb可以用作桥接在第一栅电极层G1与第二半导体层A2之间的连接电极CM。导电层CL的第三部分CLc和第四部分CLd可以分别用作第二漏电极D2和第二源电极S2。当然，尽管未在图4A和图4B中示出，但是导电层CL的一部分可以用作连接到第一半导体层A1的源区的第一源电极(未示出)。此外，导电层CL的第五部分CLe可以用作与连接电极CM一起桥接在第一栅电极层G1与第二半导体层A2之间的桥接电极BE。桥接电极BE可以与连接电极CM和第二漏电极D2一体地形成。导电层CL的第六部分CLf可以用作数据线DL。
平坦化绝缘层115可以在层间绝缘层114和导电层CL上，并且覆盖像素电路PC。有机发光二极管OLED可以作为发光元件定位在平坦化绝缘层115上。
平坦化绝缘层115可以提供平坦的上表面，使得有机发光二极管OLED的像素电极210形成为平坦的。根据实施例，平坦化绝缘层115可以包括有机绝缘材料。例如，平坦化绝缘层115可以包括通用聚合物(例如，苯并环丁烯(BCB)、聚酰亚胺、六甲基二硅氧烷(HMDSO)、聚甲基丙烯酸甲酯(PMMA)或聚苯乙烯(PS))、具有酚类基团的聚合物衍生物、丙烯酸聚合物、酰亚胺类聚合物、芳醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物、乙烯醇类聚合物或其任何共混物。平坦化绝缘层115可以具有包括上述材料的单层或多层结构。
根据实施例，平坦化绝缘层115可以包括无机绝缘材料。例如，平坦化绝缘层115可以包括氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)或氧化锌(ZnOx)，氧化锌(ZnOx)可以是ZnO和/或ZnO2。当平坦化绝缘层115包含无机绝缘材料时，在一些情况下可以执行化学平坦化抛光。平坦化绝缘层115可以包括有机材料和无机材料两者。
如上所述，有机发光二极管OLED可以在平坦化绝缘层115上。有机发光二极管OLED可以包括像素电极210、包括有机发射层的中间层220和对电极230。
暴露导电层CL的一部分的通孔TH可以形成在平坦化绝缘层115中，并且有机发光二极管OLED的像素电极210可以通过通孔TH连接到导电层CL的一部分。例如，如图4A和图4B中所示，导电层CL的所述一部分是导电层CL的第一部分CLa，并且可以是第一TFT T1的第一漏电极D1。也就是说，像素电极210可以通过通孔TH电连接到第一漏电极D1，因此可以电连接到第一TFT T1。作为另一示例，通孔TH可以暴露第一TFT T1的第一源电极，并且像素电极210可以连接到第一源电极，因此可以电连接到第一TFT T1。
像素电极210可以包括(半)透射电极或反射电极。根据一些实施例，像素电极210可以包括反射层和形成在反射层上的透明或半透明电极层，反射层包括银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)或其任何化合物或混合物。透明或半透明电极层可以包括选自氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、氧化铟镓(IGO)和氧化铝锌(AZO)中的至少一种。
像素限定层117可以在像素电极210上。像素限定层117可以覆盖像素电极210的边缘，并且包括与像素电极210的中心部分叠置的开口117OP。
像素限定层117可以通过增大像素电极210的边缘与像素电极210上的对电极230之间的距离来防止在像素电极210的边缘上发生电弧等。像素限定层117可以通过使用诸如聚酰亚胺、聚酰胺、丙烯酸树脂、苯并环丁烯、六甲基二硅氧烷(HMDSO)和酚醛树脂的有机绝缘材料通过旋涂等形成。
对应于像素电极210的中间层220可以在像素限定层117上。中间层220可以包括有机发射层。有机发射层可以包括有机材料，该有机材料包括发射红光、绿光、蓝光或白光的荧光材料或磷光材料。有机发射层可以包括低分子量有机材料或高分子量有机材料。空穴传输层(HTL)、空穴注入层(HIL)、电子传输层(ETL)、电子注入层(EIL)等可以任选地进一步布置在有机发射层下方和上方。图4A示出了其中中间层220形成为与一个像素电极210对应的示例。然而，作为另一示例，可以对中间层220进行各种修改。例如，中间层220可以包括遍及像素电极210的一体层。
对电极230可以在中间层220和像素限定层117上。对电极230可以包括透射电极或反射电极。根据一些实施例，对电极230可以是透明或半透明电极，并且可以包括具有低功函数的金属薄膜，所述金属薄膜包括银(Ag)、镁(Mg)、铝(Al)、镍(Ni)、铬(Cr)、锂(Li)、钙(Ca)及其任何化合物或混合物。此外，诸如ITO、IZO、ZnO或In2O3的透明导电氧化物(TCO)层可以进一步在金属薄膜上。对电极230可以一体地形成以完全覆盖显示区域DA，并且可以对应于像素电极210。
如上所述，像素电极210、中间层220和对电极230的堆叠结构可以形成作为发光元件的有机发光二极管OLED，并且有机发光二极管OLED的发射区域可以定义为像素PX。因为像素限定层117的开口117OP限定发射区域的尺寸和/或宽度，所以像素PX的尺寸和/或宽度可以取决于像素限定层117的对应的开口117OP的尺寸和/或宽度。
图4A中的外围区域PA以其中形成垫电极层50的区域为中心来示出。参照基底100上的外围区域PA，缓冲层111和第一栅极绝缘层112可以在基底100上，并且垫电极层50可以在第一栅极绝缘层112上。垫电极层50可以被暴露而不被第二栅极绝缘层113、层间绝缘层114和/或平坦化绝缘层115覆盖。以这种方式，垫电极层50可以与显示电路板(例如，见图2的显示电路板30)接触。
根据实施例，垫电极层50可以包括与定位在显示区域DA中的栅电极层G1、G2的材料相同的材料。垫电极层50和栅电极层G1、G2可以通过相同的工艺形成。例如，垫电极层50可以包括诸如钼(Mo)、铝(Al)、铜(Cu)和/或钛(Ti)的低电阻导电材料，并且可以包括包含上述材料的单层或多层结构。因为垫电极层50包括低电阻导电材料，所以可以使通过垫电极层50传输的电信号的延迟最小化。
根据实施例，垫电极层50可以包括与第一层L1的材料不同的材料。根据实施例，垫电极层50和第一层L1可以包括彼此不同的材料，使得垫电极层50的蚀刻选择性不同于第一层L1的蚀刻选择性。稍后将参照图5J描述其原因。
图5A至图5L是示意性地示出根据实施例的制造显示装置1的工艺的一部分的剖视图。图5A至图5L的截面可以对应于图4A的截面。
参照图5A，可以准备基底100，基底100包括第一区域AR1和围绕第一区域AR1的至少一部分的第二区域AR2。基底100的第一区域AR1可以对应于显示装置(例如，见图4A的显示装置1)的显示区域(例如，见图4A的显示区域DA)，并且基底100的第二区域AR2可以对应于显示装置(例如，见图4A的显示装置1)的外围区域(例如，见图4A的外围区域PA)。
因为基底100包括如上所述的第一基体层101、第一阻挡层102、第二基体层103和第二阻挡层104的堆叠结构，所以可以顺序地形成第一基体层101、第一阻挡层102、第二基体层103和第二阻挡层104。
参照图5B，可以在基底100上形成缓冲层111，并且缓冲层111可以形成为对应于第一区域AR1和第二区域AR2两者。缓冲层111可以通过诸如化学气相沉积(CVD)、热化学气相沉积(TCVD)或等离子体增强化学气相沉积(PECVD)的气相沉积方法形成。
可以在缓冲层111上于第一区域AR1中形成半导体层A1、A2。因为第二区域AR2对应于外围区域PA，所以可以不在第二区域AR2中形成半导体层A1、A2。半导体层A1、A2可以通过使用上述沉积方法的沉积工艺、光刻工艺、蚀刻工艺和杂质掺杂工艺来形成。
可以形成覆盖半导体层A1、A2的第一栅极绝缘层112，以对应于第一区域AR1和第二区域AR2两者。例如，第一栅极绝缘层112可以通过沉积方法形成。
参照图5C，可以在第一栅极绝缘层112上于第一区域AR1中形成第一栅电极层G1和第二栅电极层G2。可以形成第一栅电极层G1和第二栅电极层G2以分别与第一半导体层A1和第二半导体层A2至少部分地叠置。例如，第一栅电极层G1和第二栅电极层G2可以通过使用诸如CVD、TCVD、PECVD、溅射或电子束蒸发的沉积方法的沉积工艺、光刻工艺和蚀刻工艺来形成。
根据实施例，可以在第一栅极绝缘层112上于第二区域AR2中形成垫电极层50。垫电极层50以及第一栅电极层G1和第二栅电极层G2可以通过相同的工艺一起形成。
可以形成覆盖第一栅电极层G1和第二栅电极层G2的第二栅极绝缘层113。可以在第二栅极绝缘层113上于第一区域AR1中形成存储电容器Cap的第二电极CE2。然后，可以形成覆盖第二电极CE2的层间绝缘层114。根据实施例，第二栅极绝缘层113和层间绝缘层114可以形成为暴露垫电极层50而不覆盖垫电极层50。例如，第二栅极绝缘层113和层间绝缘层114可以通过诸如CVD、TCVD或PECVD的沉积方法形成。
参照图5D，可以形成至少部分地暴露半导体层A1、A2以及第一栅电极层G1和第二栅电极层G2中的每个的接触孔CNT。此外，凹槽部分GP可以与接触孔CNT一起形成。蚀刻工艺和使用半色调掩模的光刻工艺可以用于形成接触孔CNT和凹槽部分GP。光刻工艺可以使用负性光致抗蚀剂或正性光致抗蚀剂。然而，为了便于描述，下面将描述使用负性光致抗蚀剂的光刻工艺。
半色调掩模可以划分为透射光的透射区域、部分透射光的半透射区域和根据透光率阻挡光透射的阻挡区域。
当负性光致抗蚀剂施用在绝缘层上并且负性光致抗蚀剂通过半色调掩模曝光并显影时，负性光致抗蚀剂的与半色调掩模的透射区域对应的第一部分不被去除并且以厚的厚度保留。负性光致抗蚀剂的与半色调掩模的半透射区域对应的第二部分根据曝光量被部分地去除并且以薄的厚度保留。另一方面，负性光致抗蚀剂的与半色调掩模的阻挡区域对应的第三部分不被曝光，因此被去除。
当使用由此形成的光致抗蚀剂图案作为蚀刻掩模蚀刻例如由第一栅极绝缘层112、第二栅极绝缘层113、层间绝缘层114形成的绝缘层时，可以在与负性光致抗蚀剂的第三部分对应的区域中形成接触孔CNT。当使用灰化工艺等将光致抗蚀剂图案至少去除第二部分的厚度，然后再次蚀刻绝缘层时，可以在与负性光致抗蚀剂的第二部分对应的区域中形成凹槽部分GP。
参照图5E，可以形成第一层材料m1以覆盖第一区域AR1的层间绝缘层114、接触孔CNT和凹槽部分GP，并覆盖第二区域AR2中的第一栅极绝缘层112和垫电极层50。第一层材料m1是用于形成导电层CL的第一层L1的材料，并且可以包括诸如氧化铟锡(ITO)和氧化铟锌(IZO)的透明导电膜。例如，第一层材料m1可以通过旋涂形成。
参照图5F，可以形成第二层材料m2以覆盖第一区域AR1和第二区域AR2中的第一层材料m1。第二层材料m2是用于形成导电层CL的第二层L2的材料，并且可以包括诸如钼(Mo)、铝(Al)、铜(Cu)和钛(Ti)的导电材料。第二层材料m2可以通过例如沉积方法(诸如CVD、TCVD、PECVD、溅射或电子束蒸发)形成。第二层材料m2可以形成为具有相当大的厚度，以便填充接触孔CNT和凹槽部分GP中的每个的内部。
参照图5G，可以去除第一层材料m1的一部分和第二层材料m2的一部分，使得层间绝缘层114被暴露。在这种情况下，可以不去除第一区域AR1的第一层材料m1和第二层材料m2的定位在接触孔CNT和凹槽部分GP内部的部分。以这种方式，可以在第一区域AR1中形成包括漏电极D1和D2、第二源电极S2、桥接电极BE、连接电极CM和数据线DL的导电层CL。
根据实施例，第一层材料m1的一部分和第二层材料m2的一部分可以通过抛光工艺(例如，化学机械抛光(CMP))去除。层间绝缘层114的暴露的上表面114S可以与定位在接触孔CNT和凹槽部分GP内部的导电层CL的上表面CL-S形成平坦表面。也就是说，层间绝缘层114的上表面114S可以与漏电极D1和D2的上表面、第二源电极S2的上表面、桥接电极BE的上表面、连接电极CM的上表面和数据线DL的上表面一起形成没有高度差的平坦表面。
作为比较示例，当导电层放置在层间绝缘层的上表面上时，导电层的厚度会导致导电层的上表面与层间绝缘层的上表面之间的高度差。此外，随着用于形成像素电路的位于导电层下方的堆叠结构变得更加复杂并且待堆叠的层的数量增加，台阶差会进一步增加。即使当覆盖导电层的平坦化绝缘层形成在层间绝缘层上时，随着台阶差的增加，平坦化绝缘层的上表面的平坦化程度会受到不利影响。因此，在平坦化绝缘层上的像素电极中会出现不规则或高度差。这会导致白角差(WAD)，或者会导致有机发光二极管的光学特性或显示装置的显示质量劣化。WAD指其中显示装置的白色坐标根据观看者的视角而变化的现象。
然而，根据实施例，由于导电层CL形成在绝缘层中形成的接触孔CNT或凹槽部分GP中，并且导电层CL的上表面CL-S和层间绝缘层114的上表面114S通过抛光工艺被平坦化，所以由高度差引起的上述问题可以被最小化。以这种方式，可以提供一种制造具有改善的显示质量的显示装置的方法。
可以对基底100上方的整个区域执行上述抛光工艺，并且还可以去除定位在第二区域AR2中的第一层材料m1的一部分和/或第二层材料m2的一部分。然而，即使当对基底100上方的整个区域执行抛光工艺时，由于第一区域AR1与第二区域AR2之间的高度差，第一层材料m1的剩余部分m1'和第二层材料m2的剩余部分m2'可以存在于第二区域AR2中。
作为比较示例，当第一层材料m1不覆盖垫电极层50时，例如，当执行抛光工艺时，垫电极层50会暴露于抛光剂并且被损坏。
然而，根据实施例，第一层材料m1形成为覆盖垫电极层50，并且即使在抛光工艺期间，定位在第二区域AR2中的第一层材料m1的剩余部分m1'仍然覆盖垫电极层50。因此，垫电极层50可以不暴露于抛光剂。因此，可以使由于抛光工艺导致的对垫电极层50的损坏最小化，并且可以改善显示装置的制造质量。
参照图5H，可以去除定位在第二区域AR2中的第一层材料m1的剩余部分m1'和第二层材料m2的剩余部分m2'。具体地，可以通过蚀刻工艺去除第一层材料m1的剩余部分m1'和第二层材料m2的剩余部分m2'。为此，可以在第一区域AR1中形成覆盖层间绝缘层114和导电层CL的光致抗蚀剂层PRL。光致抗蚀剂层PRL可以不形成在第二区域AR2中，并且可以暴露第二区域AR2。光致抗蚀剂层PRL可以保护导电层CL，使得导电层CL不被蚀刻溶液或蚀刻气体去除。可以使用光致抗蚀剂涂覆、曝光和显影工艺来形成光致抗蚀剂层PRL。
参照图5I，可以通过使用光致抗蚀剂层PRL作为蚀刻掩模来蚀刻第二区域AR2中的第二层材料m2的剩余部分m2'(例如，第一次蚀刻)。作为蚀刻，可以使用湿蚀刻或干蚀刻。
参照图5J，可以通过使用光致抗蚀剂层PRL作为蚀刻掩模来蚀刻第二区域AR2中的第一层材料m1的剩余部分m1'(例如，第二次蚀刻)。作为蚀刻，可以使用湿蚀刻或干蚀刻。例如，第二次蚀刻中使用的蚀刻溶液或蚀刻气体可以与第一次蚀刻中使用的蚀刻溶液或蚀刻气体相同或不同。
此时，蚀刻第一层材料m1的剩余部分m1'，但是为了不由于蚀刻而损坏垫电极层50，垫电极层50可以包括与第一层材料m1的剩余部分m1'的材料不同的材料。根据实施例，垫电极层50和第一层材料m1的剩余部分m1'可以包括彼此不同的材料，使得垫电极层50的蚀刻选择性不同于第一层材料m1的剩余部分m1'的蚀刻选择性。因此，可以通过蚀刻去除第一层材料m1的剩余部分m1'，而不去除或损坏垫电极层50。
参照图5K，可以去除第一区域AR1的光致抗蚀剂层PRL，并且在这种情况下，可以使用灰化工艺等。
参照图5L，可以在第一区域AR1中形成平坦化绝缘层115，并且可以在平坦化绝缘层115中形成通孔TH。可以在平坦化绝缘层115上顺序地形成像素电极210、像素限定层117、中间层220和对电极230。以这种方式，可以形成通过通孔TH连接到导电层CL的一部分(例如，第一漏电极D1)的有机发光二极管OLED。
根据实施例，可以在其上布置有有机发光二极管OLED的平坦化绝缘层115的上表面上提供更平坦的表面。这可以改善显示质量。此外，通过使用覆盖垫电极层50的第一层材料m1，可以防止对层间绝缘层114的抛光工艺期间会发生的对垫电极层50的损坏，并且可以改善制造质量。
根据一个或更多个实施例，可以通过在其上布置有发光元件的绝缘层的上表面上提供平坦表面来改善显示质量。此外，可以通过防止在一些工艺期间会发生的对垫电极层的损坏来改善制造质量。公开的范围不受这种效果的限制。
应当理解的是，这里描述的实施例应该仅被认为是描述性含义的，而不是为了限制的目的。每个实施例内的特征或方面的描述通常应被认为可用于其他实施例中的其他类似特征或方面。虽然已经参照附图描述了一个或更多个实施例，但是本领域普通技术人员将理解的是，在不脱离由权利要求限定的精神和范围的情况下，可以在其中进行形式和细节上的各种改变。

Claims (20)

1.一种制造显示装置的方法，所述方法包括：
准备基底，所述基底具有第一区域和围绕所述第一区域的至少一部分的第二区域；
在所述基底上于所述第一区域中形成半导体层；
形成覆盖所述半导体层的第一绝缘层；
形成与所述半导体层至少部分地叠置的栅电极层；
在所述基底上于所述第二区域中形成垫电极层；
形成覆盖所述栅电极层的第二绝缘层；
形成接触孔，所述接触孔至少部分地暴露所述半导体层和所述栅电极层；以及
形成定位在所述接触孔中并且包括第一层和第二层的导电层，
其中，形成所述导电层的步骤包括：形成覆盖所述第二绝缘层、所述接触孔和所述垫电极层的第一层材料；形成覆盖所述第一层材料的第二层材料；以及去除所述第一层材料的一部分和所述第二层材料的一部分以暴露所述第二绝缘层。
2.根据权利要求1所述的方法，其中，通过化学机械抛光工艺来执行去除所述第一层材料的所述一部分和所述第二层材料的所述一部分的步骤。
3.根据权利要求1所述的方法，其中，形成所述导电层的步骤还包括蚀刻所述第一层材料和所述第二层材料中的每个的定位在所述第二区域中的部分。
4.根据权利要求3所述的方法，其中，蚀刻所述第一层材料和所述第二层材料中的每个的定位在所述第二区域中的所述部分的步骤包括：
形成覆盖所述第二绝缘层和所述导电层的光致抗蚀剂层；
通过使用所述光致抗蚀剂层作为蚀刻掩模来蚀刻所述第二层材料的定位在所述第二区域中的所述部分；以及
通过使用所述光致抗蚀剂层作为蚀刻掩模来蚀刻所述第一层材料的定位在所述第二区域中的所述部分。
5.根据权利要求1所述的方法，其中，所述导电层包括薄膜晶体管的源电极、所述薄膜晶体管的漏电极和数据线中的至少一个。
6.根据权利要求1所述的方法，其中，所述导电层的所述第二层通过所述第一层电连接到所述半导体层和所述栅电极层。
7.根据权利要求1所述的方法，其中，所述导电层的所述第一层和所述第二层包括彼此不同的材料。
8.根据权利要求1所述的方法，其中，所述导电层的所述第一层包括氧化铟锡或氧化铟锌。
9.根据权利要求1所述的方法，其中，所述导电层的上表面与所述第二绝缘层的上表面形成平坦表面。
10.根据权利要求1所述的方法，其中，所述导电层的所述第一层和所述垫电极层包括彼此不同的材料。
11.根据权利要求10所述的方法，其中，所述导电层的所述第一层的蚀刻选择性不同于所述垫电极层的蚀刻选择性。
12.根据权利要求1所述的方法，其中，所述栅电极层和所述垫电极层包括相同的材料并且由相同的工艺形成。
13.根据权利要求1所述的方法，其中，所述垫电极层包括钼、铝、铜和钛中的至少一种。
14.一种制造显示装置的方法，所述方法包括：
准备基底，所述基底具有第一区域和围绕所述第一区域的至少一部分的第二区域；
在所述基底上于所述第一区域中形成半导体层；
在所述基底上于所述第二区域中形成垫电极层；
形成覆盖所述半导体层的至少一个无机绝缘层；
在所述至少一个无机绝缘层中形成接触孔，所述接触孔暴露所述半导体层的至少一部分；
形成定位在所述接触孔中并且具有第一层和第二层的导电层；
在所述至少一个无机绝缘层上形成至少一个有机绝缘层；以及
形成通过通孔电连接到所述导电层的发光元件，所述通孔形成在所述至少一个有机绝缘层中，
其中，形成所述导电层的步骤包括：形成覆盖所述至少一个无机绝缘层、所述接触孔和所述垫电极层的第一层材料；形成覆盖所述第一层材料的第二层材料；以及去除定位在所述至少一个无机绝缘层上的所述第一层材料的一部分和所述第二层材料的一部分。
15.根据权利要求14所述的方法，其中，去除所述第一层材料的所述一部分和所述第二层材料的所述一部分的步骤包括执行化学机械抛光工艺，使得所述至少一个无机绝缘层的最上表面被暴露，并且所述至少一个无机绝缘层的所述最上表面和所述导电层的上表面形成平坦表面。
16.根据权利要求14所述的方法，其中，形成所述导电层的步骤还包括蚀刻所述第一层材料的定位在所述第二区域中的部分和所述第二层材料的定位在所述第二区域中的部分。
17.根据权利要求16所述的方法，其中，蚀刻所述第一层材料的定位在所述第二区域中的所述部分和所述第二层材料的定位在所述第二区域中的所述部分的步骤包括：
形成覆盖所述至少一个无机绝缘层和所述导电层的光致抗蚀剂层；
通过使用所述光致抗蚀剂层作为蚀刻掩模来蚀刻所述第二层材料的定位在所述第二区域中的所述部分；以及
通过使用所述光致抗蚀剂层作为蚀刻掩模来蚀刻所述第一层材料的定位在所述第二区域中的所述部分。
18.根据权利要求14所述的方法，其中，所述导电层的所述第一层和所述第二层包括彼此不同的材料。
19.根据权利要求14所述的方法，其中，所述导电层的所述第一层包括氧化铟锡或氧化铟锌。
20.根据权利要求14所述的方法，其中，所述导电层的所述第一层和所述垫电极层包括彼此不同的材料，并且
所述导电层的所述第一层的蚀刻选择性不同于所述垫电极层的蚀刻选择性。
CN202111645733.7A 2020-12-30 2021-12-30 制造显示装置的方法 Pending CN114695486A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0188074 2020-12-30
KR1020200188074A KR20220097677A (ko) 2020-12-30 2020-12-30 표시 장치의 제조방법

Publications (1)

Publication Number Publication Date
CN114695486A true CN114695486A (zh) 2022-07-01

Family

ID=82117847

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111645733.7A Pending CN114695486A (zh) 2020-12-30 2021-12-30 制造显示装置的方法

Country Status (3)

Country Link
US (1) US20220209208A1 (zh)
KR (1) KR20220097677A (zh)
CN (1) CN114695486A (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101677264B1 (ko) * 2010-04-30 2016-11-18 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR101108175B1 (ko) * 2010-06-09 2012-01-31 삼성모바일디스플레이주식회사 박막 트랜지스터, 이를 포함하는 디스플레이 장치용 어레이 기판 및 그 제조 방법
KR102090703B1 (ko) * 2013-05-21 2020-04-16 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조방법
TWI570899B (zh) * 2014-09-10 2017-02-11 群創光電股份有限公司 薄膜電晶體基板
KR20180046229A (ko) * 2016-10-27 2018-05-08 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20180057805A (ko) * 2016-11-22 2018-05-31 삼성디스플레이 주식회사 표시 장치용 백플레인 및 이의 제조 방법
KR102633093B1 (ko) * 2018-10-01 2024-02-05 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN113053959A (zh) * 2019-12-27 2021-06-29 天马日本株式会社 薄膜装置

Also Published As

Publication number Publication date
US20220209208A1 (en) 2022-06-30
KR20220097677A (ko) 2022-07-08

Similar Documents

Publication Publication Date Title
US11832502B2 (en) Display device including dummy pixels in a non-display area
US11251235B2 (en) Display panel
CN111326554A (zh) 显示装置
CN112002729A (zh) 显示装置
CN114300509A (zh) 显示面板和显示设备
US11545528B2 (en) Display apparatus
US11626457B2 (en) Display device including external light-absorbing layer
CN114078919A (zh) 显示设备
US20200411614A1 (en) Display apparatus and method of manufacturing the same
US20230309344A1 (en) Display panel, electronic apparatus, and method of manufacturing display panel
CN112825324A (zh) 显示装置及其制造方法
EP4036982A2 (en) Display apparatus
US11930658B2 (en) Display apparatus and method of manufacturing the same
US11495650B2 (en) Display apparatus
CN115942799A (zh) 显示装置和包括该显示装置的电子装置
US20220209208A1 (en) Method of manufacturing display device
CN218831226U (zh) 显示装置
US11997881B2 (en) Display apparatus and method of manufacturing the same
US20240188335A1 (en) Display device and method of fabricating the same
US20220392983A1 (en) Display apparatus and method of manufacturing the same
EP4340572A1 (en) Display apparatus and method of manufacturing the same
US20240172481A1 (en) Display device and method of manufacturing the same
CN114464650A (zh) 显示设备
CN115458559A (zh) 显示面板和包括显示面板的显示装置
CN117596950A (zh) 显示面板和包括显示面板的显示设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination