CN114695481A - 发光显示设备和包括该发光显示设备的多屏显示设备 - Google Patents
发光显示设备和包括该发光显示设备的多屏显示设备 Download PDFInfo
- Publication number
- CN114695481A CN114695481A CN202111623291.6A CN202111623291A CN114695481A CN 114695481 A CN114695481 A CN 114695481A CN 202111623291 A CN202111623291 A CN 202111623291A CN 114695481 A CN114695481 A CN 114695481A
- Authority
- CN
- China
- Prior art keywords
- layer
- light emitting
- disposed
- substrate
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 353
- 238000002955 isolation Methods 0.000 claims abstract description 184
- 230000002093 peripheral effect Effects 0.000 claims abstract description 95
- 239000010410 layer Substances 0.000 claims description 818
- 238000005538 encapsulation Methods 0.000 claims description 138
- 238000002161 passivation Methods 0.000 claims description 62
- 239000011229 interlayer Substances 0.000 claims description 60
- 239000011810 insulating material Substances 0.000 claims description 17
- 239000007769 metal material Substances 0.000 claims description 15
- 229910052751 metal Inorganic materials 0.000 description 79
- 239000002184 metal Substances 0.000 description 79
- 238000000034 method Methods 0.000 description 46
- 208000029523 Interstitial Lung disease Diseases 0.000 description 45
- 239000000463 material Substances 0.000 description 41
- 230000008569 process Effects 0.000 description 41
- 239000011247 coating layer Substances 0.000 description 26
- 230000006870 function Effects 0.000 description 24
- 238000006243 chemical reaction Methods 0.000 description 20
- 239000010408 film Substances 0.000 description 20
- 238000000059 patterning Methods 0.000 description 17
- 238000010586 diagram Methods 0.000 description 16
- 239000010949 copper Substances 0.000 description 15
- 238000009792 diffusion process Methods 0.000 description 14
- 239000003990 capacitor Substances 0.000 description 13
- 239000010936 titanium Substances 0.000 description 11
- 101100000339 Arabidopsis thaliana ABCG11 gene Proteins 0.000 description 10
- 101150033653 PGS1 gene Proteins 0.000 description 10
- 239000013256 coordination polymer Substances 0.000 description 10
- 101150098295 pel1 gene Proteins 0.000 description 10
- 230000035515 penetration Effects 0.000 description 10
- 238000003860 storage Methods 0.000 description 9
- 101150040383 pel2 gene Proteins 0.000 description 8
- 239000011241 protective layer Substances 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 7
- 238000000151 deposition Methods 0.000 description 7
- 238000005137 deposition process Methods 0.000 description 7
- 239000007772 electrode material Substances 0.000 description 7
- 239000011521 glass Substances 0.000 description 7
- 229910052750 molybdenum Inorganic materials 0.000 description 7
- 239000011368 organic material Substances 0.000 description 7
- 229910052760 oxygen Inorganic materials 0.000 description 7
- 239000001301 oxygen Substances 0.000 description 7
- 230000003252 repetitive effect Effects 0.000 description 7
- 238000007789 sealing Methods 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 239000002356 single layer Substances 0.000 description 7
- 229910052719 titanium Inorganic materials 0.000 description 7
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 6
- 230000008021 deposition Effects 0.000 description 6
- 238000005304 joining Methods 0.000 description 6
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 6
- 229910052709 silver Inorganic materials 0.000 description 6
- 239000010409 thin film Substances 0.000 description 6
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 230000000903 blocking effect Effects 0.000 description 5
- 230000005611 electricity Effects 0.000 description 5
- 230000003068 static effect Effects 0.000 description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 230000000149 penetrating effect Effects 0.000 description 4
- 239000002096 quantum dot Substances 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 230000002829 reductive effect Effects 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- -1 ITO or IZO Chemical class 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910001069 Ti alloy Inorganic materials 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 239000003086 colorant Substances 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 230000007797 corrosion Effects 0.000 description 3
- 238000005260 corrosion Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000000670 limiting effect Effects 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 239000004033 plastic Substances 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 239000004820 Pressure-sensitive adhesive Substances 0.000 description 2
- 239000011358 absorbing material Substances 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000009191 jumping Effects 0.000 description 2
- 239000002346 layers by function Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000036961 partial effect Effects 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 230000002123 temporal effect Effects 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- KXGFMDJXCMQABM-UHFFFAOYSA-N 2-methoxy-6-methylphenol Chemical compound [CH]OC1=CC=CC([CH])=C1O KXGFMDJXCMQABM-UHFFFAOYSA-N 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 239000002355 dual-layer Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 229910021389 graphene Inorganic materials 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229920001568 phenolic resin Polymers 0.000 description 1
- 239000000049 pigment Substances 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000035807 sensation Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/122—Pixel-defining structures or layers, e.g. banks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
- G09F9/302—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements characterised by the form or geometrical disposition of the individual elements
- G09F9/3023—Segmented electronic displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
- G09F9/302—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements characterised by the form or geometrical disposition of the individual elements
- G09F9/3026—Video wall, i.e. stackable semiconductor matrix display modules
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/84—Passivation; Containers; Encapsulations
- H10K50/844—Encapsulations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/124—Insulating layers formed between TFT elements and OLED elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/18—Tiled displays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/87—Passivation; Containers; Encapsulations
- H10K59/873—Encapsulations
- H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Optics & Photonics (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
公开一种发光显示设备和包括该发光显示设备的多屏显示设备。所述发光显示设备包括：基板，所述基板包括显示区域；设置在所述显示区域中的电路层；设置在所述电路层上的平坦化层；堰部，所述堰部沿着所述基板的外围部分设置在所述电路层上；器件隔离部，所述器件隔离部设置在所述电路层中并且包括围绕所述堰部的器件隔离线；以及发光器件层，所述发光器件层包括设置在所述平坦化层、所述堰部和所述器件隔离部上的自发光器件，其中所述器件隔离线包括从所述电路层突出到所述堰部的突起尖端，其中所述自发光器件在所述器件隔离部处被所述器件隔离线的突起尖端隔离。
Description
相关申请的交叉引用
本申请要求于2020年12月31日提交的韩国专利申请No.10-2020-0189780的权益，通过引用将该韩国专利申请并入本文，如同在本文完全阐述一样。
技术领域
本发明涉及一种发光显示设备和包括该发光显示设备的多屏显示设备。
背景技术
与液晶显示(LCD)设备不同，作为自发光显示设备的发光显示设备不需要单独的光源，因此其可被制造为轻且薄。此外，发光显示设备以低电压驱动，因而可降低功耗。此外，发光显示设备在颜色实现、响应时间、视角和对比度方面表现优良，因而作为下一代发光显示设备吸引了很多关注。
发光显示设备基于发光器件层的发光来显示图像，其中发光器件层包括插入在两个电极之间的发光器件。在这种情形下，发光器件发射的光经由电极和基板出射到外部。
发光显示设备包括被实现为显示图像的显示面板。显示面板可包括具有显示图像的多个像素的显示区域以及围绕显示区域的边框区域。
相关技术的发光显示设备需要用于覆盖位于显示面板的边界(或外围部分)处的边框区域的边框或机构。此外，相关技术的发光显示设备由于边框的存在而具有较大边框宽度(或边框的较大宽度。此外，当发光显示设备的边框宽度减小到某一限度以下时，发光器件可由于诸如水分或湿气之类的外部杂质的渗透而退化，由此可降低显示面板的可靠性。
近来，通过将多个发光显示设备布置为格子型来实现大屏幕的多屏发光显示设备已商业化。
发明内容
本发明的发明人认识到，在相关技术的多屏发光显示设备中，由于多个发光显示设备的每一个的边框区域或边框，在相邻发光显示设备之间形成诸如接缝(seam)之类的边界部分。当在多屏发光显示设备的整个屏幕上显示一个图像时，边界部分可导致图像的间断感(或不连续性)，由于这个原因，观看图像的观看者的沉浸感可降低。
因此，本发明旨在提供一种基本上克服了由于包括本发明人指出的上述问题在内的相关技术的局限性和缺点而导致的一个或多个问题的发光显示设备和包括发光显示设备的多屏显示设备。
本发明的一个方面旨在提供一种发光显示设备和包括发光显示设备的多屏显示设备，其防止由于水分的渗透导致的发光显示面板的可靠性降低并且具有零边框宽度。
在下面的描述中将部分列出本发明的附加优点和特征，这些优点和特征的一部分在研究以下内容之后对于所属领域普通技术人员将变得显而易见或者可通过本发明的实践领会到。
本发明的这些目的和其他优点可通过说明书及其权利要求书以及附图中具体指出的结构来实现和获得。
为了实现这些和其他优点并根据本发明的意图，如在此具体化和概括描述的，一种发光显示设备包括：基板，所述基板包括显示区域；设置在所述显示区域中的电路层；设置在所述电路层上的平坦化层；堰部，所述堰部沿着所述基板的外围部分设置在所述电路层上；器件隔离部，所述器件隔离部设置在所述电路层中并且包括围绕所述堰部的器件隔离线；以及发光器件层，所述发光器件层包括设置在所述平坦化层、所述堰部和所述器件隔离部上的自发光器件，其中所述器件隔离线可包括从所述电路层突出到所述堰部的突起尖端，其中所述自发光器件可在所述器件隔离部处被所述器件隔离线的突起尖端隔离。
在本发明的另一个方面，一种多屏显示设备包括：多个显示装置，所述显示装置沿第一方向和与所述第一方向交叉的第二方向中的至少一个方向设置，其中所述多个显示装置的每一个包括发光显示设备，所述发光显示设备包括：基板，所述基板包括显示区域；设置在所述显示区域中的电路层；设置在所述电路层上的平坦化层；堰部，所述堰部沿着所述基板的外围部分的电路上；器件隔离部，所述器件隔离部设置在所述电路层中并且包括围绕所述堰部的器件隔离线；以及发光器件层，所述发光器件层包括设置在所述平坦化层、所述堰部和所述器件隔离部上的自发光器件，其中所述器件隔离线可包括从所述电路层突出到所述堰部的突起尖端，其中所述自发光器件可在所述器件隔离部处被所述器件隔离线的突起尖端隔离。
其他示例性实施方式的细节将包括在本发明的详细描述和附图中。
本发明的实施方式可提供一种发光显示设备和包括发光显示设备的多屏显示设备，其防止由于水分的渗透导致的可靠性降低并且具有薄边框宽度。
本发明的实施方式可提供一种发光显示设备和包括发光显示设备的多屏显示设备，其防止由于水分的渗透导致的可靠性降低并且具有空气边框或不具有边框。
本发明的实施方式可提供一种在没有不连续感的条件下显示图像的多屏显示设备。
应当理解，本发明前面的概括描述和下面的详细描述都是例示性的和解释性的，旨在对要求保护的本发明提供进一步的解释。
附图说明
给本发明提供进一步理解并且并入本申请组成本申请一部分的附图图解了本发明的实施方式，并与说明书一起用于解释本发明的原理。
图1是图解根据本发明实施方式的发光显示设备的平面图。
图2A是图解图1中所示的根据本发明实施方式的一个像素的示图。
图2B是图解图1中所示的根据本发明另一实施方式的一个像素的示图。
图2C是图解图1中所示的根据本发明另一实施方式的一个像素的示图。
图3是图1中所示的区域A的放大图。
图4是图解图1和图3中所示的一个子像素的等效电路图。
图5是图解图1和图3中所示的栅极驱动电路的示图。
图6是图解根据本发明实施方式的发光显示设备的后表面的示图。
图7是图解根据本发明另一实施方式的发光显示设备的后表面的示图。
图8是沿图7中所示的线I-I’截取的剖面图。
图9是沿图7所示的线II-II’截取的剖面图。
图10是沿图7所示的线III-III’截取的剖面图。
图11是图8所示的区域B的放大图。
图12是图8所示的区域C的放大图。
图13是图9所示的区域D的放大图。
图14是图10所示的区域E的放大图。
图15是沿图7中所示的线I-I’截取的另一剖面图。
图16是图15所示的区域F的放大图。
图17是图解根据本发明实施方式的多屏显示设备的示图。
图18是沿图17所示的线IV-IV’截取的剖面图。
具体实施方式
现在将详细参考本发明的实施方式，附图中图解了这些实施方式的一些例子。在下面的描述中，当确定对与本文相关的公知功能或构造的详细描述会不必要地使发明构思的主旨模糊不清时，将省略其详细描述。描述的处理步骤和/或操作的进程是示例性的；然而，步骤和/或操作的顺序不限于在此阐述的，而是可按照本领域已知的进行变化，必须按某一顺序发生的步骤和/或操作除外。相似的参考标记通篇指代相似的要素。下文说明中使用的各个要素的名称仅是为了便于撰写说明书而选取的，因而可能与实际产品中使用的名称不同。
将通过参照附图描述的以下实施方式阐明本发明的优点和特征以及其实现方法。然而，本发明可以以不同的形式实施，不应解释为限于在此列出的实施方式。而是，提供这些实施方式是为了使本发明的公开内容全面和完整，并将本发明的范围充分地传递给所属领域技术人员。
为了描述本发明的实施方式而在附图中公开的形状、大小、比例、角度和数量仅仅是示例，因而本发明的实施方式不限于图解的细节。相同的参考标记通篇指代相同的要素。在下面的描述中，当确定对相关已知功能或构造的详细描述会不必要地使本发明的重点模糊不清时，将省略该详细描述。在本申请中使用“包括”、“具有”和“包含”进行描述的情况下，可添加其他部分，除非使用了“仅”。
在解释一要素时，尽管没有明确说明，但该要素应解释为包含误差范围。
在描述位置关系时，例如，当两部分之间的位置关系被描述为“在……上”、“在……上方”、“在……下方”和“在……之后”时，可在这两部分之间设置一个或多个其他部分，除非使用了诸如“正好”或“直接”之类的更限制性的术语。
在描述时间关系时，例如，当时间顺序被描述为“在……之后”、“随后”、“接下来”和“在……之前”时，可包括不连续的情况，除非使用了诸如“正好”或“直接”之类的更限制性的术语。
将理解到，尽管在此可使用术语“第一”、“第二”等来描述各种要素，但这些要素不应被这些术语限制。这些术语仅仅是用来将一要素与另一要素区分开。例如，在不背离本发明的范围的情况下，第一要素可能被称为第二要素，类似地，第二要素可能被称为第一要素。
在描述本发明的要素时，可使用诸如第一、第二、A、B、(a)、(b)等之类的术语。这些术语仅用于将相应要素与其他要素区分开，这些术语不限制相应要素的本质、次序或优先顺序。将理解到，当称一要素或层在另一要素或层“上”或“连接至”另一要素或层时，该要素可直接在另一要素或层上或者直接连接至另一要素或层，或者可存在中间要素或层。此外，应当理解，当一要素设置在另一要素上方或下方时，其可表示这些要素设置成彼此直接接触的情况，但也可表示这些要素彼此不直接接触地设置。
术语“至少一个”应当理解为包括相关所列要素中的一个或多个的任意一个和所有组合。例如，“第一要素、第二要素和第三要素中的至少一个”表示选自第一要素、第二要素和第三要素中的两个或更多个要素的所有要素的组合以及第一要素、第二要素或第三要素。
本文中使用的术语“围绕”包括至少部分围绕相关要素中的一个或多个以及完全包围相关要素中的一个或多个。类似地，本文中使用的术语“覆盖”包括至少部分覆盖相关要素中的一个或多个以及完全覆盖相关要素中的一个或多个。例如，如果封装层围绕堰部，则这可解释为封装层至少部分围绕堰部。但是，在一些实施方式中，封装层可完全包围堰部。本文中使用术语“围绕”的含义可基于相关的图和实施方式进一步具体化。在本发明中，使用术语“围绕”、“至少部分围绕”、“完全包围”等。根据如上阐述的“围绕”的定义，当在实施方式中仅使用术语“围绕”时，其既可指至少部分围绕相关要素中的一个或多个，也可指完全包围相关要素中的一个或多个。这对于术语“覆盖”同样适用。
所属领域技术人员能够充分理解到，本发明各实施方式的特征可彼此部分或整体地结合或组合，且可在技术上彼此进行各种互操作和驱动。本发明的实施方式可彼此独立实施，或者以相互依赖的关系一起实施。
下文中，将参照附图详细描述本发明的实施方式。在给每个附图的要素添加参考标记时，尽管相同的要素被示出在其他附图中，但相似的参考标记可指代相似的要素。此外，为了便于描述，附图中示出的每个要素的比例不同于实际比例，因而本发明的实施方式不限于附图中示出的比例。
图1是图解根据本发明实施方式的发光显示设备的平面图。
参照图1，根据本发明实施方式的发光显示设备(或显示面板)10可包括基板100，基板100包括显示区域AA、在基板100的显示区域AA中的多个像素P、堰部(dam)104、以及器件隔离部(device isolation portion)102。
基板100可被称为第一基板、基础基板或像素阵列基板。基板100可以是玻璃基板，或者可以是可弯曲或柔性的薄玻璃基板或塑料基板。
基板100的显示区域AA可以是显示图像的区域，并且可被称为有源部分、有源区域、显示部分、或显示屏。显示区域AA的尺寸可与基板100(或发光显示设备或显示面板)相同或大致相同。例如，显示区域AA的尺寸可与基板100的第一表面的总尺寸相同。因此，显示区域AA可实现(或设置)在基板100的整个前表面上，因而基板100可不包括沿第一表面的外围部分(或边缘部分)设置以围绕整个显示区域AA的不透明非显示部分。因此，发光显示设备的整个前表面可实现显示区域AA。
显示区域AA的端部(或最外部分)可与基板100的外表面OS交叠或大致对齐。例如，相对于发光显示设备的厚度方向Z来说，显示区域AA的侧向表面(或端线)可与从基板100的外表面OS垂直延伸的垂直延长线VL(见图8)大致对齐。显示区域AA的侧向表面可不被单独的机构围绕，可仅邻接周围的空气。例如，显示区域AA的所有侧向表面可设置为直接接触空气而未被单独的机构围绕的结构。因此，基板100的与显示区域AA的端部对应的外表面OS可仅被空气围绕(或邻接周围的空气)，因而，根据本发明实施方式的发光显示设备可具有空气边框结构或无边框结构(或零化(zeroized)边框)，其中显示区域AA的端部(或侧向表面)被空气围绕而不是被不透明的非显示区域围绕。
多个像素P可布置(或设置)在基板100的显示区域AA上，以沿第一方向X和第二方向Y具有第一间隔D1。例如，第一方向X可与第二方向Y相交(或相交叉或交叉)。第一方向X可以是基板100或发光显示设备的横向方向、水平方向或第一长度方向(例如，横向长度方向)。第二方向Y可以是基板100或发光显示设备的纵向方向、垂直方向或第二长度方向(例如，纵向长度方向)。
多个像素P的每一个可实现在基板100的显示区域AA上限定的多个像素区域上。多个像素P的每一个可具有与第一方向X平行的第一长度L1和与第二方向Y平行的第二长度L2。第一长度L1可与第二长度L2或第一间隔D1相同。第一长度L1和第二长度L2可与第一间隔D1相同。因此，多个像素(或像素区域)P可全部具有相同尺寸。
沿第一方向X和第二方向Y的每一个方向彼此相邻的两个像素P在制造工艺的误差范围内可具有相同的第一间隔D1。第一间隔D1可以是两个相邻像素P之间的间距(pitch)(或像素间距)。例如，像素P的第一长度L1或第二长度L2可被称为像素间距。例如，第一间隔(或像素间距)D1可以是两个相邻像素P的中心部分之间的距离(或长度)。例如，第一间隔(或像素间距)D1可以是两个相邻像素P的中心部分之间的最短距离(或最短长度)。
根据实施方式的多个像素P的每一个可包括：电路层，电路层包括实现在基板100上的像素区域中的像素电路；和设置在电路层处并与像素电路连接的发光器件层。像素电路响应于从设置在像素区域中的像素驱动线提供的数据信号和扫描信号输出对应于数据信号的数据电流。发光器件层可包括利用从像素电路提供的数据电流发光的自发光器件。像素驱动线、像素电路和发光器件层将在下面描述。
多个像素P可划分(或分类)为最外侧像素Po和内侧像素(或内部像素)Pi。
最外侧像素Po可以是多个像素P之中的最靠近基板100的外表面OS设置的像素。
每个最外侧像素Po的中心部分与基板100的外表面OS之间的第二间隔D2可以是第一间隔D1的一半或更小。例如，第二间隔D2可以是最外侧像素区域PAo(见图3)的中心部分与基板100的外表面OS之间的距离(或长度)。例如，第二间隔D2可以是最外侧像素区域PAo的中心部分与基板100的外表面OS之间的最短距离(或最短长度)。
当第二间隔D2大于第一间隔D1的一半时，基板100可具有比显示区域AA大了相当于第一间隔D1的一半与第二间隔D2之间的差异区的尺寸，因而最外侧像素Po的端部与基板100的外表面OS之间的区域可构成围绕整个显示区域AA的非显示区域。例如，当第二间隔D2大于第一间隔D1的一半时，基于围绕整个显示区域AA的非显示区域，基板100可必然包括边框区域。另一方面，当第二间隔D2是第一间隔D1的一半或更小时，每个最外侧像素Po的端部可与基板100的外表面OS对齐(或设置在外表面OS上)，或者显示区域AA的端部可与基板100的外表面OS对齐(或设置在外表面OS上)，因而可在基板100的整个前表面上实现(或设置)显示区域AA。
内部像素Pi可以是多个像素P之中的除最外侧像素Po以外的像素，或者可以是多个像素P之中的被最外侧像素Po围绕的像素。内部像素(或第二像素)Pi可实现为具有与最外侧像素(或第一像素)Po不同的构造或结构。
堰部104可实现在基板100的外围部分处，或者可实现在位于显示区域AA的每个最外侧像素Po的外围部分处，或者可沿着基板100的外围部分设置在电路层上。例如，堰部104可设置为在每个最外侧像素Po的中心部分和基板100的外表面OS之间具有闭环线形状(或闭环形状)。因此，最外侧像素Po可包括堰部104，从而可实现为与不具有堰部104的内部像素Pi不同的结构或构造。
根据实施方式的堰部104可防止在每个最外侧像素Po的外围部分处，位于发光器件层上的封装层的有机封装层的扩散或溢出。此外，堰部104可隔离(或断开)位于每个最外侧像素Po的外围部分处的发光器件层中的至少一些层，由此防止或最小化由水分(或湿气)的侧向渗透导致的发光器件层的可靠性降低。堰部104可包含在基板100的外围部分或每个最外侧像素Po的外围部分处物理地隔离发光器件层中的至少一些层的功能、防止有机封装层的扩散或溢出的功能、以及防止水分(或湿气)沿基板100的侧向方向的渗透的功能。
器件隔离部102可设置在基板100的外围部分处，或者可设置在每个最外侧像素Po的外围部分处，以具有围绕堰部104的闭环线形状。例如，器件隔离部102可在基板100的外表面OS和堰部104之间设置为闭环线形状。因此，最外侧像素Po可包括堰部104和器件隔离部102，从而可实现为与不具有堰部104和器件隔离部102的内部像素Pi不同的结构或构造。
根据实施方式的器件隔离部102可实现为包括从电路层朝向堰部104突出的突起尖端(protrusion tip)结构。器件隔离部102可在堰部104的外部区域中隔离(或断开)发光器件层中的至少一些层，因此可首次阻挡侧向水分渗透路径，由此防止或最小化由水分(或湿气)的侧向渗透导致的发光器件层的可靠性降低。例如，设置在器件隔离部102上的发光器件层中的至少一些层可被器件隔离部102的突起尖端结构附加地隔离。
根据本发明实施方式的发光显示设备(或显示面板)10可进一步包括凹槽线(groove line)105。
凹槽线105可设置为被堰部104围绕。例如，凹槽线105可设置在限定在堰部104的内部区域处的凹槽区域(或沟区域)中。
根据实施方式的凹槽线105可设置为在平坦化层103(见图8)的侧向表面和堰部104之间具有闭环线形状。例如，凹槽线105可通过去除位于堰部104的内部区域的凹槽区域处的诸如结构材料和/或台阶部分之类的所有元件来形成或实现。例如，凹槽线105可实现为暴露位于平坦化层103的侧向表面和堰部104之间的电路层。此外，凹槽线105可实现为隔离位于堰部104的内部区域处的发光器件层中的至少一些层。
根据本发明实施方式的发光显示设备(或显示面板)10可进一步包括焊盘部110。
焊盘部110可以是第一焊盘部或前焊盘部。焊盘部110可包括多个焊盘，以从驱动电路部接收数据信号、栅极控制信号、像素驱动电源、基准电压、像素公共电压等。
焊盘部110可包括在设置于基板100的第一表面的与第一方向X平行的第一外围部分处的最外侧像素Po的内部。就是说，设置在基板100的第一外围部分处的最外侧像素Po可包括多个焊盘中的至少一个。因此，多个焊盘可设置或包括在显示区域AA内部，因而可在基板100上不形成或不存在基于焊盘部110的非显示区域(或边框区域)。因此，最外侧像素(或第一像素)Po可包括焊盘部110，因而可实现为具有与不包括焊盘部110的内部像素(或第二像素)Pi不同的构造或结构。
例如，当焊盘部110不设置在最外侧像素Po内，而是设置在最外侧像素Po与基板100的外表面OS之间时，基板100可包括与设置焊盘部110的区域对应的非显示区域(或非显示部分)，并且由于非显示区域，最外侧像素Po与基板100的外表面OS之间的第二间隔D2可大于第一间隔D1的一半，不会将整个基板100实现为显示区域AA，可需要用于覆盖非显示区域的单独的边框(或单独的结构)。另一方面，根据本发明实施方式的焊盘部110可设置在最外侧像素Po与基板100的外表面OS之间，以包含在最外侧像素Po内部，因而在最外侧像素Po与基板100的外表面OS之间不会形成或不会存在基于焊盘部110的非显示区域(或边框区域)。
根据本发明实施方式的发光显示设备(或显示面板)10可进一步包括栅极驱动电路150。
栅极驱动电路150可设置在显示区域AA中，以将扫描信号(或栅极信号)提供给位于基板100上的像素P。栅极驱动电路150可向设置在与第一方向X平行的水平行中的像素P同时提供扫描信号。例如，栅极驱动电路150可通过至少一条栅极线GL(见图3)向设置在一个水平行中的像素P提供至少一个扫描信号。
根据实施方式的栅极驱动电路150可利用移位寄存器实现，移位寄存器包括多个级(stage)电路单元。就是说，根据本发明实施方式的发光显示设备可包括设置在基板100的显示区域AA中以向像素P提供扫描信号的移位寄存器。
多个级电路单元的每一个可包括彼此分隔地布置在基板100的沿第一方向X的每个水平行中的多个分支电路。多个分支电路的每一个可包括至少一个薄膜晶体管(TFT)(或分支TFT)并且可设置在沿第一方向X的一个水平行中的一个或多个像素P(或像素区域)之中的两个相邻像素之间。多个级电路单元的每一个可基于通过多条栅极控制线提供的栅极控制信号，通过多个分支电路的驱动产生扫描信号，并且可将扫描信号提供至布置在相应水平行中的像素P，其中栅极控制线彼此分隔地设置在显示区域AA中的多个像素P之间。
图2A是图解图1中所示的根据本发明实施方式的一个像素的示图，图2B是图解图1中所示的根据本发明另一实施方式的一个像素的示图，图2C是图解图1中所示的根据本发明另一实施方式的一个像素的示图。
参照图1和图2A，根据本发明实施方式的一个像素(或一个单元像素)P可包括第一至第四子像素SP1至SP4。
第一子像素SP1可设置在像素区域PA的第一子像素区域中，第二子像素SP2可设置在像素区域PA的第二子像素区域中，第三子像素SP3可设置在像素区域PA的第三子像素区域中，第四子像素SP4可设置在像素区域PA的第四子像素区域中。
根据实施方式的第一至第四子像素SP1至SP4可设置为2×2形式或四元(quad)结构。第一至第四子像素SP1至SP4可分别包括多个发光区域EA1至EA4和多个电路区域CA1至CA4。例如，发光区域EA1至EA4可被称为开口区域、开口部分或发光部分。
第一至第四子像素SP1至SP4的每一个的发光区域EA1至EA4可具有均匀的四元结构以具有尺寸相同(或面积相同)的方形形状。根据实施方式，具有均匀的四元结构的发光区域EA1至EA4的每一个可在相应子像素区域内设置成靠近像素P的中心部分CP，从而具有比像素P的四等分区域的每一个小的尺寸，或者可设置成集中在像素P的中心部分CP。根据另一实施方式，具有均匀的四元结构的发光区域EA1至EA4的每一个可设置在相应子像素区域的中心部分CP处，从而具有比像素P的四等分区域的每一个小的尺寸。
参照图1和图2B，根据另一实施方式的第一至第四子像素SP1至SP4的每一个可具有尺寸不同的非均匀的四元结构。例如，第一至第四子像素SP1至SP4的每一个的发光区域EA1至EA4的每一个可具有尺寸不同的非均匀的四元结构。
可基于分辨率、发光效率或图像质量设定具有非均匀的四元结构的第一至第四子像素SP1至SP4的每一个的尺寸。根据另一实施方式，当发光区域EA1至EA4具有非均匀的四元结构时，在第一至第四子像素SP1至SP4的发光区域EA1至EA4之中，第四子像素SP4的发光区域EA4可具有最小尺寸，第三子像素SP3的发光区域EA3可具有最大尺寸。例如，具有非均匀的四元结构的第一至第四子像素SP1至SP4的每一个的发光区域EA1至EA4的每一个可设置成集中在像素P的中心部分CP的周围(或附近)。
参照图1和图2C，根据另一实施方式的第一至第四子像素SP1至SP4的每一个可具有1×4形式或均匀的条纹(stripe)结构。例如，第一至第四子像素SP1至SP4的发光区域EA1至EA4可具有1×4形式或均匀的条纹结构。
具有均匀的条纹结构的第一至第四子像素SP1至SP4的发光区域EA1至EA4各自可具有包括与第一方向X平行的短边和与第二方向Y平行的长边的矩形形状。
根据实施方式，具有均匀的条纹结构的发光区域EA1至EA4的每一个可在相应子像素区域内设置成靠近像素P的中心部分CP，从而具有比像素P的四等分区域的每一个小的尺寸，或者可设置成集中在像素P的中心部分处。
根据另一实施方式，具有均匀的条纹结构的发光区域EA1至EA4的每一个可设置在相应子像素区域的中心部分CP处，从而具有比像素P的四等分区域的每一个小的尺寸。
根据另一实施方式，具有均匀的条纹结构的发光区域EA1至EA4的每一个可设置在整个相应子像素区域处，从而具有与像素P的四等分区域的每一个相同的尺寸。
可选地，第一至第四子像素SP1至SP4的每一个的发光区域EA1至EA4的每一个可具有尺寸不同的非均匀的条纹结构。根据实施方式，当发光区域EA1至EA4具有非均匀的条纹结构时，在第一至第四子像素SP1至SP4的发光区域EA1至EA4之中，第四子像素SP4的发光区域EA4可具有最小尺寸，第三子像素SP3的发光区域EA3可具有最大尺寸，但本发明的实施方式不限于此。
参照图2A和图2B，第一至第四子像素SP1至SP4的每一个的电路区域CA1至CA4可设置在发光区域EA1至EA4中的相应发光区域周围(或附近)。电路区域CA1至CA4的每一个可包括用于使第一至第四子像素SP1至SP4中的相应子像素发光的像素电路和像素驱动线。例如，电路区域CA1至CA4可被称为非发光区域、非开口区域、非发光部分、非开口部分或外围部分。
可选择地，为了增加与发光区域EA1至EA4的尺寸对应的子像素SP1至SP4的开口率或者随着像素P的分辨率更高而减小像素间距D1，第一至第四子像素SP1至SP4的发光区域EA1至EA4可延伸至电路区域CA1至CA4，以与电路区域CA1至CA4的一些或全部交叠。例如，由于第一至第四子像素SP1至SP4的发光区域EA1至EA4具有顶部发光结构，所以发光区域EA1至EA4的每一个可布置成与电路区域CA1至CA4中的相应电路区域交叠。在这种情形下，发光区域EA1至EA4的每一个可具有等于或大于相应电路区域CA1至CA4的尺寸。
在图2A至图2C中，第一子像素SP1可实现为发射第一颜色的光，第二子像素SP2可实现为发射第二颜色的光，第三子像素SP3可实现为发射第三颜色的光，第四子像素SP4可实现为发射第四颜色的光。例如，第一至第四颜色的每一个可不同。作为实施方式，第一颜色可以是红色，第二颜色可以是蓝色，第三颜色可以是白色，第四颜色可以是绿色。作为另一实施方式，第一至第四颜色中的一些颜色可相同。例如，第一颜色可以是红色，第二颜色可以是第一绿色，第三颜色可以是第二绿色，第四颜色可以是蓝色。
任选地，可省略具有均匀的条纹结构或非均匀的条纹结构的第一至第四子像素SP1至SP4的中的发射白色光的白色子像素。
图3是图1中所示的区域A的放大图，图4是图解图1和图3中所示的一个子像素的等效电路图。
参照图1、图3和图4，根据本发明实施方式的基板100可包括像素驱动线DL、GL、PL、CVL、RL和GCL；多个像素P；公共电极CE；多个公共电极连接部分CECP；堰部104；器件隔离部102；凹槽线105；和焊盘部110。
像素驱动线DL、GL、PL、CVL、RL和GCL可包括多条数据线DL、多条栅极线GL、多条像素驱动电源线PL、多条像素公共电压线CVL、多条基准电压线RL、和栅极控制线GCL。
多条数据线DL可沿第二方向Y延长且可沿第一方向X彼此分隔开预定间隔地设置在基板100的显示区域AA中。例如，在多条数据线DL中，奇数数据线DLo可沿第二方向Y设置在布置于基板100上的多个像素区域PA的每一个的第一外围部分处，偶数数据线DLe可沿第二方向Y设置在布置于基板100上的多个像素区域PA的每一个的第二外围部分处，但本发明的实施方式不限于此。
多条栅极线GL可沿第一方向X延长并且可沿第二方向Y彼此分隔开预定间隔地设置在基板100的显示区域AA中。例如，多条栅极线GL之中的奇数栅极线GLo可沿第一方向X设置在布置于基板100上的多个像素区域PA的每一个的第三外围部分处。多条栅极线GL之中的偶数栅极线GLe可沿第一方向X设置在布置于基板100上的多个像素区域PA的每一个的第四外围部分处，但本发明的实施方式不限于此。
多条像素驱动电源线PL可沿第二方向Y延长并且可沿第一方向X彼此分隔开预定间隔地设置在基板100的显示区域AA中。例如，在多条像素驱动电源线PL中，奇数像素驱动电源线PL可设置在相对于第一方向X的奇数像素区域PA的第一外围部分处，偶数像素驱动电源线PL可设置在相对于第一方向X的偶数像素区域PA的第二外围部分处，但本发明的实施方式不限于此。
多条像素驱动电源线PL之中的两条相邻的像素驱动电源线PL可连接至设置在沿第二方向Y布置的每个像素区域PA中的多条电源共享线(power sharing line)PSL。例如，多条像素驱动电源线PL可通过多条电源共享线PSL彼此电连接，因而可具有梯子结构(ladder structure)或网结构(mesh structure)。多条像素驱动电源线PL可具有梯子结构或网结构，因而可防止或最小化由多条像素驱动电源线PL的每一条的线电阻导致的像素驱动电源的压降(IR降)。因此，根据本发明实施方式的发光显示设备可防止或最小化由提供至布置在显示区域AA上的每个像素P的像素驱动电源的偏差导致的图像质量的劣化。
多条电源共享线PSL的每一条可与第一方向X平行地从相邻的像素驱动电源线PL分支并且可设置在每个像素区域PA的中间区域中，但本发明的实施方式不限于此。
多条像素公共电压线CVL可沿第二方向Y延长并且可沿第一方向X彼此分隔开预定间隔地设置在基板100的显示区域AA中。例如，多条像素公共电压线CVL的每一条可设置在相对于第一方向X的偶数像素区域PA的第一外围部分处。
多条基准电压线RL可沿第二方向Y延长并且可沿第一方向X彼此分隔开预定间隔地设置在基板100的显示区域AA中。多条基准电压线RL的每一条可设置在沿第二方向Y布置的每个像素区域PA的中心区域中。
多条基准电压线RL的每一条可被每个像素区域PA中的沿第一方向X相邻的两个子像素((SP1，SP2)(SP3，SP4))共用。为此，多条基准电压线RL的每一条可包括基准分支线RDL。基准分支线RDL可分支(或突出)到每个像素区域PA中的沿第一方向X相邻的两个子像素((SP1，SP2)(SP3，SP4))并且可电连接至两个相邻子像素((SP1，SP2)(SP3，SP4))。
多条栅极控制线GCL的每一条可沿第二方向Y延长并且可沿第一方向X彼此分隔开预定间隔地设置在基板100的显示区域AA中。例如，多条栅极控制线GCL的每一条可设置在相对于第一方向X的多个像素区域PA之间或者两个相邻像素区域PA之间的边界区域处。
多个像素P的每一个可包括至少三个子像素。例如，多个像素P的每一个可包括第一至第四子像素SP1至SP4。
第一至第四子像素SP1至SP4的每一个可包括像素电路PC和发光器件层。
根据实施方式的像素电路PC可设置在像素区域PA的电路区域中并且可连接至与其相邻的栅极线GLo或GLe、与其相邻的数据线DLo或DLe、以及像素驱动电源线PL。例如，设置在第一子像素SP1中的像素电路PC可连接至奇数数据线DLo和奇数栅极线GLo，设置在第二子像素SP2中的像素电路PC可连接至偶数数据线DLe和奇数栅极线GLo，设置在第三子像素SP3中的像素电路PC可连接至奇数数据线DLo和偶数栅极线GLe，并且设置在第四子像素SP4中的像素电路PC可连接至偶数数据线DLe和偶数栅极线GLe。
第一至第四子像素SP1至SP4的每一个的像素电路PC可响应于从相应栅极线GLo或GLe提供的扫描信号采样从相应数据线DLo或DLe提供的数据信号，并且可基于采样的数据信号控制从像素驱动电源线PL流到发光器件层的电流。
根据实施方式的像素电路PC可包括第一开关薄膜晶体管Tsw1、第二开关薄膜晶体管Tsw2、驱动薄膜晶体管Tdr、和存储电容器Cst，但本发明的实施方式不限于此。在下面的描述中，薄膜晶体管可被称为TFT。
第一开关TFT Tsw1可包括：与相应栅极线GL(GLo或GLe)连接的栅极；与相应数据线DL(DLo或DLe)连接的第一电极(源极/漏极)；以及与驱动TFT Tdr的栅极节点n1连接的第二电极(漏极/源极)。第一开关TFT Tsw1可利用通过相应栅极线GL(GLo或GLe)提供的扫描信号导通并且可将通过相应数据线DL(DLo或DLe)提供的数据信号传输至驱动TFT Tdr的栅极节点n1。
第二开关TFT Tsw2可包括：与相应栅极线GL(GLo或GLe)连接的栅极；与驱动TFTTdr的源极节点n2连接的第一电极(源极/漏极)；以及与相应基准电压线RL连接的第二电极(漏极/源极)。第二开关TFT Tsw2可利用通过相应栅极线GL(GLo或GLe)提供的扫描信号导通并且可将通过相应基准电压线RL提供的基准电压传输至驱动TFT Tdr的源极节点n2。例如，第二开关TFT Tsw2可与第一开关TFT Tsw1同时导通。
存储电容器Cst可形成在驱动TFT Tdr的栅极节点n1与源极节点n2之间。根据实施方式的存储电容器Cst可包括与驱动TFT Tdr的栅极节点n1连接的第一电容器电极、与驱动TFT Tdr的源极节点n2连接的第二电容器电极、以及形成在第一电容器电极与第二电容器电极之间的交叠区域中的电介质层。存储电容器Cst可被充入驱动TFT Tdr的栅极节点n1与源极节点n2之间的差电压，然后可基于其充电电压使驱动TFT Tdr导通或截止。
驱动TFT Tdr可包括：与第一开关TFT Tsw1的第二电极(漏极/源极)和存储电容器Cst的第一电容器电极共同连接的栅极(或栅极节点n1)；与第二开关TFT Tsw2的第一电极(源极/漏极)、存储电容器Cst的第二电容器电极和发光器件层的像素电极PE共同连接的第一电极(源极/漏极)(或源极节点n2)；以及与相应像素驱动电源线PL连接的第二电极(漏极/源极)(或漏极节点)。驱动TFT Tdr可基于存储电容器Cst的电压导通并且可控制从像素驱动电源线PL流到发光器件层的电流量。
发光器件层可设置在像素区域PA的发光区域EA中并且电连接至像素电路PC。根据本发明实施方式的发光器件层可包括与像素电路PC电连接的像素电极PE、与像素公共电压线CVL电连接的公共电极CE、以及夹在像素电极PE与公共电极CE之间的自发光器件ED。
多个公共电极连接部分CECP的每一个可设置在分别与多条像素公共电压线CVL交叠的多个像素P之间，并且可将公共电极CE电连接至多条像素公共电压线CVL的每一条。相对于第二方向Y来说，根据本发明实施方式的多个公共电极连接部分CECP的每一个可在多个像素P之间的部分处(或者在多个像素P之间的边界处)电连接至多条像素公共电压线CVL的每一条，并且可电连接至公共电极CE的一部分，因而可将公共电极CE电连接至多条像素公共电压线CVL的每一条。例如，公共电极CE可通过对应于底切结构的侧面接触结构(sidecontact structure)连接至多个公共电极连接部分CECP的每一个。
多个公共电极连接部分CECP的每一个可设置在多个像素P之间的一部分中，以将公共电极CE电连接至多条像素公共电压线CVL的每一条，因而可防止或最小化由公共电极CE的表面电阻导致的像素公共电压的压降(IR降)。因此，根据本发明实施方式的发光显示设备可防止或最小化由提供至布置在显示区域AA中的每个像素P的像素公共电压的偏差导致的图像质量的劣化。
根据实施方式，多个公共电极连接部分CECP的每一个可与具有至少双层结构的像素电极PE一起形成，从而电连接至多条像素公共电压线CVL的每一条。多个公共电极连接部分CECP的每一个可通过具有“(”形剖面结构或“〈”形剖面结构的侧面接触结构连接至公共电极CE。例如，当多个公共电极连接部分CECP的每一个由第一金属层和第二金属层形成时，多个公共电极连接部分CECP的每一个可包括与由于第一金属层与第二金属层之间的蚀刻速度差而形成在第一金属层的侧向表面(lateral surface)上的底切结构或锥形结构对应的侧面接触结构。例如，当多个公共电极连接部分CECP的每一个由第一至第三金属层形成时，多个公共电极连接部分CECP的每一个可包括与由于第一金属层与第二金属层之间的蚀刻速度差而形成在第一金属层和/或第二金属层的侧向表面上的底切结构或锥形结构对应的侧面接触结构。
堰部104、器件隔离部102以及凹槽线105的每一个可设置或实现在最外侧像素Po或基板100的外围部分处，以具有闭环线形状(或闭环形状)。这与参照图1描述的相同，因此省略其重复描述。
焊盘部110可设置在基板100的第一表面之中的与第一方向X平行的第一外围部分处。焊盘部110可设置在位于基板100的第一外围部分处的每个最外侧像素区域PAo的第三外围部分处。相对于第二方向Y来说，焊盘部110的端部可与每个最外侧像素区域PAo的端部交叠或对齐。因此，焊盘部110可包括(或设置)在位于基板100的第一外围部分处的每个最外侧像素区域PAo中，因而在基板100中不会形成或不会存在基于焊盘部110的非显示区域(或边框区域)。
焊盘部110可包括多个第一焊盘，多个第一焊盘沿第一方向X彼此平行地设置在基板100的第一外围部分处。多个第一焊盘可划分(或分类)为第一数据焊盘DP、第一栅极焊盘GP、第一像素驱动电源焊盘PPP、第一基准电压焊盘RVP、和第一像素公共电压焊盘CVP。
第一数据焊盘DP的每一个可单独(或以一一对应的关系)连接至设置在基板100上的多条数据线DLo和DLe的每一条的一个侧端。
第一栅极焊盘GP的每一个可单独(或以一一对应的关系)连接至设置在基板100上的每条栅极控制线GCL的一个侧端。根据实施方式的第一栅极焊盘GP可划分(或分类)为第一起始信号焊盘、多个第一移位时钟焊盘、多个第一进位时钟焊盘、至少一个第一栅极驱动电源焊盘、和至少一个第一栅极公共电源焊盘。
第一像素驱动电源焊盘PPP的每一个可单独(或以一一对应的关系)连接至设置在基板100上的多条像素驱动电源线PL的每一条的一个侧端。第一基准电压焊盘RVP的每一个可单独(或以一一对应的关系)连接至设置在基板100上的多条基准电压线RL的每一条的一个侧端。第一像素公共电压焊盘CVP的每一个可单独(或以一一对应的关系)连接至设置在基板100上的多条像素公共电压线CVL的每一条的一个侧端。
根据实施方式的焊盘部110可包括沿第一方向X按照第一像素驱动电源焊盘PPP、第一数据焊盘DP、第一基准电压焊盘RVP、第一数据焊盘DP、第一栅极焊盘GP、第一像素公共电压焊盘CVP、第一数据焊盘DP、第一基准电压焊盘RVP、第一数据焊盘DP、和第一像素驱动电源焊盘PPP的顺序布置的多个焊盘组PG。多个焊盘组PG的每一个可连接至沿第一方向X设置的两个相邻像素P。例如，多个焊盘组PG可包括第一焊盘组PG1和第二焊盘组PG2，第一焊盘组PG1包括沿第一方向X连续设置在奇数像素区域PA中的第一像素驱动电源焊盘PPP、第一数据焊盘DP、第一基准电压焊盘RVP、第一数据焊盘DP和第一栅极焊盘GP，第二焊盘组PG2包括沿第一方向X连续设置在偶数像素区域PA中的第一像素公共电压焊盘CVP、第一数据焊盘DP、第一基准电压焊盘RVP、第一数据焊盘DP和第一像素驱动电源焊盘PPP。
根据实施方式的基板100可进一步包括多条辅助电压线SVL和多个辅助线连接部分SLCP。例如，辅助电压线可被称为附加电压线或副电压线等。
多条辅助电压线SVL的每一条可沿第二方向Y延长并且可与多条像素公共电压线CVL中的相应像素公共电压线CVL相邻设置。多条辅助电压线SVL的每一条可电连接至相邻的像素公共电压线CVL而不电连接至像素公共电压焊盘CVP，并且可通过相邻的像素公共电压线CVL被提供像素公共电压。为此，根据本发明实施方式的基板100可进一步包括多个线连接图案LCP，多个线连接图案LCP将彼此相邻的像素公共电压线CVL和辅助电压线SVL电连接。
多个线连接图案LCP的每一个可设置在基板100上，使得线连接图案LCP与彼此相邻的像素公共电压线CVL和辅助电压线SVL彼此交叉并且可通过使用线跳接(jumping)结构将彼此相邻的像素公共电压线CVL和辅助电压线SVL电连接。例如，多个线连接图案LCP的每一个的一侧可通过形成在位于辅助电压线SVL上方的绝缘层中的第一线接触孔电连接至辅助电压线SVL的一部分，并且多个线连接图案LCP的每一个的另一侧可通过形成在位于像素公共电压线CVL上方的绝缘层中的第二线接触孔电连接至像素公共电压线CVL的一部分。
多个辅助线连接部分SLCP的每一个可在与多条辅助电压线SVL的每一条交叠的多个像素P之间将公共电极CE与多条辅助电压线SVL的每一条电连接。相对于第二方向Y来说，根据实施方式的多个辅助线连接部分SLCP的每一个可在多个像素P之间的部分处或在多个像素P之间的边界区域处电连接至多条辅助电压线SVL的每一条，并且可电连接至公共电极CE的一部分，因而可将公共电极CE电连接至多条辅助电压线SVL的每一条。因此，公共电极CE可通过辅助线连接部分SLCP附加地连接至多条辅助电压线SVL的每一条。因此，根据本发明实施方式的发光显示设备可防止或最小化由提供至布置在显示区域AA中的每个像素P的像素公共电压的偏差导致的图像质量的劣化。此外，在根据本发明实施方式的发光显示设备中，尽管没有额外设置(或形成)与多条辅助电压线SVL的每一条连接的像素公共电压焊盘CVP，但像素公共电压可通过像素公共电压线CVL的每一条和多个线连接图案LCP的每一个提供至多条辅助电压线SVL的每一条。
根据本发明实施方式的基板100可进一步包括封装层。
封装层可实现为围绕发光器件层。根据实施方式的封装层可包括位于堰部104所限定的封装区域上的、设置在发光器件层和堰部104及器件隔离部105上的第一无机封装层(或第一封装层)；设置在第一无机封装层上的第二无机封装层(或第三封装层)；以及插置在第一无机封装层和第二无机封装层之间的有机封装层(或第二封装层)。
有机封装层可覆盖发光器件层的前表面(或上表面)并且可朝着基板100的端部流动，有机封装层的扩散(或流动)可被堰部104阻挡。堰部104可限定或限制有机封装层的布置区域(或封装区域)，并且可阻挡或防止有机封装层的扩散或溢出(overflow)。
图5是图解图1和图3中所示的栅极驱动电路的示图。
参照图1、图3和图5，根据本发明另一实施方式的栅极驱动电路150可实现(或内置)在基板100的显示区域AA内。栅极驱动电路150可基于通过焊盘部110和栅极控制线GCL提供的栅极控制信号产生扫描信号，并且将扫描信号顺序地提供至多条栅极线GL。
栅极控制线GCL可包括起始信号线、多条移位时钟线、至少一条栅极驱动电压线、和至少一条栅极公共电压线。栅极控制线GCL可沿第二方向Y延长并且可沿第一方向X彼此分隔开预定间隔地设置在基板100的显示区域AA中。例如，栅极控制线GCL可沿第一方向X设置在至少一个或多个像素P之间。
根据本发明实施方式的栅极驱动电路150可利用移位寄存器实现，移位寄存器包括多个级电路部分1501至150m，其中m是2或更大的整数。
多个级电路部分1501至150m的每一个可沿第一方向X单独设置在基板100的第一表面的每个水平行中，并且可沿第二方向Y彼此附属地连接。多个级电路部分1501至150m的每一个可响应于通过焊盘部110和栅极控制线GCL提供的栅极控制信号按预定顺序产生扫描信号，并且可将扫描信号提供至相应栅极线GL。
根据实施方式的多个级电路部分1501至150m的每一个可包括多个分支电路1511至151n和分支网络(branch network)153。
多个分支电路1511至151n可通过分支网络153选择性地连接至栅极控制线GCL中的相应栅极控制线并且可通过分支网络153彼此电连接。多个分支电路1511至151n的每一个可基于通过栅极控制线GCL提供的栅极控制信号和分支网络153的电压产生扫描信号，并且可将扫描信号提供至相应栅极线GL。
多个分支电路1511至151n的每一个可包括构成级电路部分1501至150m中的一个级电路部分的多个TFT之中的至少一个TFT(或分支TFT)。多个分支电路1511至151n中的任意一个分支电路可包括与栅极线GL连接的上拉TFT。多个分支电路1511至151n中的另一个分支电路可包括与栅极线GL连接的下拉TFT。
根据本发明实施方式的多个分支电路1511至151n的每一个可在基板100的每个水平行中设置在两个相邻像素P之间的电路区域处或者设置在至少两个相邻像素P之间的电路区域处，但本发明的实施方式不限于此。例如，根据构成级电路部分1501至150m的每一个的TFT的数量和设置在一个水平行中的像素P的数量，多个分支电路1511至151n的每一个可设置在至少一个或多个相邻像素P之间的电路区域(或边界区域)处。
分支网络153可设置在基板100的每个水平行中并且可将多个分支电路1511至151n彼此电连接。根据本发明实施方式的分支网络153可包括多条控制节点线和多条网络线。
多条控制节点线可设置在基板100的每个水平行中并且可选择性地连接至一个水平行中的多个分支电路1511至151n。例如，多条控制节点线可设置在布置于基板100的每个水平行中的像素区域之中的上边缘区域(或下边缘区域)处。
多条网络线可选择性地连接至设置在基板100中的栅极控制线GCL并且可选择性地连接至多个分支电路1511至151n。例如，多条网络线可将从栅极控制线GCL提供的栅极控制信号传输至相应的分支电路1511至151n并且可在多个分支电路1511至151n之间传输信号。
如上所述，根据本发明的实施方式，因为栅极驱动电路150设置在基板100的显示区域AA内，所以最外侧像素区域PAo的中心部分与基板100的外表面OS之间的第二间隔D2可等于或小于相邻像素区域PA之间的第一间隔(或像素间距)D1的一半。例如，当栅极驱动电路150不设置在基板100的显示区域AA中而是设置在基板100的外围部分处时，第二间隔D2不会等于或小于第一间隔D1的一半。因此，在根据本发明实施方式的发光显示设备中，栅极驱动电路150可设置在基板100的显示区域AA中，因而第二间隔D2可实现为等于或小于第一间隔D1的一半，而且，发光显示设备可实现为具有零化边框或未设置有边框区域的空气边框结构。
图6是图解根据本发明实施方式的发光显示设备的后表面的示图。
参照图1、图3和图6，根据本发明实施方式的发光显示设备可进一步包括位于基板100的后表面(背表面)100b处的第二焊盘部210。
第二焊盘部210可设置在基板100的后表面100b中的与设置在基板100的前表面100a处的焊盘部110交叠的一个外围部分(或第一后外围部分)处。在下面图6的描述中，设置在基板100的前表面100a处的焊盘部110可称为第一焊盘部110。
第二焊盘部210可包括多个第二焊盘(或布线焊盘)，多个第二焊盘沿第一方向X以确定间隔布置，从而分别与第一焊盘部110的焊盘交叠。在下面图6的描述中，焊盘部110的焊盘可被称为第一焊盘。
多个第二焊盘可划分(或分类)为与第一焊盘部110的每个第一像素驱动电源焊盘PPP交叠的第二像素驱动电源焊盘、与第一焊盘部110的每个第一数据焊盘DP交叠的第二数据焊盘、与第一焊盘部110的每个第一基准电压焊盘RVP交叠的第二基准电压焊盘、与第一焊盘部110的每个第一栅极焊盘GP交叠的第二栅极焊盘、和与第一焊盘部110的每个第一像素公共电压焊盘CVP交叠的第二像素公共电压焊盘。
根据本发明实施方式的发光显示设备可进一步包括设置在基板100的后表面100b上的至少一个第三焊盘部230和连线部(link line part)250。
至少一个第三焊盘部230(或输入焊盘部)可设置在基板100的后表面100b上。例如，至少一个第三焊盘部230可设置在基板100的后表面100b中的与第一外围部分相邻的中间部分处。根据本发明实施方式的至少一个第三焊盘部230可包括彼此分隔开确定间隔的多个第三焊盘(或输入焊盘)。例如，至少一个第三焊盘部230可包括第三像素驱动电源焊盘、第三数据焊盘、第三基准电压焊盘、第三栅极焊盘和第三像素公共电压焊盘。
连线部250可包括设置在第二焊盘部210与至少一个第三焊盘部230之间的多条连线。
根据本发明实施方式的连线部250可包括：单独(或以一一对应的关系)将第二像素驱动电源焊盘连接至第三像素驱动电源焊盘的多条像素驱动电源连线、单独(或以一一对应的关系)将第二数据焊盘连接至第三数据焊盘的多条数据连线、单独(或以一一对应的关系)将第二基准电压焊盘连接至第三基准电压焊盘的多条基准电压连线、单独(或以一一对应的关系)将第二栅极焊盘连接至第三栅极焊盘的多条栅极连线、以及单独(或以一一对应的关系)将第二像素公共电压焊盘连接至第三像素公共电压焊盘的多条像素公共电压连线。
多条像素公共电压连线的每一条可包括第一公共连线251和第二公共连线253。第一公共连线251可设置在第二焊盘部210与至少一个第三焊盘部230之间并且共同地连接至多个第二像素公共电压焊盘。第二公共连线253可共同地连接至多个第三像素公共电压焊盘并且可电连接至第一公共连线251。第二公共连线253可设置在与第一公共连线251不同的层上并且可通过通孔(via hole)电连接至第一公共连线251。第二公共连线253的尺寸可在从第三焊盘部230到基板100的外围部分的方向上逐渐增加，以便降低(或最小化)像素公共电压的压降。
根据本发明实施方式的发光显示设备可进一步包括设置在基板100的外表面OS处的布线部400。
布线部400可设置为围绕基板100的第一焊盘部110、外表面OS以及第二焊盘部210。
根据实施方式的布线部400可包括多条布线410。多条布线410的每一条可沿第一方向X以确定间隔设置，可形成为围绕基板100的第一焊盘部110、外表面OS和第二焊盘部210，并且可以按照一一对应的关系电连接至第一焊盘部110的第一焊盘和第二焊盘部210的第二焊盘的每一个。根据实施方式，多条布线410的每一条可通过使用导电胶的印刷工艺形成。根据另一实施方式，多条布线410的每一条可通过将导电胶图案转移到由柔性材料制成的转移垫(transfer pad)并且将转移到转移垫的导电胶图案转移到布线部400的转移工艺来形成。例如，导电胶可以是Ag胶，但本发明的实施方式不限于此。
根据本发明实施方式的多条布线410可划分(或分类)为多条像素电源布线411、多条数据布线413、多条基准电压布线415、多条栅极布线417、和多条像素公共电压布线419。
多条像素电源布线411可形成为围绕第一焊盘部110、外表面OS和第二焊盘部210，并且可以按照一一对应的关系电连接至第一焊盘部110的多个第一像素驱动电源焊盘和第二焊盘部210的多个第二像素驱动电源焊盘。
多条数据布线413可形成为围绕第一焊盘部110、外表面OS和第二焊盘部210，并且可以按照一一对应的关系电连接至第一焊盘部110的多个第一数据焊盘和第二焊盘部210的多个第二数据焊盘。
多条基准电压布线415可形成为围绕第一焊盘部110、外表面OS和第二焊盘部210，并且可以按照一一对应的关系电连接至第一焊盘部110的多个第一基准电压焊盘和第二焊盘部210的多个第二基准电压焊盘。
多条栅极布线417可形成为围绕第一焊盘部110、外表面OS和第二焊盘部210，并且可以按照一一对应的关系电连接至第一焊盘部110的多个第一栅极焊盘和第二焊盘部210的多个第二栅极焊盘。
多条像素公共电压布线419可形成为围绕第一焊盘部110、外表面OS和第二焊盘部210，并且可以按照一一对应的关系电连接至第一焊盘部110的多个第一像素公共电压焊盘和第二焊盘部210的多个第二像素公共电压焊盘。
根据本发明实施方式的发光显示设备或布线部400可进一步包括边缘涂覆层。
边缘涂覆层430(见图8)可实现为覆盖布线部400。根据实施方式的边缘涂覆层430可实现为除了多条布线410以外还覆盖基板100的第一外表面OS1a和第一外围部分的全部。边缘涂覆层430可防止包括金属材料的多条布线410的每一条的腐蚀或多条布线410之间的电短路。此外，边缘涂覆层430可防止或最小化由多条布线410和第一焊盘部110的第一焊盘导致的外部光的反射。根据实施方式的边缘涂覆层430可包括包含黑色油墨的遮光材料。例如，边缘涂覆层430可以是边缘保护层或边缘绝缘层。
根据本发明实施方式的发光显示设备可进一步包括驱动电路部500。
驱动电路部500可基于从显示驱动系统提供的数字视频数据和时序同步信号驱动(或使其发光)设置在基板100上的像素P，以使显示区域AA显示对应于图像数据的图像。驱动电路部500可连接至设置在基板100的后表面100b处的至少一个第三焊盘部230并且可向至少一个第三焊盘部230输出用于驱动(或使其发光)设置在基板100上的像素P的数据信号、栅极控制信号和驱动电源。
根据实施方式的驱动电路部500可包括柔性电路膜510、驱动集成电路(IC)530、印刷电路板(PCB)550、时序控制器570和电源电路590。
柔性电路膜510可连接至设置在基板100的后表面100b处的至少一个第三焊盘部230。
驱动IC 530可安装在柔性电路膜510上。驱动IC 530可接收从时序控制器570提供的子像素数据和数据控制信号，并且基于数据控制信号将子像素数据转换为模拟数据信号，以将模拟数据信号提供至相应数据线DL。数据信号可通过柔性电路膜510提供给至少一个第三焊盘部230中的相应第三数据焊盘。
驱动IC 530可通过设置在基板100上的多条基准电压线(或像素感测线)RL感测设置在子像素SP中的驱动TFT的特征值，为每个子像素产生对应于感测值的感测原始数据，并且将每个子像素的感测原始数据提供至时序控制器570。
PCB 550可连接至柔性电路膜510的另一侧外围部分。PCB 550可在驱动电路部500的元件之间传输信号和电源。
时序控制器570可安装在PCB 550上并且可通过设置在PCB 550上的用户连接器接收从显示驱动系统提供的数字视频数据和时序同步信号。可选择地，时序控制器570可不安装在PCB 550上，而是可实现在显示驱动系统中或者可安装在连接在PCB 550与显示驱动系统之间的单独控制板上。
时序控制器570可基于时序同步信号排列数字视频数据，以产生与设置在显示区域AA中的像素布置结构匹配的像素数据并且可将产生的像素数据提供至驱动IC 530。
时序控制器570可基于时序同步信号产生数据控制信号和栅极控制信号的每一个，基于数据控制信号控制驱动IC 530的驱动时序，并且基于栅极控制信号控制栅极驱动电路150的驱动时序。例如，时序同步信号可包括垂直同步信号、水平同步信号、数据使能信号和主时钟(或点时钟)。
根据本发明实施方式的数据控制信号可包括源极起始脉冲、源极移位时钟和源极输出信号等。数据控制信号可通过柔性电路膜510提供至驱动IC 530。
根据实施方式的栅极控制信号可包括起始信号(或栅极起始脉冲)、多个移位时钟、正向驱动信号(forward driving signal)和反向驱动信号。在这种情形下，多个移位时钟可包括其相位被依次移位的多个扫描时钟和其相位被依次移位的多个进位时钟(carryclock)。此外，根据实施方式的栅极控制信号可进一步包括用于感测位于子像素SP中的驱动TFT的特征值的外部感测线选择信号、外部感测复位信号以及外部感测控制信号。栅极控制信号可通过柔性电路膜510、至少一个第三焊盘部230、连线部250、第二焊盘部210、布线部400、第一焊盘部110和栅极控制线GCL提供至栅极驱动电路150。
时序控制器570可在预定的外部感测时段期间基于外部感测模式驱动栅极驱动电路150和驱动IC 530的每一个，基于从驱动IC 530提供的感测原始数据产生用于补偿每个子像素的驱动TFT的特性变化的每个子像素的补偿数据，并且基于产生的每个子像素的补偿数据调制每个子像素的像素数据。例如，时序控制器570可在与垂直同步信号的消隐时段(或垂直消隐时段)对应的每个外部感测时段，基于外部感测模式驱动栅极驱动电路150和驱动IC 530的每一个。例如，可在发光显示设备的通电过程、发光显示设备的断电过程、在长时间驱动之后将发光显示设备断电的过程、或者实时地或周期性地设定的帧的消隐时段中执行外部感测模式。
根据实施方式的时序控制器570可基于外部感测模式将从驱动IC 530提供的每个子像素的感测原始数据存储在存储电路中。此外，在显示模式中，时序控制器570可基于存储在存储电路中的感测原始数据修正待提供至每个子像素的像素数据并且可将修正后的像素数据提供至驱动IC 530。在此，每个子像素的感测原始数据可包括与设置在相应子像素中的驱动TFT和自发光器件的每一个有关的序列变化信息(sequential variationinformation)。因此，在外部感测模式中，时序控制器570可感测设置在每个子像素中的驱动TFT的特征值(例如，阈值电压或迁移率)并且基于此，可修正待提供至每个子像素的像素数据，由此最小化或防止由多个子像素的驱动TFT的特征值偏差导致的图像质量的劣化。发光显示设备的外部感测模式可以是本领域技术人员已知的技术，因而省略其详细描述。例如，根据本发明实施方式的发光显示设备可基于韩国专利申请公开No.10-2016-0093179、10-2017-0054654或10-2018-0002099中公开的感测模式感测设置在每个子像素中的驱动TFT的特征值。
电源电路590可安装在PCB 550上并且可通过使用从外部提供的输入电源产生用于在像素P上显示图像的各种源电压，以将产生的源电压提供至相应的电路。例如，电源电路590可产生并输出用于驱动时序控制器570和驱动IC 530的每一个的逻辑源电压、提供至驱动IC 530的多个基准伽马电压、以及用于驱动栅极驱动电路150的至少一个栅极驱动电源和至少一个栅极公共电源。此外，电源电路590可产生并输出像素驱动电源和像素公共电压，但本发明的实施方式不限于此。例如，驱动IC 530可基于多个基准伽马电压产生并输出像素驱动电源和像素公共电压。
图7是图解根据本发明另一实施方式的发光显示设备的后方透视图，其示出了布线基板附加地设置在图1至6中示出的发光显示设备中的实施方式。
参照图7，根据本发明另一实施方式的发光显示设备可包括基板100、第二基板200、接合构件300和布线部400。
基板100可被称为显示基板、像素阵列基板、上基板、前基板或基础基板。基板100可以是玻璃基板，或者可以是可弯曲或柔性的薄玻璃基板或塑料基板。在下面图7的描述中，基板100可被称为第一基板100。
第一基板100可与图1至6中所示的发光显示设备的基板100基本相同，因此相似的参考标记指代相似的元件，并可省略其重复描述。
第二基板200可被称为配线基板、线基板、连接基板(link substrate)、下基板、后基板或连接玻璃(link glass)。第二基板200可以是玻璃基板，或者可以是可弯曲或柔性的薄玻璃基板或塑料基板。例如，第二基板200可包括与第一基板100相同的材料。第二基板200的尺寸可与第一基板100的尺寸相同或大致相同，但本发明的实施方式不限于此，第二基板200的尺寸可小于第一基板100的尺寸。例如，第二基板200可配置为具有与第一基板100相同的尺寸，以便保持或确保第一基板100的刚度。
第二基板200可包括第二焊盘部210、至少一个第三焊盘部230以及连线部250。除了第二焊盘部210、至少一个第三焊盘部230和连线部250设置在第二基板200的后表面(或背表面)200b处之外，第二焊盘部210、至少一个第三焊盘部230和连线部250的每一个可与图6中示出的第二焊盘部210、至少一个第三焊盘部230和连线部250的每一个基本相同，因此相似的参考标记指代相似的元件，并可省略其重复描述。
第二基板200可通过使用接合构件300接合(或连接)至第一基板100的第二表面(或后表面)。接合构件300可插置在第一基板100和第二基板200之间。由此，第一基板100和第二基板200可通过接合构件300彼此相对地接合。
布线部400可被称为侧面布线部、侧面配线部、印刷配线部或印刷线部。根据实施方式的布线部400可包括设置在第一基板100的外表面OS中的第一外表面(或一个表面)OS1a和第二基板200的外表面OS中的第一外表面(或一个表面)OS1b的每一个处的多条布线410。除了多条布线410设置为围绕第一基板100的第一外表面OS1a和第一焊盘部110以及第二基板200的第一外表面OS1b和第二焊盘部210之外，布线部400可与图6中示出的布线部400基本相同，因此相似的参考标记指代相似的元件，并可省略其重复描述。
据本发明另一实施方式的显示设备可进一步包括驱动电路部500。
驱动电路部500可包括柔性电路膜510、驱动集成电路(IC)530、印刷电路板(PCB)550、时序控制器570和电源电路590。除了柔性电路膜510连接至位于第二基板200的后表面200b处的至少一个第三焊盘部230之外，具有这种配置的驱动电路部500可与图6中的驱动电路部500基本相同，因此相似的参考标记指代相似的元件，并可省略其重复描述。
图8是沿图7中所示的线I-I’截取的剖面图，图9是沿图7中所示的线II-II’截取的剖面图，图10是沿图7中所示的线III-III’截取的剖面图，图11是图8中所示的区域B的放大图。图8是沿着穿过图7所示的焊盘的线I-I’截取的剖面图，图9是沿着在图7所示的焊盘之间穿过的线II-II’截取的剖面图。
参照图7至图11，根据本发明实施方式的发光显示设备可包括第一基板100、第二基板200、接合构件300和布线部400。
根据本发明实施方式的第一基板100可包括电路层101、钝化层PAS、平坦化层103、发光器件层EDL、堤部BK、堰部104、凹槽线105和封装层106。
电路层101可设置在第一基板100上。电路层101可被称为像素阵列层或TFT阵列层。
根据实施方式的电路层101可包括缓冲层101a、电路阵列层101b、层间绝缘层ILD和钝化层PAS。
缓冲层101a可防止在制造TFT的工艺的高温工艺中第一基板100中包括的诸如氢之类的材料扩散到电路阵列层101b。此外，缓冲层101a可防止外部水分或湿气渗透到发光器件层EDL中。根据实施方式的缓冲层101a可包括具有硅氧化物(SiOx)、硅氮化物(SiNx)、氮硅氧化物(SiON)、钛氧化物(TiOx)和铝氧化物(AlOx)的其中之一的单层结构或其堆叠结构，但本发明的实施方式不限于此。例如，缓冲层101a可包括设置在第一基板100上并且包括SiNx的第一缓冲层以及设置在第一缓冲层上并且包括SiOx的第二缓冲层。
电路阵列层101b可包括像素电路PC，像素电路PC包括设置在位于缓冲层101a上的多个像素区域PA的每一个中的驱动TFT Tdr。
设置在每个像素区域PA的电路区域中的驱动TFT Tdr可包括有源层ACT、栅极绝缘层GI、栅极GE、层间绝缘层ILD、第一电极(源极/漏极)SD1、以及第二电极(漏极/源极)SD2。
有源层ACT可设置在每个像素区域PA中的缓冲层101a上。有源层ACT可包括与栅极GE交叠的沟道区域、以及其间夹有沟道区域的彼此平行的第一电极(源极/漏极)区域和第二电极(漏极/源极)区域。有源层ACT可在导电化工艺中具有导电性，因而可在显示区域AA中的线之间直接连接。此外，有源层ACT可用作将设置在不同层上的线电连接的跳接结构的桥接线(bridge line)。
栅极绝缘层GI可设置在有源层ACT的沟道区域上。栅极绝缘层GI可将有源层ACT与栅极GE绝缘。
栅极GE可设置在栅极绝缘层GI上并且连接至栅极线。栅极GE可与有源层ACT的沟道区域交叠，且在它们之间具有栅极绝缘层GI。
层间绝缘层ILD可设置在第一基板100上以覆盖栅极GE和有源层ACT。层间绝缘层ILD可将栅极GE与源极/漏极SD1和SD2电绝缘(或隔离)。例如，层间绝缘层ILD可被称为绝缘层或第一绝缘层。
第一电极(源极/漏极)SD1可设置在与有源层ACT的第一电极(源极/漏极)区域交叠的层间绝缘层ILD上并且可通过设置在层间绝缘层ILD中的第一源极/漏极接触孔电连接至有源层ACT的第一电极(源极/漏极)区域。例如，第一电极(源极/漏极)SD1可以是驱动TFTTdr的源极，并且有源层ACT的第一电极(源极/漏极)区域可以是源极区域。
第二电极(漏极/源极)SD2可设置在与有源层ACT的第二电极(漏极/源极)区域交叠的层间绝缘层ILD上并且可通过设置在层间绝缘层ILD中的第二源极/漏极接触孔电连接至有源层ACT的第二电极(漏极/源极)区域。例如，第二电极(漏极/源极)SD2可以是驱动TFTTdr的漏极，并且有源层ACT的第二电极(漏极/源极)区域可以是漏极区域。
第一电极(源极/漏极)SD1和第二电极(漏极/源极)SD2的每一个具有包括第一源极/漏极金属层和位于第一源极/漏极金属层上的第二源极/漏极金属层的至少双层结构。
根据实施方式，第一源极/漏极金属层可包括钼(Mo)、钛(Ti)和Mo-Ti合金(MoTi)的至少一种材料。第二源极/漏极金属层可包括铝(Al)、银(Ag)和铜(Cu)的至少一种材料。例如，第一电极(源极/漏极)SD1和第二电极(漏极/源极)SD2的每一个可具有Cu/MoTi的双层结构，但本发明的实施方式不限于此。
第一电极(源极/漏极)SD1和第二电极(漏极/源极)SD2的每一个可用作位于第一基板100上的像素驱动线DL、GL、PL、CVL、RL和GCL之中的、与第一方向X平行设置的金属层(或线)。例如，第一电极(源极/漏极)SD1和第二电极(漏极/源极)SD2的每一个可在显示区域AA中与平行于第一方向X设置的栅极线GL等一起形成。
构成像素电路PC的第一开关TFT Tsw1和第二开关TFT Tsw2的每一个可与驱动TFTTdr一起形成，因而省略其详细描述。
根据实施方式的电路层101可进一步包括设置在第一基板100与缓冲层101a之间的下部金属层BML。
下部金属层BML可进一步包括遮光图案(或遮光层)LSP，遮光图案LSP设置在构成像素电路PC的TFT Tdr、Tsw1和Tsw2的每一个的有源层ACT下方(或之下)。
遮光图案LSP可以以岛状(island shape)设置在第一基板100与有源层ACT之间。遮光图案LSP可阻挡通过第一基板100入射到有源层ACT上的光，从而防止或最小化由外部光导致的每个TFT的阈值电压变化。可选地，遮光图案LSP可电连接至相应TFT的第一电极(源极/漏极)SD1，因而可用作相应TFT的下部栅极，在这种情形下，可最小化或防止由光导致的每个TFT的特性变化和由偏置电压导致的每个TFT的阈值电压变化。
下部金属层BML可用作栅极线GL、数据线DL、像素驱动电源线PL、像素公共电压线CVL和基准电压线RL之中的彼此平行设置的线。例如，下部金属层BML可用作设置在第一基板100上的像素驱动线DL、GL、PL、CVL、RL和GCL中的与第二方向Y平行设置的金属层(或线)。
钝化层PAS可设置在第一基板100上以覆盖包括驱动TFT Tdr的像素电路PC。钝化层PAS可覆盖包括位于每个像素区域PA处的驱动TFT Tdr的电路层101。
根据实施方式的钝化层PAS可由无机材料形成，例如，钝化层PAS可包括具有硅氧化物(SiOx)、硅氮化物(SiNx)、氮硅氧化物(SiON)、钛氧化物(TiOx)、铝氧化物(AlOx)中的其中之一的单层结构或其堆叠结构。例如，钝化层PAS可被称为保护层、电路保护层、电路绝缘层、无机绝缘层、第一无机绝缘层或第二绝缘层等。
平坦化层103可设置在其上设置有电路层101的第一基板100上并且可在电路层101上提供平坦表面。平坦化层103可覆盖包括设置在多个像素区域PA的每一个处的驱动TFT Tdr的电路层101。例如，平坦化层103可设置在钝化层PAS上并且可在钝化层PAS上提供平坦表面。
根据实施方式的平坦化层103可形成为覆盖除位于第一基板100或最外侧像素Po的外围部分处的电路层101之外的其余电路层101。例如，平坦化层103可设置在第一基板100和发光器件层EDL之间或者位于发光器件层EDL下方。根据实施方式的平坦化层103可由有机材料形成，但本发明的实施方式不限于此。例如，平坦化层103可由包括丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺基树脂、聚酰亚胺基树脂等的有机材料形成，但本发明的实施方式不限于此。
发光器件层EDL可设置在平坦化层103上。根据实施方式的发光器件层EDL可包括像素电极PE、自发光器件ED和公共电极CE。
像素电极PE可被称为自发光器件ED的阳极电极、反射电极、下电极、阳极、或第一电极。
像素电极PE可设置在与第一基板100中的多个子像素SP的每一个的发光区域EA交叠的平坦化层103上方。像素电极PE可被图案化为岛状并且设置在每个子像素SP中，并且可电连接至相应像素电路PC的驱动TFT Tdr的第一电极(源极/漏极)SD1。例如，像素电极PE的一侧可延伸到驱动TFT Tdr的第一电极(源极/漏极)SD1上，并且可通过位于平坦化层103中的电极接触孔ECH电连接至驱动TFT Tdr的第一电极(源极/漏极)SD1。
像素电极PE可包括功函数较低并且反射效率优良的金属材料。
根据本发明实施方式的像素电极PE可具有包括第一像素电极层(或第一金属层)PEL1和第二像素电极层(或第二金属层)PEL2的双层结构。第一像素电极层PEL1和第二像素电极层PEL2可依次沉积在平坦化层103上，然后同时被图案化，但本发明的实施方式不限于此。
第一像素电极层PEL1可设置在平坦化层103上。第二像素电极层PEL2可设置(或堆叠)在第一像素电极层PEL1上。例如，第一像素电极层PEL1可用作对应于平坦化层103的粘合层并且可用作自发光器件ED的辅助电极；此外，第一像素电极层PEL1可包括氧化铟锡(ITO)或氧化铟锌(IZO)，但本发明的实施方式不限于此。例如，第二像素电极层PEL2可用作反射器并且可执行降低像素电极PE的电阻的功能；此外，第二像素电极层PEL2可包括铝(Al)、银(Ag)、钼(Mo)、钛(Ti)和Mo-Ti合金(MoTi)中的一种或多种材料，但本发明的实施方式不限于此。例如，根据实施方式的像素电极PE可形成为ITO/MoTi或IZO/MoTi的双层结构。
根据本发明另一实施方式的像素电极PE可具有包括第一像素电极层PEL1、在第一像素电极层PEL1上的第二像素电极层PEL2、和在第二像素电极层PEL2上的第三像素电极层(或第三金属层)的三层结构。第一像素电极层PEL1、第二像素电极层PEL2和第三像素电极层可依次沉积在平坦化层103上，然后同时被图案化，但本发明的实施方式不限于此。
第三像素电极层可用作自发光器件ED的电极并且可包括ITO或IZO。例如，根据另一实施方式的像素电极PE可形成为IZO/MoTi/ITO或ITO/MoTi/ITO的三层结构。
根据另一实施方式的像素电极PE可具有包括第一像素电极层PEL1、在第一像素电极层PEL1上的第二像素电极层PEL2、在第二像素电极层PEL2上的第三像素电极层(或第三金属层)、和在第三像素电极层上的第四像素电极层(或第四金属层)的四层结构。第一至第四像素电极层可依次沉积在平坦化层103上，然后被同时图案化，但本发明的实施方式不限于此。
在四层结构的像素电极PE中，第一像素电极层可用作对应于平坦化层103的粘合层并且可用作自发光器件ED的辅助电极，而且第一像素电极层可包括ITO、Mo和MoTi中的一种或多种材料。第二像素电极层可起着降低像素电极PE的电阻的作用并且可包括Cu。第三像素电极层可用作反射器并且可包括Al、Ag、Mo、Ti和MoTi中的一种或多种材料。第四像素电极层可用作自发光器件ED的电极并且可包括ITO或IZO。例如，根据另一实施方式的像素电极PE可形成为ITO/Cu/MoTi/ITO的四层结构。
根据另一实施方式的像素电极PE可具有包括由ITO制成的第一像素电极层、由MoTi制成的第二像素电极层、由ITO制成的第三像素电极层、由Ag制成的第四像素电极层、和由ITO制成的第五电极层的五层结构。
自发光器件ED可设置在第一基板100上。自发光器件ED可形成在像素电极PE上并且可直接接触像素电极PE。例如，像素电极PE可设置在平坦化层103与自发光器件ED之间。像素电极PE可设置在自发光器件ED下方(或之下)。
根据实施方式的自发光器件ED可以是共同地形成在多个子像素SP的每一个中而不以子像素SP为单位进行区分的公共层。自发光器件ED可对在像素电极PE与公共电极CE之间流动的电流作出反应，从而发射白色光(或蓝色光)。例如，根据另一实施方式的自发光器件ED可包括有机发光层，或者可包括有机发光器件和量子点发光器件的堆叠或组合结构。例如，根据另一实施方式的自发光器件ED可包括有机发光层或无机发光层，或者可包括有机发光层(或无机发光层)与量子点发光层的堆叠或组合结构。
有机发光器件可包括用于发射白色光(或蓝色光)的两个或更多个有机发光部分。例如，有机发光器件可包括基于第一光和第二光的组合发射白色光的第一有机发光部分和第二有机发光部分。例如，第一有机发光部分可包括蓝色发光层、绿色发光层、红色发光层、黄色发光层和黄绿色发光层之中的至少一个或多个。第二有机发光部分可包括用于发射与来自第一有机发光部分的第一光组合而产生白色光的第二光的蓝色发光层、绿色发光层、红色发光层、黄色发光层和黄绿色发光层之中的至少一个或多个。
根据实施方式的有机发光器件可进一步包括用于提高发光效率和/或寿命的至少一个或多个功能层。例如，功能层可设置在发光层的上方和/或下方。
公共电极CE可设置在第一基板100的显示区域AA上并且可电连接至多个像素P的每一个的自发光器件ED。例如，公共电极CE可设置在除了第一基板100的外围部分之外的第一基板100的其余显示区域AA上。例如，公共电极CE可设置在除了第一基板100的第一焊盘部110之外的第一基板100的其余显示区域AA上。
公共电极CE可被称为自发光器件ED的阴极电极、透明电极、上电极、阴极或第二电极。公共电极CE可形成在自发光器件ED上并且可直接接触自发光器件ED或者可电性地直接接触自发光器件ED。公共电极CE可包括透射从自发光器件ED发射的光的透明导电材料。
根据本发明实施方式的公共电极CE可形成为包括功函数相对较高的石墨烯和透明导电材料中的至少一种材料的单层结构或多层结构。例如，公共电极CE可包括诸如ITO或IZO之类的金属氧化物，或者可包括氧化物和金属的组合，比如ZnO:Al或SnO2:Sb。
另外，发光器件层EDL可进一步包括设置在公共电极CE上的覆盖层(cappinglayer)。覆盖层可设置在公共电极CE上并且可通过调节从发光器件层EDL发射的光的折射率来提高光的发射效率。
堤部BK可设置在平坦化层103上，以在第一基板100上限定像素区域PA。堤部BK可设置在平坦化层103上，以覆盖像素电极PE的外围部分。堤部BK可限定多个子像素SP的每一个的发光区域EA(或开口部分)并且可将设置在相邻子像素SP中的像素电极PE电隔离。堤部BK可形成为覆盖设置在多个像素区域PA的每一个中的电极接触孔ECH。堤部BK可被发光器件层EDL的自发光器件ED覆盖。例如，自发光器件ED可设置在堤部BK上以及多个子像素SP的每一个的像素电极PE上。
根据实施方式的堤部BK可以是包括透明材料的透明堤部或包括黑色颜料的黑色堤部(或不透明堤部)。
参照图8至10，堰部104可设置在第一基板100的外围部分处或最外侧像素Po的外围部分处。例如，堰部104可被设置为位于第一基板100的外围部分处的每个最外侧像素Po的元件，因此最外侧像素Po可具有不用于内部像素的结构。
堰部104可设置在第一基板100的外围部分处或者最外侧像素Po的外围部分处的电路层101上，以具有闭环线形状。例如，堰部104可设置在电路层101上以具有围绕显示区域AA的闭环线形状，并且可被电路层101的缓冲层101a围绕。例如，堰部104可实现为隔离位于第一基板100的外围部分处或者每个最外侧像素Po的外围部分处的自发光器件ED。将描述堰部104如下。
器件隔离部102可设置在位于第一基板100的外围部分处或者每个最外侧像素Po的外围部分处的电路层101处，以具有围绕堰部104的闭环线形状。根据实施方式的器件隔离部102的一个外围部分可实现为包括朝向堰部104突出的突起尖端结构。例如，器件隔离部102可设置在层间绝缘层ILD和钝化层PAS之间。将描述器件隔离部102如下。
凹槽线105可设置在限定于堰部104的内部区域中的凹槽区域(或沟区域)中。根据实施方式，凹槽线105可设置在电路层101上以在平坦化层103的端部和堰部104之间具有闭环线形状。例如，凹槽线105可通过去除位于堰部104的内部区域的凹槽区域中的平坦化层103和钝化层PAS的全部来形成或实现。例如，凹槽线105可实现为暴露位于平坦化层103的端部和堰部104之间的缓冲层101a的部分区域。此外，凹槽线105可实现为隔离位于第一基板100的外围部分处或者每个最外侧像素Po的外围部分处的自发光器件ED。将描述凹槽线105如下。
封装层106可设置在第一基板100的除了第一基板100的最外侧外围部分以外的其余部分上，并且可实现为覆盖发光器件层EDL。例如，封装层106可设置在第一基板100的除了位于第一基板100的外表面OS和器件隔离部102之间的部分之外的其余部分上，并且可实现为覆盖发光器件层EDL和堰部104。例如，封装层106可实现在第一基板100上以围绕发光器件层EDL的前表面和侧向表面的全部。封装层106可实现为围绕发光器件层EDL的前表面和侧向表面的全部，因此可防止氧气或水分(或湿气)渗透到发光器件层EDL中，从而提高发光器件层EDL抵抗氧气或水分(或湿气)的可靠性。
根据本发明实施方式的封装层106可包括第一至第三封装层106a至106c。
第一封装层106a可实现为防止氧气或水分渗透到发光器件层EDL。第一封装层106a可设置在公共电极CE上并且可围绕发光器件层EDL。因此，发光器件层EDL的前表面和侧向表面的全部可被第一封装层106a围绕。
根据实施方式的第一封装层106a可设置在第一基板100的除了位于第一基板100的外表面OS和器件隔离部102之间的部分之外的其余部分上，并且可实现为覆盖发光器件层EDL和堰部104。例如，第一封装层106a的端部可设置在器件隔离部102下方(或之下)。
根据实施方式，第一封装层106a可设置在发光器件层EDL上，并且可直接接触位于第一基板100或最外侧像素Po的外围部分处的缓冲层101a的最上表面(或表面)，因此，第一封装层106a可完全包围或密封包括由器件隔离部102、堰部104和凹槽线105隔离的自发光器件ED的自发光器件层EDL。因此，第一封装层106a可完全包围或密封所隔离的自发光器件ED和公共电极CE的隔离表面(或分离表面)的每一个，由此从根本上(或彻底)防止水分(或湿气)的侧向渗透。
根据实施方式的第一封装层106a可包括无机绝缘材料。例如，第一封装层106a可包括具有硅氧化物(SiOx)、硅氮化物(SiNx)、氮硅氧化物(SiONx)、钛氧化物(TiOx)和铝氧化物(AlOx)的其中之一的单层结构或其堆叠结构。
第二封装层106b可实现在位于堰部104限定的封装区域中的第一封装层106a上以具有相对厚于第一封装层106a的厚度。第二封装层106b可具有足以覆盖位于或可位于第一封装层106a上的颗粒(或不期望的材料或不期望的结构元素)的厚度。第二封装层106b可由于相对较厚的厚度扩散到第一基板100的外围部分，但是第二封装层106b的扩散可被堰部104阻挡。
根据实施方式的第二封装层106b可包括有机材料或液体有机材料。例如，第二封装层106b可包括诸如硅碳氧化物(SiOCz)丙烯酸或环氧基树脂之类的有机材料。例如，第二封装层106b可被称为颗粒覆盖层、有机封装层等。
根据实施方式，第二封装层106b可经由凹槽线105顺利地扩散到堰部104，从而可防止在与堰部104的内部部分相邻的区域中出现第二封装层106b的未填充现象。例如，第二封装层106b的扩散可经由凹槽线105顺利地行进到堰部104而不会被其他结构阻挡，由此第二封装层106b可完全填充到与堰部104的内部部分相邻的区域。
根据实施方式，当用于隔离发光器件层EDL的内部沟槽结构而不是凹槽线105位于堰部104的内部区域中时，第二封装层106b的扩散可被内部沟槽结构的高度和台阶高度阻挡或阻碍，因此不会行进到堰部104，由此，在与堰部104的内部部分相邻的区域中可出现第二封装层106b的未填充现象。
第三封装层106c可实现为首次防止氧气或水分(或湿气)渗透到发光器件层EDL中。第三封装层106c可实现为围绕位于堰部104的内部部分处的第二封装层106b以及位于堰部104的外部部分处的第一封装层106a的全部。根据实施方式的第三封装层106c可包含与第一封装层106a相同或不同的无机材料。
根据本发明实施方式的发光显示设备或第一基板100可包括第一裕度区域(margin area)MA1、第二裕度区域MA2、和第三裕度区域MA3。
第一裕度区域MA1可设置在堰部104和最外侧像素Po的发光区域EA之间。基于由水分或湿气的侧向渗透导致的发光器件层EDL的可靠性裕度，第一裕度区域MA1可在最外侧像素Po的发光区域EA(或堤部BK)的端部与堰部104之间具有第一宽度。因此，堰部104可实现为相对于第一方向X，与发光区域EA的端部分隔开第一裕度区域MA1的第一宽度。例如，第一宽度可设置为30μm至102μm，但本发明的实施方式不限于此。
第二裕度区域MA2可设置在第一基板100的外表面OS与堰部104之间。基于由水分(或湿气)的侧向渗透导致的发光器件层EDL的可靠性裕度，第二裕度区域MA2可在第一基板100的外表面OS与堰部104之间具有第二宽度。因此，堰部104可实现为相对于第一方向X，与第一基板100的外表面OS分隔开第二裕度区域MA2的第二宽度。例如，第二裕度区域MA2可以是包括第一焊盘部110以及器件隔离部102的区域。例如，第二宽度可设置为100μm至140μm，但本发明的实施方式不限于此。
第三裕度区域MA3可设置在第一裕度区域MA1与第二裕度区域MA2之间。第三裕度区域MA3可具有与堰部104的最下底表面(或底表面)的宽度对应的第三宽度。例如，第三裕度区域MA3可以是包括堰部104的区域。例如，第三宽度可设置为40μm至60μm，但本发明的实施方式不限于此。
第一裕度区域MA1、第二裕度区域MA2和第三裕度区域MA3的每一个的宽度可实现为使得相对于第一方向X，最外侧像素Po的中心部分与第一基板100的外表面OS之间的第二间隔D2是像素间距的一半或更小。
在第二裕度区域MA2中，设置在器件隔离部102上的自发光器件ED、公共电极CE、第一封装层106a和第二封装层106b的每一个的外围部分可通过图案化工艺被去除。例如，设置在器件隔离部102上的自发光器件ED、公共电极CE、第一封装层106a和第二封装层106b的每一个的外围部分可通过焊盘开口工艺(pad open process)去除。在这种情形下，被器件隔离部102隔离并且在器件隔离部102下方的缓冲层101a上设置为岛状的公共电极CE和自发光器件ED的每一个的隔离图案可保持在如下状态：隔离图案被第一封装层106a围绕。
参照图3和7至9，根据本发明实施方式的第一基板100可进一步包括第一焊盘部110。
第一焊盘部110可设置在第一基板100的一个边缘部分处并且可以按照一一对应的关系电连接至像素驱动线DL、GL、PL、CVL、RL和GCL。
根据本发明实施方式的第一焊盘部110可包括位于电路层101内部的多个第一焊盘111。
多个第一焊盘111可划分(或分类)为第一数据焊盘DP、第一栅极焊盘GP、第一像素驱动电源焊盘PPP、第一基准电压焊盘RVP和第一像素公共电压焊盘CVP。
多个第一焊盘111的每一个可设置在层间绝缘层ILD上并且可通过穿过层间绝缘层ILD和缓冲层101a的焊盘接触孔PEH电连接至像素驱动线DL、GL、PL、CVL、RL和GCL中的相应线。例如，根据实施方式的多个第一焊盘111的每一个可包括与TFT的电极(源极/漏极)相同的材料并且可与TFT的电极(源极/漏极)一起形成。将描述多个第一焊盘111如下。
根据本发明实施方式的第一焊盘部110可进一步包括多个辅助焊盘(secondarypad)113。
多个辅助焊盘113的每一个可设置在第一焊盘部110处，从而以一一对应的关系电连接至多个第一焊盘111的每一个。多个辅助焊盘113的每一个可设置在第一焊盘部110的钝化层PAS上，以覆盖多个第一焊盘111的每一个。多个辅助焊盘113的每一个可设置在多个第一焊盘111中的相应第一焊盘111和钝化层PAS上并且可具有比第一焊盘111长的长度。多个辅助焊盘113的每一个的一侧可直接电连接至相应的第一焊盘111。根据实施方式的多个辅助焊盘113的每一个可包括包含钼(Mo)、钛(Ti)、MoTi、铜(Cu)和银(Ag)中的至少一种的单层结构。
根据实施方式，多个辅助焊盘113可划分(或分类)为数据辅助焊盘、栅极辅助焊盘、像素驱动电源辅助焊盘、基准电压辅助焊盘、和像素公共电压辅助焊盘。
根据实施方式的多个辅助焊盘113的每一个可具有线形状，其中多个辅助焊盘113沿第二方向Y延长并且沿第一方向X彼此分隔地设置或彼此电性分离。例如，多个辅助焊盘113的每一个可沿第二方向Y从第一基板100的外表面OS朝向显示区域AA的内部部分延伸。
根据实施方式的多个辅助焊盘113的每一个可具有比相应第一焊盘111的第一长度(或第一宽度)相对更长的第二长度(或第二宽度)。多个辅助焊盘113的每一个可相对于其长度方向或第二方向Y来说具有几十μm的长度。例如，相对于长度方向或第二方向Y来说，当多个第一焊盘111的每一个具有5μm至50μm或更小的长度时，多个辅助焊盘113的每一个可具有50μm至150μm的长度。例如，多个辅助焊盘113的每一个可具有大于或等于相应第一焊盘111的长度的至少1.5倍的长度。
如上所述，多个辅助焊盘113的每一个可直接电连接(或接合)至相应的第一焊盘111，因此可将相应第一焊盘111的长度延长至几十μm的长度并且/或者可增加第一焊盘111和布线部400之间的接触面积。因此，辅助焊盘113可被称为辅助焊盘电极、延伸焊盘、连接焊盘、焊盘延伸电极、焊盘延伸线、焊盘连接电极、焊盘连接线、附加焊盘或副焊盘等。
再次参照图8至10，根据本发明实施方式的发光显示设备或第一基板100可进一步包括设置在封装层106上的波长转换层107。
波长转换层107可转换从每个像素区域PA的发光区域入射到其上的光的波长。例如，波长转换层107可将从发光区域入射到其上的白色光(或蓝色光)转换为与子像素SP对应的彩色光或者可仅透过与子像素SP对应的彩色光。例如，波长转换层107可包括波长转换构件和滤色器层之中的至少一种。
根据实施方式的波长转换层107可包括保护层107b和多个波长转换构件107a。
多个波长转换构件107a可设置在位于多个子像素SP的每一个的发光区域EA处的封装层106上方。例如，多个波长转换构件107a的每一个可实现为具有等于或大于每个子像素区域的发光区域EA的尺寸的尺寸。
根据实施方式的多个波长转换构件107a可划分(或分类)为将白色光转换为红色光的红色滤光器、将白色光转换为绿色光的绿色滤光器、和将白色光转换为蓝色光的蓝色滤光器。例如，红色滤光器(或第一滤光器)可设置在红色子像素SP的发光区域EA中的封装层106上方，绿色滤光器(或第二滤光器)可设置在绿色子像素SP的发光区域EA中的封装层106上方，蓝色滤光器(或第三滤光器)可设置在蓝色子像素SP的发光区域EA中的封装层106上方。
根据另一实施方式的多个波长转换构件107a可设置在每个子像素区域的封装层106上方。例如，多个波长转换构件107a的每一个可设置在封装层106上方以与整个相应的子像素SP交叠。
根据另一实施方式的多个波长转换构件107a可实现为在与每个子像素SP的除发光区域EA之外的电路区域CA(或非发光区域)交叠的封装层106处彼此交叠。例如，具有不同颜色的两个或更多个波长转换构件107a设置在与每个子像素SP的除发光区域EA之外的电路区域CA(或非发光区域)交叠的封装层106处。设置在与电路区域CA(或非发光区域)交叠的封装层106处的两个或更多个波长转换构件107a可起到防止相邻子像素SP之间或相邻像素P之间出现颜色混合的遮光图案的作用。
保护层107b可实现为覆盖波长转换构件107a并且在波长转换构件107a上方提供平坦表面。保护层107b可设置成覆盖波长转换构件107a和其中未设置波长转换构件107a的封装层106。根据实施方式的保护层107b可包括有机材料。可选择地，保护层107b可进一步包括用于吸收水分和/或氧气的吸气材料(getter material)。
可选择地，根据另一实施方式的波长转换层107可包括设置在与每个子像素SP中的除发光区域EA之外的电路区域CA(或非发光区域)交叠的封装层106上方的两层或更多层波长转换构件107a。两层或更多层波长转换构件107a可起到遮光图案的作用。
可选择地，波长转换层107可变为具有片形式(sheet form)的波长转换片并且可设置在封装层106上。在这种情形下，波长转换片(或量子点片)可包括设置在一对膜之间的波长转换构件107a。例如，当波长转换层107包括用于重新发射子像素SP中设定的彩色光的量子点时，子像素SP的发光器件层EDL可实现为发射白色光或蓝色光。
根据本发明实施方式的发光显示设备或第一基板100可进一步包括功能膜108。
功能膜108可设置在波长转换层107上。例如，功能膜108可通过透明粘合构件进行连接以覆盖波长转换层107。根据实施方式的功能膜108可包括抗反射层(或抗反射膜)、阻挡层(或阻挡膜)、触摸感测层、和光路控制层(或光路控制膜)中的至少一种。
抗反射层可包括防止被设置在基板100上的TFT和/或像素驱动线反射的外部光传播到外部的圆偏振层(或圆偏振膜)。
阻挡层可包括水分透过率较低的材料(例如，聚合物材料)，并且可首次防止水分或氧气的渗透。
触摸感测层可包括基于互电容方法或自电容方法的触摸电极层，并且可通过触摸电极层输出对应于用户触摸的触摸数据。
光路控制层可包括其中高折射率层和低折射率层交替堆叠的堆叠结构并且可改变从每个像素P入射的光的路径，以最小化基于视角的色偏(color shift)。
根据本发明实施方式的发光显示设备或第一基板100可进一步包括侧面密封构件109。
侧面密封构件109可形成在第一基板100与功能膜108之间并且可覆盖电路层101和波长转换层107的所有侧向表面。例如，侧面密封构件109可覆盖位于功能膜108与第一基板100之间的、电路层101和波长转换层107的每一个的暴露在发光显示设备外部的所有侧向表面。此外，侧面密封构件109可覆盖布线部400的与第一基板100的第一焊盘部110接合的部分。侧面密封构件109可防止由从每个子像素SP的自发光器件ED发射的光之中的、从波长转换层107的内部部分传播到其外表面的光导致的侧向光泄漏。特别是，与第一基板100的第一焊盘部110交叠的侧面密封构件109可防止或最小化由设置在第一焊盘部110中的第一焊盘111引起的外部光的反射。
可选择地，侧面密封构件109可进一步包括用于吸收水分和/或氧气的吸气材料。
根据本发明实施方式的发光显示设备或第一基板100可进一步包括设置在第一表面100a和外表面OS之间的拐角部分处的第一倒角(chamfer)100c。第一倒角100c可减小或最小化由从外部施加的物理冲击导致的对第一基板100的拐角部分的损坏并且可防止由第一基板100的拐角部分导致的布线部400的断开。例如，第一倒角100c可具有45度角，但本发明的实施方式不限于此。可通过使用切割轮、抛光轮、激光等的倒角工艺(chamferprocess)来实现第一倒角100c。因此，设置成与第一倒角100c接触的第一焊盘部110的焊盘电极111的每个外表面可通过经由倒角工艺与第一基板100的拐角部分一起去除或抛光相应部分而包括以与第一倒角100c的角度对应的角度倾斜的倾斜表面。例如，当在第一基板100的外表面OS和第一表面100a之间以45度的角度形成第一倒角100c时，第一焊盘部110的焊盘电极111的外表面(或相应一端)可以以45度的角度形成。
参照图7至10，根据本发明实施方式的第二基板200可包括第二焊盘部210、至少一个第三焊盘部230、和连线部250，如参照图7所述的，因而省略或可简要给出其重复描述。
布线部400可包括多条布线410，其设置在第一基板100的外表面OS的第一外表面(或一个表面)OS1a和第二基板200的外表面OS的第一外表面(或一个表面)OS1b的每一个处。
多条布线410的每一条可以按照一一对应的关系电连接至第一焊盘部110和第二焊盘部210。例如，多条布线部410的每一条可以按照一一对应的关系电连接至第一焊盘部110的每个辅助焊盘113和第二焊盘部210的每个第二焊盘211。
根据另一实施方式，在多条布线410的每一条中，其一个端部可围绕设置在第一基板100的第一边缘部分处的第一焊盘部110的第一倒角100c和辅助焊盘113，其另一个端部可围绕设置在第二基板200的第一边缘部分处的第二焊盘部210的第二焊盘211和第二倒角200c，并且这一个端部与另一个端部之间的中心部分可围绕第一基板100的第一外表面OS1a和第二基板200的第一外表面OS1b的每一个。例如，多条数据布线410的每一条的一个端部可直接接触辅助焊盘113的最上表面和侧表面。多条布线410的每一条的另一个端部可直接接触第二焊盘211的最后表面(rearmost)和侧表面。例如，在数据布线410中，其一个端部可实现为围绕设置在第一基板100的第一边缘部分处的第一焊盘部110的第一倒角100c和数据辅助焊盘，其另一个端部可实现为围绕设置在第二基板200的第一边缘部分处的第二焊盘部210的第二倒角200c和第二数据焊盘，并且这一个端部与另一个端部之间的中心部分可实现为围绕第一基板100的第一外表面OS1a和第二基板200的第一外表面OS1b的每一个。
根据实施方式的第二基板200可包括位于其后表面200b处的金属图案层以及将金属图案层绝缘的绝缘层。
金属图案层(或导电图案层)可包括多个金属层。根据实施方式的金属图案层可包括第一金属层201、第二金属层203和第三金属层205。绝缘层可包括多个绝缘层。例如，绝缘层可包括第一绝缘层202、第二绝缘层204和第三绝缘层206。绝缘层可被称为后绝缘层或图案绝缘层。
第一金属层201可实现在第二基板200的后表面200b上。根据实施方式的第一金属层201可包括第一金属图案。例如，第一金属层201可被称为第一连接层或连线层。
根据实施方式的第一金属图案可具有Cu和MoTi的双层结构(Cu/MoTi)。第一金属图案可用作连线部250的连线，因而可省略其重复描述。
第一绝缘层202可实现在第二基板200的后表面200b上，以覆盖第一金属层201。根据实施方式的第一绝缘层202可包括无机绝缘材料。
第二金属层203可实现在第一绝缘层202上。根据实施方式的第二金属层203可包括第二金属图案。例如，第二金属层203可被称为第二连接层、跳接线层或桥接线层。
根据实施方式的第二金属图案可具有Cu和MoTi的双层结构(Cu/MoTi)。第二金属图案可用作连线部250的多条连线中的多条栅极连线，但本发明的实施方式不限于此。例如，第二金属层203可用作用于将连线部250中的由不同金属材料形成在不同层上的连线进行电连接的跳接线(或桥接线)。
可选择地，设置在第二金属层203处的连线(例如，多条第一连线)可改型为设置在第一金属层201处，并且设置在第一金属层201处的连线(例如，多条第二连线)可改型为设置在第二金属层203处。
第二绝缘层204可实现在第二基板200的后表面200b上，以覆盖第二金属层203。根据实施方式的第二绝缘层204可包括无机绝缘材料。
第三金属层205可实现在第二绝缘层204上。根据实施方式的第三金属层205可包括第三金属图案。例如，第三金属层205可被称为第三连接层或焊盘电极层。
根据实施方式的第三金属图案可具有ITO(或IZO)、Mo、Ti和MoTi中的至少两种材料的堆叠结构。例如，第三金属图案可具有ITO/Mo/ITO、ITO/MoTi/ITO、IZO/Mo/ITO或IZO/MoTi/ITO中的任意一种的三层结构。第三金属图案可用作第二焊盘部210的焊盘。例如，由第三金属层205形成的第二焊盘部210的焊盘可通过形成在第一绝缘层202和第二绝缘层204处的焊盘接触孔电连接至第一金属层201。
第三绝缘层206可实现在第二基板200的后表面200b上，以覆盖第三金属层205。根据实施方式的第三绝缘层206可包括有机材料。例如，第三绝缘层206可包括诸如光学丙烯酸等之类的绝缘材料。第三绝缘层206可覆盖第三金属层205，以防止第三金属层205暴露在外部。第三绝缘层206可被称为有机绝缘层、保护层、后保护层、有机保护层、后涂覆层或后盖层。
设置在第二焊盘部210处的多个第二焊盘的每一个可通过设置在第一绝缘层202和第二绝缘层204处的第二焊盘接触孔，电连接至由设置在第二基板200的后表面200b处的第一金属层201或第二金属层203制成的连线部250的连线。例如，第二数据焊盘可通过设置在第一绝缘层202和第二绝缘层204处的第二焊盘接触孔电连接至数据连线的一端。
根据本发明实施方式的接合构件300可设置在第一基板100与第二基板200之间。第一基板100和第二基板200可通过接合构件300彼此相对地接合。根据实施方式的接合构件300可以是包括光学透明粘合剂(OCA)、光学透明树脂(OCR)或压敏粘合剂(PSA)的透明粘合构件或双面胶带。根据另一实施方式的接合构件300可包括玻璃纤维。
根据实施方式的接合构件300可设置在第一基板100与第二基板200之间的整个空间中。例如，第一基板100的整个第二表面100b可接合至接合构件300的整个一个表面，并且第二基板200的整个前表面200a可接合至接合构件300的整个另一个表面。
根据另一实施方式的接合构件300可以以图案结构设置在第一基板100与第二基板200之间。例如，接合构件300可具有线图案结构或网图案结构。网图案结构可进一步包括弯折部分，用于将在第一基板100接合至第二基板200的工艺中在第一基板100与第二基板200之间出现的气泡排放到外部。
根据本发明实施方式的布线部400可包括以一一对应的关系电连接第一焊盘部110和第二焊盘部210的多条布线410。这与参照图7描述的一样，因此省略其重复描述。
根据本发明实施方式的发光显示设备或布线部400可进一步包括边缘涂覆层430。
边缘涂覆层430可实现为覆盖布线部400。边缘涂覆层430可实现为覆盖多条布线410。例如，边缘涂覆层430可以是边缘保护层或边缘绝缘层。
根据本发明实施方式的边缘涂覆层430可实现为除了多条布线410以外还覆盖第一基板100的第一外表面OS1a和第一边缘部分以及第二基板200的第一外表面OS1b和第一边缘部分的全部。边缘涂覆层430可防止包括金属材料的多条布线410的每一条的腐蚀或多条布线410之间的电短路。此外，边缘涂覆层430可防止或最小化由多条布线410和第一焊盘部110的第一焊盘111导致的外部光的反射。作为另一实施方式，边缘涂覆层430可实现(或构成)发光显示设备(或显示面板)的最外侧表面(或侧壁)，因而可包括冲击吸收材料(或物质)或延展性材料(ductile material)，从而防止第一基板100和第二基板200的每一个的外表面OS的损坏。作为另一实施方式，边缘涂覆层430可包括遮光材料和冲击吸收材料的混合材料。
根据实施方式，边缘涂覆层430可形成为围绕第一基板100和第二基板200的每一个的其上设置有布线部400的一个外表面OS。
根据另一实施方式，如图7、9和11中所示，边缘涂覆层430可形成为除了围绕第一基板100和第二基板200的每一个的其上设置有布线部400的一个外表面OS以外还围绕所有其他外表面OS。例如，边缘涂覆层430可形成为围绕第一基板100和第二基板200的每一个的所有外表面OS。在这种情形下，第一基板100和第二基板200的每一个的一个外表面OS(或第一外表面)可被多条布线410和边缘涂覆层430围绕。第一基板100和第二基板200的每一个的除一个外表面OS之外的其他外表面OS(或第二至第四外表面)可仅被边缘涂覆层430围绕。例如，第一基板100和第二基板200的每一个的第一外表面可包括多条布线410和边缘涂覆层430，第一基板100和第二基板200的每一个的除第一外表面之外的第二至第四外表面可仅包括边缘涂覆层430。
根据实施方式，当设置在第一外表面处的多条布线410和边缘涂覆层430被称为第一侧壁结构，设置在第二至第四外表面处的边缘涂覆层430被称为第二侧壁结构时，第一侧壁结构和第二侧壁结构可具有不同的厚度(或宽度)。例如，第二侧壁结构的厚度(或宽度)可比第一侧壁结构的厚度(或宽度)薄或窄了多条布线410的厚度。
图12是图8所示的区域C的放大图，图13是图9所示的区域D的放大图，图14是图10所示的区域E的放大图。这些图是用于描述图8中示出的第一焊盘部、堰部、器件隔离部、和凹槽线的示图。
参照图8和12，根据本发明实施方式的第一焊盘部110可设置在第一基板100的一个外围部分处，或者可设置在位于第一基板100的一个外围部分处的最外侧像素Po的外围部分处。
第一焊盘部110可包括多个第一焊盘111。根据实施方式的多个第一焊盘111的每一个可包括焊盘电极层111a和焊盘覆盖层111b。
焊盘电极层111a可设置在位于第一基板100的焊盘区域中的层间绝缘层ILD上。焊盘电极层111a相对于长度方向或第二方向Y可具有5μm至50μm的长度。焊盘电极层111a可经由穿过层间绝缘层ILD和缓冲层101a的焊盘电极接触孔PEH电连接至像素驱动线DL、GL、PL、CVL、RL和GCL中的相应线。例如，焊盘电极层111a可经由焊盘电极接触孔PEH电连接至第一像素驱动电源线PL。
根据本发明实施方式的焊盘电极层111a可包含与薄膜晶体管(TFT)的电极(源极/漏极)相同的材料并且可与TFT的电极(源极/漏极)一起形成。
根据实施方式的焊盘电极层111a可包括第一焊盘金属层MLa和堆叠在第一焊盘金属层MLa上的第二焊盘金属层MLb。例如，第一焊盘金属层MLa可包括钼(Mo)、钛(Ti)和Mo-Ti合金(MoTi)的至少一种材料。第二焊盘金属层MLb可包含铝(Al)、银(Ag)和铜(Cu)的至少一种材料。例如，焊盘电极层111a可包括MoTi/Cu的双层结构，但本发明的实施方式不限于此。
焊盘覆盖层111b可设置在层间绝缘层ILD上以围绕焊盘电极层111a。例如，焊盘覆盖层111b可执行防止焊盘电极层111a的腐蚀的功能。根据实施方式的焊盘覆盖层111b可包含透明导电材料。例如，焊盘覆盖层111b可包含氧化铟锡(ITO)或氧化铟锌(IZO)，但本发明的实施方式不限于此。
多个第一焊盘111的每一个可被钝化层PAS覆盖。
根据本发明实施方式的第一焊盘部110可进一步包括分别电连接至多个第一焊盘111的多个辅助焊盘113。
多个辅助焊盘113可设置在钝化层PAS上以与多个第一焊盘111的每一个交叠，并且可经由穿过钝化层PAS的焊盘接触孔PCH单独连接至每个第一焊盘111。
根据实施方式的多个辅助焊盘113的每一个可包括与像素电极PE相同的材料并且可与像素电极PE一起形成，但本发明的实施方式不限于此。例如，多个辅助焊盘113的每一个可通过单独的金属沉积工艺和图案化工艺形成，并且可包括具有Mo、Ti、MoTi、Cu和Ag的至少一种材料的单层结构。
根据实施方式的多个辅助焊盘113的每一个可具有比相应第一焊盘111的第一长度(或第一宽度)相对更长的第二长度(或第二宽度)。多个辅助焊盘113的每一个可相对于其长度方向或第二方向Y来说具有几十μm的长度。例如，相对于长度方向或第二方向Y来说，当多个第一焊盘111的每一个具有5μm至50μm的长度时，多个辅助焊盘113的每一个可具有50μm至150μm的长度。例如，多个辅助焊盘113的每一个可具有比相应第一焊盘111的长度长至少一半或更多的长度。因此，多个辅助焊盘113的每一个可具有将每个第一焊盘111的长度延长至几十μm的长度的功能和/或增加第一焊盘111与布线部400之间的接触面积的功能。
参照图8、10和12，根据本发明实施方式的堰部104可在最外侧像素Po或第一基板100的第三裕度区域MA3中设置或形成为闭环线形状。堰部104可围绕凹槽线105，因此可形成凹槽线105的另一侧。
根据实施方式的堰部104可设置在最外侧像素Po或第一基板100的第三裕度区域MA3的缓冲层101a上。例如，堰部104可通过在位于缓冲层101a上的层间绝缘层ILD、钝化层PAS、平坦化层103、像素电极材料层和堤部BK的每一个上执行的图案化工艺来形成或实现。堰部104可防止封装层106的第二封装层106b(或有机封装层)的扩散或溢出，并且可隔离(或断开)发光器件层EDL的一些层。
根据本发明实施方式的堰部104可包括第一堰图案104a、第二堰图案104b、第三堰图案104c和第四堰图案104d。
第一堰图案104a可通过层间绝缘层ILD和钝化层PAS来实现。例如，第一堰图案104a可被称为基础沟槽结构或多层沟槽结构。
根据实施方式的第一堰图案104a可具有层间绝缘层ILD和钝化层PAS的双层结构。例如，第一堰图案104a可通过经由在位于第一基板100的第三裕度区域MA3的缓冲层101a上的层间绝缘层ILD和钝化层PAS执行的图案化工艺未被图案化(或去除)而是保留在缓冲层101a上的层间绝缘层ILD和钝化层PAS的每一个的一部分(或未图案化区域)来形成或实现。因此，第一堰图案104a可具有与位于缓冲层101a上的层间绝缘层ILD和钝化层PAS的总高度相同的高度(或厚度)。
根据本发明实施方式的第一堰图案104a的侧向表面可实现为倾斜结构或正锥形结构。第一堰图案104a的下表面可直接接触缓冲层101a的上表面，并且第一堰图案104a的顶表面可设置在第一堰图案104a的下表面上，并且可具有比下表面窄的宽度。在第一堰图案104a中，侧向表面可形成为在顶表面和下表面之间倾斜。在第一堰图案104a中，在下表面和侧向表面之间的夹角可以是锐角，并且在顶表面和侧向表面之间的夹角可以是钝角。例如，沿宽度方向截取的第一堰图案104a的横截表面可具有上侧比下侧窄的梯形形状。
第二堰图案104b可设置在第一堰图案104a上。
根据实施方式的第二堰图案104b可包括有机绝缘材料。例如，第二堰图案104b可包括与平坦化层103相同的材料。例如，第二堰图案104b可具有与平坦化层103相同的高度(或厚度)，或者可具有高于平坦化层103的高度。例如，第二堰图案104b的高度(或厚度)可以是平坦化层103的高度(或厚度)的两倍。第二堰图案104b可通过在平坦化层103上执行的图案化工艺中保留下来而未被图案化(或去除)的平坦化层103的一部分(或未图案化区域)来形成或实现。
根据本发明实施方式的第二堰图案104b可具有比第一堰图案104a的顶表面宽的宽度。第二堰图案104b可具有与第一堰图案104a的下表面相同的宽度。第二堰图案104b的侧向表面可实现为倾斜结构或正锥形结构，例如，沿宽度方向截取的第二堰图案104b的剖面结构可具有与第一堰图案104a相同的梯形形状。关于宽度方向，第二堰图案104b的一个外围部分和另一个外围部分的每一个可突出到第一堰图案104a的侧向表面的外部。例如，在第二堰图案104b的侧向表面的端部与第一堰图案104a的侧向表面之间的距离可大于通过将自发光器件ED的厚度与公共电极CE的厚度求和而获得的厚度。
根据实施方式，第一堰图案104a的侧向表面相对于第二堰图案104b可具有底切结构。例如，堰部104可包括位于第一堰图案104a的上侧向表面处或者在第一堰图案104a和第二堰图案104b之间的边界部分处的底切区域UCA。在第一堰图案104a和第二堰图案104b之间的底切区域UCA可以是用于隔离(或断开)位于堰部104上的自发光器件ED和公共电极CE的每一个的结构。例如，位于第一堰图案104a和第二堰图案104b之间的底切区域UCA可通过在层间绝缘层ILD和钝化层PAS的每一个上执行的过蚀刻工艺形成或实现。第二堰图案104b可突出到第一堰图案104a的侧向表面的外部并且可覆盖第一堰图案104a的侧向表面。因此，第二堰图案104b可具有相对于第一堰图案104a的屋檐结构。
第三堰图案104c可设置为围绕第二堰图案104b。例如，第三堰图案104c可设置在第二堰图案104b的上表面和侧向表面上，并且可围绕第二堰图案104b的上表面和侧向表面。
第三堰图案104c可包括金属材料。根据实施方式的第三堰图案104c可包括具有与像素电极PE相同的至少双层结构的金属层。例如，第三堰图案104c可包括：与像素电极PE的第一像素电极层一起形成并且直接接触第二堰图案104b的顶表面的第一金属层；以及与像素电极PE的第二像素电极层一起形成并且设置(或堆叠)在第一金属层上的第二金属层。第三堰图案104c可通过在像素电极PE上执行的图案化工艺中未被图案化(或去除)而是保留在第二堰图案104b的顶表面和侧向表面上的像素电极材料的一部分(或未图案化区域)形成或实现。
第四堰图案104d可堆叠在第三堰图案104c上。第四堰图案104d可具有小于或等于第三堰图案104c的顶表面的宽度。第四堰图案104d的侧向表面可实现为倾斜结构或正锥形结构。例如，沿宽度方向截取的第四堰图案104d的剖面结构可具有与第二堰图案104b相同的梯形形状。
根据实施方式的第四堰图案104d可包括有机绝缘材料或无机绝缘材料。例如，第四堰图案104d可堆叠在第三堰图案104c的顶表面上，并且可包括与堤部BK相同的材料。第四堰图案104d可通过在对堤部BK执行图案化工艺时未被图案化(或去除)而是保留在第三堰图案104c上的堤部BK的一部分(或未图案化区域)来形成或实现。
参照图8、10和12，根据本发明实施方式的器件隔离部102可在位于最外侧像素Po或第一基板100的第二裕度区域MA2中设置为闭环线形状并且可围绕堰部104。例如，器件隔离部102可在第一基板100的外表面OS和堰部104之间设置为闭环线形状。例如，设置在第一基板100的一个外围部分处的器件隔离部102可位于第一焊盘部110和堰部104之间，并且可与第一焊盘部110的至少一部分交叠。此外，位于第一基板100的除了一个外围部分之外的其他外围部分处的器件隔离部102可设置在第一基板100的外表面OS和堰部104之间。
根据实施方式的器件隔离部102可包括器件隔离线102a和底切结构102b。
器件隔离线102a可包括从电路层101突出到堰部104的突起尖端102t。
根据实施方式的器件隔离线102a可设置在钝化层PAS和电路层101的层间绝缘层ILD之间。
器件隔离线102a可实现为设置在电路层101中的金属层中一个金属层。根据本发明实施方式的器件隔离线102a可包括透明导电金属材料。例如，器件隔离线102a可包括ITO或IZO，但本发明的实施方式不限于此。器件隔离线102a可包括与第一焊盘部110的焊盘覆盖层111b相同的材料，并且可与焊盘覆盖层111b一起形成。因此，器件隔离线102a可设置在与第一焊盘111相同的层上。
可通过去除位于器件隔离线102a下方(或之下)的层间绝缘层ILD来形成底切结构102b。底切结构102b可通过倾斜结构或正锥形结构(其中位于器件隔离线102下方的层间绝缘层ILD的侧向表面倾斜)来实现。例如，底切结构102b可通过在设置在器件隔离线102a和堰部104之间的层间绝缘层ILD和钝化层PAS上执行的图案化工艺来首次形成。底切结构102b可通过经由使用器件隔离线102a作为掩模并在层间绝缘层ILD上执行的过蚀刻工艺对位于器件隔离线102a下方的层间绝缘层ILD附加地图案化来形成。因此，器件隔离线102a的突起尖端102t可具有相对于底切结构102b的屋檐结构。
根据实施方式，器件隔离线102a的突起尖端102t可通过经由形成堰部104的第一堰图案104a的工艺去除位于器件隔离线102a和堰部104之间的层间绝缘层ILD和钝化层PAD而暴露在器件隔离线102a与堰部104之间的缓冲层101a上。因此，器件隔离线102a的突起尖端102t可从覆盖器件隔离线102a的钝化层PAS的侧向表面102c和底切结构102b的每一个朝向堰部104突出。可选地，器件隔离线102a的突起尖端102t可从层间绝缘层ILD的侧向表面突出到堰部104。器件隔离线102a的突起尖端102t可以是用于隔离(或断开)位于器件隔离部102上的公共电极CE和自发光器件ED的每一个的结构材料。
根据实施方式，如图12所示，位于第一基板100的一个外围部分处的器件隔离线102a可与第一焊盘部110的每个第一焊盘111分隔开，并且可与每个第一焊盘111电性(或空间)分离(或断开)。例如，当器件隔离线102a电连接至第一焊盘111时，可能出现如下问题：第一焊盘111未彼此电性分离(或断开)，而是通过具有闭环线形状的器件隔离线102a彼此电连接。
位于第一基板100的一个外围部分处的器件隔离线102a的至少一部分可与第一焊盘部110的辅助焊盘113交叠。例如，器件隔离线102a可设置在堰部104和辅助焊盘113的端部之间，且不与辅助焊盘113交叠，在这种情形下，随着堰部104和第一基板100的外表面OS之间的距离增加，在最外侧像素Po的中心部分与第一基板100的外表面OS之间的第二距离D2不会被实现为第一间隔(或像素间距)D1的一半或更小。因此，器件隔离线102a的至少一部分可与第一焊盘部110的辅助焊盘113交叠，因此在最外侧像素Po的中心部分与第一基板100的外表面OS之间的第二距离D2可实现为第一间隔(或像素间距)D1的一半或更小。
此外，设置在器件隔离线102a和辅助焊盘113之间的钝化层PAS可相对于辅助焊盘113的端部形成在底切结构中。例如，位于辅助焊盘113的端部下方的钝化层PAS的侧向表面102c可通过形成堰部104的第一堰图案104a的工艺被过蚀刻，因此可具有相对于辅助焊盘113的端部的底切结构。因此，器件隔离部102可包括基于位于器件隔离线102a下方的底切结构102b的下底切区域以及基于位于辅助焊盘113下方的钝化层PAS和器件隔离线102a的底切结构的上底切区域。器件隔离部102的下底切区域和上底切区域的每一个可以是用于隔离(或断开)位于器件隔离部102上的公共电极CE和自发光器件ED的每一个的结构。
根据实施方式，如图13所示，位于第一基板100的一个外围部分处并且位于第一焊盘111之间的器件隔离线102a可设置在第一基板100的外表面OS和堰部104之间，并且可不与第一焊盘111和辅助焊盘113交叠，因此可包括具有相对于底切结构102b的屋檐结构的突起尖端102t。
根据实施方式，如图14所示，位于第一基板100的除了一个外围部分之外的其他外围部分处的器件隔离线102a可设置在第一基板100的外表面OS和堰部104之间并且可不与第一焊盘111和辅助焊盘113交叠，因此可包括具有相对于底切结构102b的屋檐结构的突起尖端102t。
参照图8、10以及12至14，根据本发明实施方式的凹槽线105可设置或形成为在最外侧像素Po或第一基板100的第一裕度区域MA1中具有闭环线形状。
根据实施方式的凹槽线105可对应于其中在封装层106向堰部104扩散的扩散路径中的所有结构都被去除的区域。凹槽线105可以是其中包括位于堰部104的内部区域附近的层间绝缘层ILD上的钝化层PAS、平坦化层103、像素电极材料层和堤部BK的至少之一的单层结构或多层结构全部被去除的区域。例如，凹槽线105可通过图案化(或去除)位于最外侧像素Po或第一基板100的第一裕度区域MA1中的钝化层PAS和平坦化层103而形成或实现。因此，凹槽线105可限定平坦化层103的侧向表面103s，并且可具有围绕平坦化层103的侧向表面103s的闭环线形状。
根据实施方式，凹槽线105可通过图案化(或去除)位于缓冲层101a上的层间绝缘层ILD、钝化层PAS和平坦化层103而形成，因此缓冲层101a的最上表面(或表面)可暴露。例如，凹槽线105可包括：主要凹槽线，其通过将层间绝缘层ILD图案化以便形成TFT的源极/漏极接触孔的图案化工艺形成在缓冲层101a上；以及辅助凹槽线，其通过将平坦化层103和钝化层PAS图案化以便形成TFT的电极接触孔ECH的图案化工艺形成在缓冲层101a上。缓冲层101a可通过凹槽线105暴露在平坦化层103的侧端103e和堰部104之间，因此，缓冲层101a的上表面可实现凹槽线105的底表面。例如，凹槽线105可具有宽于或等于堰部104的宽度。
凹槽线105的一侧可限定位于第一基板100上或者位于显示区域AA中的平坦化层103的侧向表面103s、钝化层PAS的侧向表面PASs以及层间绝缘层ILD的侧向表面ILDs。例如，平坦化层103的侧向表面103s、钝化层PAS的侧向表面PASs以及层间绝缘层ILD的侧向表面ILDs的每一个可被暴露以实现凹槽线105的一个侧壁。
根据实施方式，平坦化层103的侧端103e可从钝化层PAS的侧向表面PASs突出到凹槽线105的中心部分(或堰部104)。例如，在平坦化层103的侧端103e和堰部104之间的距离可小于在钝化层PAS的侧向表面PASs和堰部104之间的距离。在平坦化层103的侧端103e和钝化层PAS的侧向表面PASs之间的距离可大于将自发光器件ED的厚度和公共电极CE的厚度求和而获得的厚度。因此，包括平坦化层103的侧向表面103s和侧端103e的平坦化层103的外围部分可覆盖钝化层PAS的侧向表面PASs以及层间绝缘层ILD的侧向表面ILDs的每一个，并且可直接面对缓冲层101a的上表面。因此，平坦化层103的外围部分可具有相对于钝化层PAS的侧向表面PASs的屋檐结构。
根据实施方式，钝化层PAS的侧向表面PASs以及层间绝缘层ILD的侧向表面ILDs的每一个可实现为倾斜结构或正锥形结构。因此，钝化层PAS的侧向表面PASs以及层间绝缘层ILD的侧向表面ILDs的每一个可具有相对于平坦化层103的外围部分的底切结构。例如，钝化层PAS的侧上部或者位于凹槽线105的一侧的钝化层PAS和平坦化层103之间的边界部分可具有底切结构。基于底切结构，可在钝化层PAS的侧向表面PASs和平坦化层103之间实现底切区域UCA，并且底切区域UCA可以是用于隔离(或断开)位于凹槽线105和平坦化层103的外围部分上的公共电极CE和自发光器件ED的结构。例如，底切区域UCA可通过在钝化层PAS和层间绝缘层ILD的每一个上执行的过蚀刻工艺来形成或实现。
根据本发明实施方式的堰部104、器件隔离部102和凹槽线105的每一个可在形成堤部BK的工艺之后以及形成自发光器件ED的工艺之前形成或实现，并且可在形成(或沉积)自发光器件ED的工艺中隔离(或断开)自发光器件ED。
根据实施方式，位于凹槽线105和平坦化层103的外围部分上的自发光器件ED的材料层可基于在平坦化层103的侧端103e与钝化层PAS的侧向表面PASs之间的底切区域UCA(或屋檐结构)，在执行沉积工艺时被自动隔离(或断开)。例如，自发光器件ED的沉积材料可具有线性，因此不会沉积在由平坦化层103的侧端103e覆盖(或掩盖)的钝化层PAS的侧向表面PASs上，并且可沉积在位于凹槽线105上的缓冲层101a和平坦化层103的侧端103e上，由此自发光器件ED的沉积材料可在位于平坦化层103的侧端103e与钝化层PAS的侧向表面PASs之间的底切区域UCA处被隔离(或断开)。因此，自发光器件ED可在执行沉积工艺时在凹槽线105处被自动隔离(或断开)。
根据实施方式，位于堰部104上的自发光器件ED的材料层可在基于位于第一堰图案104a和第二堰图案104b之间的底切区域UCA(或屋檐结构)，在执行沉积工艺时被自动隔离(或断开)。例如，自发光器件ED的沉积材料可具有线性，因此不会沉积在由第二堰图案104b覆盖(或掩盖)的第一堰图案104a的侧向表面上，并且可沉积在堰部104的上表面和侧向表面以及堰部104附近的缓冲层101a上，由此自发光器件ED的沉积材料可在位于第一堰图案104a和第二堰图案104b之间的底切区域UCA中被隔离(或断开)。因此，自发光器件ED可在执行沉积工艺时在堰部104处被自动隔离(或断开)。
根据实施方式，位于器件隔离部102上的自发光器件ED的材料层可基于器件隔离线102a的突起尖端102t，在执行沉积工艺时被自动隔离(或断开)。例如，自发光器件ED的沉积材料可具有线性，因此不会沉积在由器件隔离线102a的突起尖端102t覆盖(或掩盖)的底切结构102b的侧向表面上，并且可沉积在器件隔离线102a的突起尖端102t的上表面和侧向表面上以及位于器件隔离线102a的突起尖端102t下方的缓冲层101a上，由此自发光器件ED的沉积材料可在位于器件隔离线102a的突起尖端102t与底切结构102b之间的底切区域处被隔离(或断开)。因此，自发光器件ED可在执行沉积工艺时，在器件隔离部102的器件隔离线102a的突起尖端102t处被自动隔离(或断开)。
根据实施方式，位于最外侧像素Po或第一基板100的外围部分处的自发光器件ED可通过器件隔离部102、堰部104和凹槽线105的每一个被隔离(或断开)至少三次，并且自发光器件ED的隔离图案EDi可在凹槽线105上方的缓冲层101a的上表面处形成为岛状，并且可在位于堰部104和器件隔离部102之间的缓冲层101a的上表面处形成为岛状。
根据实施方式，位于最外侧像素Po或第一基板100的外围部分处的自发光器件ED可在执行沉积工艺时，通过器件隔离部102、堰部104和凹槽线105的每一个被自动隔离(或断开)，因此可省略用于隔离(或断开)位于第一基板100的外围部分处的自发光器件ED以防止水分的侧向渗透的单独图案化工艺。
根据实施方式，可通过器件隔离部102、堰部104和凹槽线105的每一个的每一个的底切区域来阻挡第一基板100的侧向水分渗透路径。具体地，位于最外侧像素Po或第一基板100的外围部分处的自发光器件ED可被器件隔离部102隔离，因此可最大程度上减小堰部104和第一基板100的外表面OS之间的距离。因此，根据本发明实施方式的发光显示设备可防止由于水分的侧向渗透导致的自发光器件ED的可靠性降低，并且可具有不包括边框区域或者包括零化边框的空气边框结构。
根据实施方式，类似于自发光器件ED，位于自发光器件ED上的公共电极CE可被器件隔离部102、堰部104和凹槽线105的每一个的底切区域隔离。在这种情形下，公共电极CE的电极材料在线性上可比自发光器件ED的材料层更弱，因此可渗透到器件隔离部102、堰部104和凹槽线105的每一个的底切区域中，以围绕由器件隔离部102、堰部104和凹槽线105的每一个的底切区域隔离的自发光器件ED的端部(或隔离表面)。例如，公共电极CE的电极材料可渗透到位于平坦化层103的侧端103e和钝化层PAS的侧向表面PASs之间的底切区域UCA中，并且可沉积在平坦化层103的侧端103e的底表面上，由此围绕隔离的自发光器件ED的端部(或隔离表面)。此外，位于堰部104上的公共电极CE的电极材料可渗透到位于第一堰图案104a和第二堰图案104b之间的底切区域UCA中，并且可沉积在第二堰图案104b的底表面上，由此围绕隔离的自发光器件ED的端部(或隔离表面)。此外，位于器件隔离部102上的公共电极CE的电极材料可渗透到位于器件隔离线102a的突起尖端102t和底切结构102b之间的底切区域UCA中，并且可沉积在器件隔离线102a的突起尖端102t的底表面上，由此围绕隔离的自发光器件ED的端部(或隔离表面)。
根据实施方式，通过器件隔离部102、堰部104和凹槽线105的每一个隔离成岛状的公共电极CE的隔离图案CEi可直接接触缓冲层101a的最上表面(或表面)，以围绕通过器件隔离部102、堰部104和凹槽线105的每一个隔离成岛状的自发光器件ED的隔离图案EDi。例如，公共电极CE的隔离图案CEi可直接接触位于器件隔离部102和堰部104之间以及位于每个凹槽线105中的缓冲层101a的最上表面(或表面)，并且可密封自发光器件ED的每个隔离图案EDi和缓冲层101a之间的边界部分，由此防止或阻挡经由自发光器件ED的每个隔离图案EDi和缓冲层101a之间的边界部分的侧向水分渗透。
根据实施方式，发光器件层EDL、器件隔离部102、堰部104和凹槽线105可被封装层106的第一封装层106a围绕。例如，第一封装层106a可在第一基板100的除了第一基板100的第一焊盘部110之外的其他整个部分上沉积到确定厚度，因此可覆盖位于平坦化层103上的发光器件层EDL，并且可覆盖位于器件隔离部102、堰部104和凹槽线105的每一个中的公共电极CE的隔离图案CEi。具体地，第一封装层106a可深深地渗透到器件隔离部102、堰部104和凹槽线105的每一个的底切区域中，并且可围绕器件隔离部102、堰部104和凹槽线105的每一个的底切区域。
根据实施方式，设置在第一封装层106a上的第二封装层106b(或有机封装层)可设置在由堰部104限定的显示区域AA的封装区域处。第二封装层106b可朝向围绕平坦化层103的侧向表面103s的凹槽线105扩散，并且可全部包围位于平坦化层103的上表面和侧向表面上的发光器件层EDL。第二封装层106b的扩散可经由凹槽线105顺利地行进到堰部104，因此第二封装层106b可完全填充到与堰部104的内部部分相邻的区域。此外，第二封装层106b的扩散可最终被堰部104的第二至第四堰图案104b至104d阻挡，因此堰部104可阻挡或防止第二封装层106b的溢出。因此，根据本发明实施方式的堰部104可包括将发光器件层物理地隔离的功能、防止有机封装层106b的扩散或溢出的功能、以及防止在基板100的侧向方向上的水分渗透的功能。
根据实施方式，位于第二封装层106b上的第三封装层106c可实现为围绕位于堰部104的内部部分中的第二封装层106、位于堰部104的外部部分中的第二封装层106b、以及第一封装层106a的全部。
根据实施方式，设置在第一焊盘部110处的辅助焊盘113的至少一些可暴露在第一基板100处。例如，辅助焊盘113的至少一些可通过在形成第三封装层106c的工艺之后执行的焊盘开口工艺来实现。因此，暴露在第一基板100处的辅助焊盘113可电连接至布线部400的布线410。
根据实施方式，位于器件隔离部102上的自发光器件ED、公共电极CE、第一封装层106a和第三封装层106c的每一个的外围部分可通过焊盘开口工艺被去除。因此，封装层106可设置在第一基板100的、除了位于第一基板100的外表面OS和器件隔离部102之间的部分之外的其他部分上，并且可覆盖发光器件层EDL和堰部104。
例如，位于器件隔离部120上的自发光器件ED、公共电极CE、第一封装层106a和第三封装层106c的每一个的外围部分可通过焊盘开口工艺去除。此时，第一封装层106a的端部106ae可设置在器件隔离部102的突起尖端102t下方，并且可直接接触缓冲层101a。此外，直接沉积在器件隔离部102的突起尖端102t的底表面上的公共电极CE的隔离图案CEi不会通过焊盘开口工艺被去除，并且可保留下来而不会沉积在器件隔离部102的突起尖端102t的底表面上，此外，可与位于器件隔离部102的突起尖端102t下方的公共电极CE的隔离图案CEi分隔开。因此，通过器件隔离部102隔离并且在位于器件隔离部102下方的缓冲层101a上设置成岛状的公共电极CE和自发光器件ED的每一个的隔离图案CEi和EDi可保持不被第一封装层106a围绕。此外，位于器件隔离部102处的第三封装层106c的端部106e可保持与位于器件隔离部102处的第一封装层106a进行物理接触。
如上所述，在根据本发明实施方式的发光显示设备中，在第一基板100(或最外侧像素)的外围部分处的堰部104可包括隔离自发光器件ED的功能、阻挡有机发光层的扩散或溢出的功能、以及防止水分渗透的功能，由此防止由于水分(或湿气)的侧向渗透导致的自发光器件ED的可靠性降低。此外，在根据本发明实施方式的发光显示设备中，由于位于第一基板100或最外侧像素Po的外围部分处的自发光器件ED被器件隔离部102隔离，所以在堰部104和第一基板100的外表面OS之间的距离可减小，并且由于器件隔离部102和堰部104设置在最外侧像素的外围部分处，所以发光显示设备可防止由水分的侧向渗透导致的自发光器件ED的可靠性降低，并且可具有不包括边框区域或者包括零化边框的空气边框结构。此外，在根据本发明实施方式的发光显示设备中，第二封装层106b的扩散可经由位于平坦化层103的端部和堰部104之间的凹槽线105顺利地行进到堰部104，由此可防止或最小化在与堰部104的内部部分相邻的区域中出现的第二封装层106b的未填充现象。
图15是沿图7中所示的线I-I’截取的另一剖面图，图16是图15所示的区域F的放大图。这些图示出了通过修改上文参照图7至14描述的堰部的结构而实现的实施方式。因此，下文将省略或简要给出对除了堰部和其相关元件之外的元件的重复描述。
参照图7、15和16，根据本发明另一实施方式的堰部104可包括第一堰图案104a、第二堰图案104b、第三堰图案104c和第四堰图案104d。
第一堰图案104a可通过层间绝缘层ILD和钝化层PAS来实现。这与上文描述的一样，因此省略其重复描述。
第二堰图案104b可设置在第一堰图案104a上。这与上文描述的一样，因此省略其重复描述。
第三堰图案104c可设置在第二堰图案104b上以电连接至至少一条像素公共电压线CVL。
第三堰图案104c可包括金属材料。根据实施方式的第三堰图案104c可包括具有与像素电极PE相同的至少双层结构的金属层。第三堰图案104c可围绕第二堰图案104b的上表面和侧向表面，并且可经由形成在第二堰图案104b、第一堰图案104a和电路层例如缓冲层101a处形成的通孔VH电连接至至少一条像素公共电压线CVL。例如，通孔VH可形成为依次穿过位于像素公共电压线CVL和具有闭环线形状的第三堰图案104c之间的交叉部分处的第二堰图案104b、第一堰图案104a和缓冲层101a。因此，第三堰图案104c可经由通孔VH电连接至至少一条像素公共电压线CVL。因此，第三堰图案104c可与多条像素公共电压线CVL一起形成等效电位，并且可首次阻挡从外部流到显示区域AA的内部部分的静电，以防止由静电导致的缺陷。例如，第三堰图案104c可将从外部流入的静电排放到像素公共电压线CVL，以防止由静电导致的缺陷。
第四堰图案104d可堆叠在第三堰图案104c上。第四堰图案104d可具有小于或等于第三堰图案104c的顶表面的宽度。第四堰图案104d的侧向表面可实现为倾斜结构或正锥形结构。例如，沿宽度方向截取的第四堰图案104d的剖面结构可具有与第二堰图案104b相同的梯形形状。
根据实施方式的第四堰图案104d可包括有机绝缘材料或无机绝缘材料。例如，第四堰图案104d可堆叠在第三堰图案104c上，并且可包括与堤部BK相同的材料。第四堰图案104d可通过在对堤部BK执行图案化工艺时未被图案化(或去除)而是保留在第三堰图案104c上的堤部BK的一部分(或未图案化区域)来形成或实现。
如上所述，根据本发明另一实施方式的包括堰部104的发光显示设备可具有与图7至14示出的发光显示设备相同的效果，并且具有闭环线形状的堰部104的第三堰图案104c可电连接至像素公共电压线CVL，由此防止或最小化由从外部流入的静电导致的缺陷。
图17是用于描述根据本发明实施方式的多屏显示设备的示图，图18是沿图17所示的线IV-IV’截取的剖面图。图17和图18图解了通过铺设图1至图16中所示的根据本发明另一实施方式的发光显示设备实现的多屏显示设备。
参照图17和图18，根据本发明实施方式的多屏显示设备(或铺设的发光显示设备)可包括多个显示装置DM1至DM4。
多个显示装置DM1至DM4可各自显示单独的图像或者可划分地显示一个图像。多个显示装置DM1至DM4的每一个可包括图1至图16中所示的根据本发明实施方式的发光显示设备，因而省略或将简要给出其重复描述。
多个显示装置DM1至DM4可铺设在单独的铺设框架(tiling frame)上，以在其侧向表面处彼此接触。例如，多个显示装置DM1至DM4可铺设成具有N×M形式，从而实现具有大屏幕的多屏显示设备。例如，N是1或更大的正整数，M是2或更大的正整数，但本发明的实施方式不限于此，例如，N是2或更大的正整数，M是1或更大的正整数。
多个显示装置DM1至DM4的每一个可不包括围绕显示图像的整个显示区域AA的边框区域(或非显示区域)，而是可具有显示区域AA被空气围绕的空气边框结构。例如，在多个显示装置DM1至DM4的每一个中，第一基板100的整个第一表面可实现为显示区域AA。
根据本发明的实施方式，在多个显示装置DM1至DM4的每一个中，最外侧像素Po的中心部分CP与第一基板100的最外侧外表面OS之间的第二间隔D2可实现为相邻像素之间的第一间隔D1(或像素间距)的一半或更小。因此，在基于侧向接合方式沿第一方向X和第二方向Y在侧向表面处彼此接合(或接触)的两个相邻显示装置DM1至DM4中，相邻的最外侧像素区域PAo之间的间隔“D2+D2”可等于或小于两个相邻像素之间的第一间隔D1。参照图18，在沿第二方向Y在侧向表面处彼此接合(或接触)的第一显示装置DM1和第三显示装置DM3中，第一显示装置DM1的最外侧像素Po的中心部分CP与第三显示装置DM3的最外侧像素Po的中心部分CP之间的间隔“D2+D2”可等于或小于设置在第一显示装置DM1和第三显示装置DM3的每一个中的两个相邻像素之间的第一间隔D1(或像素间距)。
因此，沿第一方向X和第二方向Y在侧向表面处彼此接合(或接触)的两个相邻显示装置DM1至DM4的最外侧像素Po的中心部分CP之间的间隔“D2+D2”可等于或小于设置在显示装置DM1至DM4的每一个中的两个相邻像素之间的第一间隔D1，因而在两个相邻显示装置DM1至DM4之间可不存在接缝或边界部分，由此可不存在由设置于显示装置DM1至DM4之间的边界部分导致的暗区。结果，在多个显示装置DM1、DM2、DM3和DM4铺设成N×M形式的多屏显示设备上显示的图像可连续地显示，而在多个显示装置DM1、DM2、DM3和DM4之间的边界部分处没有中断感(或不连续感)。
在图17和图18中，示出了多个显示装置DM1至DM4铺设成2×2形式，但是本发明的实施方式不限于此，多个显示装置DM1至DM4可铺设成x×1形式、1×y形式或x×y形式。例如，在x×1形式中，x可以是大于或等于2的自然数；在1×y形式中，y可以是大于或等于2的自然数；在x×y形式中，x和y可以是大于或等于2的自然数，并且可彼此相等或不同。例如，在x×y形式中，x可以是2或更大的自然数并且可等于y，或者x和y可以是2或更大的自然数且y大于或小于x。
如上所述，当多个显示装置DM1至DM4的每一个的显示区域AA是一个屏幕并且显示一个图像时，根据本发明实施方式的多屏显示设备可显示在多个显示装置DM1至DM4之间的边界部分处不中断而是连续的图像，因而，可增强观看由多屏显示设备显示的图像的观看者的沉浸感。
将描述根据本发明实施方式的发光显示设备和包括该发光显示设备的多屏显示设备如下。
根据本发明实施方式的发光显示设备可包括：基板，所述基板包括显示区域；设置在所述显示区域中的电路层；设置在所述电路层上的平坦化层；堰部，所述堰部沿着所述基板的外围部分设置在所述电路层上；器件隔离部，所述器件隔离部设置在所述电路层中并且包括围绕所述堰部的器件隔离线；以及发光器件层，所述发光器件层包括设置在所述平坦化层、所述堰部和所述器件隔离部上的自发光器件，其中所述器件隔离线可包括从所述电路层突出到所述堰部的突起尖端，其中所述自发光器件在所述器件隔离部处可被所述器件隔离线的突起尖端隔离。
根据本发明的一些实施方式，所述电路层可包括：设置在所述基板上的缓冲层；设置在所述缓冲层上的层间绝缘层；以及设置在所述层间绝缘层上的钝化层，其中所述器件隔离线可设置在所述层间绝缘层和所述钝化层之间，其中所述器件隔离线的突起尖端可从所述层间绝缘层的侧向表面突出到所述堰部。
根据本发明的一些实施方式，所述电路层可包括设置在所述基板和所述器件隔离线之间的绝缘层，其中所述器件隔离部还可包括在位于所述器件隔离线的下方的绝缘层中形成的底切结构，其中所述器件隔离线的突起尖端可具有相对于所述底切结构的屋檐结构。
根据本发明的一些实施方式，所述器件隔离线可包括透明导电金属材料。
根据本发明的一些实施方式，所述发光显示设备可还包括设置在所述基板的一个外围部分处的焊盘部，其中所述焊盘部可包括与所述器件隔离线设置在相同层上的焊盘，其中设置在所述基板的所述一个外围部分处的器件隔离线可与所述焊盘分隔开并且电性分离。
根据本发明的一些实施方式，其中所述电路层可包括：设置在所述基板上的缓冲层；设置在所述缓冲层上的层间绝缘层；以及设置在所述层间绝缘层上的钝化层，其中所述焊盘可包括：设置在所述层间绝缘层上的焊盘电极层；以及围绕所述焊盘电极层的焊盘覆盖层，其中所述焊盘覆盖层和所述器件隔离线均可包括透明导电金属材料。
根据本发明的一些实施方式，所述焊盘部还可包括设置在所述电路层上并且电连接至所述焊盘的辅助焊盘，其中设置在所述基板的所述一个外围部分处的器件隔离线的至少一部分可与所述辅助焊盘交叠。
根据本发明的一些实施方式，所述自发光器件可被所述堰部附加地隔离。
根据本发明的一些实施方式，所述堰部可包括：在所述电路层处实现的第一堰图案；设置在所述第一堰图案上的第二堰图案；设置在所述第二堰图案上的第三堰图案；设置在所述第三堰图案上的第四堰图案；以及形成在所述第一堰图案和所述第二堰图案之间的底切区域，其中设置在所述堰部上的自发光器件可被所述底切区域隔离。
根据本发明的一些实施方式，所述第一堰图案可包括无机绝缘材料，其中所述第二堰图案可包括有机绝缘材料，其中所述第三堰图案可包括金属材料，其中所述第四堰图案可包括有机绝缘材料或无机绝缘材料。
根据本发明的一些实施方式，其中所述发光显示设备还可包括设置在所述显示区域中的像素公共电压线，其中所述发光器件层还可包括设置在所述自发光器件上并且电连接至所述像素公共电压线的公共电极，其中所述第三堰图案可包括金属材料，并且可经由形成在所述第二堰图案、所述第一堰图案和所述电路层处的通孔电连接至所述像素公共电压线。
根据本发明的一些实施方式，所述发光显示设备还可包括：凹槽线，所述凹槽线设置在所述平坦化层的侧向表面与所述堰部之间并且被所述堰部围绕；以及位于所述平坦化层的侧向表面与所述电路层之间的底切区域，其中所述自发光器件在所述底切区域处可被附加地隔离。
根据本发明的一些实施方式，所述电路层可包括：设置在所述基板上的缓冲层；设置在所述缓冲层上的层间绝缘层；以及设置在所述层间绝缘层上的钝化层，其中所述凹槽线可通过去除位于所述缓冲层上的层间绝缘层、钝化层和平坦化层的全部来形成，其中所述缓冲层的上表面可以是所述凹槽线的底表面。
根据本发明的一些实施方式，所述发光显示设备还可包括封装层，所述封装层覆盖位于所述基板的、除了所述基板的外表面和所述器件隔离部之间的部分之外的部分上的堰部和发光器件层。
根据本发明的一些实施方式，所述封装层可包括：第一封装层，所述第一封装层覆盖位于所述基板的、除了所述基板的外表面和所述器件隔离部之间的部分之外的部分上的堰部和发光器件层；第二封装层，所述第二封装层设置在由所述堰部限定的封装区域的第一封装层上；以及第三封装层，所述第三封装层覆盖所述第二封装层和位于所述堰部的外部的第一封装层。
根据本发明的一些实施方式，所述第一封装层的端部可设置在所述器件隔离线的突起尖端的下方。
根据本发明的一些实施方式，所述发光显示设备还可包括：第一焊盘部，所述第一焊盘部可配置为包括位于所述基板的一个外围部分处的多个第一焊盘；配线基板，所述配线基板配置为包括第二焊盘部，所述第二焊盘部包括多个第二焊盘，所述第二焊盘与所述多个第一焊盘的每一个交叠；接合构件，所述接合构件设置在所述基板和所述配线基板之间；以及布线部，所述布线部设置在所述基板和所述配线基板的每一个的一个侧向表面处并且包括用于以一一对应的关系将所述多个第一焊盘连接至所述多个第二焊盘的多条布线。
根据本发明的一些实施方式，所述显示区域可被配置为包括沿第一方向和与所述第一方向交叉的第二方向布置在所述基板上的多个像素，其中在所述多个像素的最外侧像素的中心部分与所述基板的外表面之间的距离可以是像素间距的一半或更小，其中所述像素间距可以是彼此相邻的两个像素的中心部分之间的距离。
根据本发明一些实施方式的多屏显示设备可包括：多个显示装置，所述显示装置沿第一方向和与所述第一方向交叉的第二方向中的至少一个方向设置，其中所述多个显示装置的每一个可包括：基板，所述基板包括显示区域；设置在所述显示区域中的电路层；设置在所述电路层上的平坦化层；堰部，所述堰部沿着所述基板的外围部分的电路上；器件隔离部，所述器件隔离部设置在所述电路层中并且包括围绕所述堰部的器件隔离线；以及发光器件层，所述发光器件层包括设置在所述平坦化层、所述堰部和所述器件隔离部上的自发光器件，其中所述器件隔离线可包括从所述电路层突出到所述堰部的突起尖端，其中所述自发光器件在所述器件隔离部处可被所述器件隔离线的突起尖端隔离。
根据本发明的一些实施方式，在所述多个显示装置的每一个的发光显示设备中，所述显示区域可配置为包括沿着所述第一方向和与所述第一方向交叉的所述第二方向布置在所述基板上的多个像素，其中在沿着所述第一方向和所述第二方向的至少一个方向相邻的第一显示装置和第二显示装置中，在所述第一显示装置的最外侧像素的中心部分与所述第二显示装置的最外侧像素的中心部分之间的距离可小于或等于像素间距，其中所述像素间距可以是彼此相邻的两个像素的中心部分之间的距离。
根据本发明的发光显示设备可应用于包括发光显示面板的所有电子装置。例如，根据本发明的发光显示设备可应用于移动设备、视频电话、智能手表、手表电话、可穿戴设备、可折叠设备、可卷曲设备、可弯折设备、柔性设备、弯曲设备、电子记事簿、电子书、便携式多媒体播放器(PMP)、个人数字助理(PDA)、MP3播放器、移动医疗设备、台式个人电脑(PC)、膝上型PC、笔记本电脑、工作站、导航设备、汽车导航设备、汽车显示设备、汽车设备、剧院设备、剧院显示设备、TV、壁纸显示设备、标识设备、游戏机、笔记本电脑、监视器、相机、便携式摄像机、家用电器等。
在不背离本发明的精神或范围的情况下，可在本发明中进行各种修改和变化，这对于所属领域技术人员来说将是显而易见的。因此，本发明旨在覆盖落入所附权利要求范围及其等同范围内的对本发明的修改和变化。
Claims (20)
1.一种发光显示设备，包括：
基板，所述基板包括显示区域；
设置在所述显示区域中的电路层；
设置在所述电路层上的平坦化层；
堰部，所述堰部沿着所述基板的外围部分设置在所述电路层上；
器件隔离部，所述器件隔离部设置在所述电路层中并且包括围绕所述堰部的器件隔离线；以及
发光器件层，所述发光器件层包括设置在所述平坦化层、所述堰部和所述器件隔离部上的自发光器件，
其中所述器件隔离线包括从所述电路层突出到所述堰部的突起尖端，
其中所述自发光器件在所述器件隔离部处被所述器件隔离线的突起尖端隔离。
2.根据权利要求1所述的发光显示设备，其中所述电路层包括：
设置在所述基板上的缓冲层；
设置在所述缓冲层上的层间绝缘层；以及
设置在所述层间绝缘层上的钝化层，
其中所述器件隔离线设置在所述层间绝缘层和所述钝化层之间，
其中所述器件隔离线的突起尖端从所述层间绝缘层的侧向表面突出到所述堰部。
3.根据权利要求1所述的发光显示设备，
其中所述电路层包括设置在所述基板和所述器件隔离线之间的绝缘层，
其中所述器件隔离部还包括在位于所述器件隔离线的下方的绝缘层中形成的底切结构，
其中所述器件隔离线的突起尖端具有相对于所述底切结构的屋檐结构。
4.根据权利要求1所述的发光显示设备，其中所述器件隔离线包括透明导电金属材料。
5.根据权利要求1所述的发光显示设备，还包括设置在所述基板的一个外围部分处的焊盘部，
其中所述焊盘部包括与所述器件隔离线设置在相同层上的焊盘，
其中设置在所述基板的所述一个外围部分处的器件隔离线与所述焊盘分隔开并且电性分离。
6.根据权利要求5所述的发光显示设备，
其中所述电路层包括：
设置在所述基板上的缓冲层；
设置在所述缓冲层上的层间绝缘层；以及
设置在所述层间绝缘层上的钝化层，
其中所述焊盘包括：
设置在所述层间绝缘层上的焊盘电极层；以及
围绕所述焊盘电极层的焊盘覆盖层，
其中所述焊盘覆盖层和所述器件隔离线均包括透明导电金属材料。
7.根据权利要求5所述的发光显示设备，
其中所述焊盘部还包括设置在所述电路层上并且电连接至所述焊盘的辅助焊盘，
其中设置在所述基板的所述一个外围部分处的器件隔离线的至少一部分与所述辅助焊盘交叠。
8.根据权利要求1所述的发光显示设备，其中所述自发光器件被所述堰部附加地隔离。
9.根据权利要求8所述的发光显示设备，
其中所述堰部包括：
在所述电路层处实现的第一堰图案；
设置在所述第一堰图案上的第二堰图案；
设置在所述第二堰图案上的第三堰图案；
设置在所述第三堰图案上的第四堰图案；以及
形成在所述第一堰图案和所述第二堰图案之间的底切区域，
其中设置在所述堰部上的自发光器件被所述底切区域隔离。
10.根据权利要求9所述的发光显示设备，
其中所述第一堰图案包括无机绝缘材料，
其中所述第二堰图案包括有机绝缘材料，
其中所述第三堰图案包括金属材料，
其中所述第四堰图案包括有机绝缘材料或无机绝缘材料。
11.根据权利要求9所述的发光显示设备，还包括设置在所述显示区域中的像素公共电压线，
其中所述发光器件层还包括设置在所述自发光器件上并且电连接至所述像素公共电压线的公共电极，
其中所述第三堰图案包括金属材料，并且经由形成在所述第二堰图案、所述第一堰图案和所述电路层处的通孔电连接至所述像素公共电压线。
12.根据权利要求1所述的发光显示设备，还包括：
凹槽线，所述凹槽线设置在所述平坦化层的侧向表面与所述堰部之间并且被所述堰部围绕；以及
位于所述平坦化层的侧向表面与所述电路层之间的底切区域，
其中所述自发光器件在所述底切区域处被附加地隔离。
13.根据权利要求12所述的发光显示设备，其中所述电路层包括：
设置在所述基板上的缓冲层；
设置在所述缓冲层上的层间绝缘层；以及
设置在所述层间绝缘层上的钝化层，
其中所述凹槽线通过去除位于所述缓冲层上的层间绝缘层、钝化层和平坦化层的全部来形成，
其中所述缓冲层的上表面是所述凹槽线的底表面。
14.根据权利要求1所述的发光显示设备，还包括封装层，所述封装层覆盖位于所述基板的、除了所述基板的外表面和所述器件隔离部之间的部分之外的部分上的堰部和发光器件层。
15.根据权利要求14所述的发光显示设备，其中所述封装层包括：
第一封装层，所述第一封装层覆盖位于所述基板的、除了所述基板的外表面和所述器件隔离部之间的部分之外的部分上的堰部和发光器件层；
第二封装层，所述第二封装层设置在由所述堰部限定的封装区域的第一封装层上；以及
第三封装层，所述第三封装层覆盖所述第二封装层和位于所述堰部的外部的第一封装层。
16.根据权利要求15所述的发光显示设备，其中所述第一封装层的端部设置在所述器件隔离线的突起尖端的下方。
17.根据权利要求1所述的发光显示设备，还包括：
第一焊盘部，所述第一焊盘部配置为包括位于所述基板的一个外围部分处的多个第一焊盘；
配线基板，所述配线基板配置为包括第二焊盘部，所述第二焊盘部包括多个第二焊盘，所述第二焊盘与所述多个第一焊盘的每一个交叠；
接合构件，所述接合构件设置在所述基板和所述配线基板之间；以及
布线部，所述布线部设置在所述基板和所述配线基板的每一个的一个侧向表面处并且包括用于以一一对应的关系将所述多个第一焊盘连接至所述多个第二焊盘的多条布线。
18.根据权利要求1至17的任一项所述的发光显示设备，
其中所述显示区域被配置为包括沿第一方向和与所述第一方向交叉的第二方向布置在所述基板上的多个像素，
其中在所述多个像素的最外侧像素的中心部分与所述基板的外表面之间的距离是像素间距的一半或更小，
其中所述像素间距是彼此相邻的两个像素的中心部分之间的距离。
19.一种多屏显示设备，包括：
多个显示装置，所述显示装置沿第一方向和与所述第一方向交叉的第二方向中的至少一个方向设置，
其中所述多个显示装置的每一个包括根据权利要求1至17的任一项所述的发光显示设备。
20.根据权利要求19所述的多屏显示设备，
其中在所述多个显示装置的每一个的发光显示设备中，所述显示区域配置为包括沿着所述第一方向和与所述第一方向交叉的所述第二方向布置在所述基板上的多个像素，
其中在沿着所述第一方向和所述第二方向的至少一个方向相邻的第一显示装置和第二显示装置中，在所述第一显示装置的最外侧像素的中心部分与所述第二显示装置的最外侧像素的中心部分之间的距离小于或等于像素间距，
其中所述像素间距是彼此相邻的两个像素的中心部分之间的距离。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020200189780A KR20220096922A (ko) | 2020-12-31 | 2020-12-31 | 발광 표시 장치와 이를 이용한 멀티 스크린 발광 표시 장치 |
| KR10-2020-0189780 | 2020-12-31 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114695481A true CN114695481A (zh) | 2022-07-01 |
Family
ID=79687142
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111623291.6A Pending CN114695481A (zh) | 2020-12-31 | 2021-12-28 | 发光显示设备和包括该发光显示设备的多屏显示设备 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US12114536B2 (zh) |
| EP (1) | EP4024472A1 (zh) |
| KR (1) | KR20220096922A (zh) |
| CN (1) | CN114695481A (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210086291A (ko) * | 2019-12-31 | 2021-07-08 | 엘지디스플레이 주식회사 | 표시 장치와 이를 이용한 멀티 표시 장치 |
| KR20220124305A (ko) * | 2021-03-02 | 2022-09-14 | 삼성디스플레이 주식회사 | 표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치 |
| KR20220165849A (ko) * | 2021-06-08 | 2022-12-16 | 삼성디스플레이 주식회사 | 표시 장치 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102348024B1 (ko) | 2015-01-28 | 2022-01-06 | 엘지디스플레이 주식회사 | 유기발광표시장치 및 그 구동방법 |
| KR102416682B1 (ko) | 2015-11-10 | 2022-07-04 | 엘지디스플레이 주식회사 | 유기발광다이오드 표시장치 |
| KR102595919B1 (ko) * | 2016-05-09 | 2023-10-31 | 삼성디스플레이 주식회사 | 디스플레이 장치 |
| KR102494156B1 (ko) | 2016-06-28 | 2023-02-01 | 엘지디스플레이 주식회사 | 유기발광 표시장치와 그의 영상 데이터 보정방법 |
| KR102612998B1 (ko) * | 2016-12-30 | 2023-12-11 | 엘지디스플레이 주식회사 | 표시 장치 및 이를 이용한 멀티 스크린 표시 장치 |
| KR102544242B1 (ko) * | 2018-03-16 | 2023-06-19 | 삼성디스플레이 주식회사 | 표시 장치 |
| WO2020039555A1 (ja) * | 2018-08-23 | 2020-02-27 | シャープ株式会社 | 表示装置 |
| KR20200028567A (ko) * | 2018-09-06 | 2020-03-17 | 삼성디스플레이 주식회사 | 표시 장치 |
| CN110678997B (zh) * | 2019-05-31 | 2022-12-20 | 京东方科技集团股份有限公司 | 制造显示基板的方法、显示基板和显示设备 |
| CN113937236B (zh) * | 2020-06-29 | 2023-04-18 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置 |
-
2020
- 2020-12-31 KR KR1020200189780A patent/KR20220096922A/ko active Search and Examination
-
2021
- 2021-12-27 EP EP21217820.6A patent/EP4024472A1/en active Pending
- 2021-12-28 CN CN202111623291.6A patent/CN114695481A/zh active Pending
- 2021-12-29 US US17/565,145 patent/US12114536B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20220208909A1 (en) | 2022-06-30 |
| EP4024472A1 (en) | 2022-07-06 |
| KR20220096922A (ko) | 2022-07-07 |
| US12114536B2 (en) | 2024-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113130597B (zh) | 发光显示设备和包括该发光显示设备的多屏显示设备 | |
| EP4024472A1 (en) | Light emitting display apparatus and multi-screen display apparatus including the same | |
| EP4016635A1 (en) | Light emitting display apparatus and multi-screen display apparatus using the same | |
| US20220208946A1 (en) | Light emitting display apparatus and multi-screen display apparatus including the same | |
| TWI810771B (zh) | 發光顯示裝置與包含其的多螢幕顯示裝置 | |
| US12048188B2 (en) | Light emitting display apparatus and multi-screen display apparatus including the same | |
| CN114695382A (zh) | 发光显示设备和包括该发光显示设备的多屏显示设备 | |
| CN114512519A (zh) | 发光显示设备和包括该发光显示设备的多屏显示设备 | |
| CN114695454A (zh) | 显示设备和包括该显示设备的多屏显示设备 | |
| TWI807554B (zh) | 顯示設備及包括其的多螢幕顯示設備 | |
| CN114695785A (zh) | 发光显示设备和包含该发光显示设备的多屏发光显示设备 | |
| CN114695788A (zh) | 发光显示装置和包括其的多屏幕发光显示装置 | |
| US20230217732A1 (en) | Light emitting display apparatus and multi-screen light emitting display apparatus including the same | |
| KR20220096886A (ko) | 발광 표시 장치와 이를 이용한 멀티 스크린 발광 표시 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |