CN114694727A - 非易失性存储单元数据读取方法及存内计算数据读取方法 - Google Patents

非易失性存储单元数据读取方法及存内计算数据读取方法 Download PDF

Info

Publication number
CN114694727A
CN114694727A CN202210177188.1A CN202210177188A CN114694727A CN 114694727 A CN114694727 A CN 114694727A CN 202210177188 A CN202210177188 A CN 202210177188A CN 114694727 A CN114694727 A CN 114694727A
Authority
CN
China
Prior art keywords
voltage
nonvolatile memory
source line
switching element
bit line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210177188.1A
Other languages
English (en)
Inventor
赵东艳
陈燕宁
潘成
王于波
邵瑾
薛晓勇
赵文龙
吴峰霞
姜静雯
郭之望
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Beijing Smartchip Microelectronics Technology Co Ltd
Beijing Core Kejian Technology Co Ltd
Original Assignee
Fudan University
Beijing Smartchip Microelectronics Technology Co Ltd
Beijing Core Kejian Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University, Beijing Smartchip Microelectronics Technology Co Ltd, Beijing Core Kejian Technology Co Ltd filed Critical Fudan University
Priority to CN202210177188.1A priority Critical patent/CN114694727A/zh
Publication of CN114694727A publication Critical patent/CN114694727A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits

Landscapes

  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本申请实施例提供一种非易失性存储单元数据读取方法及存内计算数据读取方法，属于半导体技术领域。方法包括：响应于第一数据读取指令，向非易失性存储器件与位线连接的一端施加第一电压，并向三端开关元件与源线连接的一端施加第二电压，第二电压低于第一电压，且第一电压与第二电压的差值大于三端开关元件的阈值电压；通过非易失性存储器件与位线连接的一端获取非易失性存储器件的存储数据。本申请能有效避免了现有的反向读取过程中需对与非易失性存储器件连接的源线施加高电压，导致开关元件产生衬偏效应，进而导致开关元件阈值电压变化，影响存储单元的读取速度和裕度的问题。

Description

非易失性存储单元数据读取方法及存内计算数据读取方法
技术领域
本申请涉及半导体技术领域，具体涉及一种非易失性存储单元数据读取方法及一种存内计算数据读取方法。
背景技术
随着人工智能、大数据等应用的发展，计算机要处理的数据量急剧膨胀，在传统的冯诺依曼计算机体系结构下，处理器与存储器的运算速度差异较大，大量的数据交换导致计算延时和能耗占比越来越高，该现象被称为存储墙。存内计算是解决存储墙问题的关键技术，但是，现有的存内计算中，在对存储器阵列中的存储单元进行数据读取时，需要对与存储单元连接的源线施加高电压，导致开关元件产生衬偏效应，进而导致开关元件阈值电压变化，造成反向读取时间长，且反向读取裕度低的问题。
发明内容
本申请实施例的目的是提供一种非易失性存储单元数据读取方法及一种存内计算数据读取方法，以解决上述问题。
为了实现上述目的，本申请第一方面提供一种非易失性存储单元数据读取方法，所述非易失性存储单元包括串联连接的非易失性存储器件及三端开关元件，所述读取方法包括：
响应于第一数据读取指令，向所述非易失性存储器件与位线连接的一端施加第一电压，并向所述三端开关元件与源线连接的一端施加第二电压，所述第二电压低于所述第一电压，且所述第一电压与所述第二电压的差值大于所述三端开关元件的阈值电压；
通过所述非易失性存储器件与位线连接的一端获取所述非易失性存储器件的存储数据。
可选地，所述读取方法还包括：
响应于第二数据读取指令，向所述三端开关元件与源线连接的一端施加第三电压，并向所述非易失性存储器件与位线连接的一端施加第四电压，所述第三电压低于所述第四电压，且所述第三电压与所述第四电压的差值大于所述三端开关元件的阈值电压；
通过所述三端开关元件与源线连接的一端获取所述非易失性存储器件的存储数据。
可选地，所述非易失性存储器件的一端与位线连接，另一端与所述三端开关元件的第一端连接，所述三端开关元件的第二端与字线连接，所述三端开关元件的第三端与源线连接；
所述字线用于向所述三端开关元件提供电源电压，所述位线用于向所述非易失性存储器件与位线连接的一端施加第一电压或第四电压，所述源线用于向所述三端开关元件与源线连接的一端施加第二电压或第三电压。
可选地，所述存储数据为所述非易失性存储器件的当前阻值状态在位线电压为第一电压且源线电压为第二电压的情况下，所述位线上的电流值的映射；或者，所述存储数据为所述非易失性存储器件的当前阻值状态在源线电压为第三电压且位线电压为第四电压的情况下，所述源线上的电流值的映射。
可选地，所述第一电压与所述第四电压相等。
可选地，所述第二电压与所述第三电压相等。
可选地，所述非易失性存储单元为阻变存储器。
可选地，所述阻变存储器为1T1R的阻变存储器。
本申请第二方面提供一种存内计算数据读取方法，应用于存内计算系统，所述存内计算系统包括由多个阵列排布的非易失性存储单元构成的非易失性存储单元阵列，所述非易失性存储单元包括串联连接的非易失性存储器件及三端开关元件，所述读取方法包括：
响应于第一数据读取指令，向每一目标非易失性存储器件与位线连接的一端施加第一电压，并向每一目标三端开关元件与源线连接的一端施加第二电压，所述第二电压低于所述第一电压，且所述第一电压与所述第二电压的差值大于所述三端开关元件的阈值电压；
获取所有目标非易失性存储器件与位线连接的一端上输出的非易失性存储器件的存储数据。
可选地，所述读取方法还包括：
响应于第二数据读取指令，向每一目标三端开关元件与源线连接的一端施加第三电压，并向每一目标非易失性存储器件与位线连接的一端施加第四电压，所述第三电压低于所述第四电压，且所述第三电压与所述第四电压的差值大于所述三端开关元件的阈值电压；
获取所有目标三端开关元件与源线连接的一端上输出的非易失性存储器件的存储数据。
可选地，所述非易失性存储器件的一端与一位线连接，另一端与所述三端开关元件的第一端连接，所述三端开关元件的第二端与一字线连接，所述三端开关元件的第三端与一源线连接；每行非易失性存储单元与同一字线及同一位线连接，每列非易失性存储单元与同一源线连接，所述字线用于向所述三端开关元件提供电源电压，所述位线用于向所述非易失性存储器件与位线连接的一端施加第一电压或第四电压，所述源线用于向所述三端开关元件与源线连接的一端施加第二电压或第三电压。
可选地，以与目标非易失性存储器件连接的位线为目标位线，以与目标三端开关元件连接的源线为目标源线；所述存储数据为目标位线上源线电压为第二电压的所有非易失性存储器件的当前阻值状态在该目标位线的位线电压为第一电压且目标源线的源线电压为第二电压的情况下，该目标位线上的电流值的映射；或者，所述存储数据为目标源线上位线电压为第四电压的所有非易失性存储器件的阻值状态在该目标源线的源线电压为第三电压且目标位线的位线电压为第四电压的情况下，该目标源线上的电流值的映射。
可选地，所述第一电压与所述第四电压相等。
可选地，所述第二电压与所述第三电压相等。
可选地，所述非易失性存储单元为阻变存储器。
可选地，所述阻变存储器为1T1R的阻变存储器。
本申请第三方面提供一种非易失性存储单元数据读取装置，所述非易失性存储单元包括串联连接的非易失性存储器件及三端开关元件，所述装置包括：
控制模块，被配置为响应于第一数据读取指令，向所述非易失性存储器件与位线连接的一端施加第一电压，以及向所述三端开关元件与源线连接的一端施加第二电压，所述第二电压低于所述第一电压，且所述第一电压与所述第二电压的差值大于所述三端开关元件的阈值电压；
读取模块，被配置为通过所述非易失性存储器件与位线连接的一端获取所述非易失性存储器件的存储数据。
可选地，所述控制模块还被配置为响应于第二数据读取指令，向所述三端开关元件与源线连接的一端施加第三电压，并向所述非易失性存储器件与位线连接的一端施加第四电压，所述第三电压低于所述第四电压，且所述第三电压与所述第四电压的差值大于所述三端开关元件的阈值电压；
所述读取模块还被配置为通过所述三端开关元件与源线连接的一端获取所述非易失性存储器件的存储数据。
可选地，所述非易失性存储器件的一端与位线连接，另一端与所述三端开关元件的第一端连接，所述三端开关元件的第二端与字线连接，所述三端开关元件的第三端与源线连接；
所述字线用于向所述三端开关元件提供电源电压，所述位线用于向所述非易失性存储器件与位线连接的一端施加第一电压或第四电压，所述源线用于向所述三端开关元件与源线连接的一端施加第二电压或第三电压。
可选地，所述存储数据为所述非易失性存储器件的当前阻值状态在位线电压为第一电压且源线电压为第二电压的情况下，所述位线上的电流值的映射；或者，所述存储数据为所述非易失性存储器件的当前阻值状态在源线电压为第三电压且位线电压为第四电压的情况下，所述源线上的电流值的映射。
本申请第四方面提供一种存内计算数据读取装置，应用于存内计算系统，所述存内计算系统包括由多个阵列排布的非易失性存储单元构成的非易失性存储单元阵列，所述非易失性存储单元包括串联连接的非易失性存储器件及三端开关元件，所述装置包括：
控制模块，被配置为响应于第一数据读取指令，向每一目标非易失性存储器件与位线连接的一端施加第一电压，并向每一目标三端开关元件与源线连接的一端施加第二电压，所述第二电压低于所述第一电压，且所述第一电压与所述第二电压的差值大于所述三端开关元件的阈值电压；
读取模块，被配置为获取所有目标非易失性存储器件与位线连接的一端上输出的非易失性存储器件的存储数据。
可选地，所述控制模块还被配置为响应于第二数据读取指令，向每一目标三端开关元件与源线连接的一端施加第三电压，并向每一目标非易失性存储器件与位线连接的一端施加第四电压，所述第三电压低于所述第四电压，且所述第三电压与所述第四电压的差值大于所述三端开关元件的阈值电压；
所述读取模块还被配置为获取所有目标三端开关元件与源线连接的一端上输出的非易失性存储器件的存储数据。
可选地，所述非易失性存储器件的一端与一位线连接，另一端与所述三端开关元件的第一端连接，所述三端开关元件的第二端与一字线连接，所述三端开关元件的第三端与一源线连接；每行非易失性存储单元与同一字线及同一位线连接，每列非易失性存储单元与同一源线连接，所述字线用于向所述三端开关元件提供电源电压，所述位线用于向所述非易失性存储器件与位线连接的一端施加第一电压或第四电压，所述源线用于向所述三端开关元件与源线连接的一端施加第二电压或第三电压。
可选地，以与目标非易失性存储器件连接的位线为目标位线，以与目标三端开关元件连接的源线为目标源线；所述存储数据为目标位线上源线电压为第二电压的所有非易失性存储器件的当前阻值状态在该目标位线的位线电压为第一电压且目标源线的源线电压为第二电压的情况下，该目标位线上的电流值的映射；或者，所述存储数据为目标源线上位线电压为第四电压的所有非易失性存储器件的阻值状态在该目标源线的源线电压为第三电压且目标位线的位线电压为第四电压的情况下，该目标源线上的电流值的映射。
本申请第五方面提供一种机器可读存储介质，该机器可读存储介质上存储有指令，该指令在被处理器执行时使得所述处理器被配置成执行上述的非易失性存储单元数据读取方法，或者该指令在被处理器执行时使得所述处理器被配置成执行上述的存内计算数据读取方法。
本申请在反向读取非易失性存储单元中的存储数据时，通过固定非易失性存储单元的非易失性存储器件端为高电压，基于控制非易失性存储单元的三端开关元件端为低电压时选通该非易失性存储器件，从而有效避免了现有的反向读取过程中需对与非易失性存储器件连接的源线施加高电压，导致开关元件产生衬偏效应，进而导致开关元件阈值电压变化，影响存储单元的读取速度和裕度的问题。
本申请实施例的其它特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
附图是用来提供对本申请实施例的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本申请实施例，但并不构成对本申请实施例的限制。在附图中：
图1为本申请优选实施例提供的非易失性存储单元数据读取方法的方法流程图；
图2为现有技术的阻变存储器反向读取示意图；
图3为现有技术中正向读取与反向读取的速度比较示意图；
图4为现有技术中正向读取与反向读取的裕度比较示意图；
图5为本申请优选实施例提供的阻变存储器正向读取示意图；
图6为本申请优选实施例提供的存内计算系统结构示意图；
图7为本申请优选实施例提供的非易失性存储单元数据读取装置的示意框图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本申请实施例，并不用于限制本申请实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
需要说明的是，本申请各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本申请要求的保护范围之内。
为了解决上述问题，如图1所示，在本实施方式第一方面提供一种非易失性存储单元数据读取方法，非易失性存储单元包括串联连接的非易失性存储器件及三端开关元件，读取方法包括：
响应于第一数据读取指令，向非易失性存储器件与位线连接的一端施加第一电压，并向三端开关元件与源线连接的一端施加第二电压，第二电压低于第一电压，且第一电压与第二电压的差值大于三端开关元件的阈值电压；
通过非易失性存储器件与位线连接的一端获取非易失性存储器件的存储数据。
如此，本实施例在反向读取非易失性存储器单元中的存储数据时，通过固定非易失性存储器单元的非易失性存储器件端为高电压，基于控制非易失性存储器单元的三端开关元件端为低电压时选通该非易失性存储器件，从而有效避免了现有的反向读取过程中需对与非易失性存储器件连接的源线施加高电压，导致开关元件产生衬偏效应，进而导致开关元件阈值电压变化，影响存储单元的读取速度和裕度的问题。
现有的存内计算中，非易失性存储单元通常是基于忆阻器构建，其中，非易失性存储单元包括串联连接的非易失性存储器件及三端开关元件，非易失性存储器件的一端与位线BL连接，另一端与三端开关元件的第一端连接，三端开关元件的第二端与字线WL连接，三端开关元件的第三端与源线SL连接，字线用于向三端开关元件提供电源电压VDD，其中，三端开关元件为MOS管。目前，常用的忆阻器包括磁效应忆阻器、相变效应忆阻器及阻变忆阻器等，在本申请的一个优选实施例中，非易失性存储器为阻变存储器(RRAM)，优选为1T1R的阻变存储器。其中，阻变存储器的阻值状态包括高阻态和低阻态，分别表示逻辑0和1，其阻值状态的转变是通过在阻变存储器的两端施加不同极性的电压实现的，对应于写操作，例如，复位操作是阻变存储器的阻态由低阻态变化为高阻态的过程，对应于写0；反之，置位操作是阻变存储器的阻态由高阻态变化为低阻态的过程，对应于写1；读操作则是通过在非易失性存储单元的两端施加一个读取电压，将阻变存储器的阻值状态读取出来，由于阻变存储器的阻值状态为高阻态及低阻态时，流经阻变存储器的电流大小不同，因此，根据读取到的电流大小即可得到阻变存储器的阻值状态。
在对一个非易失性存储单元的阻变存储器进行读取时，当在源线和位线上添加差值大于MOS管阈值电压的电压时，例如位线上为高电压VREAD，位线上为低电平0或者两者相反时，将会在源线和位线上产生由阻变存储器的阻值状态决定的电流，当阻变存储器的阻值状态为高阻态，即对应0时，产生的电流为低值，读取的结果对应为0；当阻变存储器的阻值状态为低阻态，即对应1时，产生的电流为高值，读取的结果对应为1。
如图2所示，现有技术在对阻变存储器进行反向读取时，需要在位线上固定施加低电平，而在选中阻变存储器，即要读取该阻变存储器的存储数据时，则在该阻变存储器对应的源线上施加高电压，从而在位线上得到阻变存储器的存储数据。但是，由于在此情况下，源线与MOS管之间没有其他器件阻隔，会导致MOS管产生衬偏效应，从而导致MOS管开关阈值电压的变化，进而导致MOS管源极和漏极之间的电压差达到MOS管开关阈值电压的时间延迟，影响反向读取的速度和裕度，导致其与正向读取的耗时不同。如图3及图4所示，现有的读取方法中，反向读取速度为正向读取速度的33％，反向读取的裕度为正向读取的裕度的80％。
为了解决该问题，在本申请的第一数据读取指令为指示对阻变存储器进行反向读取时，首先控制读取电路将与阻变存储器连接的位线置为一固定的高电平VREAD，以向非易失性存储单元的非易失性存储器件端施加第一电压，同时，将与MOS管连接的源线置为低电平0，以向非易失性存储单元的三端开关元件端施加第二电压，由于本实施例中，存储数据为非易失性存储器件的当前阻值状态在位线电压为第一电压且源线电压为第二电压的情况下，位线上的电流值的映射，因此，此时读取位线上输出的电流IBL，经译码器译码后即可得到电流IBL表征的阻变存储器的存储数据。在本申请的反向读取方法中，由于高电平与MOS管之间有阻变存储器的阻隔，MOS管不会产生衬偏效应，从而能有效提高阻变存储器的反向读取速度和裕度。
在本实施方式中，读取方法还包括：响应于第二数据读取指令，向三端开关元件与源线连接的一端施加第三电压，并向非易失性存储器件与位线连接的一端施加第四电压，第三电压低于第四电压，且第三电压与第四电压的差值大于三端开关元件的阈值电压；通过三端开关元件与源线连接的一端获取非易失性存储器件的存储数据。
其中，第二数据读取指令为正向读取指令，如图5所示，当接收到正向读取指令时，首先控制读取电路对与MOS管连接的源线施加一固定的低电平0，以向非易失性存储单元的三端开关元件端施加第三电压，同时，对与阻变存储器连接的位线施加一高电平VREAD，以向非易失性存储单元的非易失性存储器件端施加第四电压，由于本实施例中，存储数据为非易失性存储器件的当前阻值状态在源线电压为第三电压且位线电压为第四电压的情况下，源线上的电流值的映射，此时，在源线与位线上会产生一基于阻变存储器的阻值状态的电流，并通过源线输出，读取源线上输出的电流ISL，经译码器译码后即可得到电流ISL表征的阻变存储器的存储数据。其中，第一电压与第四电压可以相等，也可以不相等，第二电压与第三电压可以相等，也可以不相等。在本实施方式的一个优选实施例中，为了便于读写控制，第一电压与第四电压相等，第二电压与第三电压相等。
本实施方式第二方面提供一种存内计算数据读取方法，应用于存内计算系统，存内计算系统包括由多个阵列排布的非易失性存储单元构成的非易失性存储单元阵列，非易失性存储单元包括串联连接的非易失性存储器件及三端开关元件，非易失性存储单元的非易失性存储器件端与位线连接，其三端开关元件端与源线连接，具体的，非易失性存储单元阵列中，非易失性存储器件的一端与一位线连接，另一端与三端开关元件的第一端连接，三端开关元件的第二端与一字线连接，三端开关元件的第三端与一源线连接；每行非易失性存储单元与同一字线及同一位线连接，每列非易失性存储单元与同一源线连接，字线用于向三端开关元件提供电源电压，读取方法包括：
响应于第一数据读取指令，向每一目标非易失性存储器件与位线连接的一端施加第一电压，并向每一目标三端开关元件与源线连接的一端施加第二电压，第二电压低于第一电压，且第一电压与第二电压的差值大于三端开关元件的阈值电压；
获取所有目标非易失性存储器件与位线连接的一端上输出的非易失性存储器件的存储数据。
本实施方式中，以与目标非易失性存储器件连接的位线为目标位线，与目标三端开关元件连接的源线为目标源线，如此，基于获取每一目标位线上，源线电压为第二电压的所有非易失性存钱器件的存储数据，从而能够获取所有目标非易失性存储器件端上输出的非易失性存储器件的存储数据。其中，存储数据为该目标位线上源线电压为第二电压的所有非易失性存储器件的当前阻值状态在该目标位线的位线电压为第一电压且目标源线的源线电压为第二电压的情况下，该目标位线上的电流值的映射。
如图6所示，本实施方式中，存内计算系统还包括WL与BL寄存器(WL&BLRegisters)、输入驱动模块(Input Driver for FF&BP)、CIM控制器(CIM Controller)、用于处理非易失性存储单元阵列每一列数据的模数转换器(ADC)及移位加法器(Shift&Adder)，以及用于处理非易失性存储单元阵列每一行数据的模数转换器(ADC)及移位加法器(Shift&Adder)。本实施方式的非易失性存储单元阵列中包括m×n个非易失性存储单元，其中，非易失性存储单元同样优选为1T1R的阻变存储器。在本实施方式的非易失性存储单元阵列中，每一行的非易失性存储单元共用一条字线及一条位线，每一列的非易失性存储单元共用一条源线，即对于每一行的非易失性存储单元，所有阻变存储器均连接于同一条位线，所有MOS管的栅极均连接于同一条字线，对于每一列的非易失性存储单元，所有MOS管的控制端均连接于同一条源线；且非易失性存储单元阵列中，每一字线、位线及源线均与输入驱动模块连接，每一行非易失性存储单元共用的位线均与行数模转换器连接，每一列非易失性存储单元共用的源线均与列数模转换器连接。可以理解的，在一个具体应用中，非易失性存储单元阵列中每一行可以用于存储一个二进制数，该行上的每一个阻变存储器可以存储该二进制数的一位值。
其中，WL与BL寄存器至少用于存储表征非易失性存储阵列中字线及位线的排布的阵列数据，可以理解的，阵列数据还可以包括非易失性存储阵列中源线的排布数据；CIM控制器用于接收外部的控制指令，并将该控制指令传输至输入驱动模块；输入驱动模块读取WL与BL寄存器中的阵列数据，根据控制指令并基于阵列数据，以控制非易失性存储单元中对应位线与源线的高低电平的方式完成读取或写入功能；非易失性存储单元阵列即阻变存储器阵列用于存储数据信息，并受输入驱动模块的控制将存储的数据信息以电流的形式输出；模数转换器用于将阻变存储器阵列输出的电流信号转换为数字信号，移位加法器用于对模数转换器输出的数字信号进行处理，完成对应运算，实现存算一体，其中，移位加法器中包括移位寄存器及全加器阵列。
在对阻变存储器阵列中的数据进行反向读取时，首先CIM控制器解析并确定第一数据读取指令中被选中需要读取数据的阻变存储器，再将该指令发送至输入驱动模块，输入驱动模块基于被选中的阻变存储器及WL与BL寄存器中的阵列数据，确定与被选中的阻变存储器对应的控制线，即与被选中的阻变存储器对应的目标位线及目标源线，同时，输入驱动模块向被选中的目标位线施加一固定的高电压，以向目标非易失性存储器件端施加第一电压，再通过向被选中的目标源线施加一低电压，以向目标三端开关元件端施加第二电压，从而选中对应的阻变存储器，获取每一位线上输出的电流IBL，将得到的每条位线上输出的电流IBL经行模数转换器译码后输入行移位加法器中参与进一步计算，从而完成对数据的反向读取，实现存内计算。可以理解的，本实施方式中，高电压及低电压的逻辑表示分别对应为1和0，此外，若向源线施加一高电压，则表示该源线对应的阻变存储器不能被选中，另外，在反向读取时，可以只对被选中的目标位线施加固定的高电压，也可以对阵列中所有位线施加固定的高电压。对于任一被选中的阻变存储器，该阻变存储器的输出实际为与其连接的源线的向量与该阻变存储器的存储数据的乘积，对于阻变存储器阵列中任一行的位线而言，该位线的输出电流IBL可映射为每一被选中的阻变存储器的存储数据与该阻变存储器对应的源线的向量的乘积之和，可以理解的，在反向读取时，当源线被选中时，源线的施加电压为低电压即为0，则源线的向量可表示为0，阻变存储器的阻值状态为高阻态时，其存储数据表示为0，以此类推。
本实施方中，正向读取时，该读取方法还包括：
响应于第二数据读取指令，向每一目标源线施加第三电压，并向每一目标位线施加第四电压，第三电压低于第四电压，且第三电压与第四电压的差值大于三端开关元件的阈值电压；
获取每一目标源线上，位线电压为第四电压的所有非易失性存储器件的存储数据，该存储数据为该目标源线上位线电压为第四电压的所有非易失性存储器件的阻值状态在该目标源线的源线电压为第三电压且目标位线的位线电压为第四电压的情况下，该目标源线上的电流值的映射。
正向读取时，输入驱动模块向被选中的目标源线施加一固定的低电压，以向目标三端开关元件端施加第三电压，再通过向被选中的目标位线施加一高电压，以向目标非易失性存储器件端施加第四电压，从而选中对应的阻变存储器，获取每一位源上输出的电流ISL，将得到的每条源线上的输出电流ISL输入列模数转换器进行译码后进入列移位加法器中参与进一步计算，从而完成对数据的正向读取，实现存内计算。其中，第一电压与第四电压可以相等，也可以不相等，第二电压与第三电压可以相等，也可以不相等，在本实施方式的一个优选实施例中，为了便于读写控制，第一电压与第四电压相等，第二电压与第三电压相等。
可以理解的，本实施方式中，正向读取及反向读取可以分别对应于卷积神经网络的正向传播计算及反向传播计算。
如图7所示，本实施方式第三方面提供一种非易失性存储单元数据读取装置，所述非易失性存储单元包括串联连接的非易失性存储器件及三端开关元件，所述装置包括：
控制模块，被配置为响应于第一数据读取指令，向非易失性存储器件与位线连接的一端施加第一电压，以及向三端开关元件与源线连接的一端施加第二电压，第二电压低于第一电压，且第一电压与第二电压的差值大于三端开关元件的阈值电压；
读取模块，被配置为通过非易失性存储器件与位线连接的一端获取所述非易失性存储器件的存储数据。
可选地，控制模块还被配置为响应于第二数据读取指令，向三端开关元件与源线连接的一端施加第三电压，并向非易失性存储器件与位线连接的一端施加第四电压，第三电压低于第四电压，且第三电压与第四电压的差值大于三端开关元件的阈值电压；读取模块还被配置为通过三端开关元件与源线连接的一端获取非易失性存储器件的存储数据。
可选地，非易失性存储器件的一端与位线连接，另一端与三端开关元件的第一端连接，三端开关元件的第二端与字线连接，三端开关元件的第三端与源线连接；字线用于向三端开关元件提供电源电压，位线用于向非易失性存储器件与位线连接的一端施加第一电压或第四电压，源线用于向三端开关元件与源线连接的一端施加第二电压或第三电压。
可选地，存储数据为非易失性存储器件的当前阻值状态在位线电压为第一电压且源线电压为第二电压的情况下，位线上的电流值的映射；或者，存储数据为非易失性存储器件的当前阻值状态在源线电压为第三电压且位线电压为第四电压的情况下，源线上的电流值的映射。
本实施方式第四方面提供一种存内计算数据读取装置，应用于存内计算系统，所述存内计算系统包括由多个阵列排布的非易失性存储单元构成的非易失性存储单元阵列，所述非易失性存储单元包括串联连接的非易失性存储器件及三端开关元件，所述装置包括：
控制模块，被配置为响应于第一数据读取指令，向每一目标非易失性存储器件与位线连接的一端施加第一电压，并向每一目标三端开关元件与源线连接的一端施加第二电压，第二电压低于第一电压，且第一电压与第二电压的差值大于三端开关元件的阈值电压；
读取模块，被配置为获取所有目标非易失性存储器件与位线连接的一端上输出的存储数据。
可选地，所述控制模块还被配置为响应于第二数据读取指令，向每一目标三端开关元件与源线连接的一端施加第三电压，并向每一目标非易失性存储器件与位线连接的一端施加第四电压，所述第三电压低于所述第四电压，且所述第三电压与所述第四电压的差值大于所述三端开关元件的阈值电压；所述读取模块还被配置为获取所有目标三端开关元件与源线连接的一端上输出的非易失性存储器件的存储数据。
可选地，所述非易失性存储器件的一端与一位线连接，另一端与所述三端开关元件的第一端连接，所述三端开关元件的第二端与一字线连接，所述三端开关元件的第三端与一源线连接；每行非易失性存储单元与同一字线及同一位线连接，每列非易失性存储单元与同一源线连接，所述字线用于向所述三端开关元件提供电源电压，所述位线用于向所述非易失性存储器件与位线连接的一端施加第一电压或第四电压，所述源线用于向所述三端开关元件与源线连接的一端施加第二电压或第三电压。
可选地，以与目标非易失性存储器件连接的位线为目标位线，以与目标三端开关元件连接的源线为目标源线；所述存储数据为目标位线上源线电压为第二电压的所有非易失性存储器件的当前阻值状态在该目标位线的位线电压为第一电压且目标源线的源线电压为第二电压的情况下，该目标位线上的电流值的映射；或者，所述存储数据为目标源线上位线电压为第四电压的所有非易失性存储器件的阻值状态在该目标源线的源线电压为第三电压且目标位线的位线电压为第四电压的情况下，该目标源线上的电流值的映射。
可以理解的，本实施方式中，控制模块及读取模块可以集成在同一硬件上，也可以部署于不同硬件上，此处对此不做限定。
本实施方式第五方面提供一种机器可读存储介质，该机器可读存储介质上存储有指令，该指令在被处理器执行时使得处理器被配置成执行上述的非易失性存储单元数据读取方法，或者该指令在被处理器执行时使得处理器被配置成执行上述的存内计算数据读取方法。
机器可读存储介质包括永久性和非永久性、可移动和非可移动媒体，可以由任何方法或技术来实现信息存储。信息可以是计算机可读指令、数据结构、程序的模块或其他数据。计算机的存储介质的例子包括，但不限于相变内存(PRAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、其他类型的随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、快闪记忆体或其他内存技术、只读光盘只读存储器(CD-ROM)、数字多功能光盘(DVD)或其他光学存储、磁盒式磁带，磁带磁磁盘存储或其他磁性存储设备或任何其他非传输介质，可用于存储可以被计算设备访问的信息。按照本文中的界定，计算机可读介质不包括暂存电脑可读媒体(transitory media)，如调制的数据信号和载波。
综上所述，本申请可应用于基于阻变存储器实现的卷积神经网络存算一体电路中，在反向读取阻变存储器中的存储数据时，通过固定阻变存储器与位线连接的一端为高电压，基于控制与阻变存储器连接的源线为低电压时选通该阻变存储器，从而有效避免了现有的反向读取过程中需对与阻变存储器连接的源线施加高电压，导致MOS管产生衬偏效应，进而导致MOS管的阈值电压变化，影响存储单元的读取速度和裕度的问题。
本领域内的技术人员应明白，本申请的实施例可提供为方法、装置、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本申请是参照根据本申请实施例的方法、装置、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、商品或者设备中还存在另外的相同要素。
以上仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。

Claims (25)

1.一种非易失性存储单元数据读取方法，所述非易失性存储单元包括串联连接的非易失性存储器件及三端开关元件，其特征在于，所述读取方法包括：
响应于第一数据读取指令，向所述非易失性存储器件与位线连接的一端施加第一电压，并向所述三端开关元件与源线连接的一端施加第二电压，所述第二电压低于所述第一电压，且所述第一电压与所述第二电压的差值大于所述三端开关元件的阈值电压；
通过所述非易失性存储器件与位线连接的一端获取所述非易失性存储器件的存储数据。
2.根据权利要求1所述的非易失性存储单元数据读取方法，其特征在于，所述读取方法还包括：
响应于第二数据读取指令，向所述三端开关元件与源线连接的一端施加第三电压，并向所述非易失性存储器件与位线连接的一端施加第四电压，所述第三电压低于所述第四电压，且所述第三电压与所述第四电压的差值大于所述三端开关元件的阈值电压；
通过所述三端开关元件与源线连接的一端获取所述非易失性存储器件的存储数据。
3.根据权利要求2所述的非易失性存储单元数据读取方法，其特征在于，所述非易失性存储器件的一端与位线连接，另一端与所述三端开关元件的第一端连接，所述三端开关元件的第二端与字线连接，所述三端开关元件的第三端与源线连接；
所述字线用于向所述三端开关元件提供电源电压，所述位线用于向所述非易失性存储器件与位线连接的一端施加第一电压或第四电压，所述源线用于向所述三端开关元件与源线连接的一端施加第二电压或第三电压。
4.根据权利要求3所述的非易失性存储单元数据读取方法，其特征在于，所述存储数据为所述非易失性存储器件的当前阻值状态在位线电压为第一电压且源线电压为第二电压的情况下，所述位线上的电流值的映射；或者，所述存储数据为所述非易失性存储器件的当前阻值状态在源线电压为第三电压且位线电压为第四电压的情况下，所述源线上的电流值的映射。
5.根据权利要求2所述的非易失性存储单元数据读取方法，其特征在于，所述第一电压与所述第四电压相等。
6.根据权利要求2所述的非易失性存储单元数据读取方法，其特征在于，所述第二电压与所述第三电压相等。
7.根据权利要求1～6中任一项权利要求所述的非易失性存储单元数据读取方法，其特征在于，所述非易失性存储单元为阻变存储器。
8.根据权利要求7所述的非易失性存储单元数据读取方法，其特征在于，所述阻变存储器为1T1R的阻变存储器。
9.一种存内计算数据读取方法，应用于存内计算系统，所述存内计算系统包括由多个阵列排布的非易失性存储单元构成的非易失性存储单元阵列，所述非易失性存储单元包括串联连接的非易失性存储器件及三端开关元件，其特征在于，所述读取方法包括：
响应于第一数据读取指令，向每一目标非易失性存储器件与位线连接的一端施加第一电压，并向每一目标三端开关元件与源线连接的一端施加第二电压，所述第二电压低于所述第一电压，且所述第一电压与所述第二电压的差值大于所述三端开关元件的阈值电压；
获取所有目标非易失性存储器件与位线连接的一端上输出的非易失性存储器件的存储数据。
10.根据权利要求9所述的存内计算数据读取方法，其特征在于，所述读取方法还包括：
响应于第二数据读取指令，向每一目标三端开关元件与源线连接的一端施加第三电压，并向每一目标非易失性存储器件与位线连接的一端施加第四电压，所述第三电压低于所述第四电压，且所述第三电压与所述第四电压的差值大于所述三端开关元件的阈值电压；
获取所有目标三端开关元件与源线连接的一端上输出的非易失性存储器件的存储数据。
11.根据权利要求10所述的存内计算数据读取方法，其特征在于，所述非易失性存储器件的一端与一位线连接，另一端与所述三端开关元件的第一端连接，所述三端开关元件的第二端与一字线连接，所述三端开关元件的第三端与一源线连接；每行非易失性存储单元与同一字线及同一位线连接，每列非易失性存储单元与同一源线连接，所述字线用于向所述三端开关元件提供电源电压，所述位线用于向所述非易失性存储器件与位线连接的一端施加第一电压或第四电压，所述源线用于向所述三端开关元件与源线连接的一端施加第二电压或第三电压。
12.根据权利要求11所述的存内计算数据读取方法，其特征在于，以与目标非易失性存储器件连接的位线为目标位线，以与目标三端开关元件连接的源线为目标源线；所述存储数据为目标位线上源线电压为第二电压的所有非易失性存储器件的当前阻值状态在该目标位线的位线电压为第一电压且目标源线的源线电压为第二电压的情况下，该目标位线上的电流值的映射；或者，所述存储数据为目标源线上位线电压为第四电压的所有非易失性存储器件的阻值状态在该目标源线的源线电压为第三电压且目标位线的位线电压为第四电压的情况下，该目标源线上的电流值的映射。
13.根据权利要求10所述的存内计算数据读取方法，其特征在于，所述第一电压与所述第四电压相等。
14.根据权利要求10所述的存内计算数据读取方法，其特征在于，所述第二电压与所述第三电压相等。
15.根据权利要求9～14中任一项权利要求所述的存内计算数据读取方法，其特征在于，所述非易失性存储单元为阻变存储器。
16.根据权利要求15所述的存内计算数据读取方法，其特征在于，所述阻变存储器为1T1R的阻变存储器。
17.一种非易失性存储单元数据读取装置，所述非易失性存储单元包括串联连接的非易失性存储器件及三端开关元件，其特征在于，所述装置包括：
控制模块，被配置为响应于第一数据读取指令，向所述非易失性存储器件与位线连接的一端施加第一电压，以及向所述三端开关元件与源线连接的一端施加第二电压，所述第二电压低于所述第一电压，且所述第一电压与所述第二电压的差值大于所述三端开关元件的阈值电压；
读取模块，被配置为通过所述非易失性存储器件与位线连接的一端获取所述非易失性存储器件的存储数据。
18.根据权利要求17所述的非易失性存储单元数据读取装置，其特征在于，所述控制模块还被配置为响应于第二数据读取指令，向所述三端开关元件与源线连接的一端施加第三电压，并向所述非易失性存储器件与位线连接的一端施加第四电压，所述第三电压低于所述第四电压，且所述第三电压与所述第四电压的差值大于所述三端开关元件的阈值电压；
所述读取模块还被配置为通过所述三端开关元件与源线连接的一端获取所述非易失性存储器件的存储数据。
19.根据权利要求18所述的非易失性存储单元数据读取装置，其特征在于，所述非易失性存储器件的一端与位线连接，另一端与所述三端开关元件的第一端连接，所述三端开关元件的第二端与字线连接，所述三端开关元件的第三端与源线连接；
所述字线用于向所述三端开关元件提供电源电压，所述位线用于向所述非易失性存储器件与位线连接的一端施加第一电压或第四电压，所述源线用于向所述三端开关元件与源线连接的一端施加第二电压或第三电压。
20.根据权利要求19所述的非易失性存储单元数据读取装置，其特征在于，所述存储数据为所述非易失性存储器件的当前阻值状态在位线电压为第一电压且源线电压为第二电压的情况下，所述位线上的电流值的映射；或者，所述存储数据为所述非易失性存储器件的当前阻值状态在源线电压为第三电压且位线电压为第四电压的情况下，所述源线上的电流值的映射。
21.一种存内计算数据读取装置，应用于存内计算系统，所述存内计算系统包括由多个阵列排布的非易失性存储单元构成的非易失性存储单元阵列，所述非易失性存储单元包括串联连接的非易失性存储器件及三端开关元件，其特征在于，所述装置包括：
控制模块，被配置为响应于第一数据读取指令，向每一目标非易失性存储器件与位线连接的一端施加第一电压，并向每一目标三端开关元件与源线连接的一端施加第二电压，所述第二电压低于所述第一电压，且所述第一电压与所述第二电压的差值大于所述三端开关元件的阈值电压；
读取模块，被配置为获取所有目标非易失性存储器件与位线连接的一端上输出的非易失性存储器件的存储数据。
22.根据权利要求21所述的存内计算数据读取装置，其特征在于，所述控制模块还被配置为响应于第二数据读取指令，向每一目标三端开关元件与源线连接的一端施加第三电压，并向每一目标非易失性存储器件与位线连接的一端施加第四电压，所述第三电压低于所述第四电压，且所述第三电压与所述第四电压的差值大于所述三端开关元件的阈值电压；
所述读取模块还被配置为获取所有目标三端开关元件与源线连接的一端上输出的非易失性存储器件的存储数据。
23.根据权利要求22所述的存内计算数据读取装置，其特征在于，所述非易失性存储器件的一端与一位线连接，另一端与所述三端开关元件的第一端连接，所述三端开关元件的第二端与一字线连接，所述三端开关元件的第三端与一源线连接；每行非易失性存储单元与同一字线及同一位线连接，每列非易失性存储单元与同一源线连接，所述字线用于向所述三端开关元件提供电源电压，所述位线用于向所述非易失性存储器件与位线连接的一端施加第一电压或第四电压，所述源线用于向所述三端开关元件与源线连接的一端施加第二电压或第三电压。
24.根据权利要求23所述的存内计算数据读取装置，其特征在于，以与目标非易失性存储器件连接的位线为目标位线，以与目标三端开关元件连接的源线为目标源线；所述存储数据为目标位线上源线电压为第二电压的所有非易失性存储器件的当前阻值状态在该目标位线的位线电压为第一电压且目标源线的源线电压为第二电压的情况下，该目标位线上的电流值的映射；或者，所述存储数据为目标源线上位线电压为第四电压的所有非易失性存储器件的阻值状态在该目标源线的源线电压为第三电压且目标位线的位线电压为第四电压的情况下，该目标源线上的电流值的映射。
25.一种机器可读存储介质，该机器可读存储介质上存储有指令，其特征在于，该指令在被处理器执行时使得所述处理器被配置成执行权利要求1～6中任一项权利要求所述的非易失性存储单元数据读取方法，或者该指令在被处理器执行时使得所述处理器被配置成执行权利要求9～14中任一项权利要求所述的存内计算数据读取方法。
CN202210177188.1A 2022-02-25 2022-02-25 非易失性存储单元数据读取方法及存内计算数据读取方法 Pending CN114694727A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210177188.1A CN114694727A (zh) 2022-02-25 2022-02-25 非易失性存储单元数据读取方法及存内计算数据读取方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210177188.1A CN114694727A (zh) 2022-02-25 2022-02-25 非易失性存储单元数据读取方法及存内计算数据读取方法

Publications (1)

Publication Number Publication Date
CN114694727A true CN114694727A (zh) 2022-07-01

Family

ID=82137933

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210177188.1A Pending CN114694727A (zh) 2022-02-25 2022-02-25 非易失性存储单元数据读取方法及存内计算数据读取方法

Country Status (1)

Country Link
CN (1) CN114694727A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115458010A (zh) * 2022-08-19 2022-12-09 南方科技大学 一种适用于非易失性存储器存算一体阵列的运算单元
CN116136835A (zh) * 2023-04-19 2023-05-19 中国人民解放军国防科技大学 一种三进二出数值获取方法、装置及介质

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115458010A (zh) * 2022-08-19 2022-12-09 南方科技大学 一种适用于非易失性存储器存算一体阵列的运算单元
CN115458010B (zh) * 2022-08-19 2023-12-01 南方科技大学 一种适用于非易失性存储器存算一体阵列的运算单元
CN116136835A (zh) * 2023-04-19 2023-05-19 中国人民解放军国防科技大学 一种三进二出数值获取方法、装置及介质

Similar Documents

Publication Publication Date Title
JP7471422B2 (ja) メモリセルの三状態プログラミング
US11989228B2 (en) Multi-state programming of memory cells
US8392770B2 (en) Resistance change memory device having high-speed two-step write mode
US10910052B2 (en) Material implication operations in memory
CN114694727A (zh) 非易失性存储单元数据读取方法及存内计算数据读取方法
CN109902822B (zh) 基于斯格明子赛道存储器的内存计算系统及方法
JP2004158143A (ja) 半導体メモリ装置およびその制御方法
JP2004186553A (ja) 不揮発性メモリセル及び不揮発性半導体記憶装置
KR102405521B1 (ko) 강유전체 메모리 장치 및 이의 리드/라이트 방법
JP2014086125A (ja) 抵抗式メモリのためのセンスアンプ内の書き込みドライバ及びその動作方法
WO2013172065A1 (ja) 記憶回路
KR20100029637A (ko) 반도체 메모리 장치 및 상기 반도체 메모리 장치의 동작 방법
TW202008353A (zh) 記憶裝置以及驅動寫入電流的方法
CN114596907A (zh) 一种可用于训练的忆阻器阵列系统
CN113593624B (zh) 存内逻辑电路
US20240282360A1 (en) Memristor-based in-memory logic circuit and in-memory logic computation system, and applications
JPS5837636B2 (ja) 半導体記憶装置
US10283180B2 (en) Nonvolatile resistance changing semiconductor memory using first and second writing operations
US20070043984A1 (en) Nonvolatile semiconductor memory device and signal processing system
WO2022102283A1 (ja) 半導体記憶装置
WO2021210475A1 (ja) 半導体記憶装置
CN117935879A (zh) 忆阻器读取方法及计算机可读取介质
WO2021241070A1 (ja) 半導体記憶装置
JP2021170425A (ja) 半導体記憶装置
TW202341142A (zh) 記憶體裝置、其寫入電路及記憶體寫入方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination