CN114671395A - 半导体结构及其制造方法、mems装置及电子设备 - Google Patents

半导体结构及其制造方法、mems装置及电子设备 Download PDF

Info

Publication number
CN114671395A
CN114671395A CN202011550959.4A CN202011550959A CN114671395A CN 114671395 A CN114671395 A CN 114671395A CN 202011550959 A CN202011550959 A CN 202011550959A CN 114671395 A CN114671395 A CN 114671395A
Authority
CN
China
Prior art keywords
substrate
ground
terminal
input
sealing ring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011550959.4A
Other languages
English (en)
Inventor
蔡华林
庞慰
张巍
季艳丽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ROFS Microsystem Tianjin Co Ltd
Original Assignee
ROFS Microsystem Tianjin Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ROFS Microsystem Tianjin Co Ltd filed Critical ROFS Microsystem Tianjin Co Ltd
Priority to CN202011550959.4A priority Critical patent/CN114671395A/zh
Publication of CN114671395A publication Critical patent/CN114671395A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0045—Packages or encapsulation for reducing stress inside of the package structure
    • B81B7/0048—Packages or encapsulation for reducing stress inside of the package structure between the MEMS die and the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00269—Bonding of solid lids or wafers to the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/092—Buried interconnects in the substrate or in the lid

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Micromachines (AREA)

Abstract

本发明涉及一种半导体结构及其制造方法，一种MEMS装置和一种电子设备。半导体结构包括：第一基底，具有第一限定面；第二基底，具有第二限定面，第一限定面与第二限定面彼此对置；金属密封圈结构，设置在第一限定面与第二限定面之间，密封圈结构、第一和第二限定面限定容纳空间；MEMS器件，容纳空间适于容纳MEMS器件，MEMS器件包括输入端、输出端和至少一个接地端，其中：接地端、输入端和输出端中的一个端为与所述密封圈结构电连接的电连接端。

Description

半导体结构及其制造方法、MEMS装置及电子设备
技术领域
本发明的实施例涉及半导体领域，尤其涉及一种半导体结构及其制造方法，一种MEMS装置和一种电子设备。
背景技术
随着5G通信技术的日益发展，对通信频段的要求越来越高。传统的射频滤波器受结构和性能的限制，不能满足高频通信的要求。薄膜体声波谐振器(FBAR)作为一种新型的MEMS器件，具有体积小、质量轻、插入损耗低、频带宽以及品质因子高等优点，很好地适应了无线通信系统的更新换代，使FBAR技术成为通信领域的研究热点之一。
FBAR或FBAR滤波器等需要良好的密封，防止外界环境水汽等侵蚀，否则会导致频率偏移，性能下降等。
图1为一个示例性的滤波器的拓扑结构的示意图。在图1中，示出了输入端(IN)，输出端(OUT)，接地端(G1，G2和G3)。
在现有的声波滤波器中，由于用于封装基底和用于制作谐振器的功能基底之间需要通过晶圆级别的半导体结构来进行密封封装，因此，需要通孔和连线将功能基底上的PAD或导电块引出到封装基底上。
图2a示出了已有技术中在功能基底上的PAD的布置，其中示出了IN、OUT、G1、G2、G3这些PAD，在图2a中，最外一圈是用于金-金键合的密封圈M。图2a中，在密封圈M内除了PAD以外的区域可以设置谐振器，图2a中未示出或标出设置的谐振器。
图2b为已有技术的封装基底上的IN，OUT，G1，G2，G3这些PAD的对应布置，图2a中的功能基底的各个PAD通过中间的导通部连接到封装基底的上方，图2b是封装基板上方的俯视示意图。
但是，通孔或导通部D1和连线会引入较大的寄生电感(一般0.1nH左右)，寄生电感的增加会恶化滤波器的滚降，同时高频处的传输零点会往低频移动，因此高频抑制会有明显的恶化，此外，在部分情况下寄生电感也会对匹配也就是回波损耗有恶化。
图3a为功能基底上的IN，OUT，G1，G2，G3这些PAD的俯视示意图，图3b为封装基底上的IN，OUT，G1，G2，G3这些PAD的俯视示意图。在图3a中，最外一圈是用于金-金键合的密封圈M。图3a中，在密封圈M内除了PAD以外的区域可以设置谐振器，图3a中未示出或标出设置的谐振器。
如图3a和图3b所示，相对于图2a和图2b中的方案，在图3a和图3b中通过增加两个基底上的PAD数量来增加通孔或导通部D1的数量，从而减小寄生电感，但由于PAD面积较大，会浪费较多的面积，增加芯片成本。
图4a为已有技术的在功能基底上的PAD的布置，其中示出了IN、OUT、G1、G2、G3这些PAD，且在图4a中，最外一圈可以是用于金-金键合的密封圈M。图4a中，在密封圈内除了PAD以外的区域可以设置谐振器，图4a中未标出或示出设置的谐振器。
图4b为已有技术的在封装基底上的PAD的布置，其中示出了IN、OUT、G1、G2、G3这些PAD，图4b中标示出了设置在这些PAD中的导通部D1。
可以看到，与图3a和图3b相比，图4a和图4b中并未增加PAD的数量。
此外，如图4b所示，沿图4a中的功能基底上的密封圈的对应位置在封装基底上设置多个间隔开布置的块60，且在块60中设置有通孔或导通部D2，导通部D2与图4a中的功能基底上的密封圈M形成电连接。
图4a与图4b的方案与图3a和图3b的区别还在于，如图3b所示，在封装基底上并不存在这样的块60。
但是，类似于图2a和图2b所示的方案，在图4a和图4b所示的方案中，通孔或导通部D1和连线会引入寄生电感，寄生电感的增加会恶化滤波器的滚降，同时高频处的传输零点会往低频移动，因此高频抑制会有恶化，此外，在部分情况下寄生电感也会对匹配也就是回波损耗有恶化。
发明内容
为缓解或解决现有技术中的上述问题的至少一个方面，提出本发明。
根据本发明的实施例的一个方面，提出了一种半导体结构，包括：
第一基底，第一基底具有第一限定面以及与第一限定面在基底的厚度方向上相对的第一非限定面；
第二基底，第二基底具有第二限定面以及与第二限定面在基底的厚度方向上相对的第二非限定面，第一限定面与第二限定面彼此对置；
金属密封圈结构，设置在第一限定面与第二限定面之间，密封圈结构、第一限定面和第二限定面限定容纳空间；
MEMS器件，所述容纳空间适于容纳MEMS器件，所述MEMS器件包括输入端、输出端和至少一个接地端，
其中：
接地端、输入端和输出端中的一个端为与所述密封圈结构电连接的电连接端。
本发明的实施例也涉及一种半导体结构的制造方法，包括步骤：
提供第二基底，第二基底具有第一限定面以及与第一限定面在基底的厚度方向上相对的第一非限定面，在第一限定面设置第一金属密封层；
提供第二基底，第二基底具有第二限定面以及与第二限定面在基底的厚度方向上相对的第二非限定面，在第二限定面设置第二金属密封层；
将第一金属密封层与第二金属密封层彼此对置接合以形成密封圈结构，密封圈结构、第一限定面和第二限定面限定容纳空间，所述容纳空间适于容纳MEMS器件，所述MEMS器件包括输入端、输出端和至少一个接地端，
所述方法还包括步骤：
使得接地端、输入端和输出端中的一个端与所述密封圈结构电连接，所述一个端为电连接端。
本发明的实施例还涉及一种MEMS装置，包括上述的半导体结构。
本发明的实施例也涉及一种电子设备，包括上述的半导体结构或MEMS装置。
附图说明
以下描述与附图可以更好地帮助理解本发明所公布的各种实施例中的这些和其他特点、优点，图中相同的附图标记始终表示相同的部件，其中：
图1为一个示例性的滤波器的拓扑结构的示意图；
图2a示例性示出了现有技术的滤波器，在功能基底上IN、OUT、G1、G2、G3这些PAD的布置；
图2b示例性示出了与图2a对应的，现有技术中的滤波器在封装基底上IN、OUT、G1、G2、G3这些PAD的布置；
图3a示例性示出了现有技术的滤波器，在功能基底上IN、OUT、G1、G2、G3这些PAD的布置；
图3b示例性示出了与图3a对应的，现有技术的滤波器在封装基底上IN、OUT、G1、G2、G3这些PAD的布置；
图4a示例性示出了已有技术的滤波器，在功能基底上IN、OUT、G1、G2、G3这些PAD的布置；
图4b示例性示出了与图4a对应的已有技术的滤波器在封装基底上IN、OUT、G1、G2、G3这些PAD的布置；
图5a为根据本发明的一个示例性实施例的MEMS器件的功能基底的俯视示意图，其中一个接地端与密封圈电连接；
图5b为图5a中对应的MEMS器件的封装基底的俯视示意图，其中封装基底上的一个接地端G1与多个块中的导通部D2电连接；
图6示例性示出了滤波器的通带对比图，其中的实线对应于基于图5a和图5b的布置结构，虚线对应于基于图4a和图4b的布置结构，示出了对地电感减小后通道插损的变化；
图7示例性示出了滤波器的滚降对比图，其中的实线对应于基于图5a和图5b的布置结构，虚线对应于基于图4a和图4b的布置结构，示出了对地电感减小后滚降的变化；
图8示例性示出了滤波器的高频抑制对比图，其中的实线对应于基于图5a和图5b的布置结构，虚线对应于基于图4a和图4b的布置结构，示出了对地电感减小后高频抑制的变化；
图9为根据本发明的又一个示例性实施例的MEMS器件的封装基底的俯视示意图，其中多个导通部D2与输入端IN电连接；
图10示例性示出了滤波器的回波损耗对比图，其中的实线对应于基于图9的布置结构，虚线对应于基于图4a与图4b的布置结构，示出了输入电感减小后，回波损耗的变化；
图11a为根据本发明的一个示例性实施例的MEMS器件的功能基底的俯视示意图，其中一个接地端与密封圈电连接，其与图5a相同；
图11b为图11a中对应的MEMS器件的封装基底的俯视示意图，其中封装基底上的一个接地端G1与多个块中的导通部D2电连接，且在输入端IN、接地端G3和输出端OUT附近的导通部的数量相对于在接地端G1附近的导通部的数量变少；
图12示例性示出了引入金属密封圈之前与之后滤波器的高频零点移动变化的频率-插损曲线，其中实线对应于未设置金属密封圈的情况，虚线对应于基于图4a和图4b已经设置金属密封圈的情况；
图13示例性示出了引入金属密封圈后滤波器的示例性的频率-插损曲线图，其中虚线对应于基于图11a和图11b的布置结构，实线对应于基于图4a和图4b的布置结构；
图14为根据本发明的一个示例性实施例的沿图5b中的B-B’线的截面示意图；
图15为根据本发明的一个示例性实施例的沿图5b中的C-C’线的截面示意图；
图16为根据本发明的另一个示例性实施例的类似于沿图5b中的C-C’线的截面示意图；
图17为示例性示出图5a中的密封环的密封作用的截面示意图。
具体实施方式
下面通过实施例，并结合附图，对本发明的技术方案作进一步具体的说明。在说明书中，相同或相似的附图标号指示相同或相似的部件。下述参照附图对本发明实施方式的说明旨在对本发明的总体发明构思进行解释，而不应当理解为对本发明的一种限制。发明的一部分实施例，而并不是全部的实施例。基于本发明中的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本发明保护的范围。
在图1的滤波器的拓扑结构示意图中，滤波器包括串联谐振器和并联谐振器以及对应的匹配电感，其中IN和OUT端口的电感和匹配与回波损耗有关，部分情况下，电感越小匹配越好，但部分情况下，电感需要取特定的数值。G1，G2，G3端口的电感和高频抑制有关，电感越小，高频抑制越好。上述所有电感都和滚降相关，其中IN和OUT电感决定滤波器通带右侧的滚降，G1，G2，G3决定滤波器通带左侧的滚降，对应的电感越小，滚降越好。
以上仅仅是以图1的拓扑结构的示例性说明，如本领域技术人员能够理解的，不同的拓扑结构的滤波器中，也可以有相似的理解。总体而言，希望匹配电感越小越好。
下面参照附图5a-图17示例性说明本发明的技术方案。
图5a为根据本发明的一个示例性实施例的MEMS器件的功能基底的俯视示意图。
图5a中示出了IN、OUT、G1、G2、G3这些PAD，且在图5a中，最外一圈可以是用于金-金键合的密封圈M。图5a中，在密封圈内除了PAD以外的区域可以设置谐振器，图5a中未标出或示出设置的谐振器。
图5a中，一个接地端G1与密封圈M电连接。如图5a所示，IN、OUT、G1、G2、G3这些PAD中设置有通孔或导通部D1。
图5b为图5a中对应的MEMS器件的封装机构的俯视示意图。图5b中示出了IN、OUT、G1、G2、G3这些PAD，图5b中标示出了设置在这些PAD中的导通部D1。
如图5b所示，沿图5a中的功能基底上的密封圈的对应位置在封装基底上设置多个间隔开布置的块60，且在块60中设置有通孔或导通部D2，导通部D2与图5a中的功能基底上的密封圈M形成电连接。
如图5b所示，封装基底上的一个接地端G1与多个块60中的导通部D2电连接。
图5a与图5b所示的布置方式与图4a以及图4b所示的布置方式的区别在于：在图4a和图4b中，MEMS器件(例如滤波器)的输入端、输出端和接地端并未与封装基底上的块60中的导通部D2形成电连接；而在图5a和图5b中，输入端或接地端(在图5b中具体为接地端G1)与导通部D2形成电连接。
如图1所示，接地端G1为在电学上最靠近输入端IN的接地端。在图5b中，可以看到，接地端G1同时与三个导通部D2形成电连接。需要指出的是，接地端G1可以仅仅与一个导通部D2或二个导通部D2或者多于三个的导通部D2形成电连接。
很明显，由于接地端G1同时与三个导通部D2形成电连接，而且导通部D2还与功能基底上的密封圈M电连接，这会降低接地端G1处的对地电感。
图6示例性示出了滤波器的通带对比图，其中的实线对应于基于图5a和图5b的布置结构，虚线对应于基于图4a和图4b的布置结构，示出了对地电感减小后通道插损的变化。图7示例性示出了滤波器的滚降对比图，其中的实线对应于基于图5a和图5b的布置结构，虚线对应于基于图4a和图4b的布置结构，示出了对地电感减小后滚降的变化。从图6和7可以看出，在采用图5a和图5b的布置方式从而对地电感减小后，通带插损几乎没有变化，但是对应的滚降有至少1MHz的改善。
图8示例性示出了滤波器的高频抑制对比图，其中的实线对应于基于图5a和图5b的布置结构，虚线对应于基于图4a和图4b的布置结构，示出了对地电感减小后高频抑制的变化。从图8可以看出在采用图5a和图5b的布置方式从而对地电感减小后，5.2GHz以后的高频抑制有明显的改善。
图9为根据本发明的又一个示例性实施例的MEMS器件的封装基底的俯视示意图，其中多个导通部与输入端IN电连接。在图9中，多个导通部D2与输入端IN电连接。在图9中，可以看到，输入端IN同时与三个导通部D2形成电连接。需要指出的是，输入端IN可以仅仅与一个导通部D2或二个导通部D2或者多于三个的导通部D2形成电连接。
很明显，由于输入端IN同时与三个导通部D2形成电连接，这会降低接地端G1处的对地电感。
图10示例性示出了滤波器的回波损耗对比图，其中的实线对应于基于图9的布置结构，虚线对应于基于图4a和图4b的布置结构，示出了输入电感减小后，回波损耗的变化。从图10可以看出在输入电感减小后，回波有改善。但是有些情况下，并不是输入电感越小，回波越好，这和具体的频段以及设计的各项指标相关。但是对于需要电感尽量小的情况，这种方法能够起到效果。
图11a为根据本发明的一个示例性实施例的MEMS器件的功能基底的俯视示意图，其中一个接地端与密封圈电连接，其与图5a相同。图11b为图11a中对应的MEMS器件的封装基底的俯视示意图，其中封装基底上的一个接地端G1与多个块中的导通部D2电连接，且在输入端IN、接地端G3和输出端OUT附近的导通部的数量相对于在接地端G1附近的导通部的数量变少。
图12示例性示出了引入金属密封圈之前与之后滤波器的高频零点移动变化的频率-插损曲线，其中实线对应于未设置金属密封圈的情况，虚线对应于基于图4a和图4b已经设置金属密封圈的情况。从图12可以看出，当增加金属密封圈后，会在各个PAD之间引入相互之间的耦合，耦合的影响会导致高频零点往低频移动，使得高频抑制恶化，如图12所示。在图12中，虚线是往低频移动后的曲线。5G-6G有抑制的需求，所以这一段的抑制需要尽量好。
例如对应于图1的图，输入端IN、输出端OUT以及接地端G3是比较敏感的节点，通过减少这几个节点处PAD周围的密封圈方块60和通孔或导通部D2可以减小耦合。由于接地端G1是不敏感的端口，可以将部分密封圈方块和导通部连接到接地端G1。图11a和图11b中示出了这样的实施例。
图11a为根据本发明的一个示例性实施例的MEMS器件的功能基底的俯视示意图，其中一个接地端与密封圈电连接，其与图5a相同。图11b为图11a中对应的MEMS器件的封装基底的俯视示意图，其中封装基底上的一个接地端G1与多个块60中的导通部D2电连接，且在输入端IN、接地端G3和输出端OUT附近的导通部D2的数量相对于在接地端G1附近的导通部D2的数量变少。
在图11a和图11b中，方块60和导通部D2可以灵活设置，以减少不利耦合对滤波器性能的影响。
图13示例性示出了引入金属密封圈后滤波器的示例性的频率-插损曲线图，其中虚线对应于基于图11a和图11b的布置结构，实线对应于基于图4a和图4b的布置结构。可以看到，在5G-6G频段，高频零点往低频移动得到了抑制。
下面参照图14-17示例性说明半导体结构。图14为根据本发明的一个示例性实施例的沿图5b中的B-B’线的截面示意图，图15为根据本发明的一个示例性实施例的沿图5b中的C-C’线的截面示意图，图16为根据本发明的另一个示例性实施例的类似于沿图5b中的C-C’线的截面示意图，图17为示例性示出图5a中的密封环的密封作用的截面示意图。
在图14-17中，本发明的附图中的附图标记说明如下：
10：功能基底，可选材料为单晶硅、氮化镓、砷化镓、蓝宝石、石英、碳化硅、金刚石等。在实施例中，设置有MEMS器件，例如FBAR，的基底为功能基底。
20：封装基底，可选材料为单晶硅、氮化镓、砷化镓、蓝宝石、石英、碳化硅、金刚石等。封装基底提供封装作用。
101：声学镜，可为空腔，也可采用布拉格反射层及其他等效形式。本发明所示的实施例中采用的是设置于基底的内部，在可选的实施例中，空腔也可以位于基底的上表面。
102：底电极，材料可选：钼、钌、金、铝、镁、钨、铜，钛、铱、锇、铬或以上金属的复合或其合金等。
103：压电层，可以为单晶压电材料，可选的，如：单晶氮化铝、单晶氮化镓、单晶铌酸锂、单晶锆钛酸铅(PZT)、单晶铌酸钾、单晶石英薄膜、或者单晶钽酸锂等材料，也可以为多晶压电材料(与单晶相对应，非单晶材料)，可选的，如多晶氮化铝、氧化锌、PZT等，还可是包含上述材料的一定原子比的稀土元素掺杂材料，例如可以是掺杂氮化铝，掺杂氮化铝至少含一种稀土元素，如钪(Sc)、钇(Y)、镁(Mg)、钛(Ti)、镧(La)、铈(Ce)、镨(Pr)、钕(Nd)、钷(Pm)、钐(Sm)、铕(Eu)、钆(Gd)、铽(Tb)、镝(Dy)、钬(Ho)、铒(Er)、铥(Tm)、镱(Yb)、镥(Lu)等。
104：顶电极，材料可选钼、钌、金、铝、镁、钨、铜，钛、铱、锇、铬或以上金属的复合或其合金等。顶电极和底电极材料一般相同，但也可以不同。
30A，30B：金属密封层或金属键合层，材料可选钼、钌、金、铝、镁、钨、铜，钛、铱、锇、铬或以上金属的复合或其合金等。
30：金属密封圈。
40，401,402：凹陷部，其内填充金属，填充的金属同金属填充部。
50：通孔，其内填充金属，填充金属的材料可选钼、钌、金、铝、镁、钨、铜，钛、铱、锇、铬或以上金属的复合或其合金等。
60：焊盘或导电块或PAD，材料包含但不限于金属填充部，以外材料可选钼、钌、金、铝、镁、钨、铜，钛、铱、锇、铬或以上金属的复合或其合金等。
在本发明中，在密封圈30区域设置环形空间(该环形空间例如包括凹陷部401和/或402)，用填充金属填充该环形空间，以增强FBAR的密封性。填充金属可以与金属键合层的材料相同，也可以不同。填充金属可以利用电镀或者其他沉积工艺进行填充而形成。
需要指出的是，在本发明中，以FBAR滤波器作为MEMS器件的示例来说明半导体结构，但是本发明的MEMS器件不限于FBAR滤波器，还可以其他任何MEMS结构。
如图14-15所示，下基底10上设置有FBAR滤波器(图中示出为FBAR)，下基底为功能基底，上基底20为封装基底。如图14-15所示，在下基底10的上表面，与底电极102同层设置有导电部102A，该导电部中设置有凹陷部40。由于凹陷部40的存在，在下基底10的上表面设置金属密封层30A时，金属密封层30A的下侧的一部分落入到凹陷部40内而形成凸出部，金属密封层30A基于形状传导而在金属密封层30A的上侧(在接合面)处相应的形成有凹陷部401。
如图15所示，密封环仅设置在凹陷部401中，换言之，密封环仅具有延伸到金属密封层30A内的部分。在环状空间内填充了金属之后，形成了密封环。
如图14所示，为了形成密封环，还设置有通道50，该通道50沿封装基底的厚度方向上延伸。在图14所示的实施例中，通道50的下端与环状空间相通或相接，而通道50延伸过整个金属密封层30B、基底20而开口于基底20的上表面。如此，在后续可以通过沉积或者电镀的方式，让填充进入经过通道50流入到环状空间内而形成密封环。如能够理解的，通道50的下端可以如图14所示与凹陷部401完全对齐，但也可以存在部分对齐，只要可以让填充金属流入到环状空间内形成密封环即可。
如图14所示，与通道50内的填充金属的上端相接的是焊盘60。因此，在通道50内填充金属可以与在后续制作FBAR滤波器的对外引线时一起形成，并不需要增加专门的工艺步骤。
如图14-15所示，由于凹陷部401的存在，密封环嵌入到金属密封层30A内，密封环具有低于金属密封层30A的接合面或键合界面的部分，从而对水汽起到了密封作用，图17也展示了对于水汽的阻挡效果。
如能够理解的，在通过通道50填充环状空间时，通道50以及环状空间内的金属为一体结构。
在图14-15中，导电部102A中设置有凹陷部40，而基底10的上表面并未设置凹陷。但是本发明不限于此，为了在金属密封层的接合面处形成凹陷部，还可以采用其他的方式。
例如，可以先在基底10的上表面设置基底凹陷部，之后，在形成导电部102A时，导电部102A下陷而形成导电部凹陷部40。
也可以不在导电部102A上形成凹陷部，凹陷部401直接形成在金属密封层30A中而不是形状传导而形成。
密封环也可以上下延伸到金属密封层内，如图16所示。图16的示例与图14-15所示的示例的区别在于，在前者中，金属密封层30B内设置有凹陷部402，金属密封层30A内设置有凹陷部401，而在后者中，仅在金属密封层30A内设置有凹陷部401。
由于凹陷部401和402的存在，密封环嵌入到对应的金属密封层内，相对于对应的金属密封层而言，密封环具有低于接合面或键合界面的部分，从而对水汽起到了密封作用。
在之前的实施例中，通道50开口于基底20(或封装基底20)，但是本发明不限于此，通道50也可以开口于基底10。
需要指出的是，导通部不仅可以与接地端或者输入端电连接，导通部也可以与输出端电连接。即，输入端、输出端和接地端中的一个端都可以成为与导通部电连接的电连接部。
在本发明中，上和下是相对于半导体结构的功能基底的底面而言的，对于一个部件，其靠近该底面的一侧为下侧，远离该底面的一侧为上侧。
在本发明中，内和外是相对于位于容纳空间内的MEMS器件在横向方向或者径向方向上而言的，一个部件的靠近MEMS器件的一侧或一端为内侧或内端，而该部件的远离MEMS器件的一侧或一端为外侧或外端。对于一个参照位置而言，位于该位置的内侧表示在横向方向或径向方向上处于该位置与MEMS器件之间，位于该位置的外侧表示在横向方向或径向方向上比该位置更远离MEMS器件。
在本发明中，通过利用上述金属密封圈结构和通孔或导通部在特定位置的分布，使得例如MEMS器件的接地端、输入端和输出端中的一个端与密封圈结构电连接，可以减少特定位置的寄生电感，从而改善滚降，匹配和高频抑制，例如参见图5a、图5b和图9。由于金属密封圈结构和对应的通孔或导通部在滤波器周围会在滤波器的不同位置之间形成不利耦合，使滤波器的传输零点往低频移动，采用例如图11的布置结构，有助于改善耦合。
相应的，本发明也提出了一种降低寄生电感的方法，即：使得例如MEMS器件的接地端、输入端和输出端中的一个端与密封圈结构电连接。
如本领域技术人员能够理解的，体声波谐振器可以用于形成滤波器或其他半导体器件。
基于以上，本发明提出了如下技术方案：
1、一种半导体结构，包括：
第一基底，第一基底具有第一限定面以及与第一限定面在基底的厚度方向上相对的第一非限定面；
第二基底，第二基底具有第二限定面以及与第二限定面在基底的厚度方向上相对的第二非限定面，第一限定面与第二限定面彼此对置；
金属密封圈结构，设置在第一限定面与第二限定面之间，密封圈结构、第一限定面和第二限定面限定容纳空间；
MEMS器件，所述容纳空间适于容纳MEMS器件，所述MEMS器件包括输入端、输出端和至少一个接地端，
其中：
接地端、输入端和输出端中的一个端为与所述密封圈结构电连接的电连接端。
2、根据1所述的半导体结构，其中：
所述第一基底设置有与所述输入端、输出端和接地端对应的多个第一导电盘，所述多个第一导电盘中的一个第一导电盘在第一基底处与所述密封圈结构直接电连接，所述一个第一导电盘与所述电连接端对应。
3、根据2所述的半导体结构，其中：
所述第二基底设置有与所述输入端、输出端和接地端对应的多个第二导电盘，所述多个第二导电盘中的一个第二导电盘与所述密封圈电连接，所述第二导电盘与所述第一导电盘均与所述电连接端对应。
4、根据1所述的半导体结构，其中：
所述第一基底设置有与所述输入端、输出端和接地端对应的多个第一导电盘，所述多个第一导电盘中的一个第一导电盘在第一基底处与所述密封圈结构间隔开，所述一个第一导电盘与所述电连接端对应；且
所述第二基底设置有与所述输入端、输出端和接地端对应的多个第二导电盘，所述多个第二导电盘中的一个第二导电盘与所述密封圈电连接，所述一个第二导电盘与所述电连接端对应。
5、根据3或4所述的谐振器，其中：
所述半导体结构还包括沿密封圈结构的周向方向彼此间隔开的多个导通部，所述导通部在第二基底的厚度方向上延伸；
所述导通部的一端与所述密封圈结构电连接、另一端处于第二基底的非限定面而与对应的第二导电盘电连接。
6、根据5所述的谐振器，其中：
至少两个导通部的另一端同时与所述电连接端电连接。
7、根据6所述的谐振器，其中：
所述密封圈结构内包括金属密封环；
所述多个导通部沿密封环的周向方向彼此间隔开布置。
8、根据6所述的半导体结构，其中：
所述电连接端为输入或者输出端。
9、根据6所述的半导体结构，其中：
所述电连接端为接地端。
10、根据9所述的半导体结构，其中：
所述多个接地端包括与输入端在电学上邻近的一个接地端，所述一个接地端为所述电连接端。
11、根据5所述的半导体结构，其中：
所述接地端、输入端和输出端中的至少一端附近的导通部的数量少于所述接地端、输入端和输出端中的其他端附近的导通部的数量。
12、根据11所述的半导体结构，其中：
所述接地端包括多个接地端；
所述输入端和/或所述输出端附近的导通部的数量少于所述多个接地端中的一个接地端附近的导通部的数量。
13、根据12所述的半导体结构，其中：
所述多个接地端包括与输入端在电学上邻近的一个接地端，所述一个接地端为所述电连接端；
所述输入端、所述输出端以及所述多个接地端中除所述电连接端之外的接地端附近的导通部的数量均少于所述电连接端附近的导通部的数量。
14、根据7所述的半导体结构，其中：
所述导通部与所述密封环由相同材料形成，密封环的内环面与所述容纳空间在水平方向上间隔开。
15、根据7所述的半导体结构，其中：
所述密封圈结构包括设置在第一限定面的第一金属密封层以及设置在第二限定面的第二金属密封层，第一金属密封层与第二金属密封层彼此对置而在接合面处彼此接合，所述密封环包括自所述接合面朝向第一金属密封层内延伸的第一延伸部和/或自所述接合面朝向第二金属密封层内延伸的第二延伸部。
16、根据1-15中任一项所述的半导体结构，其中：
所述第一基底为功能基底，MEMS器件设置在所述功能基底上；且
所述第二基底为封装基底。
17、根据1-15中任一项所述的半导体结构，其中：
所述MEMS器件包括滤波器，所述滤波器包括输入端、输出端和多个接地端。
18、一种半导体结构的制造方法，包括步骤：
提供第二基底，第二基底具有第一限定面以及与第一限定面在基底的厚度方向上相对的第一非限定面，在第一限定面设置第一金属密封层；
提供第二基底，第二基底具有第二限定面以及与第二限定面在基底的厚度方向上相对的第二非限定面，在第二限定面设置第二金属密封层；
将第一金属密封层与第二金属密封层彼此对置接合以形成密封圈结构，密封圈结构、第一限定面和第二限定面限定容纳空间，所述容纳空间适于容纳MEMS器件，所述MEMS器件包括输入端、输出端和至少一个接地端，
所述方法还包括步骤：
使得接地端、输入端和输出端中的一个端与所述密封圈结构电连接，所述一个端为电连接端。
19、根据18所述的方法，其中：
所述第一基底设置有与所述输入端、输出端和接地端对应的多个第一导电盘；
“使得接地端、输入端和输出端中的一个端与所述密封圈结构电连接”的步骤包括：使得所述多个第一导电盘中的一个第一导电盘在第一基底处与所述密封圈结构直接电连接，所述一个第一导电盘与所述电连接端对应。
20、根据18所述的方法，其中：
所述第二基底设置有与所述输入端、输出端和接地端对应的多个第二导电盘，所述多个第二导电盘中的一个第二导电盘与所述密封圈电连接，所述第二导电盘与所述第一导电盘均与所述电连接端对应。
21、根据18所述的方法，其中：
所述第一基底设置有与所述输入端、输出端和接地端对应的多个第一导电盘，所述多个第一导电盘中的一个第一导电盘在第一基底处与所述密封圈结构间隔开，所述一个第一导电盘与所述电连接端对应；
所述第二基底设置有与所述输入端、输出端和接地端对应的多个第二导电盘；
“使得接地端、输入端和输出端中的一个端与所述密封圈结构电连接”的步骤包括：使得所述多个第二导电盘中的一个第二导电盘与所述密封圈电连接，所述一个第二导电盘与所述电连接端对应。
22、根据18所述的方法，其中：
形成密封圈结构的步骤包括：
在所述接合面处形成环状空间，所述环状空间的内侧界面与所述容纳空间在水平方向上间隔开；
形成沿基底的厚度方向贯穿通过对应基底以及穿过对应的金属密封层的至少一部分的多个延伸通道，所述延伸通道的一端开口于所述对应基底的非限定面，所述延伸通道的另一端与所述筒形环状空间相通，所述多个延伸通道沿环状空间在周向方向上间隔开布置；
利用所述延伸通道在环状空间内填充金属，填充在环状空间内的金属形成密封环，填充在延伸通道内的金属形成导通部，所述密封环与所述第一金属密封层和第二金属密封层密封接合，且使得至少一个所述导通部与所述电连接端电连接。
23、根据22所述的方法，其中：
使得至少一个所述导通部的处于所述非限定面的一端与接地端、输入端或者输出端中的一个彼此电连接。
24、根据22所述的方法，其中：
使得至少一个所述导通部与输入端或者输出端彼此电连接。
25、根据22所述的方法，其中：
所述多个接地端包括与输入端在电学上邻近的一个接地端，所述与输入端在电学上邻近的一个接地端为第一接地端；
所述方法包括步骤：使得至少一个所述导通部与所述第一接地端彼此电连接，所述第一接地端构成所述电连接端。
26、根据22所述的方法，其中：
在形成延伸通道的步骤中，使得所述接地端、输入端和输出端中的至少一端附近的延伸通道的数量少于所述接地端、输入端和输出端中的其他端附近的延伸通道的数量。
27、根据26所述的方法，其中：
所述多个接地端包括与输入端在电学上邻近的一个接地端，所述与输入端在电学上邻近的一个接地端为第一接地端；
在形成延伸通道的步骤中，使得所述输入端、所述输出端以及所述多个接地端中除第一接地端之外的接地端附近的延伸通道的数量均少于所述第一接地端附近的延伸通道的数量；且
在环状空间内填充金属的步骤中，使得至少一个所述导通部的处于所述非限定面的一端与所述第一接地端彼此电连接。
28、一种MEMS装置，包括根据1-17中任一项所述的半导体结构。
29、一种电子设备，包括根据28所述的MEMS装置，或者根据1-17中任一项所述的半导体结构。
这里的电子设备，包括但不限于射频前端、滤波放大模块等中间产品，以及手机、WIFI、无人机等终端产品。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行变化，本发明的范围由所附权利要求及其等同物限定。

Claims (29)

1.一种半导体结构，包括：
第一基底，第一基底具有第一限定面以及与第一限定面在基底的厚度方向上相对的第一非限定面；
第二基底，第二基底具有第二限定面以及与第二限定面在基底的厚度方向上相对的第二非限定面，第一限定面与第二限定面彼此对置；
金属密封圈结构，设置在第一限定面与第二限定面之间，密封圈结构、第一限定面和第二限定面限定容纳空间；
MEMS器件，所述容纳空间适于容纳MEMS器件，所述MEMS器件包括输入端、输出端和至少一个接地端，
其中：
接地端、输入端和输出端中的一个端为与所述密封圈结构电连接的电连接端。
2.根据权利要求1所述的半导体结构，其中：
所述第一基底设置有与所述输入端、输出端和接地端对应的多个第一导电盘，所述多个第一导电盘中的一个第一导电盘在第一基底处与所述密封圈结构直接电连接，所述一个第一导电盘与所述电连接端对应。
3.根据权利要求2所述的半导体结构，其中：
所述第二基底设置有与所述输入端、输出端和接地端对应的多个第二导电盘，所述多个第二导电盘中的一个第二导电盘与所述密封圈电连接，所述第二导电盘与所述第一导电盘均与所述电连接端对应。
4.根据权利要求1所述的半导体结构，其中：
所述第一基底设置有与所述输入端、输出端和接地端对应的多个第一导电盘，所述多个第一导电盘中的一个第一导电盘在第一基底处与所述密封圈结构间隔开，所述一个第一导电盘与所述电连接端对应；且
所述第二基底设置有与所述输入端、输出端和接地端对应的多个第二导电盘，所述多个第二导电盘中的一个第二导电盘与所述密封圈电连接，所述一个第二导电盘与所述电连接端对应。
5.根据权利要求3或4所述的谐振器，其中：
所述半导体结构还包括沿密封圈结构的周向方向彼此间隔开的多个导通部，所述导通部在第二基底的厚度方向上延伸；
所述导通部的一端与所述密封圈结构电连接、另一端处于第二基底的非限定面而与对应的第二导电盘电连接。
6.根据权利要求5所述的谐振器，其中：
至少两个导通部的另一端同时与所述电连接端电连接。
7.根据权利要求6所述的谐振器，其中：
所述密封圈结构内包括金属密封环；
所述多个导通部沿密封环的周向方向彼此间隔开布置。
8.根据权利要求6所述的半导体结构，其中：
所述电连接端为输入或者输出端。
9.根据权利要求6所述的半导体结构，其中：
所述电连接端为接地端。
10.根据权利要求9所述的半导体结构，其中：
所述多个接地端包括与输入端在电学上邻近的一个接地端，所述一个接地端为所述电连接端。
11.根据权利要求5所述的半导体结构，其中：
所述接地端、输入端和输出端中的至少一端附近的导通部的数量少于所述接地端、输入端和输出端中的其他端附近的导通部的数量。
12.根据权利要求11所述的半导体结构，其中：
所述接地端包括多个接地端；
所述输入端和/或所述输出端附近的导通部的数量少于所述多个接地端中的一个接地端附近的导通部的数量。
13.根据权利要求12所述的半导体结构，其中：
所述多个接地端包括与输入端在电学上邻近的一个接地端，所述一个接地端为所述电连接端；
所述输入端、所述输出端以及所述多个接地端中除所述电连接端之外的接地端附近的导通部的数量均少于所述电连接端附近的导通部的数量。
14.根据权利要求7所述的半导体结构，其中：
所述导通部与所述密封环由相同材料形成，密封环的内环面与所述容纳空间在水平方向上间隔开。
15.根据权利要求7所述的半导体结构，其中：
所述密封圈结构包括设置在第一限定面的第一金属密封层以及设置在第二限定面的第二金属密封层，第一金属密封层与第二金属密封层彼此对置而在接合面处彼此接合，所述密封环包括自所述接合面朝向第一金属密封层内延伸的第一延伸部和/或自所述接合面朝向第二金属密封层内延伸的第二延伸部。
16.根据权利要求1-15中任一项所述的半导体结构，其中：
所述第一基底为功能基底，MEMS器件设置在所述功能基底上；且
所述第二基底为封装基底。
17.根据权利要求1-15中任一项所述的半导体结构，其中：
所述MEMS器件包括滤波器，所述滤波器包括输入端、输出端和多个接地端。
18.一种半导体结构的制造方法，包括步骤：
提供第二基底，第二基底具有第一限定面以及与第一限定面在基底的厚度方向上相对的第一非限定面，在第一限定面设置第一金属密封层；
提供第二基底，第二基底具有第二限定面以及与第二限定面在基底的厚度方向上相对的第二非限定面，在第二限定面设置第二金属密封层；
将第一金属密封层与第二金属密封层彼此对置接合以形成密封圈结构，密封圈结构、第一限定面和第二限定面限定容纳空间，所述容纳空间适于容纳MEMS器件，所述MEMS器件包括输入端、输出端和至少一个接地端，
所述方法还包括步骤：
使得接地端、输入端和输出端中的一个端与所述密封圈结构电连接，所述一个端为电连接端。
19.根据权利要求18所述的方法，其中：
所述第一基底设置有与所述输入端、输出端和接地端对应的多个第一导电盘；
“使得接地端、输入端和输出端中的一个端与所述密封圈结构电连接”的步骤包括：使得所述多个第一导电盘中的一个第一导电盘在第一基底处与所述密封圈结构直接电连接，所述一个第一导电盘与所述电连接端对应。
20.根据权利要求18所述的方法，其中：
所述第二基底设置有与所述输入端、输出端和接地端对应的多个第二导电盘，所述多个第二导电盘中的一个第二导电盘与所述密封圈电连接，所述第二导电盘与所述第一导电盘均与所述电连接端对应。
21.根据权利要求18所述的方法，其中：
所述第一基底设置有与所述输入端、输出端和接地端对应的多个第一导电盘，所述多个第一导电盘中的一个第一导电盘在第一基底处与所述密封圈结构间隔开，所述一个第一导电盘与所述电连接端对应；
所述第二基底设置有与所述输入端、输出端和接地端对应的多个第二导电盘；
“使得接地端、输入端和输出端中的一个端与所述密封圈结构电连接”的步骤包括：使得所述多个第二导电盘中的一个第二导电盘与所述密封圈电连接，所述一个第二导电盘与所述电连接端对应。
22.根据权利要求18所述的方法，其中：
形成密封圈结构的步骤包括：
在所述接合面处形成环状空间，所述环状空间的内侧界面与所述容纳空间在水平方向上间隔开；
形成沿基底的厚度方向贯穿通过对应基底以及穿过对应的金属密封层的至少一部分的多个延伸通道，所述延伸通道的一端开口于所述对应基底的非限定面，所述延伸通道的另一端与所述筒形环状空间相通，所述多个延伸通道沿环状空间在周向方向上间隔开布置；
利用所述延伸通道在环状空间内填充金属，填充在环状空间内的金属形成密封环，填充在延伸通道内的金属形成导通部，所述密封环与所述第一金属密封层和第二金属密封层密封接合，且使得至少一个所述导通部与所述电连接端电连接。
23.根据权利要求22所述的方法，其中：
使得至少一个所述导通部的处于所述非限定面的一端与接地端、输入端或者输出端中的一个彼此电连接。
24.根据权利要求22所述的方法，其中：
使得至少一个所述导通部与输入端或者输出端彼此电连接。
25.根据权利要求22所述的方法，其中：
所述多个接地端包括与输入端在电学上邻近的一个接地端，所述与输入端在电学上邻近的一个接地端为第一接地端；
所述方法包括步骤：使得至少一个所述导通部与所述第一接地端彼此电连接，所述第一接地端构成所述电连接端。
26.根据权利要求22所述的方法，其中：
在形成延伸通道的步骤中，使得所述接地端、输入端和输出端中的至少一端附近的延伸通道的数量少于所述接地端、输入端和输出端中的其他端附近的延伸通道的数量。
27.根据权利要求26所述的方法，其中：
所述多个接地端包括与输入端在电学上邻近的一个接地端，所述与输入端在电学上邻近的一个接地端为第一接地端；
在形成延伸通道的步骤中，使得所述输入端、所述输出端以及所述多个接地端中除第一接地端之外的接地端附近的延伸通道的数量均少于所述第一接地端附近的延伸通道的数量；且
在环状空间内填充金属的步骤中，使得至少一个所述导通部的处于所述非限定面的一端与所述第一接地端彼此电连接。
28.一种MEMS装置，包括根据权利要求1-17中任一项所述的半导体结构。
29.一种电子设备，包括根据权利要求28所述的MEMS装置，或者根据权利要求1-17中任一项所述的半导体结构。
CN202011550959.4A 2020-12-24 2020-12-24 半导体结构及其制造方法、mems装置及电子设备 Pending CN114671395A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011550959.4A CN114671395A (zh) 2020-12-24 2020-12-24 半导体结构及其制造方法、mems装置及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011550959.4A CN114671395A (zh) 2020-12-24 2020-12-24 半导体结构及其制造方法、mems装置及电子设备

Publications (1)

Publication Number Publication Date
CN114671395A true CN114671395A (zh) 2022-06-28

Family

ID=82070136

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011550959.4A Pending CN114671395A (zh) 2020-12-24 2020-12-24 半导体结构及其制造方法、mems装置及电子设备

Country Status (1)

Country Link
CN (1) CN114671395A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4325722A3 (en) * 2022-07-20 2024-04-03 Suzhou HunterSun Electronics Co., Ltd. Semiconductor device, communication apparatus, and producing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4325722A3 (en) * 2022-07-20 2024-04-03 Suzhou HunterSun Electronics Co., Ltd. Semiconductor device, communication apparatus, and producing method thereof

Similar Documents

Publication Publication Date Title
US9917567B2 (en) Bulk acoustic resonator comprising aluminum scandium nitride
US6911708B2 (en) Duplexer filter having film bulk acoustic resonator and semiconductor package thereof
CN1702961B (zh) 声表面波装置及通信机器
KR100825108B1 (ko) 캡슐화된 전자 요소들에서 열 소산을 개선하기 위한 방법
CN101291156A (zh) 天线分离器
KR20060136429A (ko) 캡슐화된 전자 요소들에서 열 소산을 개선하기 위한 방법
JP2005536958A (ja) 気密のカプセル化部材を備えた共振器および素子
CN111049489B (zh) 具有叠置单元的半导体结构及制造方法、电子设备
US20230370044A1 (en) Multi-layer piezoelectric substrate with conductive layer
CN111130490A (zh) 电极具有空隙层的体声波谐振器及制造方法、滤波器及电子设备
US9007146B2 (en) Duplexer
CN115051674A (zh) 单晶体声波谐振器及其制造方法、滤波器及电子设备
CN114671395A (zh) 半导体结构及其制造方法、mems装置及电子设备
CN114070232A (zh) 具有靠近的电极引出端的体声波谐振器、滤波器及电子设备
JP2008258882A (ja) 共振器フィルタ及びデュプレクサ
CN114105076A (zh) Mems器件及其封装结构和方法、滤波器及电子设备
CN111883645A (zh) 具有叠置单元的半导体结构及制造方法、电子设备
CN114142822A (zh) 体声波谐振器的封装结构及方法、体声波谐振器器件、滤波器及电子设备
CN116208113A (zh) 中空底电极彼此绝缘的体声波谐振器组件
CN114785317A (zh) 一种体声波双工器
CN111934640B (zh) 设置插入层以提升功率的体声波谐振器、滤波器及电子设备
CN114070255A (zh) 叠置体声波谐振器组件及制造方法、滤波器及电子设备
WO2021135011A1 (zh) 具有叠置单元的半导体结构及制造方法、电子设备
CN115208347A (zh) 压电层下侧设置凸起和/或凹陷的体声波谐振器、滤波器及电子设备
CN111606297B (zh) 器件结构及其制造方法、滤波器、电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination