CN114664904A - 阵列基板及显示面板 - Google Patents

Abstract

本申请提供一种阵列基板及显示面板，阵列基板包括依次层叠设置的衬底、导电层和供电信号线，阵列基板中还设置有辅助导电层，供电信号线与辅助导电层电性连接，辅助导电层与导电层同层同材料。辅助导电层能够增加供电信号线的厚度，以增加供电信号线的横截面面积，降低供电信号线上的电压降。因此，本申请实施例提供的阵列基板及显示面板，能够降低电平信号线的电压降，使得阵列基板的供电效果较好，从而可以改善显示面板的显示效果。

Description

阵列基板及显示面板

技术领域

本申请涉及显示面板技术领域，尤其涉及一种阵列基板及显示面板。

背景技术

有机发光二极管(Organic Light Emitting Diode，简称为OLED)显示面板由于重量轻、自发光、广视角、驱动信号低、发光效率高、功耗低、响应速度快等优点，应用范围越来越广泛。

相关技术中，显示面板包括阵列基板和器件层，阵列基板具有低电平信号线，低电平信号线的一端电性连接至电源芯片，低电平信号线的另一端电性连接至器件层中的阴极，从而为阴极提供低电平信号。

然而，上述低电平信号线的电压降较大，从而影响显示面板的显示效果。

发明内容

鉴于上述至少一个技术问题，本申请实施例提供一种阵列基板及显示面板，能够降低电平信号线的电压降，使得阵列基板的供电效果较好，从而可以改善显示面板的显示效果。

为了实现上述目的，本申请实施例提供如下技术方案：

本申请实施例的第一方面提供一种阵列基板，包括依次层叠设置的衬底、导电层和供电信号线，阵列基板中还设置有辅助导电层，供电信号线与辅助导电层电性连接，辅助导电层与导电层同层同材料。

本申请实施例的提供的阵列基板，阵列基板可以包括依次层叠设置的衬底、导电层和供电信号线，其中，衬底可以为后续结构膜层提供支撑，供电信号线用于为阵列基板上的器件层提供电压信号。阵列基板中还设置有辅助导电层，供电信号线与辅助导电层电性连接，辅助导电层能够增加供电信号线的厚度，以增加供电信号线的横截面面积(垂直于供电信号线长度延伸方向的截面面积)，降低供电信号线上的电压降，使得阵列基板的供电效果较好,从而减小对显示面板的显示亮度均匀性的影响，保证显示面板的显示效果。辅助导电层与导电层同层同材料制备，从而可以同时制备辅助导电层与导电层，简化了阵列基板和显示面板的制备工艺。由于辅助导电层与供电信号线沿阵列基板的厚度方向层叠设置，从而通过增加供电信号线的厚度来以增加供电信号线的横截面面积，与增加供电信号线的宽度相比，可以避免供电信号线宽度过大，保证了显示面板的屏占比，有利于实现窄边框。

在一种可能的实现方式中，还包括晶体管，晶体管位于衬底上；晶体管包括层叠设置的有源层、栅极层、源极层和漏极层，栅极层和有源层之间设置有栅极绝缘层，源极层和漏极层分别电性连接至有源层的源极区和漏极区。

这样，晶体管用于控制阵列基板上的器件层发光。

在一种可能的实现方式中，导电层位于有源层和衬底之间，导电层在衬底上的正投影覆盖有源层在衬底上的正投影；

可以实现的是，导电层包括屏蔽层。

这样，导电层可以用于屏蔽衬底背离晶体管一侧的电荷，避免电荷影响晶体管。

在一种可能的实现方式中，栅极层形成导电层。

这样，栅极层和辅助导电层可以同时制备，以简化制备工艺。

在一种可能的实现方式中，源极层和漏极层形成导电层。

这样，源极层、漏极层和辅助导电层可以同时制备，以简化制备工艺。

在一种可能的实现方式中，阵列基板包括显示区和非显示区，非显示区围设在显示区的外周；

供电信号线包括低电平信号线，低电平信号线位于非显示区，至少部分辅助导电层位于非显示区中；

可以实现的是，部分辅助导电层位于显示区中，位于非显示区的辅助导电层与位于显示区的辅助导电层电性连接。

这样，供电信号线的设置方式较多，能够适用较多场景。

在一种可能的实现方式中，还包括绝缘层，绝缘层位于辅助导电层和供电信号线之间，绝缘层中具有过孔，辅助导电层在衬底上的正投影，与供电信号线在衬底上的正投影至少部分重叠，辅助导电层与供电信号线通过过孔电性连接。

这样，辅助导电层与供电信号线的连接较为方便，实现较为容易。

在一种可能的实现方式中，辅助导电层包括多层，多层辅助导电层沿阵列基板的厚度方向层叠设置且电性连接。

这样，辅助导电层的厚度较大，供电信号线的电阻较低，能够较好的保证显示面板的显示效果。

在一种可能的实现方式中，还包括围挡件，围挡件位于非显示区，围挡件位于低电平信号线背离衬底的一侧；

辅助导电层在衬底上的正投影，与围挡件在衬底上的正投影至少部分重叠。

这样，辅助导电层能够提高围挡件的高度，围挡件的阻挡效果较好。

本申请实施例的第二方面提供一种显示面板，包括器件层和上述第一方面中的阵列基板，器件层层叠设置在阵列基板上。

本申请实施例的提供的显示面板，显示面板包括阵列基板，阵列基板可以包括依次层叠设置的衬底、导电层和供电信号线，其中，衬底可以为后续结构膜层提供支撑，供电信号线用于为阵列基板上的器件层提供电压信号。阵列基板中还设置有辅助导电层，供电信号线与辅助导电层电性连接，辅助导电层能够增加供电信号线的厚度，以增加供电信号线的横截面面积(垂直于供电信号线长度延伸方向的截面面积)，降低供电信号线上的电压降，使得阵列基板的供电效果较好,从而减小对显示面板的显示亮度均匀性的影响，保证显示面板的显示效果。辅助导电层与导电层同层同材料制备，从而可以同时制备辅助导电层与导电层，简化了阵列基板和显示面板的制备工艺。由于辅助导电层与供电信号线沿阵列基板的厚度方向层叠设置，从而通过增加供电信号线的厚度来以增加供电信号线的横截面面积，与增加供电信号线的宽度相比，可以避免供电信号线宽度过大，保证了显示面板的屏占比，有利于实现窄边框。

本申请的构造以及它的其他发明目的及有益效果将会通过结合附图而对优选实施例的描述而更加明显易懂。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作以简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例提供的显示面板的俯视图；

图2为本申请实施例提供的显示区的阵列基板和器件层的结构示意图；

图3为本申请实施例提供的非显示区的阵列基板的结构示意图。

附图标记说明：

100-显示面板； 100a-显示区； 100b-非显示区；

101-阵列基板； 102-器件层； 103-LTPS薄膜晶体管；

104-MO薄膜晶体管； 105-电容结构； 111-第一有源层；

112-第一栅极层； 113-第一源漏层； 121-第二有源层；

123-底栅层； 124-顶栅层； 125-第二源漏层；

131-第一电容电极； 132-第二电容电极； 140-衬底；

141-第一柔性衬底； 142-第一阻隔层； 143-第二柔性衬底；

144-第二阻隔层； 150-绝缘层； 151-第一绝缘层；

152-第二绝缘层； 153-第三绝缘层； 154-第四绝缘层；

155-第五绝缘层； 156-缓冲层； 157-平坦化层；

158-第一平坦化层； 159-第二平坦化层； 160-ELVSS信号线；

171-阳极层； 172-辅助导电层； 173-屏蔽层；

174-围挡件； 175-扫描线； 176-发射控制线；

177-复位线； 178-连接线； 181-像素限定层；

182-封装层。

具体实施方式

相关技术中，显示面板可以包括阵列基板和层叠设置在阵列基板上的器件层。其中，阵列基板中设置有ELVSS信号线，ELVSS信号线的一端与ELVSS电源电性连接，ELVSS信号线的另一端与器件层中的阴极层电性连接，从而使得ELVSS电源为器件层提供ELVSS信号。

然而，由于ELVSS信号线具有电阻，沿靠近ELVSS电源至远离ELVSS电源的方向，ELVSS信号线上具有较大的电压降(IR-drop)，导致阵列基板的供电效果较差，对显示面板的显示亮度均匀性造成影响较大，从而影响显示面板的显示效果。可以通过增大ELVSS信号线的宽度来降低ELVSS信号线的电阻，从而降低电压降。但是增加ELVSS信号线的宽度会导致ELVSS信号线占用显示面板的面积较大，降低了显示面板的屏占比，不利于实现窄边框。

基于上述的至少一个技术问题，本申请实施例提供一种阵列基板及显示面板，阵列基板可以包括依次层叠设置的衬底、导电层和供电信号线，其中，衬底可以为后续结构膜层提供支撑，供电信号线用于为阵列基板上的器件层提供电压信号。阵列基板中还设置有辅助导电层，供电信号线与辅助导电层电性连接，辅助导电层能够增加供电信号线的厚度，以增加供电信号线的横截面面积(垂直于供电信号线长度延伸方向的截面面积)，降低供电信号线上的电压降，使得阵列基板的供电效果较好,从而减小对显示面板的显示亮度均匀性的影响，保证显示面板的显示效果。辅助导电层与导电层同层同材料制备，从而可以同时制备辅助导电层与导电层，简化了阵列基板和显示面板的制备工艺。由于辅助导电层与供电信号线沿阵列基板的厚度方向层叠设置，从而通过增加供电信号线的厚度来以增加供电信号线的横截面面积，与增加供电信号线的宽度相比，可以避免供电信号线宽度过大，保证了显示面板的屏占比，有利于实现窄边框。

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

以下将结合图1-图3对本申请实施例提供的显示面板100进行说明。

如图1所示，本实施例提供一种显示面板100，该显示面板100可以应用于显示装置，如电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、智能手环、智能手表、超级个人计算机、导航仪等具有显示面板100的移动或固定终端。

显示面板100可以为有机发光二极管(Organic Light-Emitting Diode，简称为OLED)显示面板，微米发光二极管(Micro Light Emitting Diode，简称为Micro LED或μLED)显示面板，或者，液晶(Liquid Crystal Display，简称为LCD)显示面板。

本申请实施例以显示面板100为OLED显示面板为例进行说明。

显示面板100可以包括相对设置的出光面和背光面。出光面用于显示画面，背光面为与出光面沿显示面板100厚度方向的相对面。

如图1所示，显示面板100可以包括显示区100a和非显示区100b，非显示区100b可以围绕在显示区100a的外周。

如图2所示，显示面板100可以包括阵列基板101，以及位于阵列基板101上器件层102。阵列基板101中设置有多个驱动单元，多个驱动单元可以成阵列排布，且驱动单元与器件层102电性连接，驱动单元用于控制器件层102发光。驱动单元可以包括薄膜晶体管(ThinFilm Transistor，简称为TFT)和电容结构105，薄膜晶体管还可以简称为晶体管。

其中，薄膜晶体管可以包括金属氧化物(Metal Oxide，简称为MO)薄膜晶体管和低温多晶硅(Low Temperature Poly-silicon,简称为LTPS)薄膜晶体管中的至少一种。例如，可以采用低温多晶氧化物(Low Temperature Polycrystalline Oxide，简称为LTPO)技术，同时利用LTPS薄膜晶体管103和MO薄膜晶体管104作为驱动单元中的薄膜晶体管。LTPS薄膜晶体管103可以作为驱动薄膜晶体管，其迁移率高，能够降低驱动电压，并实现高刷新频率和高分辨率；MO薄膜晶体管104可以作为开关薄膜晶体管，其漏电流较小，可以使显示面板100在低帧率下保持良好的显示效果，降低显示面板100的功耗，LTPO可以将这两种薄膜晶体管的优势相结合。

本申请实施例以同时具有LTPS薄膜晶体管103和MO薄膜晶体管104为例进行说明。

以下对本申请实施例提供的器件层102进行说明。

如图2所示，器件层102可以包括阳极层171和阴极层(图中未示出)，阳极层171位于阴极层的朝向阵列基板101的一侧。阳极层171可以为像素电极，阴极层可以为公共电极。

器件层102还包括像素层和像素限定层181，像素层位于阳极层171和阴极层之间。像素层一般可以包括多个像素，多个像素可以呈阵列排布，多个像素可以包括但不限于红色像素、绿色像素和蓝色像素。另一些示例中，多个像素还可以包括白色像素。像素限定层181位于相邻两个像素之间，像素限定层181可以围绕在像素的外周设置。

器件层102还可以包括空穴注入层、空穴传输层、电子阻挡层、空穴阻挡层、电子传输层、电子注入层中的至少一者。

以下对本申请实施例提供的阵列基板101进行说明。

如图2所示，阵列基板101可以包括衬底140以及位于衬底140上的薄膜晶体管，薄膜晶体管位于器件层102的朝向衬底140的一侧。

衬底140可为后续设置的其余结构膜层提供支撑。一些示例中，衬底140可以为刚性衬底，例如刚性衬底的材料可以为玻璃。其他一些示例中，衬底140可以为柔性衬底，柔性衬底的材料可以包括聚酰亚胺(Polyimide，简称为PI)、聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯、聚乙烯、聚丙烯酸酯、聚醚酰亚胺、聚碳酸酯、聚芳酯以及聚醚砜中的至少一种。

本申请实施例以柔性衬底为例进行说明。

具体的，衬底140可以单层结构，也可以为多层结构。

例如，衬底140可以包括依次层叠设置的第一柔性衬底141和第一阻隔层142，或者，衬底140可以包括依次层叠设置的第一柔性衬底141、第一阻隔层142和第二柔性衬底143，或者，衬底140可以包括依次层叠设置的第一柔性衬底141、第一阻隔层142、第二柔性衬底143和第二阻隔层144。第一阻隔层142和第二阻隔层144的材料可以为氧化硅、氮化硅、氮氧化硅等，用于阻挡水汽、氧等物质进入到衬底140上的薄膜晶体管中，避免对薄膜晶体管的性能造成影响。

薄膜晶体管可以包括有源层、栅极层、源极层和漏极层，其中，源极层和漏极层共同形成源漏层，源极层和漏极层分别电性连接至有源层的源极区和漏极区。

如图2所示，LTPS薄膜晶体管103的有源层、栅极层和源漏层为第一有源层111、第一栅极层112和第一源漏层113，第一有源层111可以为低温多晶硅半导体层。第一栅极层112位于第一有源层111背离衬底140一侧，第一源漏层113位于第一栅极层112背离衬底140的一侧。

MO薄膜晶体管104的有源层、栅极层和源漏层为第二有源层121、第二栅极层和第二源漏层125，第二有源层121可以为铟镓锌氧化物(indium gallium zinc oxide，简称为IGZO)、氧化铟锡(Indium Tin Oxide，简称为ITO)、氧化铟锌(Indium Zinc Oxide，简称为IZO)、氧化锌(ZnO)、氧化锌铝(Aluminum Zinc Oxid；简称为AZO)等中的至少一者形成。第二栅极层可以包括底栅层123和顶栅层124中的至少一者，其中底栅层123位于第二有源层121朝向衬底140的一侧，第二源漏层125位于第二有源层121背离衬底140的一侧，顶栅层124位于第二源漏层125和第二有源层121之间。本申请实施例以MO薄膜晶体管104同时具有底栅层123和顶栅层124为例进行说明。

衬底140与第一有源层111之间设置有缓冲层156，缓冲层156可以阻挡水、氧渗透穿过衬底140而进入薄膜晶体管造成腐蚀。缓冲层156可以包括层叠设置的第一缓冲层和第二缓冲层，第一缓冲层位于第二缓冲层靠近衬底140的一侧。

如图2所示，缓冲层156与衬底140之间可以设置屏蔽层173，屏蔽层173可以为导电材料形成，屏蔽层173用于屏蔽衬底140一侧的电荷，避免该电荷对薄膜晶体管的有源层(第一有源层111和/或第二有源层121)造成影响。示例性的，第一有源层111在衬底140上的正投影可以位于屏蔽层173在衬底140上的正投影内，从而避免该电荷对第一有源层111造成影响。另外，第二有源层121在衬底140上的正投影可以位于屏蔽层173在衬底140上的正投影内，从而避免该电荷对第二有源层121造成影响。

第一有源层111和第一栅极层112之间设置有第一绝缘层151，底栅层123位于第一栅极层112背离衬底140的一侧，且底栅层123和第一栅极层112之间设置第二绝缘层152，底栅层123和第二有源层121之间设置有第三绝缘层153，第二有源层121和顶栅层124之间设置有第四绝缘层154，顶栅层124背离衬底140的一侧设置有第五绝缘层155，第五绝缘层155背离衬底140一侧设置有第一源漏层113和第二源漏层125。其中，第一源漏层113和第二源漏层125可以同层同材料制备，从而可以简化制备工艺。另外，由于第二有源层121位于第一有源层111背离衬底140的一侧，从而避免第一有源层111制备过程中的高温工序对第二有源层121的影响。

需要说明的是，本申请实施例中的“同层同材料”是指由同一材料形成基础膜层，对基础膜层进行图形化和/或者其他处理工艺后，将基础膜层的不同部分分别形成多种结构膜层。形成的不同结构膜层的处理工艺可以相同或者不同，且形成的不同结构膜层可以具有相同或者不同的厚度，也可以处于同一水平面或者不同水平面。

如图2所示，第一源漏层113和第二源漏层125背离衬底140的一侧可以设置有平坦化层157，器件层102位于平坦化层157背离衬底140的一侧，平坦化层157为后续形成器件层102提供良好的平面支撑。平坦化层157的材料可以为无机材料如氧化硅、氮化硅，也可以为有机材料如聚酰亚胺(Polyimide，简称为PI)、聚丙烯酸酯、环氧树脂、聚乙烯(PE)、聚丙烯、聚苯乙烯、聚对苯二甲酸乙二醇酯、聚甲基丙烯酸甲酯(PMMA)聚对萘二甲酸乙二醇酯或者聚酰亚胺等。

如图2所示，电容结构105包括层叠设置且相互绝缘的第一电容电极131和第二电容电极132，第二电容电极132位于第一电容电极131的背离衬底140的一侧。其中，第一栅极层112、底栅层123、顶栅层124、第一源漏层113和第二源漏层125中的任意两层可以与第一电容电极131和第二电容电极132同层同层料制备。示例性的，第一电容电极131可以与第一栅极层112同层同材料制备，第二电容电极132可以与底栅层123同层同材料制备，从而可以简化制备工艺。

本实施例中，阵列基板101中可以设置有供电信号线，供电信号线用于与外部电源电性连接，从而向器件层102提供电压信号，以控制器件层102发光。例如，外部电源可以包括ELVDD电源和ELVSS电源，ELVDD电源和ELVSS电源可以分别用作高电平电压源和低电平电压源，以驱动器件层102发光。

其中，ELVDD电源可以通过高电平(ELVDD)信号线与驱动单元电性连接，驱动单元与器件层102的阳极层171电性连接，从而为阳极层171提供高电平信号。ELVDD信号线可以位于显示面板100的显示区100a和非显示区100b，位于显示区100a的ELVDD信号线用于与驱动单元电性连接，位于非显示区100b的ELVDD信号线用于将位于显示区100a的ELVDD信号线电性连接至外部的ELVDD电源。

ELVSS电源可以与低电平(ELVSS)信号线电性连接，ELVSS信号线160与器件层102的阴极层电性连接，从而为阴极层提供低电平信号。如图1和图3所示，ELVSS信号线160可以位于非显示区100b，其可以通过在阳极层171同层同材料制备搭接层与阴极层电性连接，搭接层从显示区100a延伸至非显示区100b，通过搭接层将位于非显示区100b中的ELVSS信号线160电性连接至阴极层。

如图2所示，驱动单元与阳极层171之间可以通过连接线178电性连接，平坦化层157可以包括第一平坦化层158和第二平坦化层159，第一平坦化层158位于第二平坦化层159朝向衬底140的一侧，连接线178位于第一平坦化层158和第二平坦化层159之间。

一些示例中，供电信号线可以与第一源漏层113和第二源漏层125同层同材料制备，从而可以简化制备工艺。另一些示例中，供电信号线可以与连接线178同层同材料制备，从而可以简化制备工艺。其他一些示例中，供电信号线可以包括层叠设置且电性连接的第一子信号线和第二子信号线，第一子信号线位于第二子信号线朝向衬底140的一侧，第一子信号线可以与第一源漏层113和第二源漏层125同层同材料制备，第二子信号线可以与连接线178同层同材料制备，从而使得供电信号线的厚度较大，以降低供电信号线的电压降。

可以理解的是，如图3所示，阵列基板101中还可以包括扫描线175、发射控制线176、复位线177等，其可以与第一源漏层113、第二源漏层125同层同材料制备和/或连接线178同层同材料制备，其原理与供电信号线类似，不再赘述。

本申请实施例以ELVSS信号线160包括第一子信号线和第二子信号线为例进行说明。

可以理解的是，本申请实施例中的屏蔽层173、第一栅极层112、第一电容电极131、第二电容电极132、底栅层123以及顶栅层124等均为导电材料形成的导电层，可以在制备任意一个或多个导电层的同时制备辅助导电层172，辅助导电层172与ELVSS信号线160电性连接，辅助导电层172可以增加ELVSS信号线160的厚度，从而增加ELVSS信号线160的横截面面积，以降低ELVSS信号线160的电压降，使得阵列基板101的供电效果较好,减小ELVSS信号线160对显示面板100的显示亮度均匀性的影响，从而保证显示面板100的显示效果。另外，由于辅助导电层172与上述任意一种或多种导电层同层同材料制备，因此可以同时制备辅助导电层172与该导电层，从而可以简化阵列基板101和显示面板100的制备工艺；辅助导电层172与上述任意一种或多种导电层同层设置，即辅助导电层172与原有的导电层复用，从而不会增加阵列基板101厚度，可以保证在不影响阵列基板101厚度的情况下，降低ELVSS信号线160的电阻。其次，辅助导电层172与ELVSS信号线160沿显示面板100的厚度方向上层叠设置，相当于通过增加ELVSS信号线160的厚度来增加ELVSS信号线160的横截面面积，与增加ELVSS信号线160宽度相比，可以避免ELVSS信号线160宽度过大，保证了显示面板100的屏占比，有利于实现窄边框。

可以理解的是，由于屏蔽层173主要分布在显示区100a，部分屏蔽层173从显示区100a延伸至非显示区100b中，以通过过孔与非显示区100b的ELVDD信号线电性连接，以为屏蔽层173提供电压信号，保证屏蔽层173的屏蔽效果。其中，屏蔽层173在非显示区100b中分布的面积较小(从显示区100a延伸至非显示区100b的宽度较窄)，因此在非显示区100b能够设置辅助导电层172的面积较大，辅助导电层172和屏蔽层173之间不会相互影响，从而能够在不影响屏蔽层173的屏蔽效果以及显示面板100的边框宽度的情况下，较好的降低ELVSS信号线160的电阻。

示例性的，辅助导电层172可以为一层，屏蔽层173、第一栅极层112、底栅层123以及顶栅层124等中的任意一层可以与辅助导电层172同层同材料制备。

示例性的，辅助导电层172可以为多层，屏蔽层173、第一栅极层112、底栅层123以及顶栅层124中的至少两个可以与辅助导电层172同层同材料制备，从而可以形成至少两层辅助导电层172。其中，多层辅助导电层172沿阵列基板101的厚度方向层叠设置且电性连接，从而进一步增加ELVSS信号线160的厚度，更好的降低ELVSS信号线160的电压降，保证显示面板100的显示效果。例如，其中一层辅助导电层172可以与屏蔽层173同层同材料设置，其余的辅助导电层172可以与第一栅极层112、底栅层123和顶栅层124中的任意一层或多层同层同材料设置。

一些实施例中，至少部分辅助导电层172可以位于非显示区100b，辅助导电层172可以部分或者全部位于非显示区100b。位于非显示区100b的辅助导电层172在衬底140上的正投影与ELVSS信号线160在衬底140上的正投影至少部分重叠，从而便于辅助导电层172与ELVSS信号线160电性连接。如图2和图3所示，辅助导电层172与ELVSS信号线160之间设置有绝缘层150，绝缘层150可以由缓冲层156、第一绝缘层151、第二绝缘层152、第三绝缘层153、第四绝缘层154、第五绝缘层155中的任意一个或多个形成，可以在该绝缘层150中设置过孔，辅助导电层172与ELVSS信号线160通过过孔电性连接，过孔在衬底140上的正投影，可以位于辅助导电层172与ELVSS信号线160在衬底140上的正投影的重叠部分中。

一些实施例中，至少部分辅助导电层172位于显示区100a中，辅助导电层172可以部分或者全部位于显示区100a。显示区100a的面积较大，能够更多和更灵活的设置辅助导电层172。一些示例中，辅助导电层172可以位于显示区100a中，可以在阵列基板101中的导电层上制备搭接结构，ELVSS信号线160通过搭接结构电性连接至显示区100a中的辅助导电层172。另一些示例中，辅助导电层172可以同时位于显示区100a和非显示区100b，能够进一步增加辅助导电层172的面积，更好的降低ELVSS信号线160的电压降，保证显示面板100的显示效果。位于非显示区100b的辅助导电层172与位于显示区100a的辅助导电层172电性连接，ELVSS信号线160通过过孔与位于非显示区100b的辅助导电层172电性连接，再电性连接至位于显示区100a的辅助导电层172。

需要说明的是，ELVDD信号线的设置方式与ELVSS信号线160的设置方式类似，不再赘述。上述实施例主要以ELVSS信号线160与辅助导电层172电性连接为例进行说明，当然的，也可以将ELVDD信号线与辅助导电层172电性连接。例如，可以是辅助导电层172与ELVSS信号线160电性连接，从而可以降低ELVSS信号线160的电压降，以保证显示面板100的显示效果。或者，可以是辅助导电层172与ELVDD信号线电性连接，从而可以降低ELVDD信号线的电压降，以保证显示面板100的显示效果。辅助导电层172的设置方式与上述实施例类似，不再赘述。或者，辅助导电层172可以包括第一辅助导电层和第二辅助导电层，第一辅助导电层与ELVSS信号线160电性连接，第二辅助导电层与ELVDD信号线电性连接，从而同时降低ELVSS信号线160和ELVDD信号线的电压降。第一辅助导电层和第二辅助导电层的设置方式与上述实施例中的辅助导电层172类似，不再赘述。

本实施例中，如图3所示，器件层102背离衬底140的一侧设置封装层182，封装层182可以采用薄膜封装技术(Thin Film Encapsulation,简称为TFE)，封装层182可以包括多个封装子膜层，封装层182可以包括无机层和/或有机层，例如，封装层182可以采用无机层/有机层/无机层交叠的膜层结构。无机层用于有效阻隔水氧，有机层则用于缓冲无机层内的应力。

一些实施例中，如图3所示，阵列基板101可以包括围挡件174，围挡件174位于非显示区100b，围挡件174可以为环形。围挡件174位于ELVSS信号线160背离衬底140的一侧。围挡件174用于避免封装层182中的有机层的材料溢流到围挡件174外侧，以避免因为有机层的材料外溢造成水氧入侵，从而提升封装效果。

其中，辅助导电层172在衬底140上的正投影，可以与围挡件174在衬底140上的正投影至少部分重叠。此时，辅助导电层172位于围挡件174的正下方，可以增加围挡件174的高度，提高了围挡件174对有机层的材料的阻挡能力，减小了溢流风险，提高了封装的可靠性。例如，辅助导电层172在衬底140上的正投影，与围挡件174在衬底140上的正投影可以部分重叠或者完全重叠。

围挡件174的可以包括至少一个，当围挡件174为一个时，围挡件174的结构较为简单。当围挡件174为多个时，多个环形的围挡件174从内到外依次套设且间隔设置，此时，可以将辅助导电层172也设置成多个，其中一个辅助导电层172在衬底140上的正投影与其中一个围挡件174在衬底140上的正投影至少部分重叠，从而提高了每个围挡的高度，进一步减小了溢流风险，提高了封装的可靠性。

需要说明的是，屏蔽层173、连接线178、ELVDD信号线、ELVSS信号线160、辅助导电层172、阳极层171、阴极层、栅极层、源漏层、第一电容电极131和第二电容电极132等可以采用银、铜、铝、钼等金属，或者合金，或者导电氧化物(如氧化铟锡、氧化铟锌、氧化锌、氧化锌铝)中的任意一种或多种。

缓冲层156、第一绝缘层151、第二绝缘层152、第三绝缘层153、第四绝缘层154以及第五绝缘层155可以为氮化硅、氮氧化硅、氧化硅，或各种新型的有机绝缘材料，或者高介电常数的金属氧化物如氧化铝、氧化钽等。

最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。

Claims (10)

1.一种阵列基板，其特征在于，包括依次层叠设置的衬底、导电层和供电信号线，所述阵列基板中还设置有辅助导电层，所述供电信号线与所述辅助导电层电性连接，所述辅助导电层与所述导电层同层同材料。

2.根据权利要求1所述的阵列基板，其特征在于，还包括晶体管，所述晶体管位于所述衬底上；所述晶体管包括层叠设置的有源层、栅极层、源极层和漏极层，所述栅极层和所述有源层之间设置有栅极绝缘层，所述源极层和所述漏极层分别电性连接至所述有源层的源极区和漏极区。

3.根据权利要求2所述的阵列基板，其特征在于，所述导电层位于所述有源层和所述衬底之间，所述导电层在衬底上的正投影覆盖所述有源层在所述衬底上的正投影；

优选，所述导电层包括屏蔽层。

4.根据权利要求2所述的阵列基板，其特征在于，所述栅极层形成所述导电层。

5.根据权利要求2所述的阵列基板，其特征在于，所述源极层和所述漏极层形成所述导电层。

6.根据权利要求1-5任一所述的阵列基板，其特征在于，所述阵列基板包括显示区和非显示区，所述非显示区围设在所述显示区的外周；

所述供电信号线包括低电平信号线，所述低电平信号线位于所述非显示区，至少部分所述辅助导电层位于所述非显示区中；

优选的，部分所述辅助导电层位于所述显示区中，位于所述非显示区的所述辅助导电层与位于所述显示区的所述辅助导电层电性连接。

7.根据权利要求1-5任一所述的阵列基板，其特征在于，还包括绝缘层，所述绝缘层位于所述辅助导电层和所述供电信号线之间，所述绝缘层中具有过孔，所述辅助导电层在所述衬底上的正投影，与所述供电信号线在所述衬底上的正投影至少部分重叠，所述辅助导电层与所述供电信号线通过所述过孔电性连接。

8.根据权利要求1-5任一所述的阵列基板，其特征在于，所述辅助导电层包括多层，多层所述辅助导电层沿所述阵列基板的厚度方向层叠设置且电性连接。

9.根据权利要求6所述的阵列基板，其特征在于，还包括围挡件，所述围挡件位于所述非显示区，所述围挡件位于所述低电平信号线背离所述衬底的一侧；

所述辅助导电层在所述衬底上的正投影，与所述围挡件在所述衬底上的正投影至少部分重叠。

10.一种显示面板，其特征在于，包括器件层和上述权利要求1-9任一所述的阵列基板，所述器件层层叠设置在所述阵列基板上。

Images