CN114664351A - 用于非易失存储器的参考电流产生模块及其操作方法 - Google Patents
用于非易失存储器的参考电流产生模块及其操作方法 Download PDFInfo
- Publication number
- CN114664351A CN114664351A CN202210301429.9A CN202210301429A CN114664351A CN 114664351 A CN114664351 A CN 114664351A CN 202210301429 A CN202210301429 A CN 202210301429A CN 114664351 A CN114664351 A CN 114664351A
- Authority
- CN
- China
- Prior art keywords
- current
- compensation
- module
- reference current
- reading
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/24—Bit-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
Landscapes
- Read Only Memory (AREA)
Abstract
本发明公开了一种用于非易失存储器的参考电流产生模块及其操作方法,包括:参考单元,用于根据读取条件产生相应的基准参考电流;补偿模块,用于在补偿电流设置阶段存储预设的读取条件及其相应的补偿电流的补偿值,以及在数据读取阶段根据所述读取条件输出相应的补偿电流;以及参考位线,与所述参考单元和所述补偿模块相连,用于在所述数据读取阶段根据所述补偿电流对所述基准参考电流进行补偿,以获得补偿后的参考电流。本发明提供的用于非易失存储器的参考电流产生模块及其操作方法可以在保证读取操作可靠性的同时灵活配置参考电流。
Description
技术领域
本发明涉及半导体技术领域,特别涉及一种用于非易失存储器的参考电流产生模块及其操作方法。
背景技术
非易失存储器(NVM,Nonvolatile Memory)在上电状态下和断电状态下均可存储数据,例如包括传统上称为只读存储器(ROM)的多种存储器。只读存储器例如包括闪存。计算机系统采用不同类型的存储器组成的层次存储结构存储数据,例如,内存采用易失性存储器实现,固态硬盘采用NAND闪存实现。此外,NOR闪存由于允许访问单个存储单元和读写速度快的特点,适合于直接在闪存内运行程序,在嵌入式应用中获得越来越多的应用。
在NAND闪存或NOR闪存之类的非易失存储器中,存储单元的基本结构为浮栅型晶体管,利用浮栅中的电荷状态表示数据。在读取操作中,将存储单元的检测电流与参考电流进行比较以获得电荷状态,从而读取数据。例如,当存储单元的检测电流大于参考电流时表示数据1,反之表示数据0。参考单元例如是与存储单元类似的浮栅型晶体管。
通常参考电流的生成是采用存储单元作为参考单元,在出厂测试时将其阈值电压设置到需要的位置。但是这种方法随着存储单元工艺节点的进步,参考单元在进行读取操作时都会受到干扰,导致阈值电压随着读取操作次数的增加而变化,使得芯片的读取操作可靠性下降。
因此,有待提出一种新的参考电流产生模块以解决上述技术问题。
发明内容
鉴于上述问题,本发明的目的在于提供一种用于非易失存储器的参考电流产生模块及其操作方法,从而可以在保证读取操作可靠性的同时灵活配置参考电流。
根据本发明的一方面,提供一种用于非易失存储器的参考电流产生模块,包括参考单元,用于根据读取条件产生相应的基准参考电流;补偿模块,用于在补偿电流设置阶段存储预设的读取条件及其相应的补偿电流的补偿值,以及在数据读取阶段根据所述读取条件输出相应的补偿电流;以及参考位线,与所述参考单元和所述补偿模块相连,用于在所述数据读取阶段根据所述补偿电流对所述基准参考电流进行补偿,以获得补偿后的参考电流。
可选地,所述补偿模块包括第一晶体管,所述第一晶体管的第一导通端与所述参考位线相连;测量控制模块,与所述第一晶体管的控制端相连,用于根据所述预设的读取条件输出调节电流;以及电流测量模块,与所述第一晶体管的第二导通端相连,用于在所述补偿电流设置阶段通过所述第一晶体管获取当前的基准参考电流,并根据所述预设的读取条件得到相对应的所述补偿电流的补偿值,其中,所述第一晶体管在所述补偿电流设置阶段导通,在所述数据读取阶段关断。
可选地,所述补偿模块还包括补偿值储存模块,与所述电流测量模块相连,用于暂存所述补偿电流的补偿值;补偿值储存阵列,与补偿值储存模块相连,用于储存所有的所述预设的读取条件及其相应的补偿值,其中,所述补偿值储存模块还用于在所述数据读取阶段根据所述读取条件输出相应的补偿值。
可选地,所述补偿模块还包括:第二晶体管,所述第二晶体管的第一导通端与所述参考位线相连;补偿电流模拟电路,与所述第二晶体管的第二导通端和所述补偿值储存模块相连;以及补偿控制模块,与所述第二晶体管的控制端连接,用于在所述数据读取阶段控制所述第二晶体管导通,其中,所述补偿电流模拟电路用于在所述数据读取阶段获取所述补偿值存储模块输出的补偿值,并根据所述补偿值产生相应的补偿电流。
可选地,所述基准参考电流的电流值小于所述补偿电流的电流值。
可选地,所述测量控制模块配置为根据所述预设的读取条件预设先输出较高的所述调节电流,并逐渐减小所述调节电流直至所述电流测量模块获取到所述补偿电流。
根据本发明的另一方面,提供一种用于非易失存储器的参考电流产生模块的操作方法,包括在存储单元和参考单元的字线上施加读取电压,以分别获得相应的检测电流和基准参考电流;根据当前的读取条件产生相应的补偿电流;根据所述补偿电流对所述基准参考电流进行补偿,获得补偿后的参考电流;将所述检测电流与所述补偿后的参考电流进行比较,以读取所述存储单元中存储的数据。
可选地,所述非易失存储器的操作方法还包括在补偿电流设置阶段预先存储所述读取条件以及对应的补偿电流的补偿值。
可选地,所述在补偿电流设置阶段预先存储所述读取条件以及对应的补偿电流的补偿值的步骤包括:根据所述预设的读取条件在所述参考单元的字线施加读取电压,以获取所述参考单元输出的基准参考电流;根据所述读取条件产生一调节电流,逐渐减小所述调节电流直至所述基准参考电流和所述调节电流的叠加值满足条件;以及将满足条件的所述调节电流存储为所述读取条件对应的所述补偿电流。
可选地,所述基准参考电流的电流值小于所述补偿电流的电流值。
根据本发明实施例提供的用于非易失存储器的参考电流产生模块及其操作方法,参考电流由基准参考电流和补偿电流构成,通过在参考单元的浮栅型晶体管的栅极施加读取电压,获得电流值较小的基准参考电流,大幅度减小了读取数据的热电子注入效应,且基准参考电流和存储单元的检测电流可以匹配变化,同时在补偿电流设置阶段预先储存预设的读取条件及其补偿电流的补偿值,在数据读取阶段根据读取条件产生固定的补偿电流,并根据补偿电流对基准参考电流进行补偿从而得到灵活配置的参考电流。
附图说明
通过以下参照附图对本发明实施例的描述,本发明的上述以及其他目的、特征和优点将更为清楚,在附图中:
图1示出了非易失存储器系统的示意性框图;
图2示出了根据本发明实施例的参考电流产生模块的结构框图;
图3示出了根据本发明实施例的参考电流设置阶段的方法流程图;
图4示出了根据本发明实施例的数据读取阶段的方法流程图。
具体实施方式
以下将参照附图更详细地描述本发明的各种实施例。在各个附图中,相同的元件或者模块采用相同或类似的附图标记来表示。为了清楚起见,附图中的各个部分没有按比例绘制。
应当理解,在以下的描述中,“电路”可包括单个或多个组合的硬件电路、可编程电路、状态机电路和/或能存储由可编程电路执行的指令的元件。当称元件或电路“连接到”另一元件或称元件或电路“连接在”两个节点之间时,它可以直接耦合或连接到另一元件或者可以存在中间元件,元件之间的连接可以是物理上的、逻辑上的,或者其结合。相反,当称元件“直接耦合到”或“直接连接到”另一元件时,意味着两者不存在中间元件。
还需要说明的是,在本文中,诸如第一和第二之类的关系术语仅仅用来将一个实体或者操作与另一个实体或者操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其它变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
下面结合附图和实施例,对本发明的具体实施方式作进一步详细描述。
图1示出了非易失存储器系统的示意性框图。
非易失存储器系统100包括存储单元阵列101和参考单元阵列102。存储单元阵列101例如包括NAND闪存结构或NOR闪存结构的多个存储单元。参考单元阵列102例如包括NOR闪存结构的多个参考单元。
在非易失存储器系统100中,存储单元和参考单元的基本结构是浮栅型晶体管。浮栅型晶体管包括半导体衬底、位于半导体衬底中的源区和漏区,以及位于源区和漏区之间的浮栅结构。浮栅型晶体管的栅结构包括依次堆叠的隧穿介质层、浮栅、栅极介质层以及控制栅极。
在浮栅型器件的控制栅上施加读取电压,可以利用存储单元的阈值电压获取浮栅中的电荷量以实现读取。在非易失存储器系统的断电状态,由于隧穿介质层的绝缘作用,可以保持浮栅中的电荷。
非易失性存储系统100还包括读取模块124和参考电流产生模块150。读取模块124包括多个感测模块124-1至124-m。感测模块将存储单元阵列101中的存储单元的检测电流(Isen)与参考电流(Iref)进行比较。参考电流产生模块150根据不同读取条件的数据读取(例如,预编程校验,编程校验,擦校验,弱编程校验),选择相应阈值电压的参考单元施加电压以产生相应的参考电流。读取模块124根据检测电流与参考电流的比较结果判断存储单元中的电荷状态,从而在相应条件下读取存储单元中存储的数据。
非易失性存储系统100还包括控制模块121、列译码器122、行译码器123、以及存储器控制器110。控制模块121在主机或存储器控制器的地址与存储单元阵列101中的硬件地址之间提供地址接口。控制模块121与列译码器122和行译码器123相连接,列译码器122经由位线对存储单元寻址,行译码器123经由字线对存储单元寻址。控制模块121还提供数据操作中的字线电压和位线电压,以及与读取模块124相连接以获得从存储单元中读取的数据。非易失性存储系统100还包括存储器控制器110。存储器控制器110在主机和存储芯片之间传送指令和数据(DATA)。
本发明人注意到现有技术中参考电流的产生方法有一定的缺点,采用存储单元作为参考单元,在出厂测试时将其阈值电压设置到需要的位置,参考单元在进行读取操作时会有很弱的热电子注入效应,每次读取操作时,读任意存储单元时都需要读参考单元,使得参考单元受读取操作的影响远大于存储单元,导致参考阈值电压随着读取操作次数的增加而变化,使得芯片的读取操作可靠性下降。
本发明人提出一种新的参考电流产生模块,既可以满足可靠性要求又不影响读取操作的阈值窗口。
图2示出了根据本发明实施例的参考电流产生模块的结构框图。
如图2所示,用于非易失存储器的参考电流产生模块200包括存储单元阵列201、控制模块221、列译码器222、读取模块224、输出模块225、参考单元251以及补偿模块252。
存储单元阵列201包括排列成线性阵列的多个存储单元,存储单元的基本结构为浮栅型晶体管,每个晶体管的栅极连接至相应的一条字线201a,漏极连接至相应的一条位线201b,源极连接至参考地,用于在数据操作中根据读取条件产生相应的检测电流。
参考单元251位于存储单元阵列201的外部,参考单元251为浮栅型晶体管,晶体管的栅极连接至字线251a,漏极连接至位线251b,源极连接至参考地,用于在数据操作中根据读取条件产生基准参考电流。字线251a与字线201a平行,且与多条位线201b相连,位线251b与位线201b平行,且与多条字线201a相连。采用参考单元251产生基准参考电流,可以使得参考单元251和存储单元一样受读取操作的影响有弱电子注入,参考单元251的基准参考电流和存储单元的检测电流同步产生波动,对读取操作的阈值窗口的影响较小。基准参考电流的电流值小于参考电流所需要的电流值。
补偿模块252通过位线251b与参考单元251的漏极以及读取模块224相连,用于在补偿电流设置阶段根据预设的读取条件和基准参考电流确定相应的补偿电流的补偿值并储存补偿值及其相应的预设的读取条件,以及在数据读取阶段根据读取条件由模拟电路产生相应的补偿电流,并控制补偿电流在位线251b上与基准参考电流合并以形成参考电流。补偿模块252是为了补偿基准参考电流的电流值较小的问题,补偿电流是由模拟电路产生的固定电流,不会随着读取次数的增加而变化,增加了读取操作的可靠性。
优选地,基准参考电流的电流值小于补偿电流的电流值,假设需要的参考电流的电流值为10ua,那么出厂测试可以将基准参考电流的电流值调整为4ua,补偿电流的电流值调整为6ua。采用电流值较小的基准参考电流搭配电流值较大的补偿电流,既可以大幅度减小热电子注入效应,增加读取操作的可靠性,又可以灵活配置参考电流。
补偿模块252包括测量控制模块2521、电流测量模块2522、补偿值储存模块2523、补偿值储存阵列2524、补偿控制模块2525、补偿电流模拟电路2526以及第一晶体管T1和第二晶体管T2。第一晶体管T1的第一导通端与位线251b相连,第二导通端与电流测量模块2522相连,控制端与测量控制模块2521相连;第二晶体管T2的第一导通端与位线251b相连,第二导通端与补偿电流模拟电路2526相连,控制端与补偿控制模块2525相连,电流测量模块2522与补偿值储存模块2523相连,补偿值储存模块2523与补偿电流模拟电路2526、补偿值储存阵列2524以及电流测量模块2522相连。
第一晶体管T1在补偿电流设置阶段导通,在数据读取阶段关断,
第二晶体管T2在数据读取阶段导通,在补偿电流设置阶段关断。
读取模块224用于在数据操作中经由多条位线201b读取相应的存储单元的检测电流以及经由位线251b读取参考电流。
如前所述,读取模块224包括多个感测模块124-1至124-m,感测模块将存储单元阵列201中的存储单元的检测电流与参考电流进行比较。感测模块包括感测放大器。感测放大器从存储单元阵列201的存储单元获得检测电流,从参考单元251和补偿模块252获得参考电流。感测放大器将检测电流与参考电流相比较以获得存储单元的电荷状态,进一步根据电荷状态获得存储数据的逻辑值。例如,感测放大器的输出信号的电平状态表示数据0或数据1。
控制模块221与读取模块224相连,用于控制读取模块224的工作状态。
输出模块225与读取模块224相连,用于输出读取模块224获取到的存储单元中存储的数据。
列译码器222经由位线201b对存储单元寻址。
根据本发明实施例的用于非易失存储器的参考电流产生模块,参考电流包括基准参考电流和补偿电流,通过在参考单元251的浮栅型晶体管的栅极施加读取电压,获得电流值较小的基准参考电流,大幅度减小了读取数据的热电子注入效应,且基准参考电流和存储单元的检测电流可以匹配变化,同时在补偿电流设置阶段预先储存预设的读取条件及其补偿电流的补偿值,在数据读取阶段根据读取条件产生固定的补偿电流,并根据补偿电流对基准参考电流进行补偿从而得到灵活配置的参考电流。
图3示出了根据本发明实施例的参考电流设置阶段的方法流程图。
在步骤S11中,切换补偿电流的补偿值储存模式。
打开参考单元251和第一晶体管T1,关闭第二晶体管T2,从而导通参考单元251和补偿模块252,使得补偿模块252处于补偿电流的补偿值储存状态。
在步骤S12中,根据预设的读取条件获取基准参考电流和补偿电流。
根据预设的读取条件对参考单元251进行读取操作。经由字线251a对参考单元251的浮栅型晶体管的栅极施加读取电压,并经由位线251b检测流经浮栅型晶体管的基准参考电流。
电流测量模块2522通过第一晶体管T1获取当前基准参考电流,测量控制模块2521根据预设的读取条件预先输出较高的调节电流至电流测量模块2522,并逐渐减小调节电流直至电流测量模块2522测量到当前基准参考电流和调节电流的叠加值满足条件,并将满足条件的调节电流存储为当前读取条件对应的补偿电流。
在步骤S13中,存储预设的读取条件及其相应的补偿电流的补偿值。
电流测量模块2522将补偿电流的补偿值暂存至补偿值储存模块2523,再由补偿值储存模块2523将补偿值和相应的预设的读取条件固存至补偿值储存阵列2524。
在步骤S14中,重复上述步骤直至所有预设的读取条件及其相应的补偿值固存至补偿值储存阵列2524。
闪存芯片使用期间涉及多个不同的读取条件,对这些读取条件进行预设排序,然后按照顺序依次测量这些预设的读取条件需要的补偿电流,并将预设的读取条件相应的补偿电流的补偿值固存至补偿值储存阵列2524,直至偿值储存阵列2524固存所有预设的读取条件及其对应的补偿值。
图4示出了根据本发明实施例的数据读取阶段的方法流程图。
在步骤S21中,切换补偿电流的输出模式。
打开参考单元251和第二晶体管T2,关闭第一晶体管T1,从而导通参考单元251和补偿模块252,使得补偿模块252处于补偿电流的输出状态。
步骤S22中,在存储单元和参考单元251的字线上施加读取电压,以分别获取相应的检测电流和基准参考电流。
根据读取条件对参考单元251和存储单元阵列201内相应的存储单元进行读取操作。经由字线251a对参考单元251的浮栅型晶体管的栅极施加读取电压,并经由位线251b检测流经浮栅型晶体管的基准参考电流,并由浮栅型晶体管的漏极输出。经由存储单元对应的字线201a对存储单元的浮栅型晶体管的栅极施加读取电压,并经由存储单元对应的位线201b检测流经浮栅型晶体管的检测电流,并由浮栅型晶体管的漏极输出。
在步骤S23中,根据当前读取条件获取相应的补偿电流。
补偿值储存模块2523根据当前读取条件从补偿值储存阵列2524获取相应的补偿值,并将补偿值输出至补偿电流模拟电路2526,补偿电流模拟电路2526根据补偿值生产相应的补偿电流。
在步骤S23中,根据补偿电流对基准参考电流进行补偿,获得补偿后的参考电流。
补偿电流模拟电路2526将补偿电流通过第二晶体管T2传输至位线251b,由补偿控制模块2525控制补偿电流和基准参考电流在位线251b上并联以形成参考电流。
在步骤S24中,将存储单元的检测电流和补偿后的参考电流相比较以读取存储单元中存储的数据。
读取模块224读取参考电流和检测电流,并将检测电流与参考电流相比较以获得存储单元的电荷状态,进一步根据电荷状态获得存储数据的逻辑值,并将其输出。
依照本发明的实施例如上文,这些实施例并没有详尽叙述所有的细节,也不限制该发明仅为的具体实施例。显然,根据以上描述,可作很多的修改和变化。本说明书选取并具体描述这些实施例,是为了更好地解释本发明的原理和实际应用,从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明的保护范围应当以本发明权利要求及其等效物所界定的范围为准。
Claims (10)
1.一种用于非易失存储器的参考电流产生模块,包括:
参考单元,用于根据读取条件产生相应的基准参考电流;
补偿模块,用于在补偿电流设置阶段存储预设的读取条件及其相应的补偿电流的补偿值,以及在数据读取阶段根据所述读取条件输出相应的补偿电流;以及
参考位线,与所述参考单元和所述补偿模块相连,用于在所述数据读取阶段根据所述补偿电流对所述基准参考电流进行补偿,以获得补偿后的参考电流。
2.根据权利要求1所述的参考电流产生模块,其中,所述补偿模块包括:
第一晶体管,所述第一晶体管的第一导通端与所述参考位线相连;
测量控制模块,与所述第一晶体管的控制端相连,用于根据所述预设的读取条件输出调节电流;以及
电流测量模块,与所述第一晶体管的第二导通端相连,用于在所述补偿电流设置阶段通过所述第一晶体管获取当前的基准参考电流,并根据所述预设的读取条件得到相对应的所述补偿电流的补偿值,
其中,所述第一晶体管在所述补偿电流设置阶段导通,在所述数据读取阶段关断。
3.根据权利要求2所述的参考电流产生模块,其中,所述补偿模块还包括:
补偿值储存模块,与所述电流测量模块相连,用于暂存所述补偿电流的补偿值;
补偿值储存阵列,与补偿值储存模块相连,用于储存所有的所述预设的读取条件及其相应的补偿值,
其中,所述补偿值储存模块还用于在所述数据读取阶段根据所述读取条件输出相应的补偿值。
4.根据权利要求3所述的参考电流产生模块,其中,所述补偿模块还包括:
第二晶体管,所述第二晶体管的第一导通端与所述参考位线相连;
补偿电流模拟电路,与所述第二晶体管的第二导通端和所述补偿值储存模块相连;以及
补偿控制模块,与所述第二晶体管的控制端连接,用于在所述数据读取阶段控制所述第二晶体管导通,
其中,所述补偿电流模拟电路用于在所述数据读取阶段获取所述补偿值储存模块输出的补偿值,并根据所述补偿值产生相应的补偿电流。
5.根据权利要求4所述的参考电流产生模块,其中,所述基准参考电流的电流值小于所述补偿电流的电流值。
6.根据权利要求2所述的参考电流产生模块,其中,所述测量控制模块配置为根据所述预设的读取条件预设先输出较高的所述调节电流,并逐渐减小所述调节电流直至所述电流测量模块获取到所述补偿电流。
7.一种用于非易失存储器的参考电流产生模块的操作方法,包括:
在存储单元和参考单元的字线上施加读取电压,以分别获得相应的检测电流和基准参考电流;
根据当前的读取条件产生相应的补偿电流;
根据所述补偿电流对所述基准参考电流进行补偿,获得补偿后的参考电流;
将所述检测电流与所述补偿后的参考电流进行比较,以读取所述存储单元中存储的数据。
8.根据权利要求7所述的操作方法,其中,还包括:
在补偿电流设置阶段预先存储所述读取条件以及对应的补偿电流的补偿值。
9.根据权利要求8所述的操作方法,其中,所述在补偿电流设置阶段预先存储所述读取条件以及对应的补偿电流的补偿值的步骤包括:
根据所述预设的读取条件在所述参考单元的字线施加读取电压,以获取所述参考单元输出的基准参考电流;
根据所述读取条件产生一调节电流,逐渐减小所述调节电流直至所述基准参考电流和所述调节电流的叠加值满足条件;以及
将满足条件的所述调节电流存储为所述读取条件对应的所述补偿电流。
10.根据权利要求7所述的操作方法,其中,所述基准参考电流的电流值小于所述补偿电流的电流值。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210301429.9A CN114664351B (zh) | 2022-03-24 | 2022-03-24 | 用于非易失存储器的参考电流产生模块及其操作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210301429.9A CN114664351B (zh) | 2022-03-24 | 2022-03-24 | 用于非易失存储器的参考电流产生模块及其操作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114664351A true CN114664351A (zh) | 2022-06-24 |
CN114664351B CN114664351B (zh) | 2022-11-25 |
Family
ID=82031399
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210301429.9A Active CN114664351B (zh) | 2022-03-24 | 2022-03-24 | 用于非易失存储器的参考电流产生模块及其操作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114664351B (zh) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1819061A (zh) * | 2004-11-12 | 2006-08-16 | 旺宏电子股份有限公司 | 存储器元件以及正确读取操作窗控制的方法 |
US20060268617A1 (en) * | 2005-05-26 | 2006-11-30 | Macronix International Co., Ltd. | Nitride read-only memory (NROM) device and method for reading the same |
US20090080267A1 (en) * | 2007-09-26 | 2009-03-26 | Ferdinando Bedeschi | Generating reference currents compensated for process variation in non-volatile memories |
US20100157672A1 (en) * | 2008-12-19 | 2010-06-24 | Barkley Gerald J | Wordline Temperature Compensation |
CN103426478A (zh) * | 2012-05-18 | 2013-12-04 | 北京兆易创新科技股份有限公司 | 一种快闪存储器的读电路 |
US20150279473A1 (en) * | 2014-03-25 | 2015-10-01 | Integrated Silicon Solution, Inc. | Flash memory device with sense-amplifier-bypassed trim data read |
CN108198587A (zh) * | 2017-12-21 | 2018-06-22 | 珠海博雅科技有限公司 | 基准电流产生电路以及基准电流产生方法 |
CN109509497A (zh) * | 2017-09-15 | 2019-03-22 | 三星电子株式会社 | 电阻式存储器装置 |
CN109949837A (zh) * | 2017-12-21 | 2019-06-28 | 旺宏电子股份有限公司 | 存储装置的漏电流补偿读取方法 |
-
2022
- 2022-03-24 CN CN202210301429.9A patent/CN114664351B/zh active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1819061A (zh) * | 2004-11-12 | 2006-08-16 | 旺宏电子股份有限公司 | 存储器元件以及正确读取操作窗控制的方法 |
US20060268617A1 (en) * | 2005-05-26 | 2006-11-30 | Macronix International Co., Ltd. | Nitride read-only memory (NROM) device and method for reading the same |
US20090080267A1 (en) * | 2007-09-26 | 2009-03-26 | Ferdinando Bedeschi | Generating reference currents compensated for process variation in non-volatile memories |
US20100157672A1 (en) * | 2008-12-19 | 2010-06-24 | Barkley Gerald J | Wordline Temperature Compensation |
CN103426478A (zh) * | 2012-05-18 | 2013-12-04 | 北京兆易创新科技股份有限公司 | 一种快闪存储器的读电路 |
US20150279473A1 (en) * | 2014-03-25 | 2015-10-01 | Integrated Silicon Solution, Inc. | Flash memory device with sense-amplifier-bypassed trim data read |
CN109509497A (zh) * | 2017-09-15 | 2019-03-22 | 三星电子株式会社 | 电阻式存储器装置 |
CN108198587A (zh) * | 2017-12-21 | 2018-06-22 | 珠海博雅科技有限公司 | 基准电流产生电路以及基准电流产生方法 |
CN109949837A (zh) * | 2017-12-21 | 2019-06-28 | 旺宏电子股份有限公司 | 存储装置的漏电流补偿读取方法 |
Also Published As
Publication number | Publication date |
---|---|
CN114664351B (zh) | 2022-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4533871B2 (ja) | 不揮発性メモリにおける妨害の低減方法 | |
US7939892B2 (en) | Test circuit and method for multilevel cell flash memory | |
US6490203B1 (en) | Sensing scheme of flash EEPROM | |
CN108399935B (zh) | 存储器装置及操作存储器装置的方法 | |
US6967867B2 (en) | Semiconductor memory device and method for correcting memory cell data | |
US8154928B2 (en) | Integrated flash memory systems and methods for load compensation | |
US6535424B2 (en) | Voltage boost circuit using supply voltage detection to compensate for supply voltage variations in read mode voltage | |
US8125835B2 (en) | Memory architecture having two independently controlled voltage pumps | |
US7286412B1 (en) | Method and apparatus to improve nonvolatile memory data retention | |
JP2002100192A (ja) | 不揮発性半導体メモリ | |
US6075738A (en) | Semiconductor memory device | |
KR20200039403A (ko) | 차지 펌프 회로를 포함하는 메모리 장치 | |
US8913444B1 (en) | Read operations and circuits for memory devices having programmable elements, including programmable resistance elements | |
US6373767B1 (en) | Memory that stores multiple bits per storage cell | |
US6992934B1 (en) | Read bitline inhibit method and apparatus for voltage mode sensing | |
US10915133B1 (en) | Non-dominant pole tracking compensation for large dynamic current and capacitive load reference generator | |
US7286409B1 (en) | Method and apparatus to improve nonvolatile memory data retention | |
CN114664351B (zh) | 用于非易失存储器的参考电流产生模块及其操作方法 | |
US7596037B2 (en) | Independent bi-directional margin control per level and independently expandable reference cell levels for flash memory sensing | |
KR20130072712A (ko) | 비휘발성 메모리 장치 및 그 제어 방법 | |
CN114664355B (zh) | 非易失性存储器的参考电流产生模块和参考电流设置方法 | |
US11948648B2 (en) | Semiconductor memory apparatus | |
JP2000100189A (ja) | 1チップマイクロコンピュータ | |
JP4047003B2 (ja) | 半導体記憶装置 | |
JP2006216196A (ja) | 不揮発性半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |