CN114649382A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN114649382A
CN114649382A CN202111542665.1A CN202111542665A CN114649382A CN 114649382 A CN114649382 A CN 114649382A CN 202111542665 A CN202111542665 A CN 202111542665A CN 114649382 A CN114649382 A CN 114649382A
Authority
CN
China
Prior art keywords
pixels
voltage
display device
column
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111542665.1A
Other languages
English (en)
Inventor
郑光哲
金美那
李瑟斐
赵龙遵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN114649382A publication Critical patent/CN114649382A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

一种显示装置包括：在第一方向上顺序布置的第一像素至第三像素；传输第一初始化电压的第一电压线；传输第二初始化电压的第二电压线；将第一像素和第二像素连接到第一电压线的第一接触插塞；以及将第二像素和第三像素连接到第二电压线的第二接触插塞。

Description

显示装置
本申请要求2020年12月17日递交的韩国专利申请第10-2020-0177817号的优先权以及从其获得的所有权益，该韩国专利申请的内容通过引用整体并入本文。
技术领域
实施例涉及显示装置。
背景技术
显示装置可视地显示数据。显示装置用作诸如蜂窝电话的小型产品中的显示器，或者可以用作诸如电视机的大型产品中的显示器。
显示装置包括接收电信号并且发光的多个像素，以向外部显示图像。像素中的每一个包括发光元件。例如，有机发光显示装置包括作为发光元件的有机发光二极管(“OLED”)。通常，有机发光显示装置具有形成在基板上的薄膜晶体管和OLED，并且OLED自身发光。
近来，随着显示装置的使用多样化，正在尝试用于提高显示装置的质量的各种设计。
发明内容
实施例提供一种能够防止由于从外部产生的静电而发生像素缺陷的显示装置。
本发明的技术目的不限于上述技术目的，并且本领域技术人员将从本发明的描述中清楚地理解未提及的其他技术目的。
另外的特征将部分地在下面的描述中阐述并且部分地将根据该描述而显而易见，或者可以通过实践本发明的实施例而获知。
在实施例中，一种显示装置包括：在第一方向上顺序布置的第一像素至第三像素；传输第一初始化电压的第一电压线；传输第二初始化电压的第二电压线；将第一像素和第二像素连接到第一电压线的第一接触插塞；以及将第二像素和第三像素连接到第二电压线的第二接触插塞。
在实施例中，显示装置可以进一步包括：多个像素，包括第一像素至第三像素并且布置在第一方向和列方向上；将多个像素当中的在第i行和第2j-1列中的像素和在第i行和第2j列中的像素连接到第一电压线的多个第一接触插塞，其中i和j是除0之外的自然数；以及将多个像素当中的在第i行和第2j列中的像素和在第i行和第2j+1列中的像素连接到第二电压线的多个第二接触插塞。
在实施例中，多个第一接触插塞和多个第二接触插塞可以在第一方向上交替布置。
在实施例中，多个第一接触插塞和多个第二接触插塞可以在列方向上布置。
在实施例中，第一电压线可以包括各自在列方向上延伸的多条第一垂直线，并且第二电压线可以包括各自在列方向上延伸的多条第二垂直线。
在实施例中，多条第一垂直线和多条第二垂直线可以在第一方向上交替布置。
在实施例中，多条第一垂直线中的每一条可以与多个第一接触插塞被一体地提供为单体，并且多条第二垂直线中的每一条可以与多个第二接触插塞被一体地提供为单体。
在实施例中，第一电压线可以进一步包括各自在第一方向上延伸的多条第一平行线。
在实施例中，多个像素当中的布置在多条第一平行线当中的在列方向上彼此相邻的第一平行线之间的在第j列中的像素的数量是k，其中k是除0之外的自然数。
在实施例中，多个像素当中的布置在多条第一垂直线当中的在第一方向上彼此相邻的第一垂直线之间的在第i行中的像素的数量可以是2。
在实施例中，多条第一平行线可以分别通过多个第三接触插塞连接到多条第一垂直线。
在实施例中，第二电压线可以进一步包括各自在第一方向上延伸的多条第二平行线。
在实施例中，多条第一平行线和多条第二平行线可以在列方向上彼此交替布置。
在实施例中，多个像素当中的布置在多条第一平行线和多条第二平行线当中的在列方向上彼此相邻的第一平行线和第二平行线之间的在第j列中的像素的数量可以是k，并且布置在多条第一平行线当中的在列方向上彼此相邻的第一平行线之间的在第j列中的像素的数量可以大于k。
在实施例中，多个像素当中的布置在多条第一平行线当中的在列方向上彼此相邻的第一平行线之间的在第j列中的像素的数量可以是k，并且多个像素当中的布置在多条第二平行线当中的在列方向上彼此相邻的第二平行线之间的在第j列中的像素的数量可以是k。
在实施例中，多条第二平行线可以通过多个第四接触插塞分别连接到多条第二垂直线。
在实施例中，第一像素至第三像素中的每一个可以包括：发光元件；驱动晶体管，根据栅源电压控制流到发光元件的电流；第一初始化晶体管，响应于第一扫描信号而将第一初始化电压和第二初始化电压中的一个施加到驱动晶体管的电极；以及第二初始化晶体管，响应于第二扫描信号而将第一初始化电压和第二初始化电压中的剩下的一个施加到发光元件的电极。
在实施例中，第一像素至第三像素中的每一个可以进一步包括：扫描晶体管，响应于第三扫描信号而将数据电压传输到驱动晶体管；以及具有第一电极和第二电极的存储电容器，第二电极连接到驱动晶体管的栅极。
在实施例中，第一像素至第三像素中的每一个可以进一步包括响应于第三扫描信号而将驱动晶体管的漏极和驱动晶体管的栅极彼此连接的补偿晶体管。
在实施例中，第一像素至第三像素中的每一个可以进一步包括：第一发射控制晶体管，响应于发射控制信号而将驱动电压传输到驱动晶体管；以及第二发射控制晶体管，响应于发射控制信号而将驱动晶体管和发光元件彼此连接。
在实施例中，一种显示装置可以包括在第一方向上布置的多个像素和被一体地提供为单体并且在第一方向上连续地延伸的半导体图案，其中：多个像素当中的在第2j-1列中的像素和在第2j列中的像素共用传输第一初始化电压的多个第一接触插塞，多个像素当中的在第2j列中的像素和在第2j+1列中的像素共用传输第二初始化电压的多个第二接触插塞，并且半导体图案包括分别被包括在多个像素中的多个像素区、分别与多个第一接触插塞相对应的多个第一接触区和分别与多个第二接触插塞相对应的多个第二接触区。
在实施例中，多个第一接触区中的每一个可以将多个像素区当中的第2j-1列像素区和第2j列像素区连接，并且多个第二接触区中的每一个可以将多个像素区当中的第2j列像素区和第2j+1列像素区连接。
在实施例中，多个第一接触区和多个第二接触区可以在第一方向上交替布置。
在实施例中，显示装置可以进一步包括：连接到多个第一接触插塞并且接收第一初始化电压的第一电压线；以及连接到多个第二接触插塞并且接收第二初始化电压的第二电压线。
在实施例中，第一电压线可以包括各自在列方向上延伸的多条第一垂直线，并且第二电压线可以包括各自在列方向上延伸的多条第二垂直线。
在实施例中，多条第一垂直线和多条第二垂直线可以在第一方向上交替布置。
在实施例中，第一电压线可以进一步包括各自在第一方向上延伸的多条第一平行线。
在实施例中，多个像素当中的布置在多条第一平行线当中的在列方向上彼此相邻的第一平行线之间的在第j列中的像素的数量可以是k。
在实施例中，多个像素中的每一个可以包括：发光元件；驱动晶体管，根据栅源电压控制流到发光元件的电流；第一初始化晶体管，响应于第一扫描信号而将第一初始化电压和第二初始化电压中的一个施加到驱动晶体管的电极；以及第二初始化晶体管，响应于第二扫描信号而将第一初始化电压和第二初始化电压中的剩下的一个施加到发光元件的电极。
在实施例中，多个像素中的每一个可以进一步包括：扫描晶体管，响应于第三扫描信号而将数据电压传输到驱动晶体管；以及具有第一电极和第二电极的存储电容器，第二电极连接到驱动晶体管的栅极。
根据用于实施以下实施例的详细内容、权利要求书和附图，除上述那些之外的其他实施例、特征和优点将变得显而易见。
这些一般和特定特征可以使用系统、方法、计算机程序或其任何组合来实施。
附图说明
根据以下结合附图进行的描述，本发明的上述和其他实施例、特征和优点将变得更加显而易见，附图中：
图1是显示装置的实施例的示意性框图；
图2示意性地示出多个像素的实施例；
图3示出多个像素的实施例的等效电路图；
图4示出半导体图案的实施例；
图5是示意性地示出显示装置的实施例的截面图；
图6示出电压线的实施例；
图7示出电压线的另一实施例；
图8是示意地示出图7的电压线的截面图；
图9示出图7的示例；
图10示出电压线的另一实施例；
图11是示意地示出图10的电压线的截面图；
图12示出电压线的另一实施例；并且
图13示出电压线的另一实施例。
具体实施方式
现在将详细参考实施例，实施例的示例在附图中示出，在附图中，贯穿本公开，相同的附图标记指代相同的元件。在这点上，示出的实施例可以具有不同的形式和配置，并且不应被解释为限于本文阐述的描述。因此，下面仅通过参考附图描述实施例以说明本发明的特征。如本文所使用的，术语“和/或”包括相关列出的项目中的一个或多个的任何和所有组合。贯穿本公开，表述“a、b和c中的至少一个”指示仅a、仅b、仅c、a和b两者、a和c两者、b和c两者、a、b和c全部或其任何变体。
因为本公开可以具有多种多样的修改实施例，所以在附图中示出实施例，并且关于实施例进行描述。通过参考参照附图描述的实施例，本发明的效果和特征以及实现它们的方法将是显而易见的。然而，本发明可以以许多不同的形式和配置实施，并且不应被解释为限于本文阐述的实施例。
下面将参考附图更详细地描述本发明的实施例。相同或彼此对应的部件与附图编号无关地被赋予相同的附图标记，并且省略冗余的说明。
尽管可以使用诸如“第一”、“第二”等这样的术语来描述各种部件，但是这样的部件不应限于上述术语。上述术语仅用于区分一个部件与另一部件。
除非上下文另有明确地指示，否则以单数使用的表述包括复数的表述。
将理解，本文使用的术语“包括”和/或“包含”指定所陈述的特征或元件的存在，但是不排除一个或多个其他特征或元件的存在或添加。
将进一步理解，当层、区或元件被称为“形成在另一层、区或元件上”时，其可以直接或间接地形成在另一层、区或元件上。即，例如，可以在其之间存在一个或多个居间的层、区或元件。
为了便于说明，可能会夸大或缩小附图中元件的尺寸。换句话说，因为为了便于说明而任意地示出附图中部件的尺寸和厚度，所以以下实施例不限于此。
当实施例可以被不同地实现时，特定工艺顺序可以与所描述的顺序不同地执行。例如，两个连续地描述的工艺可以基本上同时执行或者以与所描述的顺序相反的顺序执行。
在本公开中，术语“和/或”包括相关列出的项目中的一个或多个的任何和所有组合。例如，“A和/或B”可以包括“A”、“B”或“A和B”。贯穿本公开，表述“a、b和c中的至少一个”指示仅a、仅b、仅c、a和b两者、a和c两者、b和c两者、a、b和c全部或其任何变体。
将理解，当层、区域或部件被称为连接到另一层、区域或部件时，其可以直接或间接连接到另一层、区域或部件。即，例如，可以存在居间的层、区域或部件。例如，当层、区或元件等被称为“电连接”时，它们可以直接电连接，或者层、区或元件可以间接电连接，并且在其之间可以存在居间的层、区或部件等。
x轴、y轴和z轴不限于直角坐标系的三个轴，而是可以在广义上解释。例如，x轴、y轴和z轴可以彼此垂直，或者可以表示彼此不垂直的不同方向。
考虑到所讨论的测量以及与特定量的测量相关联的误差(即，测量系统的限制)，本文所使用的“大约”或“近似”包括陈述的值并且意指在由本领域普通技术人员确定的该特定值的可接受的偏差范围内。例如，术语“大约”可以意指在一个或多个标准偏差内，或者在所述值的±30％、±20％、±10％、±5％之内。
除非另有定义，否则本文使用的所有术语(包括技术术语和科学术语)具有与本发明所属领域的普通技术人员通常理解的含义相同的含义。将进一步理解，诸如在常用字典中定义的术语的术语应被解释为具有与其在相关领域和本发明的背景中的含义一致的含义，并且，除非在本文中明确如此定义，否则将不会在理想化或过度正式的意义上来解释。
图1是显示装置的实施例的示意性框图。
显示装置可以包括有机发光显示器，有机发光显示器包括亮度随电流改变的发光元件，例如有机发光二极管。在一些实施例中，显示装置可以包括无机发光显示器(或无机电致发光显示装置)或量子点发光显示器。换句话说，显示装置中包括的发光元件的发射层可以包括有机材料，可以包括无机材料，可以包括量子点，可以包括有机材料和量子点，可以包括无机材料和量子点，或者可以包括有机材料、无机材料和量子点。下面将主要描述显示装置是有机发光显示器的情况。
参考图1，有机发光显示器100包括显示单元110、栅驱动器120、数据驱动器130、时序控制器140和电压发生器150。
显示单元110包括像素PX(参考图7)，例如设置在第i行和第j列的像素PXij。为了方便描述，图1仅示出一个像素，即像素PXij，但是例如，m×n个像素PX可以以矩阵形式布置。这里，m和n是自然数，并且i是1以上且m以下的自然数，并且j是1以上且n以下的自然数。然而，本发明不限于此，并且像素PX可以以各种其他形式布置。
在将稍后描述的图3中，仅出于说明的目的，主要描述包括七个晶体管和一个电容器的像素PX。然而，本公开不仅适用于采用该特定像素电路的像素PX，而且可以适用于其他像素电路，例如采用包括两个晶体管和一个电容器的像素电路的像素PX。
像素PX连接到第一扫描线SL1_1至SL1_m、第二扫描线SL2_1至SL2_m+1、发射控制线EML_1至EML_m和数据线DL_1至DL_n。像素PX连接到电力线(例如，PL_j)、第一电压线VL1和第二电压线VL2。在实施例中，例如，如图1中所示，设置在第i行和第j列的像素PXij可以连接到第一扫描线SL1_i、第二扫描线SL2_i、发射控制线EML_i、数据线DL_j、电力线PL_j、第一电压线VL1、第二电压线VL2和第二扫描线SL2_i+1。为方便起见，相对于像素PXij，第二扫描线SL2_i+1也可以称为第三扫描线。
在另一实施例中，像素PXij可以连接到第一扫描线SL1_i、第二扫描线SL2_i、发射控制线EML_i、数据线DL_j、电力线PL_j、第一电压线VL1、第二电压线VL2和第二扫描线SL2_i+1中的一些。在实施例中，例如，像素PXij可以连接到第一扫描线SL1_i、数据线DL_j和电力线PL_j。
数据线DL_1至DL_n和电力线(例如，PL_j)中的每一条可以在第一方向(或列方向)DR1上延伸并且连接到布置在同一列中的像素PX。第一扫描线SL1_1至SL1_m、第二扫描线SL2_1至SL2_m+1和发射控制线EML_1至EML_m中的每一条可以在第二方向(或行方向)DR2上延伸并且连接到布置在同一行中的像素PX。
如将稍后描述的图6中所示，第一电压线VL1和第二电压线VL2中的每一条可以包括在第一方向DR1上延伸的多条垂线(也称为垂直线)，并且多条垂线可以连接到布置在同一列中的像素PX。在这种情况下，多条垂线可以在在第二方向DR2上彼此相邻的像素PX之间共用。如将稍后描述的图7、图9、图10、图12和图13中所示，第一电压线VL1和第二电压线VL2中的至少一条可以包括多条水平线(也称为平行线)，并且可以连接到多条垂线中的每一条。
第一扫描线SL1_1至SL1_m分别将从栅驱动器120输出的第一扫描信号GW_1至GW_m传输到同一行中的像素PX，第二扫描线SL2_1至SL2_m分别将从栅驱动器120输出的第二扫描信号GI_1至GI_m传输到同一行中的像素PX，并且第二扫描线SL2_2至SL2_m+1分别将从栅驱动器120输出的第三扫描信号GB_1至GB_m传输到同一行中的像素PX。第二扫描信号GI_m和第三扫描信号GB_m-1可以是通过第二扫描线SL2_m传输的同一信号，并且第二扫描信号GI_i和第三扫描信号GB_i-1(参考图3)可以是通过第二扫描线SL2_i传输的同一信号。
发射控制线EML_1至EML_m分别将从栅驱动器120输出的发射控制信号EM_1至EM_m传输到同一行中的像素PX。数据线DL_1至DL_n分别将从数据驱动器130输出的数据电压Dm_1至Dm_n传输到同一列中的像素PX。布置在第i行和第j列的像素PXij接收第一至第三扫描信号GW_i、GI_i和GB_i、数据电压Dm_j和发射控制信号EM_i(参考图3)。
电力线(例如，PL_j)分别将从电压发生器150输出的第一驱动电压ELVDD传输到同一列中的像素PX。在另一实施例中，第一驱动电压ELVDD可以通过在第二方向DR2上延伸的电力线传输到同一行中的像素PX。
第一电压线VL1将从电压发生器150输出的第一初始化电压VINT1传输到像素PX。第二电压线VL2将从电压发生器150输出的第二初始化电压VINT2传输到像素PX。
像素PXij包括发光元件和基于数据电压Dm_j控制流到发光元件的电流的大小的驱动晶体管。数据电压Dm_j从数据驱动器130输出并且由像素PXij经由数据线DL_j接收。在实施例中，例如，发光元件可以包括有机发光二极管。由于发光元件发射与从驱动晶体管接收到的电流的大小相对应的亮度的光，因此像素PXij可以表现与数据电压Dm_j相对应的灰度。像素PX可以与能够表现全色的单元像素的一部分(例如，子像素)相对应。像素PXij可以进一步包括至少一个开关晶体管和至少一个电容器。下面将更详细地描述像素PXij。
电压发生器150可以生成驱动像素PXij所需的电压。在实施例中，例如，电压发生器150可以生成第一驱动电压ELVDD、第二驱动电压ELVSS、第一初始化电压VINT1和第二初始化电压VINT2。第一驱动电压ELVDD的电平可以大于第二驱动电压ELVSS的电平。第二初始化电压VINT2的电平可以大于第一初始化电压VINT1的电平。第二初始化电压VINT2的电平可以大于第二驱动电压ELVSS的电平。第二初始化电压VINT2和第二驱动电压ELVSS之间的差可以小于像素PX的发光元件发光所需的阈值。
电压发生器150可以生成用于控制像素PXij的开关晶体管的第一栅电压VGH和第二栅电压VGL，并且将第一栅电压VGH和第二栅电压VGL提供给栅驱动器120。当第一栅电压VGH被施加到开关晶体管的栅极时，开关晶体管可以截止，并且当第二栅电压VGL被施加到开关晶体管的栅极时，开关晶体管可以导通。第一栅电压VGH也可以称为截止电压，并且第二栅电压VGL也可以称为导通电压。像素PXij的开关晶体管可以是p型金属氧化物半导体场效应晶体管(“MOSFET”)，并且第一栅电压VGH的电平可以大于第二栅电压VGL的电平。尽管图1中未示出，但是电压发生器150可以生成伽马参考电压并且将伽马参考电压提供给数据驱动器130。
时序控制器140可以通过控制栅驱动器120和数据驱动器130的操作时序来控制显示单元110。显示单元110的像素PX可以每帧时段接收新的数据电压Dm_1至Dm_n并且发射与数据电压Dm_1至Dm_n相对应的亮度的光，从而显示与单帧的图像源数据RGB相对应的图像。
在实施例中，单帧时段可以包括栅初始化时段、数据写入和阳极初始化时段以及发射时段。在栅初始化时段中，与第二扫描信号(GI_1至GI_m)的同步可以被执行，并且第一初始化电压VINT1可以被施加到像素PX。在数据写入和阳极初始化时段中，数据电压Dm_1至Dm_n可以通过与第一扫描信号GW进行同步来被提供给像素PX，并且第二初始化电压VINT2可以通过与第三扫描信号(GB_1至GB_m)进行同步来被施加到像素PX。在发射时段中，显示单元110的像素PX发光。
时序控制器140从外部接收图像源数据RGB和控制信号CONT。时序控制器140可以基于显示单元110和像素PX等的特性将图像源数据RGB转换为图像数据DATA。时序控制器140可以将图像数据DATA提供给数据驱动器130。
控制信号CONT可以包括垂直同步信号Vsync、水平同步信号Hsync、数据使能信号DE或时钟信号CLK等。时序控制器140可以通过控制信号CONT控制栅驱动器120和数据驱动器130的操作时序。时序控制器140可以通过对水平扫描时段的数据使能信号DE进行计数来确定帧时段。在这种情况下，可以省略从外部接收的垂直同步信号Vsync和水平同步信号Hsync。图像源数据RGB包括像素PX的亮度信息。在实施例中，亮度可以具有预定数量的灰度，例如1024(＝210)个、256(＝28)个或64(＝26)个。
时序控制器140可以生成包括用于控制栅驱动器120的操作时序的栅时序控制信号GDC和用于控制数据驱动器130的操作时序的数据时序控制信号DDC的控制信号。
栅时序控制信号GDC可以包括栅起始脉冲GSP、栅移位时钟GSC或栅输出使能信号GOE等。栅起始脉冲GSP可以被供应给在扫描时段的起始时间点处生成第一扫描信号的栅驱动器120。栅移位时钟GSC可以包括被共同输入到栅驱动器120的时钟信号和用于移位栅起始脉冲GSP的时钟信号。栅输出使能信号GOE控制栅驱动器120的输出。
数据时序控制信号DDC可以包括源起始脉冲SSP、源采样时钟SSC或源输出使能信号SOE等。源起始脉冲SSP控制由数据驱动器130进行数据采样的起始时间点，并且在扫描时段的起始时间点处被提供给数据驱动器130。源采样时钟SSC可以包括用于基于上升沿或下降沿控制数据驱动器130内的数据的采样操作的时钟信号。源输出使能信号SOE控制数据驱动器130的输出。根据数据传输方案，可以省略提供给数据驱动器130的源起始脉冲SSP。
栅驱动器120响应于从时序控制器140接收的栅时序控制信号GDC，使用从电压发生器150提供的第一栅电压VGH和第二栅电压VGL，顺序生成第一扫描信号GW_1至GW_m、第二扫描信号GI_1至GI_m和第三扫描信号GB_1至GB_m。
数据驱动器130响应于从时序控制器140接收到的数据时序控制信号DDC而采样并锁存从时序控制器140供应的图像数据DATA，并且将图像数据DATA转换为并行数据系统的数据。当数据驱动器130将图像数据DATA转换为并行数据系统的数据时，图像数据DATA被转换为伽马参考电压并且被转换为模拟数据电压。数据驱动器130通过数据线DL_1至DL_n将数据电压Dm_1至Dm_n提供给像素PX。像素PX响应于第一扫描信号GW_1至GW_m而接收数据电压Dm_1至Dm_n。
图2示意性地示出多个像素的实施例。
参考图2，有机发光显示器的显示单元110包括像素PX(参考图7)，例如设置在第i行和第j-1列的像素PXi(j-1)(在下文中称为第一像素)、设置在第i行和第j列的像素PXij(在下文中称为第二像素)和设置在第i行和第j+1列的像素PXi(j+1)(在下文中称为第三像素)。
像素PX可以布置在第一方向(或列方向)DR1和第二方向(或行方向)DR2上。在实施例中，例如，像素PX可以以矩阵形式布置。然而，本发明不限于此，并且像素PX可以以各种其他形式布置。
在实施例中，在在第二方向DR2上顺序布置的第一像素PXi(j-1)、第二像素PXij和第三像素PXi(j+1)当中，第一像素PXi(j-1)与第二像素PXij可以彼此共用第一接触插塞CP1，并且第二像素PXij和第三像素PXi(j+1)可以彼此共用第二接触插塞CP2。
第一接触插塞CP1可以连接到被施加第一初始化电压VINT1的第一电压线VL1，并且第二接触插塞CP2可以连接到被施加第二初始化电压VINT2的第二电压线VL2。
因为第一像素PXi(j-1)和第二像素PXij彼此共用第一接触插塞CP1，所以第一像素PXi(j-1)和第二像素PXij可以通过第一接触插塞CP1连接到第一电压线VL1。因为第二像素PXij和第三像素PXi(j+1)彼此共用第二接触插塞CP2，所以第二像素PXij和第三像素PXi(j+1)可以通过第二接触插塞CP2连接到第二电压线VL2。
换句话说，第一接触插塞CP1可以将第一像素PXi(j-1)和第二像素PXij连接到第一电压线VL1，并且第二接触插塞CP2可以将第二像素PXij和第三像素PXi(j+1)连接到第二电压线VL2。
如将稍后描述的图5中所示，第一接触插塞CP1和第二接触插塞CP2可以与导电层的一部分相对应。第一接触插塞CP1和第二接触插塞CP2可以与导电层的设置在绝缘层中限定的接触孔中的部分相对应。
第二像素PXij可以与布置在前一列中的第一像素PXi(j-1)共用第一接触插塞CP1并且可以与布置在下一列中的第三像素PXi(j+1)共用第二接触插塞CP2。
尽管图2中未示出，但是像第二像素PXij和第三像素PXi(j+1)一样，第一像素PXi(j-1)可以与布置在前一列中的像素共用第二接触插塞CP2。在一些实施例中，像第一像素PXi(j-1)和第二像素PXij一样，第三像素PXi(j+1)可以与布置在下一列中的像素共用第一接触插塞CP1。
在这种情况下，第一像素PXi(j-1)可以与布置在前一列中的像素共用第二接触插塞CP2，并且可以与布置在下一列中的第二像素PXij共用第一接触插塞CP1。第三像素PXi(j+1)可以与布置在前一列中的第二像素PXij共用第二接触插塞CP2，并且可以与布置在下一列中的像素共用第一接触插塞CP1。
换句话说，布置在第i行中的像素可以通过在第二方向DR2上交替布置的第一接触插塞CP1和第二接触插塞CP2彼此连接。
虽然图2中未示出，但是像布置在第i行中的像素一样，布置在第i-1行中的像素或布置在第i+1行中的像素等可以以相同方式配置。在这种情况下，第一接触插塞CP1和第二接触插塞CP2中的每一个可以在第一方向DR1上布置。
图3示出多个像素的实施例的等效电路图。
图3示出第一像素PXi(j-1)、第二像素PXij和第三像素PXi(j+1)。因为第一像素PXi(j-1)、第二像素PXij和第三像素PXi(j+1)设置在同一行中，所以第一像素PXi(j-1)、第二像素PXij和第三像素PXi(j+1)可以连接到相同的第一至第三扫描线GWL_i、GIL_i和GBL_i以及发射控制线EML_i。第一像素PXi(j-1)、第二像素PXij和第三像素PXi(j+1)可以在第二方向DR2上顺序布置并且彼此相邻。
在实施例中，第一像素PXi(j-1)和第二像素PXij可以经由第一接触插塞CP1接收第一初始化电压VINT1，并且第二像素PXij和第三像素PXi(j+1)可以经由第二接触插塞CP2接收第二初始化电压VINT2。换句话说，第一像素PXi(j-1)和第二像素PXij可以彼此共用第一接触插塞CP1，并且第二像素PXij和第三像素PXi(j+1)可以彼此共用第二接触插塞CP2。换句话说，第一像素PXi(j-1)和第二像素PXij可以彼此共用第一电压线VL1，并且第二像素PXij和第三像素PXi(j+1)可以彼此共用第二电压线VL2。
参考图3，第一像素PXi(j-1)连接到用于分别传输第一至第三扫描信号GW_i、GI_i和GB_i(或GI_i+1)的第一至第三扫描线GWL_i、GIL_i和GBL_i、用于传输数据电压Dm_j-1的数据线DL_j-1以及用于传输发射控制信号EM_i的发射控制线EML_i。第一像素PXi(j-1)连接到用于传输第一驱动电压ELVDD的电力线PL_j-1、用于传输第一初始化电压VINT1的第一电压线VL1和用于传输第二初始化电压VINT2的第二电压线VL2。第一像素PXi(j-1)连接到被施加第二驱动电压ELVSS的公共电极。
第一扫描线GWL_i与图1中的第一扫描线SL1_i相对应，第二扫描线GIL_i与图1中的第二扫描线SL2_i相对应，并且第三扫描线GBL_i与图1中的第二扫描线SL2_i+1相对应。
第二像素PXij连接到用于分别传输第一至第三扫描信号GW_i、GI_i和GB_i(或GI_i+1)的第一至第三扫描线GWL_i、GIL_i和GBL_i、用于传输数据电压Dm_j的数据线DL_j以及用于传输发射控制信号EM_i的发射控制线EML_i。第二像素PXij连接到用于传输第一驱动电压ELVDD的电力线PL_j、用于传输第一初始化电压VINT1的第一电压线VL1和用于传输第二初始化电压VINT2的第二电压线VL2。第二像素PXij连接到被施加第二驱动电压ELVSS的公共电极。第二像素PXij可以与图1中的像素PXij相对应。
第三像素PXi(j+1)连接到用于分别传输第一至第三扫描信号GW_i、GI_i和GB_i(或GI_i+1)的第一至第三扫描线GWL_i、GIL_i和GBL_i、用于传输数据电压Dm_j+1的数据线DL_j+1以及用于传输发射控制信号EM_i的发射控制线EML_i。第三像素PXi(j+1)连接到用于传输第一驱动电压ELVDD的电力线PL_j+1、用于传输第一初始化电压VINT1的第一电压线VL1以及用于传输第二初始化电压VINT2的第二电压线VL2。第三像素PXi(j+1)连接到被施加第二驱动电压ELVSS的公共电极。
下面将描述第一像素PXi(j-1)、第二像素PXij和第三像素PXi(j+1)中包括的元件。因为第一像素PXi(j-1)和第三像素PXi(j+1)的等效电路图可以与第二像素PXij的等效电路图以相同的方式应用，所以将主要描述第二像素PXij。
第二像素PXij包括发光元件OLED、第一至第七晶体管T1至T7和存储电容器Cst。发光元件OLED可以包括具有阳极和阴极的有机发光二极管。阴极可以包括被施加第二驱动电压ELVSS的公共电极。
第一晶体管T1可以包括其中漏极电流的大小根据栅源电压被确定的驱动晶体管，并且第二至第七晶体管T2至T7可以包括根据栅源电压(基本上是栅电压)导通或截止的开关晶体管。第三晶体管T3包括彼此串联连接的第一补偿晶体管T3a和第二补偿晶体管T3b。第四晶体管T4包括彼此串联连接的第一栅初始化晶体管T4a和第二栅初始化晶体管T4b。
第一晶体管T1也可以称为驱动晶体管，第二晶体管T2也可以称为扫描晶体管，第三晶体管T3也可以称为补偿晶体管，第四晶体管T4也可以称为栅初始化晶体管，第五晶体管T5也可以称为第一发射控制晶体管，第六晶体管T6也可以称为第二发射控制晶体管，并且第七晶体管T7也可以称为阳极初始化晶体管。
存储电容器Cst连接在电力线PL_j和驱动晶体管T1的栅极之间。存储电容器Cst可以包括连接到电力线PL_j的上电极CE2和连接到驱动晶体管T1的栅极的下电极CE1。
驱动晶体管T1可以根据栅源电压控制从电力线PL_j流到发光元件OLED的驱动电流Id的大小。驱动晶体管T1可以包括连接到存储电容器Cst的下电极CE1的栅极、通过第一发射控制晶体管T5连接到电力线PL_j的源极S和通过第二发射控制晶体管T6连接到发光元件OLED的漏极D。
驱动晶体管T1可以根据栅源电压将驱动电流Id输出到发光元件OLED。驱动电流Id的大小基于驱动晶体管T1的栅源电压与阈值电压之间的电压差来被确定。发光元件OLED可以从驱动晶体管T1接收驱动电流Id，并且发射根据驱动电流Id的大小的亮度的光。
扫描晶体管T2响应于第一扫描信号GW_i而将数据电压Dm_j传输到驱动晶体管T1的源极S。扫描晶体管T2可以包括连接到第一扫描线GWL_i的栅极、连接到数据线DL_j的源极S和连接到驱动晶体管T1的源极S的漏极D。
第一补偿晶体管T3a和第二补偿晶体管T3b彼此串联连接在驱动晶体管T1的漏极D和栅极之间，并且响应于第一扫描信号GW_i而将驱动晶体管T1的漏极D连接到驱动晶体管T1的栅极。第一补偿晶体管T3a可以包括连接到第一扫描线GWL_i的栅极、连接到驱动晶体管T1的漏极D的源极S和连接到第二补偿晶体管T3b的源极S的漏极D。第二补偿晶体管T3b可以包括连接到第一扫描线GWL_i的栅极、连接到第一补偿晶体管T3a的漏极D的源极S和连接到驱动晶体管T1的栅极的漏极D。
在图3中，补偿晶体管T3包括彼此串联连接的两个晶体管，但是补偿晶体管T3可以包括一个晶体管。在另一实施例中，补偿晶体管T3可以包括彼此串联连接的三个或更多个晶体管。
栅初始化晶体管T4响应于第二扫描信号GI_i而将第一初始化电压VINT1施加到驱动晶体管T1的栅极。栅初始化晶体管T4可以包括连接到第二扫描线GIL_i的栅极、连接到驱动晶体管T1的栅极的源极S和连接到第一电压线VL1的漏极D。
第一像素PXi(j-1)和第二像素PXij可以共用连接到第一电压线VL1的第一接触插塞CP1。当第一像素PXi(j-1)和第二像素PXij的栅初始化晶体管T4响应于第二扫描信号GI_i而导通时，经由第一接触插塞CP1接收的第一初始化电压VINT1可以被施加到第一像素PXi(j-1)和第二像素PXij的驱动晶体管T1的栅极。
如图3中所示，栅初始化晶体管T4可以包括彼此串联连接在驱动晶体管T1的栅极和第一电压线VL1之间的第一栅初始化晶体管T4a和第二栅初始化晶体管T4b。第一栅初始化晶体管T4a可以包括连接到第二扫描线GIL_i的栅极、连接到驱动晶体管T1的栅极的源极S和连接到第二栅初始化晶体管T4b的源极S的漏极D。第二栅初始化晶体管T4b可以包括连接到第二扫描线GIL_i的栅极、连接到第一栅初始化晶体管T4a的漏极D的源极S和连接到第一电压线VL1的漏极D。
在图3中，栅初始化晶体管T4包括彼此串联连接的两个晶体管，但是栅初始化晶体管T4可以包括彼此串联连接的三个或更多个晶体管。在另一实施例中，栅初始化晶体管T4可以包括一个晶体管。
阳极初始化晶体管T7响应于第三扫描信号GB_i而将第二初始化电压VINT2施加到发光元件OLED。阳极初始化晶体管T7可以包括连接到第三扫描线GBL_i的栅极、连接到发光元件OLED的阳极的源极S和连接到第二电压线VL2的漏极D。
第二像素PXij和第三像素PXi(j+1)可以共用连接到第二电压线VL2的第二接触插塞CP2。当第二像素PXij和第三像素PXi(j+1)的阳极初始化晶体管T7响应于第三扫描信号GB_i而导通时，经由第二接触插塞CP2接收的第二初始化电压VINT2可以被施加到第二像素PXij和第三像素PXi(j+1)的发光元件OLED的阳极中的每一个。
第一发射控制晶体管T5可以响应于发射控制信号EM_i而将电力线PL_j和驱动晶体管T1的源极S彼此连接。第一发射控制晶体管T5可以包括连接到发射控制线EML_i的栅极、连接到电力线PL_j的源极S和连接到驱动晶体管T1的源极S的漏极D。
第二发射控制晶体管T6可以响应于发射控制信号EM_i而将驱动晶体管T1的漏极D和发光元件OLED的阳极彼此连接。第二发射控制晶体管T6可以包括连接到发射控制线EML_i的栅极、连接到驱动晶体管T1的漏极D的源极S和连接到发光元件OLED的阳极的漏极D。
第二扫描信号GI_i可以与前一行的第一扫描信号GW_i-1基本同步。第三扫描信号GB_i可以与第一扫描信号GW_i基本同步。在另一实施例中，第三扫描信号GB_i可以与下一行的第一扫描信号GW_i+1同步。
下面将详细描述实施例中的有机发光显示器的像素的预定操作过程。
首先，当接收到高电平的发射控制信号EM_i时，第一发射控制晶体管T5和第二发射控制晶体管T6截止，驱动晶体管T1停止输出驱动电流Id，并且发光元件OLED停止发光。
此后，在其中接收低电平的第二扫描信号GI_i的栅初始化时段期间，栅初始化晶体管T4导通，并且第一初始化电压VINT1被施加到驱动晶体管T1的栅极，即存储电容器Cst的下电极CE1。第一驱动电压ELVDD与第一初始化电压VINT1之间的电压差(ELVDD-VINT1)被存储在存储电容器Cst中。
此后，在其中接收低电平的第一扫描信号GW_i的数据写入时段期间，扫描晶体管T2和补偿晶体管T3导通，并且数据电压Dm_j被驱动晶体管T1的源极S接收。通过补偿晶体管T3，驱动晶体管T1被二极管连接，并且正向偏置。驱动晶体管T1的栅电压从第一初始化电压VINT1上升。当驱动晶体管T1的栅电压等于通过从数据电压Dm_j减去驱动晶体管T1的阈值电压Vth而得到的数据补偿电压(Dm_j-|Vth|)时，驱动晶体管T1截止，并且驱动晶体管T1的栅电压停止上升。因此，第一驱动电压ELVDD与数据补偿电压(Dm_j-|Vth|)之间的电压差(ELVDD-Dm_j+|Vth|)被存储在存储电容器Cst中。
另外，在其中接收低电平的第三扫描信号GB_i的阳极初始化时段期间，阳极初始化晶体管T7导通，并且第二初始化电压VINT2被施加到发光元件OLED的阳极。通过将第二初始化电压VINT2施加到发光元件OLED的阳极以使发光元件OLED完全停止发光，可以消除其中发光元件OLED响应于下一帧中的黑色灰度而发射微弱光的现象。
第二初始化电压VINT2的电平可以大于第一初始化电压VINT1的电平，并且可以小于比第二驱动电压ELVSS大发光元件OLED的阈值电压的电压电平。发光元件OLED具有较大的尺寸，并且因此具有相当大的电容。此外，第一初始化电压VINT1的电平如此之低以致发光元件OLED在下一帧中经过相当长的延迟时间后开始发光。然而，在示出的实施例中，通过以具有比第一初始化电压VINT1的电平高的电平的第二初始化电压VINT2初始化发光元件OLED的阳极，发光元件OLED可以在下一帧中在短时间内开始发光。换句话说，可以解决发光延迟问题。
第一扫描信号GW_i和第三扫描信号GB_i可以彼此基本同步，并且在这种情况下，数据写入时段和阳极初始化时段可以是同一时段。
此后，当接收到低电平的发射控制信号EM_i时，第一发射控制晶体管T5和第二发射控制晶体管T6可以导通，驱动晶体管T1可以输出与存储电容器Cst中存储的电压(即，通过从驱动晶体管T1的源栅电压(ELVDD-Dm_j+|Vth|)减去阈值电压(|Vth|)而得到的电压(ELVDD-Dm_j))相对应的驱动电流Id，并且发光元件OLED可以发射与驱动电流Id的大小相对应的亮度的光。
图4示出半导体图案Act的实施例。
参考图4，有机发光显示装置的显示单元可以包括半导体图案Act。
半导体图案Act可以在第二方向DR2上连续地延伸。半导体图案Act可以在没有断开的情况下在第二方向DR2上延伸，并且被一体地提供为单体。图4中示出的半导体图案Act部分地在第一方向DR1上延伸，但是整体上可以主要在第二方向DR2上延伸。换句话说，半导体图案Act微观地包括在第一方向DR1上延伸的部分，但是整体上可以主要在第二方向DR2上延伸。
半导体图案Act可以包括多个像素区Ai(j-1)、Aij和Ai(j+1)以及布置在多个像素区Ai(j-1)、Aij和Ai(j+1)之间的多个第一接触区Acp1和多个第二接触区Acp2。
多个像素区Ai(j-1)、Aij和Ai(j+1)可以分别被包括在多个像素PXi(j-1)、PXij和PXi(j+1)中。多个第一接触区Acp1可以分别与多个第一接触插塞CP1相对应，并且多个第二接触区Acp2可以分别与多个第二接触插塞CP2相对应。在一些实施例中，如将稍后描述的图5中所示，多个第一接触区Acp1可以分别与多个第一接触插塞CP1直接接触，并且多个第二接触区Acp2可以分别与多个第二接触插塞CP2直接接触。
在实施例中，第一接触区Acp1和第二接触区Acp2可以在第二方向DR2上交替布置。
第一接触区Acp1可以将第一像素PXi(j-1)的像素区Ai(j-1)和第二像素PXij的像素区Aij彼此连接，并且第二接触区Acp2可以将第二像素PXij的像素区Aij和第三像素PXi(j+1)的像素区Ai(j+1)彼此连接。如以上参考图2所描述的，像第二像素PXij和第三像素PXi(j+1)一样，第一像素PXi(j-1)可以与布置在前一列中的像素共用第二接触插塞CP2，并且像第一像素PXi(j-1)和第二像素PXij一样，第三像素PXi(j+1)可以与布置在下一列中的像素共用第一接触插塞CP1。因此，第一像素PXi(j-1)的像素区Ai(j-1)和布置在前一列中的像素的像素区可以通过第二接触区Acp2彼此连接，并且第三像素PXi(j+1)的像素区Ai(j+1)和布置在下一列中的像素的像素区可以通过第一接触区Acp1彼此连接。
在比较例中，半导体图案可以不在行方向上连续地延伸，并且可以包括彼此分开的多个岛图案。包括在多个像素中的每一个中的岛图案可以不彼此连接。在形成半导体图案后进行后续工艺的过程期间，可能会从外部产生(或引入)静电。当半导体图案包括彼此分开的岛图案时，产生(或引入)的静电可能在岛图案中的每一个中被隔离。因此，受静电影响的半导体图案可能被损坏，并且损坏的半导体图案可能导致像素缺陷。
然而，当如在本发明的实施例中那样半导体图案Act在第二方向DR2上连续地延伸时，从外部产生(或引入)的静电可以不被隔离，而是可以在第二方向DR2上分散(或移动)。因为静电没有被隔离并且可以在半导体图案Act内在第二方向DR2上分散，所以可以防止半导体图案Act被损坏。
图5是示意性地示出显示装置的实施例的截面图。
图5示出第一像素PXi(j-1)、第二像素PXij和第三像素PXi(j+1)中的每一个的一部分，并且其中可能省略一些元件。
第一像素PXi(j-1)可以包括栅初始化晶体管T4i(j-1)，第二像素PXij可以包括驱动晶体管T1ij、栅初始化晶体管T4ij和阳极初始化晶体管T7ij，并且第三像素PXi(j+1)可以包括阳极初始化晶体管T7i(j+1)。
第一像素PXi(j-1)的栅初始化晶体管T4i(j-1)可以包括有源区A4i(j-1)和栅电极G。第一像素PXi(j-1)的栅初始化晶体管T4i(j-1)的有源区A4i(j-1)可以与第一像素PXi(j-1)的像素区Ai(j-1)的一部分相对应。
第二像素PXij的驱动晶体管T1ij可以包括有源区A1ij和栅电极G，第二像素PXij的栅初始化晶体管T4ij可以包括有源区A4ij和栅电极G，并且第二像素PXij的阳极初始化晶体管T7ij可以包括有源区A7ij和栅电极G。第二像素PXij的驱动晶体管T1ij的有源区A1ij、第二像素PXij的栅初始化晶体管T4ij的有源区A4ij和第二像素PXij的阳极初始化晶体管T7ij的有源区A7ij中的每一个可以与第二像素PXij的像素区Aij的一部分相对应。
第三像素PXi(j+1)的阳极初始化晶体管T7i(j+1)可以包括有源区A7i(j+1)和栅电极G。第三像素PXi(j+1)的阳极初始化晶体管T7i(j+1)的有源区A7i(j+1)可以与第三像素PXi(j+1)的像素区Ai(j+1)的一部分相对应。
第一像素PXi(j-1)的栅初始化晶体管T4i(j-1)的有源区A4i(j-1)和第二像素PXij的栅初始化晶体管T4ij的有源区A4ij可以通过第一接触区Acp1彼此连接。第二像素PXij的阳极初始化晶体管T7ij的有源区A7ij和第三像素PXi(j+1)的阳极初始化晶体管T7i(j+1)的有源区A7i(j+1)可以通过第二接触区Acp2彼此连接。
下面将参考图5详细描述堆叠在显示装置中的多层等。
在实施例中，基板200可以包括玻璃材料、陶瓷材料、金属材料或者柔性或可弯曲的材料。在实施例中，当基板200是柔性或可弯曲的时，基板200可以包括聚合物树脂，例如聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯或乙酸丙酸纤维素。
基板200可以具有所述材料的单层或多层结构，并且在多层结构的情况下可以进一步包括无机层。在一些实施例中，基板200可以具有有机材料、无机材料和另一有机材料的结构。
缓冲层211可以减少或阻止来自基板200下方的异物、湿气或周围空气的渗透，并且可以在基板200上提供平坦表面。在实施例中，缓冲层211可以包括诸如氧化物或氮化物的无机材料，可以包括有机材料，或者可以包括有机和无机复合物。另外，缓冲层211可以包括无机材料和有机材料的单层或多层结构。
在基板200和缓冲层211之间可以进一步包括阻挡层(未示出)。阻挡层可以防止或最小化杂质从基板200等渗透到有源区A4i(j-1)、A1ij、A4ij、A7ij和A7i(j+1)中。在实施例中，阻挡层可以包括诸如氧化物或氮化物的无机材料，可以包括有机材料，或者可以包括有机和无机复合物。另外，阻挡层可以包括包含无机材料和有机材料的单层或多层结构。
有源区A4i(j-1)、A1ij、A4ij、A7ij和A7i(j+1)、第一接触区Acp1和第二接触区Acp2可以布置在缓冲层211上。有源区A4i(j-1)、A1ij、A4ij、A7ij和A7i(j+1)、第一接触区Acp1和第二接触区Acp2可以包括非晶硅或多晶硅。
在另一实施例中，有源区A4i(j-1)、A1ij、A4ij、A7ij和A7i(j+1)、第一接触区Acp1和第二接触区Acp2可以包括氧化物半导体材料。在实施例中，例如，有源区A4i(j-1)、A1ij、A4ij、A7ij和A7i(j+1)、第一接触区Acp1和第二接触区Acp2可以包括铟(In)、镓(Ga)、锡(Sn)、锆(Zr)、钒(V)、铪(Hf)、镉(Cd)、锗(Ge)、铬(Cr)、钛(Ti)、铝(Al)、铯(Cs)、铈(Ce)和锌(Zn)中的至少一种材料的氧化物。
在实施例中，例如，有源区A4i(j-1)、A1ij、A4ij、A7ij和A7i(j+1)、第一接触区Acp1和第二接触区Acp2可以包括InSnZnO(“ITZO”)半导体层或InGaZnO(“IGZO”)半导体层等。因为氧化物半导体具有宽带隙(大约3.1电子伏特(eV))、高载流子迁移率和低泄漏电流，所以即使当驱动时间长时，电压降也不大，并且因此，即使在低频驱动的情况下，由于电压降引起的亮度变化也不大。
有源区A4i(j-1)、A1ij、A4ij、A7ij和A7i(j+1)中的每一个可以包括沟道区以及分别布置在沟道区的相对侧的源区和漏区。有源区A4i(j-1)、A1ij、A4ij、A7ij和A7i(j+1)可以包括单层或多层。
第一栅绝缘层213和第二栅绝缘层215可以堆叠在基板200上，使得有源区A4i(j-1)、A1ij、A4ij、A7ij、A7i(j+1)、第一接触区Acp1和第二接触区Acp2被覆盖。第一栅绝缘层213和第二栅绝缘层215可以包括氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)或氧化锌(ZnOx)。ZnOx可以是ZnO和/或ZnO2。
栅电极G可以布置在第一栅绝缘层213上。在实施例中，栅电极G中的每一个可以包括包含钼(Mo)、Al、铜(Cu)或Ti等的导电材料，并且可以包括包含上述材料的单层或多层。在实施例中，例如，栅电极G中的每一个可以具有Ti层、Al层和另一Ti层的多层结构。
栅电极G可以分别至少部分地与有源区A4i(j-1)、A1ij、A4ij、A7ij和A7i(j+1)重叠。在实施例中，例如，栅电极G可以分别与有源区A4i(j-1)、A1ij、A4ij、A7ij和A7i(j+1)的沟道区重叠。
在实施例中，如图5中所示，存储电容器Cst可以包括下电极CE1和上电极CE2并且可以与驱动晶体管T1ij重叠。在实施例中，驱动晶体管T1ij的栅电极G可以用作存储电容器Cst的下电极CE1。与上述不同，例如，存储电容器Cst可以不与驱动晶体管T1ij重叠并且可以与驱动晶体管T1ij分离。
存储电容器Cst的上电极CE2可以与下电极CE1重叠(第二栅绝缘层215在上电极CE2与下电极CE1之间)，并且可以形成电容器。在这种情况下，第二栅绝缘层215可以用作存储电容器Cst的介电层。在实施例中，存储电容器Cst的上电极CE2可以包括包含Mo、Al、Cu或Ti等的导电层，并且可以具有包含上述材料的多层或单层结构。在实施例中，例如，存储电容器Cst的上电极CE2可以具有Ti层、Al层和另一Ti层的多层结构。
中间绝缘层217可以被提供在第二栅绝缘层215上以覆盖存储电容器Cst的上电极CE2。中间绝缘层217可以包括SiO2、SiNx、SiON、Al2O3、TiO2、Ta2O5、HfO2或ZnOx等。ZnOx可以是ZnO和/或ZnO2。
导电层可以布置在中间绝缘层217上。在实施例中，导电层可以包括包含Mo、Al、Cu或Ti等的导电材料，并且可以包括包含上述材料的多层或单层。在实施例中，例如，导电层可以具有Ti层、Al层和另一Ti层的多层结构。
导电层可以包括连接线CML、第一电压线VL1和第二电压线VL2。
连接线CML、第一电压线VL1和第二电压线VL2可以分别通过限定在绝缘层中的接触孔连接到有源区A4i(j-1)、A1ij、A4ij、A7ij和A7i(j+1)、第一接触区Acp1以及第二接触区Acp2。
在实施例中，例如，连接线CML可以通过限定在第一栅绝缘层213、第二栅绝缘层215和中间绝缘层217中的接触孔连接到第二像素PXij的阳极初始化晶体管T7ij的有源区A7ij。连接线CML可以将发光元件300和第二像素PXij的阳极初始化晶体管T7ij彼此连接。
第一电压线VL1可以通过限定在第一栅绝缘层213、第二栅绝缘层215和中间绝缘层217中的第一接触孔CNT1连接到第一接触区Acp1。第一电压线VL1的一部分可以设置在第一接触孔CNT1中，并且第一电压线VL1的设置在第一接触孔CNT1中的该部分也可以称为第一接触插塞CP1。换句话说，第一电压线VL1和第一接触插塞CP1可以被一体地提供为单体。
第二电压线VL2可以通过限定在第一栅绝缘层213、第二栅绝缘层215和中间绝缘层217中的第二接触孔CNT2连接到第二接触区Acp2。第二电压线VL2的一部分可以设置在第二接触孔CNT2中，并且第二电压线VL2的设置在第二接触孔CNT2中的该部分也可以称为第二接触插塞CP2。换句话说，第二电压线VL2和第二接触插塞CP2可以被一体地提供为单体。
在图5中，第一电压线VL1和第二电压线VL2布置在中间绝缘层217上。然而，在另一实施例中，第一电压线VL1和第二电压线VL2可以布置在第一栅绝缘层213或第二栅绝缘层215上。
导电层可以被无机保护层(未示出)覆盖。无机保护层可以包括氮化硅(SiNx)和氧化硅(SiOx)的单层或多层。可以引入无机保护层以覆盖并且保护布置在中间绝缘层217上的一些线。
平坦化层219可以布置在中间绝缘层217上，并且发光元件300可以布置在平坦化层219上。
平坦化层219可以包括包含有机材料的单层或多层，并且可以提供平坦的上表面。在实施例中，平坦化层219可以包括诸如苯并环丁烯(“BCB”)、聚酰亚胺、六甲基二硅氧烷(“HMDSO”)、聚(甲基丙烯酸甲酯)(“PMMA”)或聚苯乙烯(“PS”)的通用聚合物、具有苯酚类基团的聚合物衍生物、丙烯酸类聚合物、酰亚胺类聚合物、芳基醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物、乙烯醇类聚合物或其任何混合物。
发光元件300可以布置在平坦化层219上。发光元件300可以包括像素电极310、包括有机发射层的中间层320和对置电极330。
像素电极310可以包括(半)透光电极或反射电极。在一些实施例中，像素电极310可以包括包含银(Ag)、镁(Mg)、Al、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、Cr及其任何化合物中的至少一种的反射层以及在反射层上形成或提供的透明或半透明电极层。透明或半透明电极层可以包括氧化铟锡(“ITO”)、氧化铟锌(“IZO”)、ZnO、In2O3、氧化铟镓(“IGO”)和氧化铝锌(“AZO”)中的至少一种。在一些实施例中，像素电极310可以具有ITO层、Ag层和另一ITO层的结构。
像素限定层221可以布置在平坦化层219上。另外，像素限定层221可以通过增大像素电极310的边缘与像素电极310上的对置电极330之间的距离来防止像素电极310的边缘处的电弧等。
在实施例中，像素限定层221可以包括包含聚酰亚胺、聚酰胺、丙烯酸树脂、BCB和酚醛树脂中的至少一种的一种或多种无机绝缘材料。
中间层320可以布置在由像素限定层221提供的开口内。中间层320可以包括有机发射层。在实施例中，有机发射层可以包括发射红光、绿光、蓝光或白光的荧光材料或磷光材料。然而，本发明不限于此，并且有机发射层可以包括发射各种其他颜色的光的荧光材料或磷光材料。在实施例中，有机发射层可以包括低分子量有机材料或聚合物有机材料，并且在有机发射层的下方和上方可以选择性地进一步布置诸如空穴传输层(“HTL”)、空穴注入层(“HIL”)、电子传输层(“ETL”)或电子注入层(“EIL”)的功能层。
中间层320可以被布置为与多个像素电极310中的每一个相对应。然而，本发明不限于此。中间层320可以包括遍及多个像素电极310被一体地提供为单体的层，并且可以进行各种修改。
对置电极330可以是透光电极或反射电极。在一些实施例中，对置电极330可以包括透明电极或半透明电极，并且可以包括具有低功函数并且包括Li、钙(Ca)、LiF、Al、Ag、Mg或其任何化合物或者诸如LiF/Ca或LiF/Al的具有多层结构的材料的金属薄膜。此外，包括ITO、IZO、ZnO或In2O3的透明导电氧化物(“TCO”)层可以被进一步布置在金属薄膜上。对置电极330可以遍及显示单元布置，并且可以布置在中间层320和像素限定层221上。对置电极330可以针对多个发光元件300被一体地提供为单体以与多个像素电极310相对应。
发光元件300可以被封装层(未示出)覆盖。封装层可以包括至少一个有机封装层和至少一个无机封装层。
在实施例中，无机封装层可以包括Al2O3、TiO2、Ta2O5、HfO2、ZnOx、SiO2、SiNx和SiON当中的一种或多种无机材料。ZnOx可以是ZnO和/或ZnO2。第一无机封装层和第二无机封装层可以包括包含上述材料的单层或多层。有机封装层可以包括聚合物类材料。在实施例中，聚合物类材料可以包括诸如PMMA和聚丙烯酸的丙烯酸类树脂、环氧类树脂、聚酰亚胺或聚乙烯。在实施例中，有机封装层可以包括丙烯酸酯聚合物。
图6示出电压线的实施例。
参考图6，显示装置包括在第一方向DR1和第二方向DR2上布置的像素PX、第一电压线VL1和第二电压线VL2。
在多个像素PX当中，布置在第j-1列中的像素和布置在第j列中的像素、以及布置在第j+1列中的像素和布置在第j+2列中的像素可以分别共用第一接触插塞CP1。
在实施例中，例如，如图6中所示，布置在第i-1行和第j-1列中的像素和布置在第i-1行和第j列中的像素、布置在第i-1行和第j+1列中的像素和布置在第i-1行和第j+2列中的像素、布置在第i行和第j-1列中的像素和布置在第i行和第j列中的像素、布置在第i行和第j+1列中的像素和布置在第i行和第j+2列中的像素、布置在第i+1行和第j-1列中的像素和布置在第i+1行和第j列中的像素、以及布置在第i+1行和第j+1列中的像素和布置在第i+1行和第j+2列中的像素可以分别共用第一接触插塞CP1。
在多个像素PX当中，布置在第j-2列中的像素和布置在第j-1列中的像素以及布置在第j列中的像素和布置在第j+1列中的像素可以分别共用第二接触插塞CP2。
在实施例中，例如，如图6中所示，布置在第i-1行和第j-2列中的像素和布置在第i-1行和第j-1列中的像素、布置在第i-1行和第j列中的像素和布置在第i-1行和第j+1列中的像素、布置在第i行和第j-2列中的像素和布置在第i行和第j-1列中的像素、布置在第i行和第j列中的像素和布置在第i行和第j+1列中的像素、布置在第i+1行和第j-2列中的像素和布置在第i+1行和第j-1列中的像素以及布置在第i+1行和第j列中的像素和布置在第i+1行和第j+1列中的像素可以分别共用第二接触插塞CP2。
第一接触插塞CP1和第二接触插塞CP2可以在第一方向DR1上布置。第一接触插塞CP1和第二接触插塞CP2可以在第二方向DR2上彼此交替布置。
第一电压线VL1可以包括各自在第一方向DR1上延伸的多条第一垂线(也称为第一垂直线)VL1v。因为第一接触插塞CP1连接到被施加第一初始化电压的第一电压线VL1，所以第一接触插塞CP1可以连接到第一垂线VL1v。
在实施例中，多个第一接触插塞CP1中的一些可以连接到多条第一垂线VL1v当中的同一条第一垂线VL1v。在实施例中，例如，如图6中所示，多个第一接触插塞CP1当中的布置在同一列中的第一接触插塞CP1可以连接到多条第一垂线VL1v当中的同一条第一垂线VL1v。
第二电压线VL2可以包括各自在第一方向DR1上延伸的多条第二垂线(也称为第二垂直线)VL2v。因为第二接触插塞CP2连接到被施加第二初始化电压的第二电压线VL2，所以第二接触插塞CP2可以连接到第二垂线VL2v。
在实施例中，多个第二接触插塞CP2中的一些可以连接到多条第二垂线VL2v当中的同一条第二垂线VL2v。在实施例中，例如，如图6中所示，多个第二接触插塞CP2当中的布置在同一列中的第二接触插塞CP2可以连接到多条第二垂线VL2v当中的同一条第二垂线VL2v。
在实施例中，第一垂线VL1v和第二垂线VL2v可以在第二方向DR2上彼此交替布置。因为第一接触插塞CP1和第二接触插塞CP2可以如上所述在第二方向DR2上彼此交替布置，所以第一垂线VL1v和第二垂线VL2v也可以在第二方向DR2上彼此交替布置。
换句话说，第i行中的布置在多条第一垂线VL1v当中的在第二方向DR2上彼此相邻的第一垂线VL1v之间的像素的数量可以是两个。第i行中的布置在多条第二垂线VL2v当中的在第二方向DR2上彼此相邻的第二垂线VL2v之间的像素的数量可以是两个。
如上所述，像素PX中的一些或全部可以共用第一接触插塞CP1和/或第二接触插塞CP2以接收第一初始化电压和/或第二初始化电压。在这种情况下，用于施加第一初始化电压的第一垂线VL1v的数量可以小于第二方向DR2上的像素PX的数量(或像素列的数量)。用于施加第二初始化电压的第二垂线VL2v的数量可以小于像素列的数量。在一些实施例中，第一垂线VL1v的数量和第二垂线VL2v的数量之和可以小于像素列的数量。
第一垂线VL1v和第二垂线VL2v可以分别与上面参考图5描述的第一电压线VL1和第二电压线VL2相对应。因此，第一垂线VL1v可以与第一接触插塞CP1被一体地提供为单体，并且第二垂线VL2v可以与第二接触插塞CP2被一体地提供为单体。
图7示出电压线的另一实施例。图8是示意性地示出图7中的电压线的截面图。图9示出图7的示例。图7至图9是图6的修改，不同之处在于第一电压线。在图7至图9中，将省略与图6的描述重叠的描述，并且下面将主要描述不同之处。
参考图7，第一电压线VL1可以进一步包括各自在第二方向DR2上延伸的多条第一水平线(也称为第一平行线)VL1h。
多条第一水平线VL1h可以分别通过多个第三接触插塞CP3连接到多条第一垂线VL1v。
在实施例中，如图8中所示，第一水平线VL1h可以布置在第二栅绝缘层215上，并且第一垂线VL1v可以布置在中间绝缘层217上。例如，第三接触孔CNT3可以限定在中间绝缘层217中。第三接触孔CNT3可以与第一水平线VL1h的至少一部分重叠(或将该至少一部分暴露)。
第一垂线VL1v的一部分可以设置在第三接触孔CNT3中，并且第一垂线VL1v的设置在第三接触孔CNT3中的该部分也可以称为第三接触插塞CP3。第三接触插塞CP3可以与第一水平线VL1h接触并且可以将第一垂线VL1v连接到第一水平线VL1h。
在图8中，第一水平线VL1h布置在第二栅绝缘层215上，并且第一垂线VL1v布置在中间绝缘层217上。然而，在另一实施例中，第一水平线VL1h可以布置在中间绝缘层217上，并且第一垂线VL1v可以布置在第二栅绝缘层215上。在另一实施例中，第一水平线VL1h可以布置在第一栅绝缘层213上。
在另一实施例中，可以在同一层中提供第一水平线VL1h和第一垂线VL1v。换句话说，第一水平线VL1h和第一垂线VL1v可以彼此直接接触。在这种情况下，第三接触插塞CP3可以与第一水平线VL1h和第一垂线VL1v彼此接触的部分相对应。换句话说，第三接触插塞CP3可以与第一水平线VL1h和第一垂线VL1v彼此交叉的部分相对应。
在图7中，第一接触插塞CP1和第三接触插塞CP3不彼此重叠，但是在另一实施例中，第一接触插塞CP1和第三接触插塞CP3可以彼此重叠。另外，第一接触插塞CP1和第三接触插塞CP3的位置可以根据第一水平线VL1h的位置而改变。
在实施例中，第j列中的布置在多条第一水平线VL1h当中的在第一方向DR1上彼此相邻的第一水平线VL1h之间的像素的数量可以是k。这里，k是1以上且m以下的自然数。在实施例中，例如，如图7中所示，布置在第i-k+1行至第i行中的像素可以布置在在第一方向DR1上彼此相邻的第一水平线VL1h之间。在一些实施例中，布置在第i+1行至第i+k行中的像素可以布置在在第一方向DR1上彼此相邻的第一水平线VL1h之间。
当k是1时，第一水平线VL1h可以分别布置在在第一方向DR1上彼此相邻的像素PX之间。在实施例中，例如，如图9中所示，第一水平线VL1h可以分别布置在布置在第i-2行中的像素与布置在第i-1行的像素之间、布置在第i-1行中的像素与布置在第i行中的像素之间、布置在第i行中的像素与布置在第i+1行中的像素之间和布置在第i+1行中的像素与布置在第i+2行中的像素之间。
在图7中，第j列中的布置在多条第一水平线VL1h当中的在第一方向DR1上彼此相邻的第一水平线VL1h之间的像素的数量恒定在k，但是该数量可以不恒定在k并且可以不一致。
图10示出电压线的另一实施例。图11是示意地示出图10中的电压线的截面图。图10和图11是图6的修改，不同之处在于第二电压线。在图10和图11中，将省略与图6的描述重叠的描述，并且下面将主要描述不同之处。
参考图10，第二电压线VL2可以进一步包括各自在第二方向DR2上延伸的多条第二水平线(也称为第二平行线)VL2h。
多条第二水平线VL2h可以通过多个第四接触插塞CP4分别连接到多条第二水平线VL2h。
在实施例中，例如，如图11中所示，第二水平线VL2h可以布置在第二栅绝缘层215上，并且第二垂线VL2v可以布置在中间绝缘层217上。第四接触孔CNT4可以限定在中间绝缘层217中。第四接触孔CNT4可以与第二水平线VL2h的至少一部分重叠(或将该至少一部分暴露)。
第二垂线VL2v的一部分可以设置在第四接触孔CNT4中，并且第二垂直线VL2v的设置在第四接触孔CNT4中的该部分也可以称为第四接触插塞CP4。第四接触插塞CP4可以与第二水平线VL2h接触并且可以将第二垂线VL2v连接到第二水平线VL2h。
在图11中，第二水平线VL2h布置在第二栅绝缘层215上，并且第二垂线VL2v布置在中间绝缘层217上。然而，在另一实施例中，第二水平线VL2h可以布置在中间绝缘层217上，并且第二垂线VL2v可以布置在第二栅绝缘层215上。在另一实施例中，第二水平线VL2h可以布置在第一栅绝缘层213上。
在另一实施例中，可以在同一层中提供第二水平线VL2h和第二垂线VL2v。换句话说，第二水平线VL2h和第二垂线VL2v可以彼此直接接触。在这种情况下，第四接触插塞CP4可以与第二水平线VL2h和第二垂线VL2v彼此接触的部分相对应。换句话说，第四接触插塞CP4可以与第二水平线VL2h和第二垂线VL2v彼此相交的部分相对应。
在图10中，第二接触插塞CP2和第四接触插塞CP4不彼此重叠，但是在另一实施例中，第二接触插塞CP2和第四接触插塞CP4可以彼此重叠。另外，第二接触插塞CP2和第四接触插塞CP4的位置可以根据第二水平线VL2h的位置而改变。
在实施例中，第j列中的布置在多条第二水平线VL2h当中的在第一方向DR1上彼此相邻的第二水平线VL2h之间的像素的数量可以是k。这里，k是1以上且m以下的自然数。在实施例中，例如，如图10中所示，布置在第i-k+1行至第i行中的像素可以布置在在第一方向DR1上彼此相邻的第二水平线VL2h之间。在一些实施例中，布置在第i+1行至第i+k行中的像素可以布置在在第一方向DR1上彼此相邻的第二水平线VL2h之间。当k是1时，第二水平线VL2h可以分别布置在在第一方向DR1上彼此相邻的像素PX之间。
在图10中，第j列中的布置在多条第二水平线VL2h当中的在第一方向DR1上彼此相邻的第二水平线VL2h之间的像素的数量恒定在k，但是该数量可以不恒定在k并且可以不一致。
图12示出电压线的另一实施例。图12是图6、图7和图10的修改，不同之处在于第一电压线和第二电压线。在图12中，将省略与图6、图7和图10的描述重叠的描述，并且下面将主要描述不同之处。
参考图12，第一电压线VL1可以进一步包括各自在第二方向DR2上延伸的多条第一水平线VL1h，并且第二电压线VL2可以进一步包括各自在第二方向DR2上延伸的多条第二水平线VL2h。
多条第一水平线VL1h可以分别通过多个第三接触插塞CP3连接到多条第一垂线VL1v，并且多条第二水平线VL2h可以分别通过多个第四接触插塞CP4连接到多条第二垂线VL2v。
在实施例中，第一水平线VL1h和第二水平线VL2h可以在第一方向DR1上彼此交替布置。换句话说，第三接触插塞CP3和第四接触插塞CP4可以在第一方向DR1上彼此交替布置。
在实施例中，第j列中的布置在多条第一水平线VL1h和多条第二水平线VL2h当中的在第一方向DR1上彼此相邻的第一水平线VL1h与第二水平线VL2h之间的像素的数量可以是k。在实施例中，例如，如图12中所示，布置在第i-k+1行至第i行中的像素可以布置在在第一方向DR1上彼此相邻的第一水平线VL1h与第二水平线VL2h之间。在一些实施例中，布置在第i+1行至第i+k行中的像素可以布置在在第一方向DR1上彼此相邻的第一水平线VL1h和第二水平线VL2h之间。在一些实施例中，布置在第i+k+1行至第i+2k行中的像素可以布置在在第一方向DR1上彼此相邻的第一水平线VL1h与第二水平线VL2h之间。
换句话说，第j列中的布置在多条第一水平线VL1h当中的在第一方向DR1上彼此相邻的第一水平线VL1h之间的像素的数量可以是2k。在实施例中，例如，如图12中所示，布置在第i-k+1行至第i+k行中的像素可以布置在在第一方向DR1上彼此相邻的第一水平线VL1h之间。
另外，第j列中的布置在多条第二水平线VL2h当中的在第一方向DR1上彼此相邻的第二水平线VL2h之间的像素的数量可以是2k。在实施例中，例如，如图12中所示，布置在第i+1行至第i+2k行中的像素可以布置在在第一方向DR1上彼此相邻的第二水平线VL2h之间。
如上所述，当第一水平线VL1h布置在在第一方向DR1上彼此相邻的像素PX之间时，可以省略第二水平线VL2h，并且当第二水平线VL2h布置在在第一方向DR1上彼此相邻的像素PX之间时，可以省略第一水平线VL1h。在另一实施例中，所有第一水平线VL1h和第二水平线VL2h都可以布置在在第一方向DR1上彼此相邻的像素PX之间。这将稍后在下面参考图13进行描述。
图13示出电压线的另一实施例。图13是图12的修改，不同之处在于第一电压线和第二电压线。在图13中，将省略与图12的描述重叠的描述，并且下面将主要描述不同之处。
参考图13，所有第一水平线VL1h和第二水平线VL2h都可以布置在在第一方向DR1上彼此相邻的像素PX之间。
在实施例中，第j列中的布置在多条第一水平线VL1h和多条第二水平线VL2h当中的彼此相邻的第一水平线VL1h与第二水平线VL2h之间的像素的数量可以是k。在实施例中，例如，如图13中所示，布置在第i-k+1行至第i行中的像素可以布置在在第一方向DR1上彼此相邻的第一水平线VL1h与第二水平线VL2h之间。在一些实施例中，布置在第i+1行至第i+k行中的像素可以布置在在第一方向DR1上彼此相邻的第一水平线VL1h和第二水平线VL2h之间。
换句话说，第j列中的布置在多条第一水平线VL1h当中的在第一方向DR1上彼此相邻的第一水平线VL1h之间的像素的数量可以是k。在实施例中，如图13中所示，例如，布置在第i-k+1行至第i行中的像素可以布置在在第一方向DR1上彼此相邻的第一水平线VL1h之间。在一些实施例中，布置在第i+1行至第i+k行中的像素可以布置在在第一方向DR1上彼此相邻的第一水平线VL1h之间。
另外，第j列中的布置在多条第二水平线VL2h当中的在第一方向DR1上彼此相邻的第二水平线VL2h之间的像素的数量可以是k。在实施例中，例如，如图13中所示，布置在第i-k+1行至第i行中的像素可以布置在在第一方向DR1上彼此相邻的第二水平线VL2h之间。在一些实施例中，布置在第i+1行至第i+k行中的像素可以布置在在第一方向DR1上彼此相邻的第二水平线VL2h之间。
在实施例中，第一水平线VL1h和第二水平线VL2h可以在第一方向DR1上彼此交替布置。换句话说，第三接触插塞CP3和第四接触插塞CP4可以在第一方向DR1上彼此交替布置。
如通过图6至图13所讨论的，可以省略所有第一水平线VL1h和第二水平线VL2h，可以省略部分第一水平线VL1h和第二水平线VL2h，或者可以布置所有第一水平线VL1h和第二水平线VL2h，并且可以进行各种修改。随着第一水平线VL1h和第二水平线VL2h的布置被调整，其中可以布置像素PX的区域可以增大。因此，可以通过调整第一水平线VL1h和第二水平线VL2h的布置来实现高分辨率。
尽管已经主要描述了显示装置，但是本发明不限于此。例如，可以理解，制造显示装置的方法也落入本发明的范围内。
根据本发明的各种实施例，在一个方向上连续地延伸的半导体图案可以被一体地提供为单体，从而改善像素缺陷问题，例如由于外部静电对半导体图案造成的损坏。因此，可以防止显示装置中的缺陷。
应当理解，本文描述的实施例应仅在描述性意义上考虑，而不是出于限制的目的。每个实施例内的特征或优点的描述通常应被认为可用于其他实施例中的其他类似特征或优点。尽管已经参考附图描述了实施例，但是本领域普通技术人员将理解，在不脱离由所附权利要求所限定的精神和范围的情况下，可以在形式和细节上进行各种改变。

Claims (30)

1.一种显示装置，包括：
在第一方向上顺序布置的第一像素至第三像素；
传输第一初始化电压的第一电压线；
传输第二初始化电压的第二电压线；
将所述第一像素和所述第二像素连接到所述第一电压线的第一接触插塞；以及
将所述第二像素和所述第三像素连接到所述第二电压线的第二接触插塞。
2.根据权利要求1所述的显示装置，进一步包括：
多个像素，包括所述第一像素至所述第三像素并且在所述第一方向和垂直于所述第一方向的第二方向上布置；
将所述多个像素当中的在第i行和第2j-1列中的像素和在所述第i行和第2j列中的像素连接到所述第一电压线的多个第一接触插塞，所述多个第一接触插塞包括所述第一接触插塞，其中i和j是除0之外的自然数；以及
将所述多个像素当中的在所述第i行和所述第2j列中的所述像素和在所述第i行和第2j+1列中的像素连接到所述第二电压线的多个第二接触插塞，所述多个第二接触插塞包括所述第二接触插塞。
3.根据权利要求2所述的显示装置，其中，所述多个第一接触插塞和所述多个第二接触插塞在所述第一方向上交替布置。
4.根据权利要求3所述的显示装置，其中，所述多个第一接触插塞和所述多个第二接触插塞在所述第二方向上布置。
5.根据权利要求2所述的显示装置，其中，所述第一电压线包括各自在所述第二方向上延伸的多条第一垂直线，并且
所述第二电压线包括各自在所述第二方向上延伸的多条第二垂直线。
6.根据权利要求5所述的显示装置，其中，所述多条第一垂直线和所述多条第二垂直线在所述第一方向上交替布置。
7.根据权利要求5所述的显示装置，其中，所述多条第一垂直线中的每一条与所述多个第一接触插塞被一体地提供为单体，并且
所述多条第二垂直线中的每一条与所述多个第二接触插塞被一体地提供为单体。
8.根据权利要求5所述的显示装置，其中，所述第一电压线进一步包括各自在所述第一方向上延伸的多条第一平行线。
9.根据权利要求8所述的显示装置，其中，所述多个像素当中的布置在所述多条第一平行线当中的在所述第二方向上彼此相邻的第一平行线之间的在第j列中的像素的数量是k，其中k是除0之外的自然数。
10.根据权利要求9所述的显示装置，其中，所述多个像素当中的布置在所述多条第一垂直线当中的在所述第一方向上彼此相邻的第一垂直线之间的在所述第i行中的像素的数量是2。
11.根据权利要求8所述的显示装置，其中，所述多条第一平行线分别通过多个第三接触插塞连接到所述多条第一垂直线。
12.根据权利要求8所述的显示装置，其中，所述第二电压线进一步包括各自在所述第一方向上延伸的多条第二平行线。
13.根据权利要求12所述的显示装置，其中，所述多条第一平行线和所述多条第二平行线在所述第二方向上彼此交替布置。
14.根据权利要求12所述的显示装置，其中，所述多个像素当中的布置在所述多条第一平行线和所述多条第二平行线当中的在所述第二方向上彼此相邻的第一平行线和第二平行线之间的在第j列中的像素的数量是k，其中k是除0之外的自然数，并且
布置在所述多条第一平行线当中的在所述第二方向上彼此相邻的第一平行线之间的在所述第j列中的像素的数量大于k。
15.根据权利要求12所述的显示装置，其中，所述多个像素当中的布置在所述多条第一平行线当中的在所述第二方向上彼此相邻的第一平行线之间的在第j列中的像素的数量是k，其中k是除0之外的自然数，并且
所述多个像素当中的布置在所述多条第二平行线当中的在所述第二方向上彼此相邻的第二平行线之间的在所述第j列中的像素的数量是k。
16.根据权利要求12所述的显示装置，其中，所述多条第二平行线通过多个第四接触插塞分别连接到所述多条第二垂直线。
17.根据权利要求1-16中任一项所述的显示装置，其中，所述第一像素至所述第三像素中的每一个包括：
发光元件；
驱动晶体管，根据栅源电压控制流到所述发光元件的电流；
第一初始化晶体管，响应于第一扫描信号而将所述第一初始化电压和所述第二初始化电压中的一个施加到所述驱动晶体管的电极；以及
第二初始化晶体管，响应于第二扫描信号而将所述第一初始化电压和所述第二初始化电压中的剩下的一个施加到所述发光元件的电极。
18.根据权利要求17所述的显示装置，其中，所述第一像素至所述第三像素中的每一个进一步包括：
扫描晶体管，响应于第三扫描信号而将数据电压传输到所述驱动晶体管；以及
具有第一电极和第二电极的存储电容器，所述第二电极连接到所述驱动晶体管的栅极。
19.根据权利要求18所述的显示装置，其中，所述第一像素至所述第三像素中的每一个进一步包括响应于所述第三扫描信号而将所述驱动晶体管的漏极和所述驱动晶体管的所述栅极彼此连接的补偿晶体管。
20.根据权利要求19所述的显示装置，其中，所述第一像素至所述第三像素中的每一个进一步包括：
第一发射控制晶体管，响应于发射控制信号而将驱动电压传输到所述驱动晶体管；以及
第二发射控制晶体管，响应于所述发射控制信号而将所述驱动晶体管和所述发光元件彼此连接。
21.一种显示装置，包括：
在第一方向上布置的多个像素；以及
半导体图案，被一体地提供为单体并且在所述第一方向上连续地延伸，
其中，所述多个像素当中的在第2j-1列中的像素和在第2j列中的像素共用传输第一初始化电压的多个第一接触插塞，其中j是除0之外的自然数，
所述多个像素当中的在所述第2j列中的所述像素和在第2j+1列中的像素共用传输第二初始化电压的多个第二接触插塞，并且
所述半导体图案包括分别被包括在所述多个像素中的多个像素区、分别与所述多个第一接触插塞相对应的多个第一接触区和分别与所述多个第二接触插塞相对应的多个第二接触区。
22.根据权利要求21所述的显示装置，其中，所述多个第一接触区中的每一个将所述多个像素区当中的第2j-1列像素区和第2j列像素区连接，并且
所述多个第二接触区中的每一个将所述多个像素区当中的所述第2j列像素区和第2j+1列像素区连接。
23.根据权利要求21所述的显示装置，其中，所述多个第一接触区和所述多个第二接触区在所述第一方向上交替布置。
24.根据权利要求21所述的显示装置，进一步包括：
连接到所述多个第一接触插塞并且接收所述第一初始化电压的第一电压线；以及
连接到所述多个第二接触插塞并且接收所述第二初始化电压的第二电压线。
25.根据权利要求24所述的显示装置，其中，所述第一电压线包括各自在垂直于所述第一方向的第二方向上延伸的多条第一垂直线，并且
所述第二电压线包括各自在所述第二方向上延伸的多条第二垂直线。
26.根据权利要求25所述的显示装置，其中，所述多条第一垂直线和所述多条第二垂直线在所述第一方向上交替布置。
27.根据权利要求25所述的显示装置，其中，所述第一电压线进一步包括各自在所述第一方向上延伸的多条第一平行线。
28.根据权利要求27所述的显示装置，其中，所述多个像素当中的布置在所述多条第一平行线当中的在所述第二方向上彼此相邻的第一平行线之间的在第j列中的像素的数量是k，其中k是除0之外的自然数。
29.根据权利要求21-28中任一项所述的显示装置，其中，所述多个像素中的每一个包括：
发光元件；
驱动晶体管，根据栅源电压控制流到所述发光元件的电流；
第一初始化晶体管，响应于第一扫描信号而将所述第一初始化电压和所述第二初始化电压中的一个施加到所述驱动晶体管的电极；以及
第二初始化晶体管，响应于第二扫描信号而将所述第一初始化电压和所述第二初始化电压中的剩下的一个施加到所述发光元件的电极。
30.根据权利要求29所述的显示装置，其中，所述多个像素中的每一个进一步包括：
扫描晶体管，响应于第三扫描信号而将数据电压传输到所述驱动晶体管；以及
具有第一电极和第二电极的存储电容器，所述第二电极连接到所述驱动晶体管的栅极。
CN202111542665.1A 2020-12-17 2021-12-16 显示装置 Pending CN114649382A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0177817 2020-12-17
KR1020200177817A KR20220087663A (ko) 2020-12-17 2020-12-17 표시 장치

Publications (1)

Publication Number Publication Date
CN114649382A true CN114649382A (zh) 2022-06-21

Family

ID=81991868

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111542665.1A Pending CN114649382A (zh) 2020-12-17 2021-12-16 显示装置

Country Status (3)

Country Link
US (1) US20220199747A1 (zh)
KR (1) KR20220087663A (zh)
CN (1) CN114649382A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230023122A (ko) 2021-08-09 2023-02-17 삼성디스플레이 주식회사 표시 장치
CN115035873B (zh) * 2022-06-30 2023-09-19 厦门天马微电子有限公司 显示面板和显示装置

Also Published As

Publication number Publication date
KR20220087663A (ko) 2022-06-27
US20220199747A1 (en) 2022-06-23

Similar Documents

Publication Publication Date Title
KR20230083265A (ko) 표시 장치
US11538413B1 (en) Pixel and display apparatus including the same
CN114649382A (zh) 显示装置
US11688350B2 (en) Display apparatus
US20220320215A1 (en) Display apparatus
US11997896B2 (en) Display apparatus with increased reliability
US11910647B2 (en) Display apparatus
KR20220095400A (ko) 표시 패널 및 이를 구비하는 표시 장치
CN113809122A (zh) 显示装置
KR102416435B1 (ko) 표시장치
CN220935484U (zh) 显示装置
US11955079B2 (en) Pixel and display apparatus
US11877487B2 (en) Display apparatus
US11705546B2 (en) Display apparatus
US11812647B2 (en) Display apparatus and method of manufacturing the same
US12010901B2 (en) Display apparatus
US11881169B2 (en) Pixel capable of adjusting a threshold voltage of a driving transistor
CN117711321A (zh) 像素电路和包括该像素电路的显示设备
CN118351793A (zh) 像素电路和包括像素电路的显示设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination