CN114641818A

CN114641818A - 显示装置

Info

Publication number: CN114641818A
Application number: CN202080076076.6A
Authority: CN
Inventors: 冈本佑树; 大贯达也
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2019-11-01
Filing date: 2020-10-19
Publication date: 2022-06-17
Also published as: KR20220092935A; US20240144421A1; JPWO2021084367A1; WO2021084367A1

Abstract

提供一种能够显示高分辨率的图像的显示装置。在该显示装置中层叠第一层及第二层。在第一层中设置运算电路及数据驱动电路，在第二层中设置显示部。在运算电路中构成神经网络。显示部具有与数据驱动电路重叠的区域。运算电路具有如下功能：对图像数据进行使用神经网络的运算处理，将运算处理了的图像数据供应给数据驱动电路。

Description

显示装置

技术领域

本发明的一个方式涉及一种显示装置。

注意，本发明的一个方式不局限于上述技术领域。作为本说明书等所公开的本发明的一个方式的技术领域的例子，可以举出半导体装置、显示装置、发光装置、蓄电装置、存储装置、电子设备、照明装置、输入装置、输入输出装置、这些装置的驱动方法或制造方法。半导体装置是指能够通过利用半导体特性而工作的所有装置。

背景技术

作为用于增强现实(AR：Augmented Reality)或虚拟现实(VR：Virtual Reality)的显示装置，可穿戴型显示装置及固定式显示装置逐渐普及。作为可穿戴型显示装置，例如，有头戴显示器(HMD：Head MountedDisplay)及眼镜型显示装置等。作为固定式显示装置，例如，有平视显示器(HUD：Head-Up Display)等。例如，专利文献1中公开了易于拍摄使用者的眼睛的HMD。

[先行技术文献]

[专利文献]

[专利文献1]日本专利申请公开第2019-80354号公报

发明内容

发明所要解决的技术问题

如HMD等显示面离使用者近的显示装置有如下问题，使用者更易于看到像素而可能感到很强的颗粒感，有时会减弱AR或VR的沉浸感及临场感。鉴于此，HMD等用于AR或VR的显示装置被要求以高密度包括像素以免使用者看到像素。例如，像素密度优选为1000ppi以上，更优选为3000ppi以上，进一步优选为5000ppi以上，更进一步优选为7000ppi以上。如上所述，用于AR或VR的显示装置优选设置多个像素显示高分辨率的图像。例如，显示装置优选显示4K2K、8K4K或更高分辨率的图像。

本发明的一个方式的目的之一是提供一种能够显示高分辨率的图像的显示装置。此外，本发明的一个方式的目的之一是提供一种能够显示高质量图像的显示装置。此外，本发明的一个方式的目的之一是提供一种被窄边框化了的显示装置。此外，本发明的一个方式的目的之一是提供一种小型显示装置。此外，本发明的一个方式的目的之一是提供一种能够储存大容量的数据的显示装置。此外，本发明的一个方式的目的之一是提供一种低功耗的显示装置。此外，本发明的一个方式的目的之一是提供一种能够高速驱动的显示装置。此外，本发明的一个方式的目的之一是提供一种廉价的显示装置。此外，本发明的一个方式的目的之一是提供一种布局自由度高的显示装置。此外，本发明的一个方式的目的之一是提供一种能够显示高清晰度图像的显示装置。此外，本发明的一个方式的目的之一是提供一种像素密度高的显示装置。此外，本发明的一个方式的目的之一是提供一种能够显示富有临场感的图像的显示装置。此外，本发明的一个方式的目的之一是提供一种能够显示高亮度图像的显示装置。此外，本发明的一个方式的目的之一是提供一种可靠性高的显示装置。此外，本发明的一个方式的目的之一是提供一种新颖的显示装置。

注意，这些目的的记载并不妨碍其他目的的存在。注意，本发明的一个方式并不需要实现所有上述目的。注意，可以从说明书、附图、权利要求书等的记载抽取上述以外的目的。

解决技术问题的手段

本发明的一个方式是一种显示装置，其中，第一层及第二层层叠，在第一层中设置数据驱动电路及运算电路，在第二层中设置显示部及存储电路，在运算电路中构成神经网络，数据驱动电路具有与显示部重叠的区域，运算电路具有与存储电路重叠的区域，存储电路具有保持第一图像数据的功能，并且，运算电路具有如下功能：从存储电路读出保持在存储电路中的第一图像数据，对第一图像数据进行使用神经网络的运算处理生成第二图像数据，且将该第二图像数据供应给数据驱动电路。

此外，本发明的一个方式是一种显示装置，其中，第一层、第二层及第三层彼此层叠，在第一层中设置数据驱动电路及运算电路，在第二层中设置存储电路，在第三层中设置显示部，在运算电路中构成神经网络，运算电路、存储电路及显示部具有彼此重叠的区域，存储电路具有保持第一图像数据的功能，并且，运算电路具有如下功能：从存储电路读出保持在存储电路中的第一图像数据，对第一图像数据进行使用神经网络的运算处理生成第二图像数据，且将该第二图像数据供应给数据驱动电路。

在上述方式中，也可以在显示部中设置第一晶体管，也可以在存储电路中设置第二晶体管，并且第一晶体管及第二晶体管的沟道形成区域也可以包含金属氧化物。

此外，本发明的一个方式是一种显示装置，其中，第一层、第二层及第三层彼此层叠，第二层设置在第一层与第三层之间，在第一层中设置存储电路，在第二层中设置衬底、数据驱动电路及运算电路，数据驱动电路设置在运算电路、衬底上，在第三层中设置显示部，以贯穿衬底的方式设置导电体，存储电路与运算电路通过导电体电连接，在运算电路中构成神经网络，存储电路、运算电路及显示部具有彼此重叠的区域，存储电路具有保持第一图像数据的功能，并且，运算电路具有如下功能：从存储电路读出保持在存储电路中的第一图像数据，对第一图像数据进行使用神经网络的运算处理生成第二图像数据，且将该第二图像数据供应给数据驱动电路。

在上述方式中，数据驱动电路也可以具有与显示部重叠的区域。

在上述方式中，运算电路也可以具有通过进行提高第一图像数据表示的图像的分辨率的处理生成第二图像数据的功能。

发明效果

根据本发明的一个方式可以提供一种能够显示高分辨率的图像的显示装置。此外，根据本发明的一个方式可以提供一种能够显示高质量图像的显示装置。此外，根据本发明的一个方式可以提供一种被窄边框化了的显示装置。此外，根据本发明的一个方式可以提供一种小型显示装置。此外，根据本发明的一个方式可以提供一种能够储存大容量的数据的显示装置。此外，根据本发明的一个方式可以提供一种低功耗的显示装置。此外，根据本发明的一个方式可以提供一种能够高速驱动的显示装置。此外，根据本发明的一个方式可以提供一种廉价的显示装置。此外，根据本发明的一个方式可以提供一种布局自由度高的显示装置。此外，根据本发明的一个方式可以提供一种能够显示高清晰度图像的显示装置。此外，根据本发明的一个方式可以提供一种像素密度高的显示装置。此外，根据本发明的一个方式可以提供一种能够显示富有临场感的图像的显示装置。此外，根据本发明的一个方式可以提供一种能够显示高亮度图像的显示装置。此外，根据本发明的一个方式可以提供一种可靠性高的显示装置。此外，根据本发明的一个方式可以提供一种新颖的显示装置。

注意，这些效果的记载并不妨碍其他效果的存在。注意，本发明的一个方式并不需要具有所有上述效果。注意，可以从说明书、附图、权利要求书等的记载抽取上述以外的效果。

附图简要说明

图1是示出显示装置的结构例子的方框图。

图2是示出显示装置的结构例子的方框图。

图3A及图3B是示出运算处理的一个例子的图。

图4A至图4C是示出运算处理的一个例子的图。

图5是示出运算处理的一个例子的图。

图6是示出显示装置的结构例子的方框图。

图7是示出显示装置的结构例子的方框图。

图8是示出显示装置的结构例子的方框图。

图9是示出栅极驱动电路及数据驱动电路的配置例子的示意图。

图10是示出栅极驱动电路及数据驱动电路的结构例子的俯视图。

图11是示出显示装置的结构例子的方框图。

图12是示出显示装置的结构例子的方框图。

图13是示出显示装置的结构例子的方框图。

图14是示出显示装置的结构例子的方框图。

图15是示出显示装置的结构例子的方框图。

图16是示出显示装置的结构例子的截面图。

图17是示出显示装置的结构例子的截面图。

图18是示出显示装置的结构例子的截面图。

图19是示出显示装置的结构例子的截面图。

图20是示出显示装置的结构例子的截面图。

图21是示出显示装置的结构例子的截面图。

图22A是示出晶体管的结构例子的俯视图。图22B及图22C是示出晶体管的结构例子的截面图。

图23A是示出晶体管的结构例子的俯视图。图23B及图23C是示出晶体管的结构例子的截面图。

图24A是示出晶体管的结构例子的俯视图。图24B及图24C是示出晶体管的结构例子的截面图。

图25A至图25C是示出像素的结构例子的电路图。

图26A是示出像素的结构例子的电路图。图26B是示出像素的驱动方法的一个例子的时序图。

图27A是示出像素的布局的一个例子的图。图27B是示出像素的结构例子的电路图。

图28是示出像素的布局的一个例子的图。

图29是示出像素的结构例子的示意图。

图30A至图30C是示出单元的结构例子的电路图。

图31A是说明IGZO的结晶结构的分类的图。图31B是说明CAAC-IGZO膜的XRD光谱的图。图31C是说明CAAC-IGZO膜的纳米束电子衍射图案的图。

图32A至图32D是示出电子设备的例子的立体图。

图33A至图33G是示出电子设备的例子的立体图。

实施发明的方式

以下，参照附图对实施方式进行说明。但是，实施方式可以以多个不同方式来实施，所属技术领域的普通技术人员可以很容易地理解一个事实，就是其方式和详细内容可以被变换为各种各样的形式而不脱离本发明的宗旨及其范围。因此，本发明不应该被解释为仅限定在以下所示的实施方式所记载的内容中。

注意，在本说明书所说明的各个附图中，有时为了容易理解，夸大表示各构成要素的大小、层的厚度、区域。

在本说明书中使用的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混淆而附记的，而不是为了在数目方面上进行限定的。

在本说明书中，为了方便起见，使用“上”、“下”等表示配置的词句以参照附图说明构成要素的位置关系。此外，构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于说明书中所说明的词句，根据情况可以适当地换词句。

此外，在本说明书等中，在晶体管的极性或电路驱动中的电流方向变化等的情况等下，晶体管所包括的源极及漏极的功能有时相互调换。因此，“源极”和“漏极”的词语可以相互调换。

此外，在本说明书等中，“电极”、“布线”、“端子”等的词句不在功能上限定其构成要素。例如，有时将“电极”用作“布线”的一部分，反之亦然。再者，“电极”或“布线”还包括多个“电极”或“布线”被形成为一体的情况等。此外，例如，有时将“端子”用作“布线”或“电极”的一部分，反之亦然。再者，“端子”的词句包括多个“电极”、“布线”、“端子”等被形成为一体的情况等。因此，例如，“电极”可以为“布线”或“端子”的一部分，例如，“端子”可以为“布线”或“电极”的一部分。此外，“电极”、“布线”、“端子”等的词句有时置换为“区域”等的词句。

此外，在本说明书等中，“电阻器”的电阻值有时取决于布线的长度。此外，电阻值有时通过连接到具有与用于布线的导电体不同的电阻率的导电体而决定。此外，电阻值有时通过对半导体掺杂杂质而决定。

在本说明书等中，“电连接”包括直接连接的情况及通过“具有某种电作用的元件”连接的情况。在此，“具有某种电作用的元件”只要可以进行连接对象间的电信号的授受，就对其没有特别的限制。因此，即便记载为“电连接”，在实际电路中有时存在没有物理连接的部分而只是布线延伸的情况。此外，即便记载为“直接连接”，有时存在不同导电体通过接触体连接的情况。此外，作为布线，不同导电体有时包含一个以上的同一元素或者有时包含不同元素。

另外，电压多指某个电位与基准电位(例如，接地电位或源电位)之间的电位差。因此，有时也可以互换“电压”与“电位”的称谓。在本说明书等中，除非特别叙述，电压和电位是可以互换的。

此外，在本说明书等中，可以将“膜”和“层”的词句相互调换。例如，有时可以将“导电层”及“绝缘层”等的词句换为“导电膜”及“绝缘膜”。

此外，在本说明书等中，在没有特别的说明的情况下，关态电流(off-statecurrent)是指晶体管处于关闭状态(也称为非导通状态、遮断状态)时的漏极电流。在没有特别的说明的情况下，在n沟道晶体管中，关闭状态是指栅极与源极间的电压V_gs低于阈值电压V_th(p沟道型晶体管中V_gs高于V_th)的状态。

在附图中，为便于清楚地说明，有时夸大表示大小、层的厚度或区域。因此，本发明并不一定限定于上述尺寸。此外，在附图中，示意性地示出理想的例子，因此本发明不局限于附图所示的形状或数值等。例如，在实际的制造工序中，有时由于蚀刻等处理而层或抗蚀剂掩模等非意图性地被减薄，但是为了便于理解有时省略图示。此外，在附图中，有时在不同的附图之间共同使用相同的附图标记来表示相同的部分或具有相同功能及材料等的部分，而省略其重复说明。此外，当表示具有相同功能及材料等的部分时有时使用相同的阴影线，而不特别附加附图标记。

(实施方式1)

在本实施方式中，说明本发明的一个方式的显示装置。

本发明的一个方式涉及一种层叠有第一层及第二层的显示装置。第一层中设置有数据驱动电路及运算电路，第二层中设置有显示部。在显示部中像素排列为矩阵状。

设置在第一层中的运算电路具有与设置在第二层中的显示部重叠的区域。由此，由于可以使显示部的面积变大，所以可以在显示部中设置很多像素。因此，可以在显示部上显示高分辨率的图像。例如，可以在显示部上显示4K2K、8K4K或更高的分辨率的图像。此外，由于可以使没有设置显示部的区域的边框的面积变小，所以可以实现本发明的一个方式的显示装置的窄边框化。再者，可以实现本发明的一个方式的显示装置的小型化。

这里，在运算电路中构成神经网络，例如可以进行提高输入到本发明的一个方式的显示装置的图像数据表示的图像的分辨率的处理，即上转换。通过运算电路具有进行上转换的功能，即使输入到本发明的一个方式的显示装置的图像数据表示的图像的分辨率较低，也可以在显示部上显示高分辨率的图像。因此，可以使输入到本发明的一个方式的显示装置的图像数据的数据容量变小。此外，通过使用神经网络进行上转换，由于可以以高精度地进行上转换，所以可以在显示部上显示高质量图像。如上所述，通过运算电路具有使用神经网络进行图像数据的上转换的功能，本发明的一个方式的显示装置可以显示高分辨率及高质量的图像。

<显示装置的结构例子_1>

图1是示出本发明的一个方式的显示装置的显示装置10的结构例子的方框图。显示装置10包括显示部20，在显示部20中像素21排列为矩阵状。此外，显示装置10包括栅极驱动电路22及数据驱动电路23。显示装置10还包括控制电路31、存储电路32及运算电路33。

栅极驱动电路22通过布线24与像素21电连接。例如，同一行的像素21可以与同一的布线24电连接。使栅极驱动电路22与像素21电连接的布线24可以说是栅极线。

数据驱动电路23通过布线25与像素21电连接。例如，同一列的像素21可以与同一的布线25电连接。使数据驱动电路23与像素21电连接的布线25可以说是数据线。

控制电路31、存储电路32、运算电路33通过传送通道34彼此电连接。运算电路33与数据驱动电路23电连接。

传送通道34可以被供应图像数据GD，图像数据GD通过传送通道34供应给存储电路32。

控制电路31具有控制存储电路32及运算电路33的驱动的功能。具体而言，控制电路31通过生成控制信号并将该控制信号通过传送通道34供应给存储电路32及运算电路33可以控制存储电路32及运算电路33的驱动。控制信号例如可以为时钟信号。

控制电路31包括中央处理器(CPU：Central Processing Unit)。此外，控制电路31也可以包括DSP(Digital Signal Processor：数字信号处理器)、GPU(GraphicsProcessing Unit：图形处理器)等微处理器。微处理器也可以由FPGA(Field ProgrammableGate Array：现场可编程门阵列)、FPAA(Field Programmable Analog Array：现场可编程模拟阵列)等PLD(Programmable Logic Device：可编程逻辑器件)实现。

存储电路32具有保持从传送通道34供应的数据的功能。此外，存储电路32具有将所保持的数据输出到传送通道34的功能。例如，存储电路32可以保持通过传送通道34供应给存储电路32的图像数据GD。此外，保持于存储电路32中的数据可以通过传送通道34供应给运算电路33。

存储电路32例如可以包括DRAM(Dynamic Random Access Memory：动态随机存取存储器)、SRAM(Static Random Access Memory：静态随机存取存储器)。此外，存储电路32可以包括ROM(Read Only Memory：只读存储器)。作为ROM，可以举出掩模ROM、OTPROM(OneTime Programmable Read Only Memory：初次可编程只读存储器)、EPROM(ErasableProgrammable Read Only Memory：可擦除可编程只读存储器)等。作为EPROM，可以举出通过紫外线照射可以消除存储数据的UV-EPROM(Ultra-Violet Erasable ProgrammableRead Only Memory：紫外线-可擦除可编程只读存储器)、EEPROM(Electrically ErasableProgrammable Read Only Memory：电子式可抹除可编程只读存储器)、快闪存储器等。

运算电路33具有对图像数据GD进行运算处理的功能。具体而言，具有读出保持于存储电路32中的图像数据GD进行运算处理的功能。运算电路33在运算处理的过程中取得的数据保持于存储电路32中，此外根据需要可以从存储电路32读出。运算处理结束的图像数据可以输出到数据驱动电路23。

在运算电路33中构成神经网络NN。由此，运算电路33可以进行使用神经网络NN的运算。例如，使用设置在显示装置10的外部且包括与在运算电路33中构成的神经网络NN同样的神经网络的服务器等进行学习，可以将学习结果保持在存储电路32中。这里，学习结果例如可以为权系数。通过使用保持在存储电路32中的学习结果，神经网络NN可以对图像数据GD进行推论。注意，在运算电路33的运算性能充分高时，也可以由运算电路33进行学习。后面说明使用神经网络NN的运算的具体例子。此外，也可以在运算电路33中组装存储电路。例如，可以组装其存储容量比存储电路32小的存储电路。组装在运算电路33中的存储电路例如可以保持学习结果。

运算电路33可以具有包括GPU的结构。在使用神经网络NN的推论等中，频繁进行行列运算。GPU也可以并行进行多个行列运算。因此，通过在运算电路33中设置GPU，可以高速进行使用神经网络NN的运算。

数据驱动电路23具有将运算电路33输出的运算处理了的图像数据通过布线25供应给所希望的像素21的功能。这里，图像数据GD为数字数据，数据驱动电路23具有将所输入的图像数据转换为模拟数据的功能。并且，数据驱动电路23具有将该模拟数据通过布线25供应给所希望的像素21的功能。

栅极驱动电路22具有选择写入数据驱动电路23输出的图像数据的像素21的功能。栅极驱动电路22可以生成选择信号并将该选择信号供应给特定行的像素21。被供应选择信号的像素21可以写入从数据驱动电路23输出的图像数据。

显示部20具有显示对应供应给像素21的图像数据的图像的功能。具体而言，通过从像素21射出对应图像数据的亮度的光，在显示部20上显示图像。

图2是示出图1所示的显示装置10的更具体结构例子的示意图。如图2所示，显示装置10可以具有层40及层50的叠层结构。图2示出在层40的上方设置层50的结构。在层40与层50之间可以设置层间绝缘膜。

在层40中可以设置栅极驱动电路22、数据驱动电路23、控制电路31、存储电路32、运算电路33及传送通道34。在层50中可以设置显示部20。

设置在层50中的显示部20以具有与设置在层40中的运算电路33重叠的区域的方式设置。此外，显示部20可以以具有与设置在层40中的数据驱动电路23重叠的区域的方式设置。通过以具有显示部20与运算电路33等彼此重叠的区域的方式层叠设置，可以使显示部20的面积增大。因此，由于可以在显示部20中设置多个像素21，所以可以在显示部20上显示高分辨率的图像。例如，可以显示4K2K、8K4K或更高的分辨率的图像。此外，通过以具有显示部20与运算电路33等彼此重叠的区域的方式层叠设置，可以使从顶面看时没有设置显示部20的区域的边框的面积变小。由此，可以实现显示装置10的窄边框化。此外，显示装置10的窄边框化可以实现显示装置10的小型化。

这里，栅极驱动电路22、数据驱动电路23、运算电路33、显示部20、布线24及布线25可以设置于同一芯片上。此时，控制电路31及存储电路32作为与该芯片不同的芯片设置在层40中，可以使芯片通过传送通道34彼此电连接。注意，除了栅极驱动电路22、数据驱动电路23、运算电路33、显示部20、布线24及布线25以外，还可以将控制电路31、存储电路32及传送通道34都设置于同一芯片上。此时，由于显示部20可以以具有与控制电路31、存储电路32及传送通道34重叠的区域的方式设置，所以可以使显示部20的面积变大。由此可以在显示部20中设置多个像素，可以在显示部20上显示高分辨率的图像。

<运算处理的一个例子>

图3A及图3B是示出能够使用存储电路32及运算电路33进行的运算处理的一个例子的图。

在进行图3A或图3B所示的处理时，首先将图像数据GD供应给存储电路32并保持。接着，包括神经网络NN的运算电路33读出保持于存储电路32中的图像数据GD并进行运算处理。运算处理时所需要的数据等从存储电路32适当地读出。此外，由运算电路33进行的运算的结果可以适当地写入到存储电路32。也就是说，运算电路33可以在与存储电路32之间收发数据等的同时对图像数据GD进行运算处理。运算处理结束后，运算电路33将图像数据供应给数据驱动电路23。注意，运算处理了的图像数据也可以从运算电路33写入到存储电路32，然后数据驱动电路23从存储电路32读出该图像数据。

在图3A所示的处理中，运算电路33可以进行提高图像数据GD表示的图像的分辨率的处理，即上转换。将上转换后的图像数据设定为图像数据GD_UPConv。此外，在图3B所示的处理中可以对包括缺损部的图像数据GD进行缺损部修复处理。将缺损部修复后的图像数据设定为图像数据GD_Recov。注意，在图3B中，将图像数据GD表示的图像的缺损部涂上黑色。在图像数据GD包括缺损部时，可以说设置于对应该缺损部的位置上的像素21不被供应图像数据并不射出光。

如图3A所示，通过运算电路33具有对图像数据GD进行上转换的功能，即使图像数据GD表示的图像的分辨率低，也可以在显示部20上显示高分辨率的图像。因此，可以减小图像数据GD的数据容量。此外，如图3B所示，通过运算电路33具有修复包括在图像数据GD中的缺损部的功能，可以在图像数据GD中包括缺损部。因此，可以减小图像数据GD的数据容量。注意，运算电路33例如也可以具有使被压缩的图像数据解压的功能。由此，由于图像数据GD可以为被压缩的图像数据，所以可以减小图像数据GD的数据容量。

通过使用神经网络NN进行图像数据GD的上转换、包括在图像数据GD中的缺损部的修复等，可以高精度地进行上转换、缺损部的修复等。此外，通过使用神经网络NN进行被压缩地图像数据GD的解压，可以高精度地进行该解压。因此，可以在显示部20上显示高质量图像。

如上所述，通过运算电路33具有使用神经网络NN进行图像数据GD的上转换的功能，显示装置10可以显示高分辨率及高质量的图像。此外，通过运算电路33具有使用神经网络NN修复包括在图像数据GD中的缺损部的功能，显示装置10可以显示高质量图像。再者，通过运算电路33具有使用神经网络NN使被压缩的图像数据GD解压的功能，显示装置10可以显示高质量图像。

图4A、图4B、图4C及图5是示出图像数据的上转换的方法的一个例子的图。具体而言，示出将图4A所示的对应分辨率x×y(x、y为1以上的整数)的图像的图像数据GD上转换为图5所示的对应分辨率2x×2y的图像的图像数据GD_UPConv的方法。

图像数据可以包括对应该图像数据表示的图像的分辨率的个数的灰度值。例如，对应分辨率x×y的图像的图像数据可以包括x行y列的灰度值。

这里，灰度值意味着表示从显示装置所包括的像素射出的光的亮度的灰度的值。例如，灰度值越大，越可以提高从像素射出的光的亮度。

在图4A中，图像数据GD所包括的灰度值中第1行第1列的灰度值为灰度值Sa，第1行第y列的灰度值为灰度值Sb，第x行第1列的灰度值为灰度值Sc，第x行第y列的灰度值为灰度值Sd。

在将图4A所示的图像数据GD上转换为图5所示的图像数据GD_UPConv时，首先复制图像数据GD所包括的灰度值的每一个的2行2列。由此，例如，如图4B所示，第1行第1列、第1行第2列、第2行第1列及第2行第2列的灰度值为灰度值Sa。此外，第1行第2y-1列、第1行第2y列、第2行第2y-1列及第2行第2y列的灰度值为灰度值Sb。此外，第2x-1行第1列、第2x-1行第2列、第2x行第1列及第2x行第2列的灰度值为灰度值Sc。再者，第2x-1行第2y-1列、第2x-1行第2y列、第2x行第2y-1列及第2x行第2y列的灰度值为灰度值Sd。

接着，对图4B所示的图像数据进行填充。例如，对图像数据的上下1行及左右1列进行填充。作为填充可以进行零填充或边缘填充。图4C示出对图像数据的上下1行及左右1列进行零填充的例子。

然后，进行了填充的图像数据输入到神经网络NN。使用神经网络NN在进行了填充的图像数据与滤波器FIL之间进行积和运算。这里，对图像数据的上下1行及左右1列进行填充，滤波值包括3行3列的滤波值(权系数)，且将步长设定为1时，积和运算后的图像数据可以包括2x行2y列的灰度值。注意，滤波值通过学习预先取得。

在图5中，在积和运算后的图像数据所包括的灰度值中，第1行第1列的灰度值为灰度值Sa1，第1行第2列的灰度值为灰度值Sa2，第2行第1列的灰度值为灰度值Sa3，第2行第2列的灰度值为灰度值Sa4。此外，第1行第2y-1列的灰度值为灰度值Sb1，第1行第2y列的灰度值为灰度值Sb2，第2行第2y-1列的灰度值为灰度值Sb3，第2行第2y列的灰度值为灰度值Sb4。此外，第2x-1行第1列的灰度值为灰度值Sc1，第2x-1行第2列的灰度值为灰度值Sc2，第2x行第1列的灰度值为灰度值Sc3，第2x行第2列的灰度值为灰度值Sc4。再者，第2x-1行第2y-1列的灰度值为灰度值Sd1，第2x-1行第2y列的灰度值为灰度值Sd2，第2x行第2y-1列的灰度值为灰度值Sd3，第2x行第2y列的灰度值为灰度值Sd4。

这里，灰度值Sa1、灰度值Sa2、灰度值Sa3及灰度值Sa4可以为彼此不同的值。此外，灰度值Sb1、灰度值Sb2、灰度值Sb3及灰度值Sb4可以为彼此不同的值。另外，灰度值Sc1、灰度值Sc2、灰度值Sc3及灰度值Sc4可以为彼此不同的值。再者，灰度值Sd1、灰度值Sd2、灰度值Sd3及灰度值Sd4可以为彼此不同的值。因此，积和运算后的图像数据可以为图像数据GD_UPConv。

注意，通过进行图4C所示的填充及图5所示的积和运算多次，可以以高精度上转换图像数据GD，因此是优选的。

<显示装置的结构例子_2>

图6是示出显示装置10的结构例子的示意图，也是图2所示的显示装置10的变形例子。图6所示的显示装置10与图2所示的显示装置10的主要不同之处在于设置两个数据驱动电路(数据驱动电路23a及数据驱动电路23b)。注意，在显示装置10具有图6所示的结构时，有时将数据驱动电路23a及数据驱动电路23b总称为数据驱动电路23。

在图6所示的显示装置10中，数据驱动电路23a例如与奇数列的像素21电连接。此外，数据驱动电路23b例如与偶数列的像素21电连接。

数据驱动电路23a具有将运算电路33输出的运算处理了的图像数据通过布线25供应给所希望的奇数列的像素21的功能。数据驱动电路23b具有将运算电路33输出的运算处理了的图像数据通过布线25供应给所希望的偶数列的像素21的功能。注意，数据驱动电路23a及数据驱动电路23b与图2所示的数据驱动电路23同样具有将被输入的图像数据转换为模拟数据的功能。

如图6所示，通过设置多个数据驱动电路，可以减小构成数据驱动电路的晶体管等的密度。由此，可以提高显示装置10的布局自由度。

图7是示出显示装置10的结构例子的示意图，也是图6所示的显示装置10的变形例子。图7所示的显示装置10与图6所示的显示装置10的主要不同之处在于例如所有的布线25的一端与数据驱动电路23a连接，所有的布线25的另一端与数据驱动电路23b连接。也就是说，图7所示的显示装置10与图6所示的显示装置10的主要不同之处在于布线25的两端与数据驱动电路连接。

图7所示的显示装置10可以从布线25的两端输入图像数据。由此，可以抑制从数据驱动电路供应给像素21的图像数据因布线25的布线电阻而衰减。由此，可以高速驱动显示装置10。

图8是示出显示装置10的结构例子的示意图，也是图2所示的显示装置10的变形例子。图8所示的显示装置10与图2所示的显示装置10的主要不同之处在于栅极驱动电路22与数据驱动电路23不明确地分开而具有彼此重叠的区域。这里，栅极驱动电路22与数据驱动电路23不明确地分开而彼此重叠的区域为区域26。

通过栅极驱动电路22与数据驱动电路23不明确地分开而具有彼此重叠的区域，显示部20可以以具有与栅极驱动电路22重叠的区域的方式设置。由此，可以使显示部20的面积变大。因此，由于可以在显示部20中设置多个像素21，所以可以在显示部20上显示高分辨率的图像。

图9是示出作为栅极驱动电路22与数据驱动电路23重叠的区域的区域26的结构例子的图。如图9所示，在区域26中，有规律地设置有包括构成栅极驱动电路22的元件的区域与包括构成数据驱动电路23的元件的区域。在图9中，以晶体管71为构成栅极驱动电路22的元件，并以晶体管72为构成数据驱动电路23的元件。

图9示出包括构成栅极驱动电路22的元件的区域设置在第一行及第三行中且包括构成数据驱动电路23的元件的区域设置在第二行及第四行中的情况。在区域26中，在包括构成栅极驱动电路22的元件的各区域之间设置有伪元件。此外，在包括构成数据驱动电路23的元件的各区域之间设置有伪元件。图9示出在晶体管71的四方及晶体管72的四方设置有作为伪元件的伪晶体管73的情况下的区域26的结构例子。

通过在区域26中设置伪晶体管73等伪元件并使该伪元件吸收杂质，可以抑制杂质扩散到晶体管71及晶体管72等。由此，可以提高晶体管71及晶体管72等的可靠性，从而可以提高显示装置10的可靠性。注意，在图9中，晶体管71、晶体管72及伪晶体管73虽然排列为矩阵形状，但是也可以不排列为矩阵形状。

图10是示出作为区域26的一部分的区域70的结构例子的俯视图。如图9及图10所示，区域70包括一个晶体管71、一个晶体管72及两个伪晶体管73。如图10所示，晶体管71包括沟道形成区域110、源区域111以及漏区域112。此外，还包括具有与沟道形成区域110重叠的区域的栅电极113。

在图10中省略了栅极绝缘体等的构成要素。此外，图10不明确地分别示出沟道形成区域、源区域及漏区域。

在源区域111中设置有开口部114，源区域111通过开口部114电连接于布线115。在漏区域112中设置有开口部116，漏区域112通过开口部116电连接于布线117。

在栅电极113中设置有开口部118，栅电极113通过开口部118电连接于布线121。在布线115中设置有开口部119，布线115通过开口部119电连接于布线122。在布线117中设置有开口部120，布线117通过开口部120电连接于布线123。也就是说，源区域111通过布线115电连接于布线122，而漏区域112通过布线117电连接于布线123。

晶体管72包括沟道形成区域130、源区域131以及漏区域132。此外，还包括具有与沟道形成区域130重叠的区域的栅电极133。

在源区域131中设置有开口部134，源区域131通过开口部134电连接于布线135。在漏区域132中设置有开口部136，漏区域132通过开口部136电连接于布线137。

在栅电极133中设置有开口部138，栅电极133通过开口部138电连接于布线141。在布线135中设置有开口部139，布线135通过开口部139电连接于布线142。在布线137中设置有开口部140，布线137通过开口部140电连接于布线143。也就是说，源区域131通过布线135电连接于布线142，而漏区域132通过布线137电连接于布线143。

此外，沟道形成区域110与沟道形成区域130可以设置在相同层中。此外，源区域111及漏区域112与源区域131及漏区域132可以设置在相同层中。此外，栅电极113与栅电极133可以设置在相同层中。此外，布线115及布线117与布线135及布线137可以设置在相同层中。也就是说，晶体管71与晶体管72可以设置在相同层中。由此，与晶体管71及晶体管72分别设置在彼此不同的层中的情况相比，可以简化显示装置10的制造工序，从而可以提供廉价的显示装置10。

电连接于构成栅极驱动电路22的晶体管71的布线121至布线123设置在相同层中。此外，电连接于构成数据驱动电路23的晶体管72的布线141至布线143设置在相同层中。再者，布线121至布线123设置在与布线141至布线143不同的层中。借助于上述结构，可以抑制作为构成栅极驱动电路22的元件的晶体管71和作为构成数据驱动电路23的元件的晶体管72的电短路。由此，即使栅极驱动电路22和数据驱动电路23不明确地分开而具有彼此重叠的区域，也可以抑制栅极驱动电路22及数据驱动电路23的不正常工作。由此，可以提高显示装置10的可靠性。

虽然在图10中示出在布线121至布线123的上方设置有布线141至布线143的结构，但是也可以在布线121至布线123的下方设置有布线141至布线143。

此外，虽然在图10中示出布线121至布线123在水平方向上延伸且布线141至布线143在垂直方向上延伸的结构，本发明的一个方式不局限于此。例如，也可以采用布线121至布线123在垂直方向上延伸且布线141至布线143在水平方向上延伸的结构。或者，布线121至布线123及布线141至布线143都可以在水平方向或垂直方向上延伸。

伪晶体管73包括半导体151及导电体152。导电体152具有与半导体151重叠的区域。半导体151可以形成在与晶体管71及晶体管72的沟道形成区域相同的层中。此外，导电体152可以形成在与晶体管71及晶体管72的栅电极相同的层中。此外，伪晶体管73也可以没有半导体151及导电体152中的一个。

半导体151及导电体152可以不与其他布线等电连接。半导体151及/或导电体152可以被供应恒电位。例如，可以被供应接地电位。

图11是示出显示装置10的结构例子的示意图，也是图2所示的显示装置10的变形例子。图11所示的显示装置10与图2所示的显示装置10的主要不同之处在于存储电路32设置于层50中。在存储电路32中单元35可以排列为矩阵状。

存储电路32通过传送通道34与控制电路31及运算电路33电连接。具体而言，设置于存储电路32中的单元35通过传送通道34与控制电路31及运算电路33电连接。

图11所示的显示装置10可以将栅极驱动电路22、数据驱动电路23、显示部20、布线24及布线25设置于同一芯片上。此外，控制电路31、存储电路32、运算电路33及传送通道34可以设置于同一芯片上。因此，在图11所示的显示装置10中，设置于层50中的显示部20可以以具有与设置于层40中的数据驱动电路23重叠的区域的方式设置。此外，设置于层50中的存储电路32可以以具有与设置于层40中的控制电路31及运算电路33重叠的区域的方式设置。

在图11所示的显示装置10中，存储电路32可以以具有与控制电路31及运算电路33重叠的区域的方式设置。由此，由于可以使存储电路32的占有面积变大，所以可以使保持于存储电路32中的数据容量变大。因此，运算电路33可以进行复杂的运算处理。此外，可以并行进行多个运算处理。例如，与保持于存储电路32中的数据容量小的情况相比，可以对多个帧的图像数据GD并行进行运算处理。由此，可以高速驱动显示装置10，例如可以提高显示装置10的帧频率。

在图11所示的显示装置10中，包括显示部20、栅极驱动电路22及数据驱动电路23的芯片可以不包括运算电路33等。因此，可以使数据驱动电路23的占有面积变大。例如，显示部20的整体可以与数据驱动电路23重叠。通过使数据驱动电路23的占有面积变大，可以减小构成数据驱动电路23的晶体管等的密度。由此，可以提高显示装置10的布局自由度。

这里，在图11所示的显示装置10中，数据驱动电路23也可以不与形成在层50中的布线25的端部连接。例如，数据驱动电路23也可以与形成在层50中的布线25的中心部连接。此时，可以缩短从数据驱动电路23供应给像素21的图像数据的传送距离。因此，可以抑制供应给像素21的图像数据因布线25的电阻而衰减。因此，可以降低显示装置10的功耗。此外，可以高速驱动显示装置10。

图12是示出显示装置10的结构例子的示意图，也是图2所示的显示装置10的变形例子。图12所示的显示装置10与图2所示的显示装置10的主要不同之处在于在层40与层50之间设置层60。在层60中设置存储电路32。存储电路32与图11所示的显示装置10同样单元35可以排列为矩阵状。

存储电路32通过传送通道34与控制电路31及运算电路33电连接。具体而言，设置在存储电路32中的单元35通过传送通道34与控制电路31及运算电路33电连接。此外，运算电路33与单元35通过布线36电连接。例如，可以设置与单元35的个数相同的布线36。

在图12所示的显示装置10中，可以以具有与设置在层40中的运算电路33、设置在层60中的存储电路32、设置在层50中的显示部20彼此重叠的区域的方式设置。此外，显示部20可以以具有与设置在层40中的数据驱动电路23重叠的区域的方式设置。

通过存储电路32设置在与设置运算电路33的层及设置显示部20的层不同的层中，可以确保存储电路32的占有面积。因此，可以使能够保持于存储电路32中的数据容量变大。因此，运算电路33可以进行复杂的运算处理。此外，可以并行进行多个运算处理。例如，与保持于存储电路32中的数据容量小的情况相比，可以对多个帧的图像数据GD并行进行运算处理。由此，可以高速驱动显示装置10，例如可以提高显示装置10的帧频率。

此外，在图12所示的显示装置10中，存储电路32与运算电路33除了传送通道34以外还通过布线36电连接。通过采用该结构，例如，在将图像数据GD通过传送通道34供应给存储电路32之后，可以进行存储电路32与运算电路33之间的数据通信而不通过传送通道34。因此，在存储电路32与运算电路33之间进行数据通信时，可以缩短该数据的传送距离。此外，可以减小流过传送通道34的数据的大小。由此，可以高速驱动显示装置10。

在图12所示的显示装置10中，存储电路32与运算电路33通过传送通道34电连接，存储电路32与运算电路33也可以通过与传送通道34不同的传送通道电连接。由此，由于可以减小流过传送通道34的数据的大小，所以可以高速驱动显示装置10。

在图12所示的显示装置10中，设置存储电路32的层60为一层，也可以为两层以上。图13示出设置n个(n为2以上的整数)层60的结构。注意，在图13中，将n个层60记载为层60_1至层60_n而进行区别。通过增加n，可以使能够保持于存储电路32中的数据容量变大。因此，运算电路33可以进行复杂的运算处理。此外，可以并行进行多个运算处理。例如，与保持于存储电路32中的数据容量小的情况相比，可以对多个帧的图像数据GD并行进行运算处理。由此，可以高速驱动显示装置10，例如可以提高显示装置10的帧频率。

图14是示出显示装置10的结构例子的示意图，也是图12所示的显示装置10的变形例子。图14所示的显示装置10与图12所示的显示装置10的主要不同之处在于层40设置在层60与层50之间。图14示出在层60的上方设置层40且在层40的上方设置层50的结构。

在图14所示的显示装置10中，与图12所示的显示装置10相比，可以使从栅极驱动电路22供应像素21的选择信号的传送距离及从数据驱动电路23供应像素21的图像数据的传送距离变短。因此，可以抑制供应给像素21的选择信号及图像数据因布线电阻而衰减。因此，可以降低显示装置10的功耗。此外，可以高速驱动显示装置10。

图15是示出显示装置10的结构例子的示意图，也是图14所示的显示装置10的变形例子。图15所示的显示装置10与图14所示的显示装置10的主要不同之处在于栅极驱动电路22设置在层50中。

在图15所示的显示装置10中，与图14所示的显示装置10相比，可以使从栅极驱动电路22供应像素21的选择信号的传送距离进一步变短。因此，可以抑制供应给像素21的选择信号因布线电阻而衰减。因此，可以降低显示装置10的功耗。此外，可以高速驱动显示装置10。

此外，在图2、图6至图8、图11及图12等所示的显示装置10中也可以在层50中设置栅极驱动电路22。

<显示装置的截面结构例子>

图16是示出图2、图6至图8、图11等所示的显示装置10的具体结构例子的截面图。显示装置10包括衬底701及衬底705，衬底701及衬底705使用密封剂712贴合在一起。

作为衬底701例如可以使用绝缘体衬底、半导体衬底或导电体衬底。作为绝缘体衬底，例如可以举出玻璃衬底、石英衬底、蓝宝石衬底、稳定氧化锆衬底(氧化钇稳定氧化锆衬底等)、树脂衬底等。此外，作为半导体衬底，例如可以举出以硅或锗为材料的半导体衬底、或者由氮化镓、碳化硅、硅锗、砷化镓、磷化铟、氧化锌或氧化镓构成的化合物半导体衬底等。再者，还可以举出在上述半导体衬底内部具有绝缘体区域的半导体衬底，例如有SOI(Silicon On Insulator：绝缘体上硅)衬底等。作为导电体衬底，可以举出石墨衬底、金属衬底、合金衬底、导电树脂衬底等。或者，可以举出包含金属氮化物的衬底、包含金属氧化物的衬底等。再者，还可以举出设置有导电体或半导体的绝缘体衬底、设置有导电体或绝缘体的半导体衬底、设置有半导体或绝缘体的导电体衬底等。

衬底701上设置有晶体管441及晶体管601。晶体管441及晶体管601可以为设置在层40中的晶体管。在图2或图6至图8所示的显示装置10中，晶体管441例如可以为设置在控制电路31、存储电路32或运算电路33中的晶体管。此外，在图11所示的显示装置10中，晶体管441例如可以为设置在控制电路31或运算电路33中的晶体管。再者，在图2、图6至图8及图11所示的显示装置10中，晶体管601例如可以为设置在栅极驱动电路22或数据驱动电路23中的晶体管。

晶体管441由用作栅电极的导电体443、用作栅极绝缘体的绝缘体445及衬底701的一部分构成，并包括含有沟道形成区域的半导体区域447、用作源区域和漏区域中的一个的低电阻区域449a及用作源区域和漏区域中的另一个的低电阻区域449b。晶体管441可以为p沟道型或n沟道型。

晶体管441及其他的晶体管由元件分离层403电分离。图16示出晶体管441及晶体管601由元件分离层403电分离的情况。元件分离层403可以利用LOCOS(LOCal OxidationofSilicon：硅局部氧化)法或STI(Shallow Trench Isolation：浅沟槽隔离)法等形成。

在此，在图16所示的晶体管441中，半导体区域447具有凸形状。此外，半导体区域447的侧面及顶面以隔着绝缘体445被导电体443覆盖的方式设置。注意，图16未示出导电体443覆盖半导体区域447的侧面的情况。此外，导电体443可以使用调整功函数的材料。

像晶体管441那样，半导体区域具有凸形状的晶体管因利用半导体衬底的凸部而可以被称为鳍型晶体管。此外，也可以以与凸部的顶面接触的方式具有被用作用来形成凸部的掩模的绝缘体。此外，虽然在图16中示出对衬底701的一部分进行加工来形成凸部的情况，但是也可以对SOI衬底进行加工来形成具有凸部的半导体。

此外，图16所示的晶体管441的结构只是一个例子而不局限于该结构，可以根据电路结构或电路驱动方法等使用合适的晶体管。例如，晶体管441可以为平面型晶体管。

晶体管601可以具有与晶体管441同样的结构。注意，被用作晶体管601的源区域和漏区域中的一个的低电阻区域为低电阻区域459a。此外，被用作晶体管601的源区域和漏区域中的另一个的低电阻区域为低电阻区域459b。

在衬底701上除了设置有元件分离层403、晶体管441及晶体管601以外还设置有绝缘体405、绝缘体407、绝缘体409及绝缘体411。绝缘体405、绝缘体407、绝缘体409及绝缘体411中嵌入导电体451及导电体457。在此，可以使导电体451及导电体457的顶面的高度与绝缘体411的顶面的高度大致相同。

导电体451、导电体457及绝缘体411上设置有绝缘体421及绝缘体214。绝缘体421及绝缘体214中嵌入导电体453及导电体473。在此，可以使导电体453及导电体473的顶面的高度与绝缘体214的顶面的高度大致相同。

导电体453、导电体473及绝缘体214上设置有绝缘体216。绝缘体216中嵌入导电体455及导电体475。在此，可以使导电体455及导电体475的顶面的高度与绝缘体216的顶面的高度大致相同。

导电体455、导电体475及绝缘体216上设置有绝缘体222、绝缘体224、绝缘体254、绝缘体244、绝缘体280、绝缘体274及绝缘体281。绝缘体222、绝缘体224、绝缘体254、绝缘体244、绝缘体280、绝缘体274及绝缘体281中嵌入导电体305及导电体365。在此，可以使导电体305及导电体365的顶面的高度与绝缘体281的顶面的高度大致相同。

导电体305、导电体365及绝缘体281上设置有绝缘体361。绝缘体361中嵌入导电体317、导电体337及导电体367。在此，可以使导电体337的顶面的高度与绝缘体361的顶面的高度大致相同。

导电体337及绝缘体361上设置有绝缘体363。绝缘体363中嵌入导电体347、导电体353、导电体355及导电体357。在此，可以使导电体353、导电体355及导电体357的顶面的高度与绝缘体363的顶面的高度大致相同。

在导电体353、导电体355、导电体357及绝缘体363上设置有连接电极760。此外，以与连接电极760电连接的方式设置有各向异性导电体780，并以与各向异性导电体780电连接的方式设置有FPC(柔性电路板)716。通过使用FPC716，可以从显示装置10的外部向显示装置10供应各种信号等。

如图16所示，晶体管441的用作源区域和漏区域中的另一个的低电阻区域449b通过导电体451、导电体453、导电体455、导电体305、导电体317、导电体337、导电体347、导电体353、导电体355、导电体357、连接电极760及各向异性导电体780电连接于FPC716。虽然在图16中作为具有电连接连接电极760和导电体347的功能的导电体示出导电体353、导电体355及导电体357的三个导电体，但是本发明的一个方式不局限于此。具有电连接连接电极760和导电体347的功能的导电体的个数可以为一个、两个、四个以上。通过设置具有电连接连接电极760和导电体347的功能的多个导电体，可以降低接触电阻。

如图16所示，被用作晶体管601的源区域和漏区域中的一个的低电阻区域459a通过导电体457、导电体473、导电体475及导电体365与导电体367电连接。

在绝缘体214上设置晶体管750。晶体管750可以为设置在层50中的晶体管。具体而言，可以为设置在显示部20中的晶体管。注意，在显示装置10具有图11所示的结构时，可以在与晶体管750同一的层中设置存储电路32所包括的晶体管。

在本说明书等中，“与A相同的层”是指例如在与A相同的工序中形成的含有相同材料的层。

晶体管750可以适当地使用在沟道形成区域使用金属氧化物(metal oxide)的晶体管(也称为OS晶体管)。

在本说明书等中，金属氧化物是指广义上的金属的氧化物。金属氧化物被分类为氧化物绝缘体、氧化物导电体(包括透明氧化物导电体)和氧化物半导体(OxideSemiconductor或也简称为OS)等。例如，在将金属氧化物用于晶体管的沟道形成区域的情况下，有时将该金属氧化物称为氧化物半导体。换言之，可以将OS晶体管称为包含氧化物或氧化物半导体的晶体管。

由于OS晶体管的半导体层具有大能隙，所以呈现极低的关态电流特性，即每沟道宽度1μm的关态电流值仅为几yA/μm(y为10^-24)。由此，可以长时间保持图像数据等，从而可以降低刷新频率。因此，可以降低显示装置10的功耗。

作为用于OS晶体管的半导体材料，可以使用能隙为2eV以上，优选为2.2eV以上，更优选为2.5eV以上的金属氧化物。典型的有含有铟的氧化物半导体等，例如，可以使用后面提到的CAAC-OS(C-Axis Aligned Crystalline Oxide Semiconductor)或CAC-OS(Cloud-Aligned Composite Oxide Semiconductor)等。CAAC-OS具有稳定结晶结构，适用于重视可靠性的晶体管等。CAC-OS呈现高迁移率特性，适用于进行高速驱动的晶体管等。

作为OS晶体管中的半导体层，例如可以采用包含铟、锌及元素M(铝、钛、镓、锗、钇、锆、镧、铈、锡、钕和铪中的一种以上)的以“In-M-Zn类氧化物”表示的膜。

绝缘体254、绝缘体244、绝缘体280、绝缘体274及绝缘体281中嵌入导电体301a及导电体301b。导电体301a与晶体管750的源极和漏极中的一个电连接，导电体301b与晶体管750的源极和漏极中的另一个电连接。在此，可以使导电体301a及导电体301b的顶面的高度与绝缘体281的顶面的高度大致相同。

绝缘体361中嵌入导电体311、导电体313、导电体331、电容器790、导电体333及导电体335。在图2、图6至图8及图11所示的显示装置10中，电容器790例如可以为设置在显示部20中的电容器。此外，在图11所示的显示装置10中，电容器790例如可以为设置在存储电路32中的电容器。

导电体311及导电体313与晶体管750电连接用作布线。导电体333及导电体335与电容器790电连接。在此，可以使导电体331、导电体333及导电体335的顶面的高度与绝缘体361的顶面的高度大致相同。

导电体367可以形成在与导电体311、导电体313及导电体317同一的层中。导电体367可以与设置于层50中的晶体管等的元件，即设置在与晶体管750同一的层中的晶体管等电连接。例如，导电体367与设置在显示部20中的晶体管电连接。

绝缘体363中嵌入导电体341、导电体343及导电体351。导电体343设置在绝缘体361、导电体333及导电体335上。在此，可以使导电体351的顶面的高度与绝缘体363的顶面的高度大致相同。

绝缘体405、绝缘体407、绝缘体409、绝缘体411、绝缘体421、绝缘体214、绝缘体280、绝缘体274、绝缘体281、绝缘体361及绝缘体363用作层间膜，也可以用作分别覆盖其下方的凹凸形状的平坦化膜。例如，为了提高绝缘体363的顶面的平坦性，可以通过利用化学机械抛光(CMP：Chemical Mechanical Polishing)法等的平坦化处理使其平面平坦化。注意，绝缘体405、绝缘体407、绝缘体409、绝缘体411、绝缘体421、绝缘体214、绝缘体280、绝缘体274、绝缘体281、绝缘体361等的顶面也可以通过使用CMP法等的平坦化处理被平坦化。

如图16所示，电容器790包括下部电极321及上部电极325。另外，下部电极321与上部电极325之间设置有绝缘体323。也就是说，电容器790具有一对电极间夹有用作介电体的绝缘体323的叠层型结构。此外，虽然图16示出绝缘体281上设置有电容器790的例子，但是也可以在与绝缘体281不同的绝缘体上设置电容器790。

图16示出导电体301a、导电体301b、导电体305及导电体365形成在同一层中的例子。此外，还示出导电体311、导电体313、导电体317、导电体367及下部电极321形成在同一层中的例子。此外，还示出导电体331、导电体333、导电体335及导电体337形成在同一层中的例子。此外，还示出导电体341、导电体343及导电体347形成在同一层中的例子。此外，还示出导电体351、导电体353、导电体355及导电体357形成在同一层中的例子。通过在同一层中形成多个导电体，可以简化显示装置10的制造工序，由此可以提供廉价的显示装置10。此外，它们也可以分别形成在不同的层中并含有不同种类的材料。

图16所示的显示装置10包括发光元件500。在此，发光元件可以说是发光器件。发光元件500包括导电体772、EL层786及导电体788。EL层786包含有机化合物或量子点等无机化合物。

作为可用于有机化合物的材料，可以举出荧光性材料或磷光性材料等。此外，作为可用于量子点的材料，可以举出胶状量子点、合金型量子点、核壳(Core Shell)型量子点、核型量子点等。

导电体772通过导电体351、导电体341、导电体331、导电体313及导电体301b与晶体管750的源极和漏极中的另一个电连接。导电体772形成在绝缘体363上，并被用作像素电极。

导电体772可以使用对可见光具有透光性的材料或具有反射性的材料。作为透光性材料，例如，可以使用含有铟、锌、锡等的氧化物材料。作为反射性材料，例如，可以使用含有铝、银等材料。

虽然图16中没有进行图示，显示装置10可以设置偏振构件、相位差构件、抗反射构件等的光学构件(光学衬底)等。

衬底705一侧设置有遮光层738及绝缘体734。绝缘体734包括与遮光层738接触的区域。遮光层738具有遮蔽从相邻的区域发射的光的功能。或者，遮光层738具有防止外光到达晶体管750等的功能。

图16所示的显示装置10在绝缘体363上设置有绝缘体730。在此，绝缘体730可以覆盖导电体772的一部分。此外，发光元件500包括透光性导电体788，可以为顶部发射结构的发光元件。此外，发光元件500也可以采用向导电体772一侧射出光的底部发射结构或者向导电体772一侧及导电体788一侧的两侧射出光的双面发射结构。

此外，遮光层738具有与绝缘体730重叠的区域。此外，遮光层738被绝缘体734覆盖。此外，密封层732填充发光元件500与绝缘体734之间的空间。

再者，绝缘体730与EL层786之间设置有结构体778。此外，绝缘体730与绝缘体734之间设置有结构体778。

图16所示的显示装置10设置有着色层736。此外，着色层736具有与发光元件500重叠的区域。通过设置着色层736，可以提高从发光元件500提取的光的色纯度。因此，显示装置10能够显示高质量图像。此外，因为显示装置10中的所有发光元件500例如可以为发射白色光的发光元件，所以不需要分别涂布形成EL层786，可以使像素21微型化。因此，提高设置在显示部20中的像素21的密度，因此可以在显示装置10上显示高清晰的图像。

图17是示出显示装置10的具体结构例子的截面图，也是图16所示的显示装置10的变形例子。图17所示的显示装置10与图16所示的显示装置10的主要不同之处在于在包括晶体管750的层与包括晶体管441及晶体管601的层之间设置晶体管800及电容器890。

图17所示的结构可以用于图12等所示的显示装置10。此时，晶体管800及电容器890可以设置于层60中。也就是说，晶体管800及电容器890设置于存储电路32中。

在图17所示的显示装置10中，导电体451、导电体457及绝缘体411上设置有绝缘体821及绝缘体814。绝缘体821及绝缘体814中嵌入导电体853及导电体857。在此，可以使导电体853及导电体857的顶面的高度与绝缘体814的顶面的高度大致相同。

导电体853、导电体857及绝缘体814上设置有绝缘体816。绝缘体816中嵌入导电体855及导电体859。在此，可以使导电体855及导电体859的顶面的高度与绝缘体816的顶面的高度大致相同。

导电体855、导电体859及绝缘体816上设置有绝缘体822、绝缘体824、绝缘体854、绝缘体844、绝缘体880、绝缘体874及绝缘体881。绝缘体822、绝缘体824、绝缘体854、绝缘体844、绝缘体880、绝缘体874及绝缘体881中嵌入导电体805及导电体861。在此，可以使导电体805及导电体861的顶面的高度与绝缘体881的顶面的高度大致相同。

导电体805、导电体861及绝缘体881上设置有绝缘体883。绝缘体883中嵌入导电体817、导电体831、导电体863及导电体865。在此，可以使导电体831及导电体865的顶面的高度与绝缘体883的顶面的高度大致相同。

导电体831、导电体865及绝缘体883上设置有绝缘体421及绝缘体214。绝缘体421中嵌入导电体833及导电体867。此外，绝缘体421及绝缘体214中嵌入导电体453及导电体473。在此，可以使导电体453及导电体473的顶面的高度与绝缘体214的顶面的高度大致相同。

如图17所示，晶体管441的用作源区域和漏区域中的另一个的低电阻区域449b通过导电体451、导电体853、导电体855、导电体805、导电体817、导电体831、导电体833、导电体453、导电体455、导电体305、导电体317、导电体337、导电体347、导电体353、导电体355、导电体357、连接电极760及各向异性导电体780电连接于FPC716。

如图17所示，晶体管601的用作源区域和漏区域中的一个的低电阻区域459a通过导电体457、导电体857、导电体859、导电体861、导电体863、导电体865、导电体867、导电体473、导电体475及导电体365电连接于导电体367。

绝缘体814上设置有晶体管800。如上所述，晶体管800可以为设置在层60中的晶体管。例如，在图12所示的显示装置10中，晶体管800可以为设置在存储电路32中的晶体管。晶体管800优选为OS晶体管。

绝缘体854、绝缘体844、绝缘体880、绝缘体874及绝缘体881中嵌入导电体801a及导电体801b。导电体801a与晶体管800的源极和漏极中的一个电连接，导电体801b与晶体管800的源极和漏极中的另一个电连接。在此，可以使导电体801a及导电体801b的顶面的高度与绝缘体881的顶面的高度大致相同。

绝缘体883中嵌入导电体811、电容器890、导电体893及导电体895。在此，电容器890可以具有与电容器790同样的结构。如上所述，在图12所示的显示装置10中，电容器890可以为设置在例如存储电路32中的电容器。

导电体811与晶体管800电连接，并被用作布线。导电体801b除了晶体管800以外还与电容器890的一个电极电连接。导电体893及导电体895与电容器890的另一个电极电连接。在此，可以使导电体893及导电体895的顶面的高度与绝缘体883的顶面的高度大致相同。

绝缘体421中嵌入导电体897。导电体897设置在绝缘体883、导电体893及导电体895上。

绝缘体821、绝缘体814、绝缘体880、绝缘体874、绝缘体881及绝缘体883用作层间膜，也可以用作分别覆盖其下方的凹凸形状的平坦化膜。

图17示出导电体801a、导电体801b、导电体805及导电体861形成在同一层中的例子。此外，示出导电体811、导电体817及导电体863形成在同一层中的例子。此外，示出导电体893、导电体895、导电体831及导电体865形成在同一层中的例子。再者，示出导电体897、导电体833及导电体867形成在同一层中的例子。如上所述，通过在同一层中形成多个导电体，可以简化显示装置10的制造工序，由此可以降低显示装置10的制造成本。此外，它们也可以分别形成在不同的层中并含有不同种类的材料。

图18是示出图14或图15等所示的显示装置10的具体结构例子的截面图。在显示装置10具有图14或图15所示的结构时，层60中设置有衬底901，衬底901上设置有晶体管911。此外，层40中设置有衬底903，衬底903上设置有晶体管913、晶体管915及晶体管917。再者，层50中设置有衬底905，衬底905上设置有晶体管919。衬底901、衬底903、衬底905的每一个通过贴合彼此接合。

衬底901、衬底903及衬底905可以具有与衬底701同样的结构。晶体管911、晶体管913、晶体管915、晶体管917及晶体管919可以具有与晶体管441及晶体管601同样的结构。

在图14或图15所示的显示装置10中，晶体管911例如可以为设置在存储电路32中的晶体管。此外，晶体管913及晶体管917可以为设置在控制电路31或运算电路33中的晶体管。此外，晶体管915可以为设置在数据驱动电路23中的晶体管。再者，晶体管919可以为设置在显示部20中的晶体管。此外，在图14所示的显示装置10中，晶体管915可以为设置在栅极驱动电路22中的晶体管。

晶体管911与晶体管913、晶体管915及晶体管917之间设置有绝缘体921及绝缘体923。晶体管913、晶体管915及晶体管917与晶体管919之间设置有绝缘体925及绝缘体927。

绝缘体921中嵌入导电体931。此外，绝缘体925中嵌入导电体937、导电体939及导电体941。导电体931以其高度与绝缘体921一致的方式被平坦化。此外，导电体937、导电体939及导电体941以其高度与绝缘体925一致的方式被平坦化。

以具有嵌入在绝缘体923及衬底903中的区域的方式设置导电体933。导电体933为了与衬底903绝缘而具有由绝缘体935覆盖的区域。导电体931与导电体937通过导电体933彼此电连接。晶体管911的源区域和漏区域中的一个与晶体管913的源区域和漏区域中的一个通过导电体931、导电体933及导电体937电连接。

以具有嵌入在绝缘体927及衬底905中的区域的方式设置有导电体943及导电体947。导电体943为了与衬底905绝缘而具有由绝缘体945覆盖的区域。导电体947为了与衬底905绝缘而具有由绝缘体949覆盖的区域。导电体943与导电体939电连接，导电体947与导电体941电连接。此外，导电体943与设置在导电体943及绝缘体945上的导电体951电连接，导电体947与FPC716电连接。

导电体951可以与设置在层50中的晶体管等的元件，即设置在与晶体管919同一的层中的晶体管等电连接。例如，导电体951可以与设置在像素21中的晶体管电连接。

晶体管915的源区域和漏区域中的一个与导电体951通过导电体939及导电体943电连接。晶体管917的源区域和漏区域中的一个与FPC716通过导电体941及导电体947电连接。晶体管919的源区域和漏区域中的一个与发光元件500电连接。

导电体933以穿过衬底903的方式设置。此外，导电体943及导电体947以穿过衬底905的方式设置。因此，导电体933、导电体943及导电体947可以为贯通电极。尤其是，在衬底903为包含硅的衬底(也称为硅衬底)时，导电体933可以说是TSV(Through SiliconVia：硅通孔)。此外，在衬底905为硅衬底时，导电体943及导电体947可以说是TSV。

通过绝缘体921与绝缘体923贴合，层60与层40以具有机械强度的方式接合。此外，通过使绝缘体925与绝缘体927贴合，层40与层50以具有机械强度的方式接合。

例如，在衬底903为硅衬底时，晶体管913、晶体管915及晶体管917可以为在沟道形成区域使用硅的晶体管(也称为Si晶体管)。因此，设置在层40中的构成数据驱动电路23、控制电路31及运算电路33等的晶体管可以为Si晶体管。此外，在图14所示的显示装置中，构成栅极驱动电路22的晶体管可以为Si晶体管。注意，在衬底905为硅衬底时，在图15所示的显示装置10中，构成栅极驱动电路22的晶体管也可以为Si晶体管。

由于Si晶体管具有通态电流大的特征，所以可以高速驱动由Si晶体管构成的电路等。由此，通过设置在层40中的衬底903中设置贯通电极，设置在层60中晶体管等与设置在层40中的晶体管等通过该贯通电极电连接，层40设置在层60与层50之间，且可以高速驱动设置在层40中的电路等。因此，与层60设置在层40与层50之间的情况相比，使从栅极驱动电路22供应给像素21的选择信号的传送距离和从数据驱动电路23供应给像素21的图像数据信号的传送距离的双方变短，且可以高速驱动设置在层40中的电路等。因此，可以在降低显示装置10的功耗的同时高速驱动显示装置10。

在图18所示的显示装置10中，层50中设置有衬底905，衬底905上设置有晶体管919等，但是本发明的一个方式不局限于此。图19示出在绝缘体925上设置图16及图17所示的绝缘体421及绝缘体214。

在图19所示的显示装置10中，绝缘体214的上方的结构可以与图16及图17同样。例如，可以在绝缘体214上设置OS晶体管。

虽然在图16及图17中示出设置有其沟道形成区域形成在衬底701内部的晶体管441及晶体管601，并在晶体管441及晶体管601上层叠有OS晶体管的结构，但是本发明的一个方式不局限于此。图20是图16所示的显示装置10的变形例子，图20所示的显示装置10与图16所示的显示装置10的主要不同之处在于包括OS晶体管的晶体管602及晶体管603代替晶体管441及晶体管601。此外，作为晶体管750可以使用OS晶体管。也就是说，图16所示的显示装置10层叠有OS晶体管。

衬底701上设置有绝缘体613及绝缘体614，并且绝缘体614上设置有晶体管602及晶体管603。

在图2、图6至图8及图11所示的显示装置10中，晶体管602及晶体管603例如可以为设置在层40中的栅极驱动电路22或数据驱动电路23所包括的晶体管。

晶体管602及晶体管603可以为其结构与晶体管750相同的晶体管。此外，晶体管602及晶体管603也可以为其结构与晶体管750不同的OS晶体管。

在绝缘体614上除了设置有晶体管602及晶体管603以外还设置有绝缘体616、绝缘体622、绝缘体624、绝缘体654、绝缘体644、绝缘体680、绝缘体674及绝缘体681。绝缘体654、绝缘体644、绝缘体680、绝缘体674及绝缘体681中嵌入导电体461及导电体465。在此，可以使导电体461及导电体465的顶面的高度与绝缘体681的顶面的高度大致相同。

导电体461、导电体465及绝缘体681上设置有绝缘体421及绝缘体214。绝缘体421中嵌入导电体463及导电体467。此外，绝缘体421及绝缘体214中嵌入导电体453及导电体473。在此，可以使导电体453及导电体473的顶面的高度与绝缘体214的顶面的高度大致相同。

如图20所示，晶体管602的源极和漏极中的一个通过导电体461、导电体463、导电体453、导电体455、导电体305、导电体317、导电体337、导电体347、导电体353、导电体355、导电体357、连接电极760及各向异性导电体780电连接于FPC716。此外，晶体管603的源极和漏极中的一个通过导电体465、导电体467、导电体473、导电体475及导电体365电连接于导电体367。

绝缘体613、绝缘体614、绝缘体680、绝缘体674及绝缘体681用作层间膜，也可以用作分别覆盖其下方的凹凸形状的平坦化膜。

通过显示装置10具有图20所示的结构，显示装置10所包括的晶体管都可以为同一种类的晶体管。例如，显示装置10所包括的晶体管都可以为OS晶体管。由此，例如可以使用同一装置制造设置在层40中的晶体管及设置在层50中的晶体管。由此，可以降低显示装置10的制造成本，并可以提供廉价的显示装置10。

图16至图20示出作为显示元件(也称为显示器件)在显示装置10中设置发光元件的结构，但是本发明的一个方式不局限于此。图21是图16所示的显示装置10的变形例子，图21所示的显示装置10与图16所示的显示装置10的主要不同之处在于包括液晶元件510代替发光元件500。

液晶元件510包括导电体772、导电体774及它们之间的液晶层776。在此，液晶元件也可以说是液晶器件。导电体774设置在衬底705一侧，并被用作公共电极。此外，导电体772通过导电体351、导电体341、导电体331、导电体313及导电体301b与晶体管750的源极和漏极中的另一个电连接。导电体772形成在绝缘体363上并用作像素电极。

当作为导电体772使用反射性材料时，显示装置10为反射型液晶显示装置。当作为导电体772使用透光性材料且衬底701等使用透光性材料时，显示装置10为透射型液晶显示装置。当为反射型液晶显示装置的情况下，在观看侧设置偏振片。当显示装置10为透射型液晶显示装置的情况下，以夹着液晶元件的方式设置一对偏振片。

虽然图21中没有进行图示，也可以采用设置与液晶层776接触的取向膜。此外，可以适当地设置偏振构件、相位差构件、抗反射构件等的光学构件(光学衬底)及背光、侧光等光源。

在绝缘体363与导电体774之间设置有结构体778。结构体778是柱状的间隔物，是为了控制衬底701与衬底705之间的距离(单元间隙)而设置。此外，作为结构体778可以使用球状的间隔物。

液晶层776可以使用热致液晶、低分子液晶、高分子液晶、高分子分散型液晶(PDLC：Polymer Dispersed Liquid Crystal)、高分子网络型液晶(PNLC：Polymer NetworkLiquid Crystal)、铁电液晶、反铁电液晶等。此外，在采用水平电场方式的情况下，也可以使用不需要取向膜的呈现蓝相的液晶。

作为液晶元件的模式，可以采用TN(TwistedNematic：扭曲向列)模式、VA(VerticalAlignment：垂直取向)模式、IPS(In-Plane-Switching：平面内转换)模式、FFS(Fringe Field Switching：边缘电场转换)模式、ASM(Axially Symmetric alignedMicro-cell：轴对称排列微单元)模式、OCB(Optically Compensated Birefringence：光学补偿弯曲)模式、ECB(Electrically ControlledBirefringence：电控双折射)模式、宾主模式等。

液晶层776可以采用使用高分子分散型液晶或高分子网络型液晶等的散乱型液晶。此时，可以采用不设置着色层736进行黑白色显示的结构，也可以采用使用着色层736进行彩色显示的结构。

作为液晶元件的驱动方法，可以应用利用继时加法混色法进行彩色显示的分时显示方式(也称为场序制列驱动方式)。在该情况下，可以采用不设置着色层736的结构。当采用分时显示方式的情况下，例如无需设置分别呈现R(红色)、G(绿色)、B(蓝色)的子像素，因此具有可以提高像素的开口率、清晰度等优点。

<晶体管的结构例子>

图22A、图22B及图22C是能够用于本发明的一个方式的显示装置的晶体管200A及晶体管200A周边的俯视图及截面图。例如，图16、图17及图19至图21所示的晶体管750可以使用晶体管200A。此外，图17所示的晶体管800及图20所示的晶体管602及晶体管603可以使用晶体管200A。

图22A是晶体管200A的俯视图。此外，图22B及图22C是晶体管200A的截面图。在此，图22B是沿着图22A中的点划线A1-A2的截面图，该截面图相当于晶体管200A的沟道长度方向上的截面图。图22C是沿着图22A中的点划线A3-A4的截面图，该截面图相当于晶体管200A的沟道宽度方向上的截面图。注意，为了容易理解，在图22A的俯视图中省略部分构成要素。

如图22所示，晶体管200A包括：配置在衬底(未图示)上的金属氧化物230a；配置在金属氧化物230a上的金属氧化物230b；配置在金属氧化物230b上的相互分离的导电体242a及导电体242b；配置在导电体242a及导电体242b上的以与导电体242a与导电体242b之间重叠的方式形成开口的绝缘体280；配置在开口中的导电体260；配置在金属氧化物230b、导电体242a、导电体242b以及绝缘体280与导电体260之间的绝缘体250；以及配置在金属氧化物230b、导电体242a、导电体242b以及绝缘体280与绝缘体250之间的金属氧化物230c。在此，如图22B和图22C所示，导电体260的顶面优选与绝缘体250、绝缘体254、金属氧化物230c以及绝缘体280的顶面大致一致。以下，金属氧化物230a、金属氧化物230b以及金属氧化物230c有时被统称为氧化物230。此外，导电体242a及导电体242b有时被统称为导电体242。

在图22所示的晶体管200A中，导电体242a及导电体242b的位于导电体260一侧的侧面大致垂直于底面。此外，图22所示的晶体管200A不局限于此，也可以采用导电体242a及导电体242b的侧面和底面所形成的角度为10°以上且80°以下，优选为30°以上且60°以下的结构。此外，也可以采用导电体242a和导电体242b的相对的侧面具有多个面的结构。

此外，如图22所示，优选在绝缘体224、金属氧化物230a、金属氧化物230b、导电体242a、导电体242b及金属氧化物230c与绝缘体280之间配置有绝缘体254。在此，如图22B、图22C所示，绝缘体254优选与金属氧化物230c的侧面、导电体242a的顶面及侧面、导电体242b的顶面及侧面、金属氧化物230a及金属氧化物230b的侧面以及绝缘体224的顶面接触。

注意，在晶体管200A中，在形成沟道的区域(以下也称为沟道形成区域)及其附近层叠有金属氧化物230a、金属氧化物230b及金属氧化物230c的三层，但是本发明的一个方式不局限于此。例如，可以是金属氧化物230b与金属氧化物230c的两层结构或者四层以上的叠层结构。此外，在晶体管200A中，导电体260具有两层结构，但是本发明的一个方式不局限于此。例如，导电体260也可以具有单层结构或三层以上的叠层结构。此外，金属氧化物230a、金属氧化物230b以及金属氧化物230c也可以各自具有两层以上的叠层结构。

例如，在金属氧化物230c具有由第一金属氧化物和第一金属氧化物上的第二金属氧化物构成的叠层结构的情况下，优选的是，第一金属氧化物具有与金属氧化物230b同样的组成，第二金属氧化物具有与金属氧化物230a同样的组成。

在此，导电体260被用作晶体管的栅电极，导电体242a及导电体242b各被用作源电极或漏电极。如上所述，导电体260以嵌入绝缘体280的开口及被夹在导电体242a与导电体242b之间的区域中的方式形成。在此，导电体260、导电体242a及导电体242b的配置相对于绝缘体280的开口自对准地被选择。也就是说，在晶体管200A中，栅电极可以自对准地配置在源电极与漏电极之间。由此，可以以不设置用于对准的余地的方式形成导电体260，所以可以实现晶体管200A的占有面积的缩小。由此，由于可以使设置在显示装置中的像素微型化，所以可以提高像素密度且在显示装置上显示高清晰图像。例如，设置在显示装置10的显示部20中的像素21的密度可以为1000ppi以上、3000ppi以上、5000ppi以上或7000ppi以上。由此，在显示装置10上能够显示没有颗粒感的高质量图像，并能够显示富有真实感的图像。因此，显示装置10尤其可以适当地用于被用作用于AR或VR的电子设备的可穿戴型电子设备或固定式电子设备等。例如，可以将显示装置10适当地用于HMD及眼镜型电子设备。

如图22所示，导电体260优选包括配置在绝缘体250的内侧的导电体260a及以嵌入导电体260a的内侧的方式配置的导电体260b。

晶体管200A优选包括配置在衬底(未图示)上的绝缘体214、配置在绝缘体214上的绝缘体216、以嵌入绝缘体216的方式配置的导电体205、配置在绝缘体216及导电体205上的绝缘体222以及配置在绝缘体222上的绝缘体224。优选在绝缘体224上配置有金属氧化物230a。

优选在晶体管200A上配置有被用作层间膜的绝缘体274及绝缘体281。在此，绝缘体274优选与导电体260、绝缘体250、绝缘体254、金属氧化物230c以及绝缘体280的顶面接触。

此外，绝缘体222、绝缘体254以及绝缘体274优选具有抑制氢(例如，氢原子、氢分子等)中的至少一个的扩散的功能。例如，绝缘体222、绝缘体254以及绝缘体274的氢透过性优选低于绝缘体224、绝缘体250以及绝缘体280。此外，绝缘体222及绝缘体254优选具有抑制氧(例如，氧原子、氧分子等)中的至少一个的扩散的功能。例如，绝缘体222及绝缘体254的氧透过性优选低于绝缘体224、绝缘体250以及绝缘体280。

在此，绝缘体224、氧化物230以及绝缘体250与绝缘体280及绝缘体281由绝缘体254以及绝缘体274相隔。由此，可以抑制包含在绝缘体280及绝缘体281中的氢等杂质混入金属氧化物230以及绝缘体250、绝缘体224或者过剩的氧混入绝缘体224、金属氧化物230a、金属氧化物230b以及绝缘体250中。

半导体装置优选包括与晶体管200A电连接且被用作插头的导电体240(导电体240a及导电体240b)。此外，还包括与被用作插头的导电体240的侧面接触的绝缘体241(绝缘体241a及绝缘体241b)。也就是说，绝缘体241以与绝缘体254、绝缘体280、绝缘体274以及绝缘体281的开口的内壁接触的方式形成。此外，可以以与绝缘体241的侧面接触的方式设置有导电体240的第一导电体且在其内侧设置第二导电体。在此，导电体240的顶面的高度与绝缘体281的顶面的高度可以大致相同。此外，示出在晶体管200A中，层叠有导电体240的第一导电体及导电体240的第二导电体的结构，但是本发明的一个方式不局限于此。例如，导电体240也可以具有单层结构或者三层以上的叠层结构。在结构体具有叠层结构的情况下，有时按形成顺序赋予序数以进行区別。

优选在晶体管200A中将被用作氧化物半导体的金属氧化物(以下也称为氧化物半导体)用于包含沟道形成区域的氧化物230(金属氧化物230a、金属氧化物230b及金属氧化物230c)。例如，作为将成为氧化物230的沟道形成区域的金属氧化物，优选使用其带隙为2eV以上，优选为2.5eV以上的金属氧化物。

作为上述金属氧化物，优选至少包含铟(In)或锌(Zn)。尤其是，优选包含铟(In)或锌(Zn)。此外，除此之外，优选还包含元素M。元素M可以为铝(Al)、镓(Ga)、钇(Y)、锡(Sn)、硼(B)、钛(Ti)、铁(Fe)、镍(Ni)、锗(Ge)、锆(Zr)、钼(Mo)、镧(La)、铈(Ce)、钕(Nd)、铪(Hf)、钽(Ta)、钨(W)、镁(Mg)和钴(Co)等中的一种以上。尤其是，元素M优选为铝(Al)、镓(Ga)、钇(Y)和锡(Sn)中的一种以上。另外，元素M更优选包含Ga和Sn中的任一个或两个。

此外，如图22B所示，金属氧化物230b中的不与导电体242重叠的区域的厚度有时比其与导电体242重叠的区域的厚度薄。这是因为当形成导电体242a及导电体242b时去除金属氧化物230b的顶面的一部分的缘故。当在金属氧化物230b的顶面上形成用作导电体242的导电膜时，有时在与该导电膜的界面附近形成低电阻区域。如此，通过去除金属氧化物230b的顶面上的位于导电体242a与导电体242b之间的低电阻区域，可以抑制沟道形成在该区域中。

通过本发明的一个方式，可以提供一种包括尺寸小的晶体管并其清晰度高的显示装置。此外，可以提供一种包括通态电流大的晶体管并其亮度高的显示装置。此外，可以提供一种包括驱动速度快的晶体管并其驱动速度快的显示装置。此外，可以提供一种包括电特性稳定的晶体管并其可靠性高的显示装置。此外，可以提供一种包括关态电流小的晶体管并其功耗低的显示装置。

以下说明可以用于本发明的一个方式的显示装置的晶体管200A的详细结构。

导电体205以具有与金属氧化物230及导电体260重叠的区域的方式配置。此外，导电体205优选以嵌入绝缘体216中的方式设置。在此，导电体205的顶面的平坦性优选为高。例如，导电体205的顶面的平均表面粗糙度(Ra)为1nm以下，优选为0.5nm以下，更优选为0.3nm以下即可。由此，可以提高形成在导电体205上的绝缘体224的平坦性，并提高金属氧化物230b及金属氧化物230c的结晶性。

在此，导电体260有时被用作第一栅极(也称为顶栅极)电极。此外，导电体205有时被用作第二栅极(也称为底栅极)电极。在此情况下，通过独立地改变供应到导电体205的电位而不使其与供应到导电体260的电位联动，可以控制晶体管200A的V_th。尤其是，通过对导电体205供应负电位，可以使晶体管200A的V_th大于0V且可以减小关态电流。因此，与不对导电体205施加负电位时相比，在对导电体205施加负电位的情况下，可以减小对导电体260供应的电位为0V时的漏极电流。

导电体205优选比金属氧化物230中的沟道形成区域大。尤其是，如图22C所示，导电体205优选延伸到与沟道宽度方向上的金属氧化物230交叉的端部的外侧的区域。就是说，优选在金属氧化物230的沟道宽度方向的侧面的外侧，导电体205和导电体260隔着绝缘体重叠。

就是说通过具有上述结构，可以由被用作第一栅电极的导电体260的电场和被用作第二栅电极的导电体205的电场电围绕金属氧化物230的沟道形成区域。

如图22C所示，将导电体205延伸来用作布线。但是，本发明不局限于此，也可以在导电体205下设置被用作布线的导电体。

作为导电体205，优选使用以钨、铜或铝为主要成分的导电材料。在附图中，以单层图示导电体205，但是导电体205也可以具有叠层结构，例如，可以采用钛、氮化钛和上述导电材料的叠层结构。

也可以在导电体205下使用具有抑制氢原子、氢分子、水分子、氮原子、氮分子、氧化氮分子(N₂O、NO、NO₂等)、铜原子等杂质的扩散的功能(不容易透过上述杂质)的导电体。此外，优选使用具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能(不容易透过上述氧)的导电体。在本说明书中，“抑制杂质或氧的扩散的功能”是指抑制上述杂质和上述氧中的任一个或全部的扩散的功能。

此外，当在导电体205下使用具有抑制氧的扩散的功能的导电体时，可以抑制使导电体205氧化而导致导电率的下降。作为具有抑制氧的扩散的功能的导电体，例如，优选使用钽、氮化钽、钌或氧化钌等。因此，作为导电体205，可以使用上述导电材料的单层或叠层。

绝缘体214优选被用作抑制水或氢等杂质从衬底一侧进入晶体管200A的阻挡绝缘膜。因此，作为绝缘体214优选使用具有抑制氢原子、氢分子、水分子、氮原子、氮分子、氧化氮分子(N₂O、NO、NO₂等)、铜原子等杂质的扩散的功能(不容易使上述杂质透过)的绝缘材料。此外，优选使用具有抑制氧(例如，氧原子、氧分子等)中的至少一个的扩散的功能(不容易使上述氧透过)的绝缘材料。

例如，优选的是，作为绝缘体214使用氧化铝或氮化硅等。由此，可以抑制水或氢等杂质从与绝缘体214相比更靠近衬底一侧扩散到晶体管200A一侧。此外，可以抑制包含在绝缘体224等中的氧扩散到与绝缘体214相比更靠近衬底一侧。

此外，被用作层间膜的绝缘体216、绝缘体280及绝缘体281的介电常数优选比绝缘体214低。通过将介电常数低的材料作为层间膜，可以减少产生在布线之间的寄生电容。例如，作为绝缘体216、绝缘体280及绝缘体281，适当地使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅或具有空孔的氧化硅等。

绝缘体222及绝缘体224被用作栅极绝缘体。

在此，在与金属氧化物230接触的绝缘体224中，优选通过加热使氧脱离。在本说明书等中，有时将通过加热脱离的氧称为过剩氧。例如，作为绝缘体224适当地使用氧化硅或氧氮化硅等，即可。通过以与金属氧化物230接触的方式设置包含氧的绝缘体，可以减少金属氧化物230中的氧缺陷，从而可以提高晶体管200A的可靠性。

具体而言，作为绝缘体224，优选使用通过加热使一部分的氧脱离的氧化物材料。通过加热使氧脱离的氧化物是指在TDS(Thermal Desorption Spectroscopy：热脱附谱)分析中换算为氧原子的氧的脱离量为1.0×10¹⁸atoms/cm³以上，优选为1.0×10¹⁹atoms/cm³以上，进一步优选为2.0×10¹⁹atoms/cm³以上，或者3.0×10²⁰atoms/cm³以上的氧化物膜。此外，进行上述TDS分析时的膜的表面温度优选在100℃以上且700℃以下，或者100℃以上且400℃以下的范围内。

如图22C所示，有时在绝缘体224中不与绝缘体254重叠并不与金属氧化物230b重叠的区域的厚度比其他区域的厚度薄。在绝缘体224中，不与绝缘体254重叠并不与金属氧化物230b重叠的区域优选具有足够使上述氧扩散的厚度。

与绝缘体214等同样，绝缘体222优选被用作抑制水或氢等杂质从衬底一侧混入晶体管200A的阻挡绝缘膜。例如，绝缘体222的氢透过性优选比绝缘体224低。通过由绝缘体222、绝缘体254以及绝缘体274围绕绝缘体224、金属氧化物230以及绝缘体250等，可以抑制水或氢等杂质从外部侵入晶体管200A。

再者，绝缘体222优选具有抑制氧(例如，氧原子、氧分子等)中的至少一个的扩散的功能(不容易使上述氧透过)。例如，绝缘体222的氧透过性优选比绝缘体224低。通过使绝缘体222具有抑制氧及杂质的扩散的功能，可以减少金属氧化物230所具有的氧扩散到衬底一侧，所以是优选的。此外，可以抑制导电体205与绝缘体224及金属氧化物230所具有的氧起反应。

绝缘体222优选使用作为绝缘材料的包含铝和铪中的一方或双方的氧化物的绝缘体。作为包含铝和铪中的一方或双方的氧化物的绝缘体，优选使用氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。当使用这种材料形成绝缘体222时，绝缘体222被用作抑制氧从金属氧化物230释放及氢等杂质从晶体管200A的周围部进入金属氧化物230的层。

或者，例如也可以对上述绝缘体添加氧化铝、氧化铋、氧化锗、氧化铌、氧化硅、氧化钛、氧化钨、氧化钇、氧化锆。此外，也可以对上述绝缘体进行氮化处理。还可以在上述绝缘体上层叠氧化硅、氧氮化硅或氮化硅。

作为绝缘体222，例如也可以以单层或叠层使用包含氧化铝、氧化铪、氧化钽、氧化锆、锆钛酸铅(PZT)、钛酸锶(SrTiO₃)或(Ba，Sr)TiO₃(BST)等所谓的high-k材料的绝缘体。当进行晶体管的微型化及高集成化时，由于栅极绝缘体的薄膜化，有时发生泄漏电流等问题。通过作为被用作栅极绝缘体的绝缘体使用high-k材料，可以在保持物理厚度的同时降低晶体管驱动时的栅极电位。

此外，绝缘体222及绝缘体224也可以具有两层以上的叠层结构。此时，不局限于由相同材料构成的叠层结构，也可以是由不同材料构成的叠层结构。例如，也可以在绝缘体222下设置与绝缘体224同样的绝缘体。

金属氧化物230包括金属氧化物230a、金属氧化物230a上的金属氧化物230b及金属氧化物230b上的金属氧化物230c。当在金属氧化物230b下设置金属氧化物230a时，可以抑制杂质从形成在金属氧化物230a下方的结构物扩散到金属氧化物230b。当在金属氧化物230b上设置金属氧化物230c时，可以抑制杂质从形成在金属氧化物230c的上方的结构物扩散到金属氧化物230b。

此外，金属氧化物230优选具有各金属原子的原子个数比互不相同的氧化物的叠层结构。例如，在金属氧化物230至少包含铟(In)及元素M的情况下，金属氧化物230a中的元素M与构成金属氧化物230a的全部元素的原子个数比优选大于金属氧化物230b中的元素M与构成金属氧化物230b的全部元素的原子个数比。此外，金属氧化物230a中的元素M与In的原子个数比优选大于金属氧化物230b中的元素M与In的原子个数比。在此，金属氧化物230c可以使用可用于金属氧化物230a或金属氧化物230b的金属氧化物。

优选的是，使金属氧化物230a及金属氧化物230c的导带底的能量高于金属氧化物230b的导带底的能量。换言之，金属氧化物230a及金属氧化物230c的电子亲和势优选小于金属氧化物230b的电子亲和势。在此情况下，金属氧化物230c优选使用可以用于金属氧化物230a的金属氧化物。具体而言，金属氧化物230c中的元素M与构成金属氧化物230c的全部元素的原子个数比优选大于金属氧化物230b中的元素M与构成金属氧化物230b的全部元素的原子个数比。此外，金属氧化物230c中的元素M与In的原子个数比优选大于金属氧化物230b中的元素M与In的原子个数比。

在此，在金属氧化物230a、金属氧化物230b及金属氧化物230c的接合部中，导带底的能级平缓地变化。换言之，也可以将上述情况表达为金属氧化物230a、金属氧化物230b及金属氧化物230c的接合部的导带底的能级连续地变化或者连续地接合。为此，优选降低形成在金属氧化物230a与金属氧化物230b的界面以及金属氧化物230b与金属氧化物230c的界面的混合层的缺陷态密度。

具体而言，通过使金属氧化物230a与金属氧化物230b以及金属氧化物230b与金属氧化物230c除了氧之外还包含共同元素(为主要成分)，可以形成缺陷态密度低的混合层。例如，在金属氧化物230b为In-Ga-Zn氧化物的情况下，作为金属氧化物230a及金属氧化物230c可以使用In-Ga-Zn氧化物、Ga-Zn氧化物及氧化镓等。此外，金属氧化物230c可以具有叠层结构。例如，可以使用In-Ga-Zn氧化物和该In-Ga-Zn氧化物上的Ga-Zn氧化物的叠层结构，或者，可以使用In-Ga-Zn氧化物和该In-Ga-Zn氧化物上的氧化镓的叠层结构。换言之，作为金属氧化物230c，也可以使用In-Ga-Zn氧化物和不包含In的氧化物的叠层结构。

具体而言，作为金属氧化物230a使用In：Ga：Zn＝1：3：4[原子个数比]或1：1：0.5[原子个数比]的金属氧化物，即可。此外，作为金属氧化物230b使用In：Ga：Zn＝4：2：3[原子个数比]或3：1：2[原子个数比]的金属氧化物，即可。此外，作为金属氧化物230c使用In：Ga：Zn＝1：3：4[原子个数比]、In：Ga：Zn＝4：2：3[原子个数比]、Ga：Zn＝2：1[原子个数比]或Ga：Zn＝2：5[原子个数比]的金属氧化物，即可。此外，作为金属氧化物230c具有叠层结构的情况下的具体例子，可以举出In：Ga：Zn＝4：2：3[原子个数比]和Ga：Zn＝2：1[原子个数比]的叠层结构、In：Ga：Zn＝4：2：3[原子个数比]和Ga：Zn＝2：5[原子个数比]的叠层结构、In：Ga：Zn＝4：2：3[原子个数比]和氧化镓的叠层结构等。

此时，载流子的主要路径为金属氧化物230b。通过使金属氧化物230a及金属氧化物230c具有上述结构，可以降低金属氧化物230a与金属氧化物230b的界面及金属氧化物230b与金属氧化物230c的界面的缺陷态密度。因此，界面散射对载流子传导的影响减少，从而晶体管200A可以得到高通态电流及高频率特性。此外，在金属氧化物230c具有叠层结构时，被期待降低上述金属氧化物230b和金属氧化物230c之间的界面的缺陷态密度的效果及抑制金属氧化物230c所具有的构成元素扩散到绝缘体250一侧的效果。更具体而言，在金属氧化物230c具有叠层结构时，因为使不包含In的氧化物位于叠层结构的上方，所以可以抑制会扩散到绝缘体250一侧的In。由于绝缘体250被用作栅极绝缘体，因此在In扩散在其中的情况下导致晶体管的特性不良。由此，通过使金属氧化物230c具有叠层结构，可以提供可靠性高的显示装置。

在金属氧化物230b上设置被用作源电极及漏电极的导电体242(导电体242a及导电体242b)。作为导电体242，优选使用选自铝、铬、铜、银、金、铂、钽、镍、钛、钼、钨、铪、钒、铌、锰、镁、锆、铍、铟、钌、铱、锶和镧中的金属元素、以上述金属元素为成分的合金或者组合上述金属元素的合金等。例如，优选使用氮化钽、氮化钛、钨、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物等。此外，氮化钽、氮化钛、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物是不容易氧化的导电材料或者吸收氧也维持导电性的材料，所以是优选的。

通过以与金属氧化物230接触的方式设置上述导电体242，金属氧化物230中的导电体242附近的氧浓度有时降低。此外，在金属氧化物230中的导电体242附近有时形成包括包含在导电体242中的金属及金属氧化物230的成分的金属化合物层。在此情况下，金属氧化物230的导电体242附近的区域中的载流子密度增加，该区域的电阻降低。

在此，导电体242a与导电体242b之间的区域以与绝缘体280的开口重叠的方式形成。因此，可以在导电体242a与导电体242b之间自对准地配置导电体260。

绝缘体250被用作栅极绝缘体。绝缘体250优选与金属氧化物230c的顶面接触地配置。绝缘体250可以使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅。尤其是，氧化硅及氧氮化硅具有热稳定性，所以是优选的。

与绝缘体224同样，优选降低绝缘体250中的水或氢等杂质的浓度。绝缘体250的厚度优选为1nm以上且20nm以下。

此外，也可以在绝缘体250与导电体260之间设置金属氧化物。该金属氧化物优选抑制从绝缘体250扩散到导电体260的氧。由此，可以抑制因绝缘体250中的氧所导致的导电体260的氧化。

该金属氧化物有时被用作栅极绝缘体的一部分。因此，在将氧化硅或氧氮化硅等用于绝缘体250的情况下，作为该金属氧化物优选使用作为相对介电常数高的high-k材料的金属氧化物。通过使栅极绝缘体具有绝缘体250与该金属氧化物的叠层结构，可以形成具有热稳定性且相对介电常数高的叠层结构。因此，可以在保持栅极绝缘体的物理厚度的同时降低在晶体管驱动时施加的栅极电位。此外，可以减少被用作栅极绝缘体的绝缘体的等效氧化物厚度(EOT)。

具体而言，可以使用包含选自铪、铝、镓、钇、锆、钨、钛、钽、镍、锗和镁等中的一种或两种以上的金属氧化物。特别是，优选使用作为包含铝及铪中的一方或双方的氧化物的绝缘体的氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。

虽然在图22中，导电体260具有两层结构，但是也可以具有单层结构或三层以上的叠层结构。

作为导电体260a优选使用上述具有抑制氢原子、氢分子、水分子、氮原子、氮分子、氧化氮分子(N₂O、NO、NO₂等)、铜原子等杂质的扩散的功能的导电体。此外，优选使用具有抑制氧(例如，氧原子、氧分子等)中的至少一个的扩散的功能的导电材料。

当导电体260a具有抑制氧的扩散的功能时，可以抑制绝缘体250所包含的氧使导电体260b氧化而导致导电率的下降。作为具有抑制氧的扩散的功能的导电材料，例如，优选使用钽、氮化钽、钌或氧化钌等。

作为导电体260b优选使用以钨、铜或铝为主要成分的导电材料。此外，由于导电体260还被用作布线，所以优选使用导电性高的导电体。例如，可以使用以钨、铜或铝为主要成分的导电材料。此外，导电体260b可以具有叠层结构，例如可以具有钛、氮化钛与上述导电材料的叠层结构。

此外，如图22A和图22C所示，在金属氧化物230b的不与导电体242重叠的区域，即金属氧化物230的沟道形成区域中，金属氧化物230的侧面被导电体260覆盖。由此，可以容易将被用作第一栅电极的导电体260的电场影响到金属氧化物230的侧面。由此，可以提高晶体管200A的通态电流及频率特性。

绝缘体254与绝缘体214等同样地优选被用作抑制水或氢等杂质从绝缘体280一侧混入晶体管200A的阻挡绝缘膜。例如，绝缘体254的氢透过性优选比绝缘体224低。再者，如图22B及图22C所示，绝缘体254优选与金属氧化物230c的侧面、导电体242a的顶面及侧面、导电体242b的顶面及侧面、金属氧化物230a及金属氧化物230b的侧面以及绝缘体224的顶面接触。通过采用这种结构，可以抑制绝缘体280所包含的氢从导电体242a、导电体242b、金属氧化物230a、金属氧化物230b及绝缘体224的顶面或侧面侵入金属氧化物230。

再者，绝缘体254还具有抑制氧(例如，氧原子、氧分子等)中的至少一个的扩散的功能(不容易使上述氧透过)。例如，绝缘体254的氧透过性优选比绝缘体280或绝缘体224低。

绝缘体254优选通过溅射法形成。通过在包含氧的气氛下使用溅射法形成绝缘体254，可以对绝缘体224与绝缘体254接触的区域附近添加氧。由此，可以将氧从该区域通过绝缘体224供应到金属氧化物230中。在此，通过使绝缘体254具有抑制扩散到上方的氧的功能，可以防止氧从金属氧化物230扩散到绝缘体280。此外，通过使绝缘体222具有抑制扩散到下方的氧的功能，可以防止氧从金属氧化物230扩散到衬底一侧。如此，对金属氧化物230中的沟道形成区域供应氧。由此，可以减少金属氧化物230的氧缺陷并抑制晶体管的常开启化。

作为绝缘体254，例如可以形成包含铝及铪中的一个或多个的氧化物的绝缘体。注意，作为包含铝和铪中的一方或双方的氧化物的绝缘体，优选使用氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。

通过由对氢具有阻挡性的绝缘体254覆盖绝缘体224、绝缘体250以及金属氧化物230，绝缘体280由绝缘体254与绝缘体224、金属氧化物230以及绝缘体250分开。由此，可以抑制从晶体管200A的外部侵入氢等杂质，从而可以对晶体管200A赋予良好的电特性及可靠性。

优选将绝缘体280隔着绝缘体254设置在绝缘体224、金属氧化物230及导电体242上。例如，作为绝缘体280，优选具有氧化硅、氧氮化硅、氮氧化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅或具有空孔的氧化硅等。尤其是，氧化硅及氧氮化硅具有热稳定性，所以是优选的。特别是，因为氧化硅、氧氮化硅、具有空孔的氧化硅等的材料容易形成包含通过加热脱离的氧的区域，所以是优选的。

此外，优选绝缘体280中的水或氢等杂质的浓度得到降低。此外，绝缘体280的顶面也可以被平坦化。

绝缘体274优选与绝缘体214等同样地被用作抑制水或氢等杂质从上方混入到绝缘体280的阻挡绝缘膜。作为绝缘体274，例如可以使用能够用于绝缘体214、绝缘体254等的绝缘体。

优选在绝缘体274上设置被用作层间膜的绝缘体281。与绝缘体224等同样，优选绝缘体281中的水或氢等杂质的浓度得到降低。

在形成于绝缘体281、绝缘体274、绝缘体280及绝缘体254中的开口中配置导电体240a及导电体240b。导电体240a及导电体240b以中间夹着导电体260的方式设置。此外，导电体240a及导电体240b的顶面的高度与绝缘体281的顶面可以位于同一平面上。

此外，以与绝缘体281、绝缘体274、绝缘体280以及绝缘体254的开口的内壁接触的方式设置有绝缘体241a，以与其侧面接触的方式形成有导电体240a的第一导电体。导电体242a位于该开口的底部的至少一部分，导电体240a与导电体242a接触。同样，以与绝缘体281、绝缘体274、绝缘体280以及绝缘体254的开口的内壁接触的方式设置有绝缘体241b，以与其侧面接触的方式形成有导电体240b的第一导电体。导电体242b位于该开口的底部的至少一部分，导电体240b与导电体242b接触。

导电体240a及导电体240b优选使用以钨、铜或铝为主要成分的导电材料。此外，导电体240a及导电体240b也可以具有叠层结构。

当作为导电体240采用叠层结构时，作为与金属氧化物230a、金属氧化物230b、导电体242、绝缘体254、绝缘体280、绝缘体274及绝缘体281接触的导电体优选使用上述具有抑制水或氢等杂质的扩散的功能的导电体。例如，优选使用钽、氮化钽、钛、氮化钛、钌或氧化钌等。可以以单层或叠层使用具有抑制水或氢等杂质的扩散的功能的导电材料。通过使用该导电材料，可以防止添加到绝缘体280的氧被导电体240a及导电体240b吸收。此外，可以防止水或氢等杂质从绝缘体281的上方的层通过导电体240a及导电体240b进入金属氧化物230。

作为绝缘体241a及绝缘体241b，例如使用能够用于绝缘体254等的绝缘体，即可。因为绝缘体241a及绝缘体241b与绝缘体254及接触地设置，所以可以抑制从绝缘体280等水或氢等杂质经过导电体240a及导电体240b混入金属氧化物230。此外，可以防止绝缘体280所包含的氧被导电体240a及导电体240b吸收。

虽然未图示，但是可以以与导电体240a的顶面及导电体240b的顶面接触的方式配置被用作布线的导电体。被用作布线的导电体优选使用以钨、铜或铝为主要成分的导电材料。此外，该导电体可以具有叠层结构，例如，可以具有钛、氮化钛与上述导电材料的叠层结构。此外，该导电体也可以以嵌入绝缘体的开口中的方式形成。

图23A、图23B及图23C是可以用于本发明的一个方式的显示装置的晶体管200B及晶体管200B周边的俯视图及截面图。晶体管200B是晶体管200A的变形例子。

图23A是晶体管200B的俯视图。此外，图23B及图23C是晶体管200B的截面图。在此，图23B是沿着图23A中的点划线B1-B2的截面图，该截面图相当于晶体管200B的沟道长度方向上的截面图。图23C是沿着图23A中的点划线B3-B4的截面图，该截面图相当于晶体管200B的沟道宽度方向上的截面图。注意，为了容易理解，在图23A的俯视图中省略部分构成要素。

在晶体管200B中，导电体242a及导电体242b具有与金属氧化物230c、绝缘体250及导电体260重叠的区域。由此，晶体管200B可以为通态电流高的晶体管。此外，晶体管200B可以为易于被控制的晶体管。

用作栅电极的导电体260包括导电体260a及导电体260a上的导电体260b。导电体260a优选使用具有抑制氢原子、氢分子、水分子、铜原子等杂质扩散的功能的导电材料。此外，优选使用具有抑制氧(例如，氧原子、氧分子等中的至少一个)扩散的功能的导电材料。

通过使导电体260a具有抑制氧扩散的功能，可以提高导电体260b的材料选择性。也就是说，通过包括导电体260a，可以抑制导电体260b的氧化，由此可以抑制导电率下降。

优选以覆盖导电体260的顶面及侧面、绝缘体250的侧面及金属氧化物230c的侧面的方式设置绝缘体254。作为绝缘体254优选使用具有抑制水或氢等杂质及氧的扩散的功能的绝缘材料。

通过设置绝缘体254，可以抑制导电体260的氧化。此外，通过包括绝缘体254，可以抑制绝缘体280所包含的水、氢等杂质扩散到晶体管200B。

图24A、图24B及图24C是可以用于本发明的一个方式的显示装置的晶体管200C及晶体管200C周边的俯视图及截面图。晶体管200C是晶体管200A的变形例子。

图24A是晶体管200C的俯视图。此外，图24B及图24C是晶体管200C的截面图。在此，图24B是沿着图24A中的点划线C1-C2的截面图，该截面图相当于晶体管200C的沟道长度方向上的截面图。图24C是沿着图24A中的点划线C3-C4的截面图，该截面图相当于晶体管200C的沟道宽度方向上的截面图。注意，为了容易理解，在图24A的俯视图中省略部分构成要素。

在晶体管200C中，在金属氧化物230c上包括绝缘体250，在绝缘体250上包括金属氧化物252。此外，在金属氧化物252上包括导电体260，在导电体260上包括绝缘体270。此外，在绝缘体270上包括绝缘体271。

金属氧化物252优选具有抑制氧扩散的功能。通过在绝缘体250与导电体260之间设置抑制氧扩散的金属氧化物252，向导电体260的氧扩散得到抑制。换言之，可以抑制供应到金属氧化物230的氧量的减少。此外，可以抑制导电体260的氧化。

此外，金属氧化物252可以被用作栅电极的一部分。例如，可以将可用作金属氧化物230的氧化物半导体用作金属氧化物252。在此情况下，通过利用溅射法形成导电体260，可以降低金属氧化物252的电阻值使其变为导电体。可以将其称为OC(Oxide Conductor)电极。

金属氧化物252有时被用作栅极绝缘体的一部分。因此，在将氧化硅或氧氮化硅等用于绝缘体250的情况下，作为金属氧化物252优选使用作为相对介电常数高的high-k材料的金属氧化物。通过采用该叠层结构，可以形成具有热稳定性且相对介电常数高的叠层结构。因此，可以在保持物理厚度的同时降低在晶体管驱动时施加的栅极电位。此外，可以减少被用作栅极绝缘体的绝缘层的等效氧化物厚度(EOT)。

虽然示出晶体管200C中的金属氧化物252是单层的结构，但是也可以采用两层以上的叠层结构。例如，可以将被用作栅电极的一部分的金属氧化物与被用作栅极绝缘体的一部分的金属氧化物层叠。

当晶体管200C具有金属氧化物252，并将金属氧化物252用作栅电极时，可以在不减弱来自导电体260的电场的影响的情况下提高晶体管200C的通态电流。此外，当将金属氧化物252用作栅极绝缘体时，通过利用绝缘体250及金属氧化物252的物理厚度，可以保持导电体260与金属氧化物230之间的距离。由此，可以抑制导电体260与金属氧化物230之间的泄漏电流。由此，通过使晶体管200C具有绝缘体250及金属氧化物252的叠层结构，可以容易调节导电体260与金属氧化物230之间的物理距离及从导电体260施加到金属氧化物230的电场强度。

具体而言，可以通过使可用于金属氧化物230的氧化物半导体低电阻化来将其用作金属氧化物252。或者，可以使用包含选自铪、铝、镓、钇、锆、钨、钛、钽、镍、锗和镁等中的一种或两种以上的金属氧化物。

尤其是，优选使用作为包含铝和铪中的一方或双方的氧化物的绝缘层的氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。尤其是，铝酸铪的耐热性比氧化铪高。因此，在后面的工序的热处理中不容易晶化，所以是优选的。注意，金属氧化物252不是必需的构成要素，可以根据所需的晶体管特性适当地设计。

作为绝缘体270优选使用具有抑制水或氢等杂质及氧的透过的功能的绝缘材料。例如优选使用氧化铝或氧化铪等。由此，可以防止导电体260因来自绝缘体270的上方的氧而氧化。此外，可以抑制来自绝缘体270的上方的水或氢等杂质通过导电体260及绝缘体250进入金属氧化物230中。

绝缘体271被用作硬掩模。通过设置绝缘体271，可以以使导电体260的侧面与衬底表面大致垂直的方式对导电体260进行加工，具体而言，可以使导电体260的侧面与衬底表面所形成的角度为75度以上且100度以下，优选为80度以上且95度以下。

此外，也可以通过作为绝缘体271使用抑制水或氢等杂质及氧的透过的功能的绝缘材料，来将绝缘体271兼用作阻挡层。在此情况下，也可以不设置绝缘体270。

通过将绝缘体271用作硬掩模，选择性地去除绝缘体270、导电体260、金属氧化物252、绝缘体250及金属氧化物230c的一部分，可以使它们的侧面大致一致，且使金属氧化物230b的表面的一部分露出。

晶体管200C在露出的金属氧化物230b的表面的一部分具有区域243a及区域243b。区域243a和区域243b中的一个被用作源区域，另一个被用作漏区域。

例如通过利用离子注入法、离子掺杂法、等离子体浸没离子注入法或等离子体处理等，对露出的金属氧化物230b的表面引入磷或硼等杂质元素，来可以形成区域243a及区域243b。注意，在本实施方式等中，“杂质元素”是指主要成分元素之外的元素。

此外，也可以在使金属氧化物230b的表面的一部分露出之后形成金属膜，然后进行加热处理，来将包含在该金属膜中的元素扩散到金属氧化物230b中，由此形成区域243a及区域243b。

被引入杂质元素的金属氧化物230b的一部分区域的电阻率下降。由此，有时将区域243a及区域243b称为“杂质区域”或“低电阻区域”。

通过将绝缘体271和/或导电体260用作掩模，可以自对准地形成区域243a及区域243b。因此，区域243a和/或区域243b不与导电体260重叠，可以减小寄生电容。此外，偏置区域不形成在沟道形成区域与源漏区域(区域243a或区域243b)之间。通过自对准地形成区域243a及区域243b，可以实现通态电流的增加、阈值电压的降低、驱动频率的提高等。

晶体管200C在绝缘体271、绝缘体270、导电体260、金属氧化物252、绝缘体250及金属氧化物230c的侧面包括绝缘体272。绝缘体272优选为相对介电常数低的绝缘体。例如，优选使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅或树脂等。尤其是，当将氧化硅、氧氮化硅、氮氧化硅或具有空孔的氧化硅用于绝缘体272时，在后面的工序中可在绝缘体272中容易形成过剩氧区域，所以是优选的。此外，氧化硅及氧氮化硅具有热稳定性，所以是优选的。此外，绝缘体272优选具有扩散氧的功能。

此外，为了进一步减小关态电流，也可以在沟道形成区域与源漏区域之间设置偏置区域。偏置区域是电阻率高的区域，且是不被进行上述杂质元素的引入的区域。通过在形成绝缘体272后进行上述杂质元素的引入，可以形成偏置区域。在此情况下，与绝缘体271等同样，绝缘体272也被用作掩模。因此，金属氧化物230b的与绝缘体272重叠的区域不被引入杂质元素，由此可以将该区域的电阻率保持为高。

晶体管200C在绝缘体272、金属氧化物230上包括绝缘体254。绝缘体254优选利用溅射法形成。通过利用溅射法，可以形成水或氢等杂质少的绝缘体。

有时利用溅射法形成的氧化膜从被形成的结构体抽出氢。因此，绝缘体254从金属氧化物230及绝缘体272吸收氢及水。由此，可以降低金属氧化物230及绝缘体272的氢浓度。

<像素的结构例子_1>

图25A、图25B及图25C是示出像素21的结构例子的电路图。图25A所示的像素21包括发光元件500、晶体管521、晶体管523以及电容器525。注意，在晶体管521的栅极电容充分大的情况等下，也可以不设置电容器525。

在本实施方式中，对所有晶体管都是n沟道型晶体管的情况进行说明，但是通过适当地调换电位的大小关系等，一部分或所有晶体管也可以是p沟道型晶体管。

在图25A所示的像素21中，发光元件500的阳极与晶体管521的源极和漏极中的一个电连接。晶体管521的源极和漏极中的一个与电容器525的一个电极电连接。晶体管521的栅极与晶体管523的源极和漏极中的一个电连接。晶体管523的源极和漏极中的一个与电容器525的另一个电极电连接。

晶体管523的栅极与布线24电连接。晶体管523的源极和漏极中的另一个与布线25电连接。晶体管521的源极和漏极中的另一个与布线530a电连接。发光元件500的阴极与布线530b电连接。

布线530a及布线530b被供应电源电位。因此，布线530a及布线530b可以说是被用作电源线。布线530a可以作为电源电位被供应高电位，布线530b可以作为电源电位被供应低电位。

在图25A所示的像素21中，根据供应给晶体管521的栅极的电位，流过发光元件500的电流被控制，由此发光元件500的发光亮度被控制。

图25B示出与图25A所示的像素21不同的结构。在图25B所示的像素21中，发光元件500的阴极与晶体管521的源极和漏极中的一个电连接。晶体管521的栅极与晶体管523的源极和漏极中的一个电连接。晶体管523的源极和漏极中的一个与电容器525的一个电极电连接。

晶体管523的栅极与布线24电连接。晶体管523的源极和漏极中的另一个与布线25电连接。晶体管521的源极和漏极中的另一个及电容器525的另一个电极与布线530a电连接。发光元件500的阳极与布线530b电连接。布线530a可以作为电源电位被供应低电位，布线530b可以作为电源电位被供应高电位。

图25C是示出作为显示元件包括液晶元件510的像素21的结构例子的电路图。图25C所示的像素21包括液晶元件510、晶体管527以及电容器529。注意，在液晶元件510的电容充分大的情况等下，也可以不设置电容器529。

液晶元件510的一个电极与晶体管527的源极和漏极中的一个电连接。晶体管527的源极和漏极中的一个与电容器529的一个电极电连接。

晶体管527的栅极与布线24电连接。晶体管527的源极和漏极中的另一个与布线25电连接。电容器529的另一个电极与布线530电连接。

布线530被供应电源电位。因此，布线530可以说是被用作电源线。布线530可以作为电源电位被供应低电位。

液晶元件510的另一个电极的电位根据像素21的规格适当地设定。液晶元件510根据写入到像素21的图像数据设定施加到液晶元件510的电压，即液晶元件510的一个电极的电位与液晶元件510的另一个电极的电位之差。由此，设定液晶元件510的取向状态。注意，多个像素21的每一个所包括的液晶元件510的另一个电极也可以被供应公共电位。此外，设置在像素21中的液晶元件510的另一个电极也可以被供应按像素21的每个行不同的电位。

<像素的结构例子_2>

图26A是示出像素21的结构例子的电路图。图26A所示的像素21包括发光元件500、晶体管541、晶体管543、晶体管545、晶体管547、电容器551以及电容器553。此外，图26A所示的像素21作为被用作栅极线的布线24与布线24_1及布线24_2电连接。

发光元件500的一个电极与晶体管541的源极和漏极中的一个电连接。晶体管541的栅极与晶体管543的源极和漏极中的一个电连接。晶体管543的源极和漏极中的一个与电容器551的一个电极电连接。电容器551的另一个电极与晶体管545的源极和漏极中的一个电连接。晶体管545的源极和漏极中的一个与晶体管547的源极和漏极中的一个电连接。晶体管547的源极和漏极中的一个与电容器553的一个电极电连接。

晶体管543的栅极及晶体管547的栅极与布线24_1电连接。晶体管545的栅极与布线24_2电连接。晶体管543的源极和漏极中的另一个及晶体管545的源极和漏极中的另一个与布线25电连接。

晶体管547的源极和漏极中的另一个与布线561电连接。晶体管541的源极和漏极中的另一个及电容器553的另一个电极与布线563电连接。发光元件500的另一个电极与布线565电连接。

这里，将与晶体管541的栅极、晶体管543的源极和漏极中的一个及电容器551的一个电极连接的节点设定为节点ND1。此外，将与晶体管545的源极和漏极中的一个、晶体管547的源极和漏极中的一个、电容器551的另一个电极及电容器553的一个电极连接的节点设定为节点ND2。

布线561被供应参考电位。此外，布线563及布线565被供应电源电位。因此，布线563及布线565可以说是被用作电源线。例如，布线563可以作为电源电位被供应高电位。此外，布线565可以作为电源电位被供应低电位。

晶体管541被用作控制流过发光元件500的电流量的驱动晶体管。根据与晶体管541的栅极电连接的节点ND1的电位，控制流过发光元件500的电流，由此可以控制发光元件500的发光亮度。此外，晶体管543及晶体管545被用作选择写入数据的像素21的选择晶体管。晶体管547被用作将参考电位供应给像素的开关。

节点ND1是存储节点，通过使晶体管543处于开启状态，可以将供应给布线25的数据写入到节点ND1。通过使晶体管543处于关闭状态，可以保持写入在节点ND1中的数据。

节点ND2是存储节点，通过使晶体管545处于开启状态，可以将供应给布线25的数据写入到节点ND2。此外，通过使晶体管547处于开启状态，可以将布线561的电位的参考电位供应给节点ND2。通过使晶体管545及晶体管547处于关闭状态，可以保持写入到节点ND2的数据。

晶体管543、晶体管545及晶体管547优选使用OS晶体管。如上所述，OS晶体管具有关态电流极小的特征。因此，通过晶体管543使用OS晶体管，可以长期间保持节点ND1的电位。此外，通过晶体管545及晶体管547使用OS晶体管，可以长期间保持节点ND2的电位。注意，晶体管541既可以使用OS晶体管又可以使用Si晶体管。此外，当在泄漏电流量为可允许范围内进行驱动时，晶体管543、晶体管545及晶体管547也可以是Si晶体管。

在图26A所示的像素21中，例如第一数据及第二数据供应给像素21，可以对第一数据附加第二数据。这里，第一数据及第二数据可以都是图像数据。通过对第一数据附加第二数据，可以将比对应第一数据的电位及对应第二数据的电位高的电位供应给像素21。具体而言，可以将比对应第一数据的电位及对应第二数据的电位高的电位供应给被用作驱动晶体管的晶体管541的栅极。由此，可以使流过发光元件500的电流变大，可以提高发光元件500的发光亮度。因此，通过像素21具有图26A所示的结构，显示装置10可以显示高亮度的图像。

注意，第一数据和第二数据中的一个也可以为图像数据，第一数据和第二数据中的另一个也可以为用来校正图像数据的数据。此时，可以在像素21的内部进行图像处理等。

<像素的驱动方法的一个例子>

参照图26B所示的时序图说明图26A所示的像素21的驱动方法的一个例子。在此，示出通过作为第一数据及第二数据使用相同的图像数据且对第一数据附加第二数据生成比对应图像数据的电位高的电位的驱动方法的一个例子。

在图26B中，以“High”表示高电位，以“Low”表示低电位。此外，对应写入到像素21的图像数据的电位为电位Vdata，布线561的电位的参考电位为电位Vref。电位Vref例如可以为0V、接地电位或特定的基准电位。

此外，布线563的电位为电位Vano。作为电位Vano，例如，在发光元件500的亮度最大时，晶体管541优选设定在饱和区域驱动的电位。另外，布线565的电位为电位Vcath。电位Vcath优选为在节点ND1的电位为最低电位时发光元件500不发光的电位。

首先，说明在作为第一数据将对应图像数据的电位Vdata写入到节点ND1时能够进行的像素21的驱动方法。注意，这里在电位的分布、耦合或损耗中不考虑因电路的结构、驱动时机等的详细变化。

在蚀刻T1，在使布线24_1的电位设定为高电位，使布线24_2的电位设定为低电位，使布线25的电位设定为电位Vdata，且使布线561的电位设定为电位Vref时，晶体管543及晶体管547成为开启状态，节点ND1被写入布线25的电位的电位Vdata，节点ND2被写入布线561的电位的电位Vref。

此时，在将施加到电容器551的两端的电位差设定为V1时，电位差V1可以由算式(1)表示。

V1＝Vdata-Vref (1)

同样地，在将施加到电容器553的两端的电位差设定为V2时，电位差V2可以由算式(2)表示。

V2＝Vano-Vref (2)

在时刻T2，在使布线24_1的电位设定为低电位且使布线24_2的电位设定为低电位时，晶体管543及晶体管547成为关闭状态。

此时，节点ND1的电位V_ND1可以由算式(3)表示，节点ND2的电位V_ND2可以由算式(4)表示。

V_ND1＝Vdata-a (3)

V_ND2＝Vref-b (4)

此时，施加到电容器551的两端的电位差V1可以由算式(5)表示。施加到电容器553的两端的电位差V2可以由算式(6)表示。

V1＝(Vdata-a)-(Vref-b) (5)

V2＝Vano-(Vref-b) (6)

注意，a为常数且表示晶体管543成为关闭状态时的馈通及电荷注入等的影响导致的电位的变动量。b为常数且表示晶体管547成为关闭状态时的馈通及电荷注入等的影响导致的电位的变动量。

接着，说明在作为第二数据将对应图像数据的电位Vdata写入到节点ND2且提高节点ND1的电位时能够进行的像素21的驱动方法。

在时刻T3，在使布线24_1的电位设定为低电位且使布线24_2的电位设定为高电位时，晶体管545成为开启状态，节点ND2被写入布线25的电位的电位Vdata。

此时，施加到电容器551的两端的电位差V1保持算式(5)所示的值，由此节点ND1的电位V_ND1可以由算式(7)表示。此外，节点ND2的电位V_ND2可以由算式(8)表示。

V_ND1＝2Vdata-Vref-a+b (7)

V_ND2＝Vdata (8)

在时刻T4，在使布线24_1的电位设定为低电位且使布线24_2的电位设定为低电位时，晶体管545成为关闭状态。此时，节点ND1的电位V_ND1可以由算式(9)表示，节点ND2的电位V_ND2可以由算式(10)表示。

V_ND1＝2Vdata-Vref-a+b-c (9)

V_ND2＝Vdata-c (10)

注意，c为常数且表示晶体管545成为关闭状态时的馈通及电荷注入等的影响导致的电位的变动量。

在此，在算式(9)中，在电位Vref为0V且常数a、常数b及常数c为零时，电位V_ND1为“2Vdata”，是比供应给像素21的电位Vdata高的值。也就是说，可以将比对应供应给像素21的图像数据的电位Vdata高的电位供应给被用作驱动晶体管的晶体管541的栅极。因此，可以使流过发光元件500的电流变大，可以提高发光元件500的发光亮度。由此，显示装置10可以显示高亮度的图像。注意，图26B所示的驱动方法可以在1水平期间内连续进行。也就是说，时刻T1至时刻T4所示的工作可以在1水平期间内进行。

<像素的布局例子>

图27A是示出图26A所示的像素21的布局的一个例子的图。图27A示出晶体管541、晶体管543、晶体管545、晶体管547、电容器551、电容器553、布线24_1、布线24_2、布线25、布线561及布线563。图27B示出对应图27A所示的布局的电路图。注意，图27A及图27B为了明确起见省略发光元件500及布线565等。

图28示出除了图27A的结构以外设置被用作发光元件500的像素电极的导电体772的结构。

在图28中，导电体772与晶体管541、布线563等构成像素21的元件或布线等的一部分重叠地设置。这种结构尤其在使用顶面发光型(顶部发射型)的发光元件的情况下有效。如上所述，通过在导电体772的下方配置晶体管541等，即使缩小像素21的占有面积，也可以实现高开口率。

如图28所示，导电体772优选不与被用作数据线的布线25重叠。通过导电体772不与布线25重叠，可以抑制布线25的电位的变化影响到导电体772的电位。注意，另外，在需要与布线25重叠地配置导电体772的情况下，重叠的面积的比率为导电体772的面积的10％以下，优选为5％以下。

图29示出能够用于显示装置10的子像素的结构例子。

图29所示的像素21包括呈现红光的子像素21R、呈现绿光的子像素21G及呈现蓝光的子像素21B，而示出这些三个子像素构成一个像素21的例子。图29还示出配置为2行3列的矩阵状的子像素(两个像素21)、布线24_1、布线24_2及布线25。

子像素21R包括导电体772a，子像素21R的显示区域501a位于导电体772a的内侧。子像素21G包括导电体772b，子像素21G的显示区域501b位于导电体772b的内侧。子像素21B包括导电体772c，子像素21B的显示区域501c位于导电体772c的内侧。注意，图29示出导电体772a、导电体772b及导电体772c的面积相同的例子，但是也可以各自面积不同。此外，显示区域501a、显示区域501b及显示区域501c也可以具有彼此不同的面积。

图29所示的像素21示出在布线24_1及布线24_2的延伸方向上同颜色的子像素的位置不同的例子。换言之，像素21在布线24_1及布线24_2的延伸方向上同颜色的子像素排成之字形状。

注意，在图29中，示出子像素发射的光的颜色的组合有红色(R)、绿色(G)及蓝色(B)的三个的例子，颜色的组合及颜色的个数不局限于此。子像素发射的光的颜色的组合也可以红色(R)、绿色(G)、蓝色(B)及白色(W)的四个颜色，或者红色(R)、绿色(G)、蓝色(B)及黄色(Y)的四个颜色。用于子像素的色彩单元不局限于上述结构，也可以组合青色(C)及品红色(M)等。

<单元的结构例子>

图30A、图30B及图30C是示出设置在存储电路32中的单元35的结构例子的电路图。图30A所示的单元35包括晶体管571及电容器573。

晶体管571的源极和漏极中的一个与电容器573的一个电极电连接。晶体管571的源极和漏极中的另一个与布线581电连接。晶体管571的栅极与布线583电连接。电容器573的另一个电极与布线585电连接。

晶体管571具有控制对单元35写入数据以及从单元35读出数据的功能。

布线581被用作位线。布线583被用作字线。布线585被用作电源线。布线585可以作为电源电位供应低电位。

数据的写入及读出通过将布线583的电位设定为高电位而使晶体管571成为开启状态且使布线581与电容器573之间成为导通状态来进行。

具体而言，数据的写入通过将对应写入数据的电位供应给布线581且将该电位通过晶体管571写入到电容器573的一个电极来进行。在写入数据之后，通过将布线583的电位设定为低电位而使晶体管571成为关闭状态可以在单元35中保持该电位。

在读出数据时，首先，将布线581预充电至适当的电位，例如低电位与高电位的中间的电位。接着，使布线581处于电浮动状态。然后，将布线583的电位设定为高电位而使晶体管571成为开启状态。由此，根据写入到电容器573的一个电极的电位，布线581的电位变化。因此，根据变化的布线581的电位可以读出保持在单元35中的数据。

如上所述，Si晶体管具有通态电流大的特征。因此，在晶体管571为Si晶体管时，可以高速进行单元35的数据的写入及读出。另一方面，如上所述，OS晶体管具有关态电流极小的特征。因此，在晶体管571为OS晶体管时，可以长期间将数据保持在单元35中。

图30B示出与图30A所示的单元35不同的结构。图30B所示的单元35包括晶体管575、晶体管577以及电容器579。

晶体管575的源极和漏极中的一个与晶体管577的栅极电连接。晶体管577的栅极与电容器579的一个电极电连接。

晶体管575的源极和漏极中的另一个与布线581a电连接。晶体管575的栅极与布线583电连接。晶体管577的源极和漏极中的一个与布线581b电连接。晶体管577的源极和漏极中的另一个与布线589电连接。电容器579的另一个电极与布线587电连接。

晶体管575具有控制单元35的数据的写入的功能。晶体管577具有控制保持在单元35中的数据的读出的功能。由此，晶体管575可以被用作写入晶体管，晶体管577可以被用作读出晶体管。

布线581a与被用作写入晶体管的功能的晶体管575电连接，并被用作写入位线。布线581b与被用作读出晶体管的晶体管577电连接，并被用作读出位线。此外，如上所述，布线583被用作字线。

数据的写入通过将布线583的电位设定为高电位而使晶体管575成为开启状态，且使布线581a与电容器579之间成为导通状态来进行。具体而言，数据的写入通过将对应写入数据的电位供应给布线581a且将该电位通过晶体管575写入到晶体管577的栅极及电容器579的一个电极来进行。在写入数据之后，通过将布线583的电位设定为低电位而使晶体管575成为关闭状态，可以在单元35中保持该电位。

数据的读出通过将规定电位供应给布线589来进行。流过晶体管577的漏极与源极间的电流及晶体管577的源极和漏极中的一个的电位根据晶体管577的栅极的电位及晶体管577的源极和漏极中的另一个的电位决定。因此，通过读出与晶体管577的源极和漏极中的一个电连接的布线581b的电位，可以读出保持在电容器579的一个电极及晶体管577的栅极中的电位。也就是说，通过读出布线581b的电位，可以读出保持在单元35中的数据。

在对单元35写入数据以及从单元35读出数据时，优选将布线587的电位设定为高电位。另一方面，当在单元35中保持数据而不进行数据的写入及读出时，优选将布线587的电位设定为低电位。

图30C是图30B所示的单元35的变形例子，图30C所示的单元35与图30B所示的单元35的主要不同之处在于将被用作写入位线的布线581a和被用作读出位线的布线581b组合为一个布线581。在图30C所示的单元35中，布线581与晶体管575的源极和漏极中的另一个及晶体管577的源极和漏极中的一个电连接。

如上所述，Si晶体管具有通态电流大的特征。因此，在晶体管575为Si晶体管时，可以对单元35高速写入数据，在晶体管577为Si晶体管时，可以从单元35高速读出数据。另一方面，如上所述，OS晶体管具有关态电流极小的特征。因此，在晶体管575为OS晶体管时，可以长期间在单元35中保持数据。注意，晶体管577也可以为OS晶体管。

在图30A所示的单元35所包括的晶体管571使用OS晶体管时，可以将设置具有该结构的单元35的存储电路32称为DOSRAM(Dynamic Oxide Semiconductor Random AccessMemory：氧化物半导体动态随机存取存储器)(注册商标)。此外，在图30B或图30C所示的单元35所包括的晶体管575使用OS晶体管时，可以将设置具有该结构的单元35的存储电路32称为NOSRAM(Nonvlatile Oxide Semiconductor RandomAccess Memory：氧化物半导体非易失性随机存取存储器)(注册商标)。DOSRAM由于可以减少与NOSRAM相比设置在单元35中的晶体管的个数，所以可以使单元35微型化。另一方面，DOSRAM通过破坏性读出读出写入到单元35中的数据，而NOSRAM通过非破坏性读出读出写入到单元35中的数据。

本实施方式所示的结构例子及对应于这些例子的附图等的至少一部分可以与其他结构例子或附图等适当地组合而实施。

本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。

(实施方式2)

在本实施方式中，说明可用于上述实施方式中说明的OS晶体管的金属氧化物(下面称为氧化物半导体)。

金属氧化物优选至少包含铟或锌。尤其优选包含铟及锌。此外，除此之外，优选还包含铝、镓、钇、锡等。此外，也可以包含选自硼、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨、镁及钴等中的一种或多种。

<结晶结构的分类>

首先，对氧化物半导体中的结晶结构的分类参照图31A进行说明。图31A是说明氧化物半导体，典型为IGZO(包含In、Ga、Zn的金属氧化物)的结晶结构的分类的图。

如图31A所示，氧化物半导体大致分为“Amorphous(无定形)”、“Crystalline(结晶性)”、“Crystal(结晶)”。此外，completely amorphous包含在“Amorphous”中。此外，在“Crystalline”中包含CAAC、nc(nanocrystalline)及CAC。此外，在“Crystalline”的分类中不包含single crystal(单晶)、poly crystal(多晶)及completely amorphous(excludingsingle crystal and poly crystal)。此外，在“Crystal”中包含single crystal及polycrystal。

此外，图31A所示的外框线被加粗的部分中的结构是介于“Amorphous(无定形)”与“Crystal(结晶)”之间的中间状态，是属于新颖的边界区域(New crystalline phase)的结构。换言之，该结构与“Crystal(结晶)”及在能量性上不稳定的“Amorphous(无定形)”可以说是完全不同的结构。

可以使用X射线衍射(XRD：X-Ray Diffraction)谱对膜或衬底的结晶结构进行评价。在此，图31B示出被分类为“Crystalline”的CAAC-IGZO膜的通过GIXD(Grazing-Incidence XRD)测量而得到的XRD谱(纵轴以任意单位(a.u.)表示发光强度(Intensity))。此外，将GIXD法也称为薄膜法或Seemann-Bohlin法。下面，将图31B所示的通过GIXD测量而得到的XRD谱简单地记为XRD谱。此外，图31B所示的CAAC-IGZO膜的组成是In：Ga：Zn＝4：2：3[原子个数比]附近。此外，图31B所示的CAAC-IGZO膜的厚度为500nm。

如图31B所示，在CAAC-IGZO膜的XRD谱中检测出表示明确的结晶性的峰值。具体而言，在CAAC-IGZO膜的XRD谱中，2θ＝31°附近检测出表示c轴取向的峰值。此外，如图31B所示那样，2θ＝31°附近的峰值在以检测出峰值强度的角度为轴时左右非对称。

此外，可以使用纳米束电子衍射法(NBED：Nano Beam Electron Diffraction)观察的衍射图案(也称为纳米束电子衍射图案)对膜或衬底的结晶结构进行评价。图31C示出CAAC-IGZO膜的衍射图案。图31C是将电子束向平行于衬底的方向入射的NBED观察的衍射图案。此外，图31C所示的CAAC-IGZO膜的组成是In：Ga：Zn＝4：2：3[原子个数比]附近。此外，在纳米束电子衍射法中，进行束径为1nm的电子衍射法。

如图31C所示那样，在CAAC-IGZO膜的衍射图案中观察到表示c轴取向的多个斑点。

<<氧化物半导体的结构>>

此外，在注目于氧化物半导体的结晶结构的情况下，有时氧化物半导体的分类与图31A不同。例如，氧化物半导体可以分类为单晶氧化物半导体和除此之外的非单晶氧化物半导体。作为非单晶氧化物半导体，例如可以举出上述CAAC-OS及nc-OS。此外，在非单晶氧化物半导体中包含多晶氧化物半导体、a-like OS(amorphous-like oxidesemiconductor)及非晶氧化物半导体等。

在此，对上述CAAC-OS、nc-OS及a-like OS的详细内容进行说明。

[CAAC-OS]

CAAC-OS是包括多个结晶区域的氧化物半导体，该多个结晶区域的c轴取向于特定的方向。此外，特定的方向是指CAAC-OS膜的厚度方向、CAAC-OS膜的被形成面的法线方向或者CAAC-OS膜的表面的法线方向。此外，结晶区域是具有原子排列的周期性的区域。注意，在将原子排列看作晶格排列时结晶区域也是晶格排列一致的区域。再者，CAAC-OS具有在a-b面方向上多个结晶区域连接的区域，有时该区域具有畸变。此外，畸变是指在多个结晶区域连接的区域中，晶格排列一致的区域和其他晶格排列一致的区域之间的晶格排列的方向变化的部分。换言之，CAAC-OS是指c轴取向并在a-b面方向上没有明显的取向的氧化物半导体。

此外，上述多个结晶区域的每一个由一个或多个微小结晶(最大径小于10nm的结晶)构成。在结晶区域由一个微小结晶构成的情况下，该结晶区域的最大径小于10nm。此外，结晶区域由多个微小结晶构成的情况下，有时该结晶区域的尺寸为几十nm左右。

此外，在In-M-Zn氧化物(元素M为选自铝、镓、钇、锡及钛等中的一种或多种)中，CAAC-OS有包括含有层叠有铟(In)及氧的层(以下，In层)、含有元素M、锌(Zn)及氧的层(以下，(M，Zn)层)的层状结晶结构(也称为层状结构)的趋势。此外，铟和元素M可以彼此置换。因此，有时(M，Zn)层包含铟。此外，有时In层包含元素M。注意，有时In层包含Zn。该层状结构例如在高分辨率TEM图像中被观察作为晶格像。

例如，当对CAAC-OS膜使用XRD装置进行结构分析时，在使用θ/2θ扫描的Out-of-plane XRD测量中，在2θ＝31°或其附近检测出表示c轴取向的峰值。注意，表示c轴取向的峰值的位置(2θ值)有时根据构成CAAC-OS的金属元素的种类、组成等变动。

此外，例如，在CAAC-OS膜的电子衍射图案中观察到多个亮点(斑点)。此外，在以透过样品的入射电子束的斑点(也称为直接斑点)为对称中心时，某一个斑点和其他斑点被观察在点对称的位置。

在从上述特定的方向观察结晶区域的情况下，虽然该结晶区域中的晶格排列基本上是六方晶格，但是单位晶格并不局限于正六角形，有是非正六角形的情况。此外，在上述畸变中，有时具有五角形、七角形等晶格排列。此外，在CAAC-OS的畸变附近观察不到明确的晶界(grain boundary)。也就是说，晶格排列的畸变抑制晶界的形成。这可能是由于CAAC-OS因为a-b面方向上的氧原子排列的低密度及因金属原子被取代而使原子间的键合距离产生变化等而能够包容畸变。

此外，确认到明确的晶界的结晶结构被称为所谓的多晶(polycrystal)。晶界成为复合中心而载流子被俘获，因而有可能导致晶体管的通态电流的降低、场效应迁移率的降低等。因此，确认不到明确的晶界的CAAC-OS是使晶体管的半导体层具有优异的结晶结构的结晶性氧化物之一。注意，为了构成CAAC-OS，优选为包含Zn的结构。例如，与In氧化物相比，In-Zn氧化物及In-Ga-Zn氧化物能够进一步地抑制晶界的发生，所以是优选的。

CAAC-OS是结晶性高且确认不到明确的晶界的氧化物半导体。因此，可以说在CAAC-OS中，不容易发生起因于晶界的电子迁移率的降低。此外，氧化物半导体的结晶性有时因杂质的混入或缺陷的生成等而降低，因此可以说CAAC-OS是杂质及缺陷(氧缺陷等)少的氧化物半导体。因此，包含CAAC-OS的氧化物半导体的物理性质稳定。因此，包含CAAC-OS的氧化物半导体具有高耐热性及可靠性良好。此外，CAAC-OS对制造工序中的高温度(所谓热积存；thermal budget)也很稳定。由此，通过在OS晶体管中使用CAAC-OS，可以扩大制造工序的自由度。

[nc-OS]

在nc-OS中，微小的区域(例如1nm以上且10nm以下的区域，特别是1nm以上且3nm以下的区域)中的原子排列具有周期性。换言之，nc-OS具有微小的结晶。此外，例如，该微小的结晶的尺寸为1nm以上且10nm以下，尤其为1nm以上且3nm以下，将该微小的结晶称为纳米晶。此外，nc-OS在不同的纳米晶之间观察不到结晶取向的规律性。因此，在膜整体中观察不到取向性。所以，有时nc-OS在某些分析方法中与a-like OS或非晶氧化物半导体没有差别。例如，在对nc-OS膜使用XRD装置进行结构分析时，在使用θ/2θ扫描的Out-of-plane XRD测量中，不检测出表示结晶性的峰值。此外，在对nc-OS膜进行使用其束径比纳米晶大(例如，50nm以上)的电子束的电子衍射(也称为选区电子衍射)时，观察到类似光晕图案的衍射图案。另一方面，在对nc-OS膜进行使用其束径近于或小于纳米晶的尺寸(例如1nm以上且30nm以下)的电子射线的电子衍射(也称为纳米束电子衍射)的情况下，有时得到在以直接斑点为中心的环状区域内观察到多个斑点的电子衍射图案。

[a-like OS]

a-like OS是具有介于nc-OS与非晶氧化物半导体之间的结构的氧化物半导体。a-like OS包含空洞或低密度区域。也就是说，a-like OS的结晶性比nc-OS及CAAC-OS的结晶性低。此外，a-like OS的膜中的氢浓度比nc-OS及CAAC-OS的膜中的氢浓度高。

<<氧化物半导体的结构>>

接着，说明上述的CAC-OS的详细内容。此外，说明CAC-OS与材料构成有关。

[CAC-OS]

CAC-OS例如是指包含在金属氧化物中的元素不均匀地分布的构成，其中包含不均匀地分布的元素的材料的尺寸为0.5nm以上且10nm以下，优选为1nm以上且3nm以下或近似的尺寸。注意，在下面也将在金属氧化物中一个或多个金属元素不均匀地分布且包含该金属元素的区域混合的状态称为马赛克状或补丁(patch)状，该区域的尺寸为0.5nm以上且10nm以下，优选为1nm以上且3nm以下或近似的尺寸。

再者，CAC-OS是指其材料分开为第一区域与第二区域而成为马赛克状且该第一区域分布于膜中的结构(下面也称为云状)。就是说，CAC-OS是指具有该第一区域和该第二区域混合的结构的复合金属氧化物。

在此，将相对于构成In-Ga-Zn氧化物的CAC-OS的金属元素的In、Ga及Zn的原子个数比的每一个记为[In]、[Ga]及[Zn]。例如，在In-Ga-Zn氧化物的CAC-OS中，第一区域是其[In]大于CAC-OS膜的组成中的[In]的区域。此外，第二区域是其[Ga]大于CAC-OS膜的组成中的[Ga]的区域。此外，例如，第一区域是其[In]大于第二区域中的[In]且其[Ga]小于第二区域中的[Ga]的区域。此外，第二区域是其[Ga]大于第一区域中的[Ga]且其[In]小于第一区域中的[In]的区域。

具体而言，上述第一区域是以铟氧化物或铟锌氧化物等为主要成分的区域。此外，上述第二区域是以镓氧化物或镓锌氧化物等为主要成分的区域。换言之，可以将上述第一区域称为以In为主要成分的区域。此外，可以将上述第二区域称为以Ga为主要成分的区域。

注意，有时观察不到上述第一区域和上述第二区域的明确的边界。

例如，在In-Ga-Zn氧化物的CAC-OS中，根据通过能量分散型X射线分析法(EDX：Energy Dispersive X-ray spectroscopy)取得的EDX分析图像(EDX-mapping)，可确认到具有以In为主要成分的区域(第一区域)及以Ga为主要成分的区域(第二区域)不均匀地分布而混合的结构。

在将CAC-OS用于晶体管的情况下，通过起因于第一区域的导电性和起因于第二区域的绝缘性的互补作用，可以使CAC-OS具有开关功能(控制导通/关闭的功能)。换言之，在CAC-OS的材料的一部分中具有导电性的功能且在另一部分中具有绝缘性的功能，在材料的整体中具有半导体的功能。通过使导电性的功能和绝缘性的功能分离，可以最大限度地提高各功能。因此，通过将CAC-OS用于晶体管，可以实现高通态电流(I_on)、高场效应迁移率(μ)及良好的开关工作。

氧化物半导体具有各种结构及各种特性。本发明的一个方式的氧化物半导体也可以包括非晶氧化物半导体、多晶氧化物半导体、a-like OS、CAC-OS、nc-OS、CAAC-OS中的两种以上。

<包括氧化物半导体的晶体管>

在此，说明将上述氧化物半导体用于晶体管的情况。

通过将上述氧化物半导体用于晶体管，可以实现场效应迁移率高的晶体管。此外，可以实现可靠性高的晶体管。

此外，优选将载流子浓度低的氧化物半导体用于晶体管。例如，氧化物半导体中的载流子浓度优选为1×10¹⁷cm^-3以下，更优选低于1×10¹⁵cm^-3，进一步优选低于1×10¹³cm^-3，更进一步优选低于1×10¹¹cm^-3，还进一步优选低于1×10¹⁰cm^-3且1×10^-9cm^-3以上。在以降低氧化物半导体膜的载流子浓度为目的的情况下，可以降低氧化物半导体膜中的杂质浓度以降低缺陷态密度。在本说明书等中，将杂质浓度低且缺陷态密度低的状态称为高纯度本征或实质上高纯度本征。此外，有时将载流子浓度低的氧化物半导体称为高纯度本征或实质上高纯度本征的氧化物半导体。

因为高纯度本征或实质上高纯度本征的氧化物半导体膜具有较低的缺陷态密度，所以有可能具有较低的陷阱态密度。

此外，被氧化物半导体的陷阱能级俘获的电荷到消失需要较长的时间，有时像固定电荷那样动作。因此，有时在陷阱态密度高的氧化物半导体中形成沟道形成区域的晶体管的电特性不稳定。

因此，为了使晶体管的电特性稳定，降低氧化物半导体中的杂质浓度是有效的。为了降低氧化物半导体中的杂质浓度，优选还降低附近膜中的杂质浓度。作为杂质有氢、氮、碱金属、碱土金属、铁、镍、硅等。

<杂质>

在此，说明氧化物半导体中的各杂质的影响。

在氧化物半导体包含第14族元素之一的硅或碳时，在氧化物半导体中形成缺陷能级。因此，将氧化物半导体的沟道形成区域中的硅或碳的浓度、氧化物半导体的与沟道形成区域的界面附近的硅或碳的浓度(通过二次离子质谱分析法(SIMS：Secondary Ion MassSpectrometry)测得的浓度)设定为2×10¹⁸atoms/cm³以下，优选为2×10¹⁷atoms/cm³以下。

此外，当氧化物半导体包含碱金属或碱土金属时，有时形成缺陷能级而形成载流子。因此，使用包含碱金属或碱土金属的氧化物半导体的晶体管容易具有常开启特性。由此，将利用SIMS分析测得的氧化物半导体的沟道形成区域中的碱金属或碱土金属的浓度设定为1×10¹⁸atoms/cm³以下，优选为2×10¹⁶atoms/cm³以下。

当氧化物半导体包含氮时，容易产生作为载流子的电子，使载流子浓度增高，而被n型化。其结果，将含有氮的氧化物半导体用于半导体的晶体管容易具有常开启型特性。或者，在氧化物半导体包含氮时，有时形成陷阱能级。其结果，有时晶体管的电特性不稳定。因此，将利用SIMS测得的氧化物半导体的沟道形成区域中的氮浓度设定为低于5×10¹⁹atoms/cm³，优选为5×10¹⁸atoms/cm³以下，更优选为1×10¹⁸atoms/cm³以下，进一步优选为5×10¹⁷atoms/cm³以下。

包含在氧化物半导体中的氢与键合于金属原子的氧起反应生成水，因此有时形成氧缺陷。当氢进入该氧缺陷时，有时生成作为载流子的电子。此外，有时由于氢的一部分与键合于金属原子的氧键合，产生作为载流子的电子。因此，具有含有氢的氧化物半导体的晶体管容易具有常开启特性。由此，优选尽可能减少氧化物半导体的沟道形成区域中的氢。具体而言，在氧化物半导体的沟道形成区域中，将利用SIMS测得的氢浓度设定为低于1×10²⁰atoms/cm³，更优选低于1×10¹⁹atoms/cm³，进一步优选低于5×10¹⁸atoms/cm³，还进一步优选低于1×10¹⁸atoms/cm³。

通过将杂质被充分降低的氧化物半导体用于晶体管的沟道形成区域，可以使晶体管具有稳定的电特性。

(实施方式3)

在本实施方式中，对具备使用本发明的一个方式的显示装置的电子设备进行说明。

图32A是HMD8200的外观图。

HMD8200包括安装部8201、透镜8202、主体8203、显示部8204以及电缆8205等。此外，在安装部8201中内置有电池8206。

通过电缆8205，将电力从电池8206供应到主体8203。主体8203具备无线接收器等，能够将对应于所接收的图像数据等的图像显示到显示部8204上。此外，通过利用设置在主体8203中的相机捕捉使用者的眼球或眼睑的动作，并根据该信息算出使用者的视线的坐标，可以利用使用者的视线作为输入方法。

此外，也可以对安装部8201的被使用者接触的位置设置多个电极。主体8203也可以具有通过检测出根据使用者的眼球的动作而流过电极的电流，识别使用者的视线的功能。此外，主体8203可以具有通过检测出流过该电极的电流来监视使用者的脉搏的功能。安装部8201可以具有温度传感器、压力传感器、加速度传感器等各种传感器，也可以具有将使用者的生物信息显示在显示部8204上的功能。此外，主体8203也可以检测出使用者的头部的动作等，并与使用者的头部的动作等同步地使显示在显示部8204上的图像变化。

可以将本发明的一个方式的显示装置用于显示部8204。由此，可以在显示部8204上显示高分辨率的图像。此外，由于可以在显示部8204上显示颗粒感较少的高质量图像，所以可以在显示部8204上显示富有临场感的图像。

图32B、图32C及图32D是HMD8300的外观图。HMD8300包括外壳8301、显示部8302、带状固定工具8304以及一对透镜8305。

使用者可以通过透镜8305看到显示部8302上的显示。优选的是，弯曲配置显示部8302。通过弯曲配置显示部8302，使用者可以感受高真实感。注意，在本实施方式中，例示出设置一个显示部8302的结构，但是不局限于此，例如也可以采用设置两个显示部8302的结构。此时，在将每个显示部配置在使用者的每个眼睛一侧时，可以进行利用视差的三维显示等。

可以将本发明的一个方式的显示装置用于显示部8302。因为本发明的一个方式的显示装置具有极高的清晰度，所以即使如图32D那样地使用透镜8305放大，也可以不使使用者看到像素而可以显示临场感更高的影像。

接着，图33A至图33G示出与图32A至图32D所示的电子设备不同的电子设备的例子。

图33A至图33G所示的电子设备包括外壳9000、显示部9001、扬声器9003、操作键9005(包括电源开关或操作开关)、连接端子9006、传感器9007(该传感器具有测量如下因素的功能：力、位移、位置、速度、加速度、角速度、转速、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射线、流量、湿度、倾斜度、振动、气味或红外线)、麦克风9008等。

图33A至图33G所示的电子设备具有各种功能。例如，可以具有如下功能：将各种信息(静态图像、动态图像、文字图像等)显示在显示部上的功能；触控面板的功能；显示日历、日期或时间等的功能；通过利用各种软件(程序)控制处理的功能；进行无线通信的功能；通过利用无线通信功能来连接到各种计算机网络的功能；通过利用无线通信功能，进行各种数据的发送或接收的功能；读出储存在存储介质中的程序或数据来将其显示在显示部上的功能；等。注意，图33A至图33G所示的电子设备可具有的功能不局限于上述功能，而可以具有各种功能。此外，虽然在图33A至图33G中未图示，但是电子设备可以包括多个显示部。此外，也可以在该电子设备中设置相机等而使其具有如下功能：拍摄静态图像的功能；拍摄动态图像的功能；将所拍摄的图像储存在存储介质(外部存储介质或内置于相机的存储介质)中的功能；将所拍摄的图像显示在显示部上的功能；等。

下面，详细地说明图33A至图33G所示的电子设备。

图33A是示出电视装置9100的立体图。可以将例如是50英寸以上或100英寸以上的大型显示部9001组装到电视装置9100。

可以将本发明的一个方式的显示装置用于电视装置9100所包括的显示部9001。由此，可以在显示部9001上显示高分辨率的图像。此外，由于可以在显示部9001上显示颗粒感较少的高质量图像，所以可以在显示部9001上显示富有临场感的图像。

图33B是示出便携式信息终端9101的立体图。便携式信息终端9101例如具有电话机、电子笔记本和信息阅读装置等中的一种或多种的功能。具体而言，可以将其用作智能手机。便携式信息终端9101也可以设置有扬声器9003、连接端子9006、传感器9007等。此外，便携式信息终端9101可以将文字及图像信息显示在其多个面上。例如，可以将三个操作按钮9050(还称为操作图标或简称为图标)显示在显示部9001的一个面上。此外，可以将由虚线矩形表示的信息9051显示在显示部9001的另一个面上。此外，作为信息9051的一个例子，可以举出提示收到来自电子邮件、SNS(Social Networking Services：社交网络服务)或电话等的信息的显示；电子邮件或SNS等的标题；电子邮件或SNS等的发送者姓名；日期；时间；电池余量；以及天线接收信号强度的显示等。或者，可以在显示有信息9051的位置上显示操作按钮9050等代替信息9051。

可以将本发明的一个方式的显示装置用于便携式信息终端9101所包括的显示部9001。由此，可以在显示部9001上显示高分辨率的图像。此外，由于可以在显示部9001上显示颗粒感较少的高质量图像，所以可以在显示部9001上显示富有临场感的图像。

图33C是示出便携式信息终端9102的立体图。便携式信息终端9102具有将信息显示在显示部9001的三个以上的面上的功能。在此，示出信息9052、信息9053、信息9054分别显示于不同的面上的例子。例如，便携式信息终端9102的使用者能够在将便携式信息终端9102放在上衣口袋里的状态下确认其显示(这里是信息9053)。具体而言，将打来电话的人的电话号码或姓名等显示在能够从便携式信息终端9102的上方观看这些信息的位置。使用者可以确认到该显示而无需从口袋里拿出便携式信息终端9102，由此能够判断是否接电话。

可以将本发明的一个方式的显示装置用于便携式信息终端9102所包括的显示部9001。由此，可以在显示部9001上显示高分辨率的图像。此外，由于可以在显示部9001上显示颗粒感较少的高质量图像，所以可以在显示部9001上显示富有临场感的图像。

图33D是示出手表型便携式信息终端9200的立体图。便携式信息终端9200可以执行移动电话、电子邮件、文章的阅读及编辑、音乐播放、网络通信、电脑游戏等各种应用程序。此外，显示部9001的显示面被弯曲，能够在所弯曲的显示面上进行显示。此外，便携式信息终端9200可以进行被通信标准化的近距离无线通信。例如，通过与可进行无线通信的耳麦相互通信，可以进行免提通话。此外，便携式信息终端9200包括连接端子9006，可以通过连接器直接与其他信息终端进行数据的交换。此外，也可以通过连接端子9006进行充电。此外，充电工作也可以利用无线供电进行，而不通过连接端子9006。

可以将本发明的一个方式的显示装置用于便携式信息终端9200所包括的显示部9001。由此，可以在显示部9001上显示高分辨率的图像。此外，由于可以在显示部9001上显示颗粒感较少的高质量图像，所以可以在显示部9001上显示富有临场感的图像。

图33E、图33F及图33G是示出能够折叠的便携式信息终端9201的立体图。此外，图33E是展开状态的便携式信息终端9201的立体图，图33F是从展开状态和折叠状态中的一个状态变为另一个状态的中途的状态的便携式信息终端9201的立体图，图33G是折叠状态的便携式信息终端9201的立体图。便携式信息终端9201在折叠状态下可携带性好，在展开状态下因为具有无缝拼接的较大的显示区域而其显示的一览性优异。便携式信息终端9201所包括的显示部9001由铰链9055所连接的三个外壳9000来支撑。通过铰链9055使两个外壳9000之间弯折，可以从便携式信息终端9201的展开状态可逆性地变为折叠状态。例如，可以以1mm以上且150mm以下的曲率半径使便携式信息终端9201弯曲。

可以将本发明的一个方式的显示装置用于便携式信息终端9201所包括的显示部9001。由此，可以在显示部9001上显示高分辨率的图像。此外，由于可以在显示部9001上显示颗粒感较少的高质量图像，所以可以在显示部9001上显示富有临场感的图像。

[符号说明]

10：显示装置、20：显示部、21：像素、21B：子像素、21G：子像素、21R：子像素、22：栅极驱动电路、23：数据驱动电路、23a：数据驱动电路、23b：数据驱动电路、24：布线、24_1：布线、24_2：布线、25：布线、26：区域、31：控制电路、32：存储电路、33：运算电路、34：传送通道、35：单元、36：布线、40：层、50：层、60：层、70：区域、71：晶体管、72：晶体管、73：伪晶体管、110：沟道形成区域、111：源区域、112：漏区域、113：栅电极、114：开口部、115：布线、116：开口部、117：布线、118：开口部、119：开口部、120：开口部、121：布线、122：布线、123：布线、130：沟道形成区域、131：源区域、132：漏区域、133：栅电极、134：开口部、135：布线、136：开口部、137：布线、138：开口部、139：开口部、140：开口部、141：布线、142：布线、143：布线、151：半导体、152：导电体、200A：晶体管、200B：晶体管、200C：晶体管、205：导电体、214：绝缘体、216：绝缘体、222：绝缘体、224：绝缘体、230：金属氧化物、230a：金属氧化物、230b：金属氧化物、230c：金属氧化物、240：导电体、240a：导电体、240b：导电体、241：绝缘体、241a：绝缘体、241b：绝缘体、242：导电体、242a：导电体、242b：导电体、243a：区域、243b：区域、244：绝缘体、250：绝缘体、252：金属氧化物、254：绝缘体、260：导电体、260a：导电体、260b：导电体、270：绝缘体、271：绝缘体、272：绝缘体、274：绝缘体、280：绝缘体、281：绝缘体、301a：导电体、301b：导电体、305：导电体、311：导电体、313：导电体、317：导电体、321：下部电极、323：绝缘体、325：上部电极、331：导电体、333：导电体、335：导电体、337：导电体、341：导电体、343：导电体、347：导电体、351：导电体、353：导电体、355：导电体、357：导电体、361：绝缘体、363：绝缘体、365：导电体、367：导电体、403：元件分离层、405：绝缘体、407：绝缘体、409：绝缘体、411：绝缘体、421：绝缘体、441：晶体管、443：导电体、445：绝缘体、447：半导体区域、449a：低电阻区域、449b：低电阻区域、451：导电体、453：导电体、455：导电体、457：导电体、459a：低电阻区域、459b：低电阻区域、461：导电体、463：导电体、465：导电体、467：导电体、473：导电体、475：导电体、500：发光元件、501a：显示区域、501b：显示区域、501c：显示区域、510：液晶元件、521：晶体管、523：晶体管、525：电容器、527：晶体管、529：电容器、530：布线、530a：布线、530b：布线、541：晶体管、543：晶体管、545：晶体管、547：晶体管、551：电容器、553：电容器、561：布线、563：布线、565：布线、571：晶体管、573：电容器、575：晶体管、577：晶体管、579：电容器、581：布线、581a：布线、581b：布线、583：布线、585：布线、587：布线、589：布线、601：晶体管、602：晶体管、603：晶体管、613：绝缘体、614：绝缘体、616：绝缘体、622：绝缘体、624：绝缘体、644：绝缘体、654：绝缘体、674：绝缘体、680：绝缘体、681：绝缘体、701：衬底、705：衬底、712：密封剂、716：FPC、730：绝缘体、732：密封层、734：绝缘体、736：着色层、738：遮光层、750：晶体管、760：连接电极、772：导电体、772a：导电体、772b：导电体、772c：导电体、774：导电体、776：液晶层、778：结构体、780：各向异性导电体、786：EL层、788：导电体、790：电容器、800：晶体管、801a：导电体、801b：导电体、805：导电体、811：导电体、814：绝缘体、816：绝缘体、817：导电体、821：绝缘体、822：绝缘体、824：绝缘体、831：导电体、833：导电体、844：绝缘体、853：导电体、854：绝缘体、855：导电体、857：导电体、859：导电体、861：导电体、863：导电体、865：导电体、867：导电体、874：绝缘体、880：绝缘体、881：绝缘体、883：绝缘体、890：电容器、893：导电体、895：导电体、897：导电体、901：衬底、903：衬底、905：衬底、911：晶体管、913：晶体管、915：晶体管、917：晶体管、919：晶体管、921：绝缘体、923：绝缘体、925：绝缘体、927：绝缘体、931：导电体、933：导电体、935：绝缘体、937：导电体、939：导电体、941：导电体、943：导电体、945：绝缘体、947：导电体、949：绝缘体、951：导电体、8200：HMD、8201：安装部、8202：透镜、8203：主体、8204：显示部、8205：电缆、8206：电池、8300：HMD、8301：外壳、8302：显示部、8304：固定工具、8305：透镜、9000：外壳、9001：显示部、9003：扬声器、9005：操作键、9006：连接端子、9007：传感器、9008：麦克风、9050：操作按钮、9051：信息、9052：信息、9053：信息、9054：信息、9055：铰链、9100：电视装置、9101：便携式信息终端、9102：便携式信息终端、9200：便携式信息终端、9201：便携式信息终端。

Claims

1.一种显示装置，

其中，第一层及第二层层叠，

在所述第一层中设置数据驱动电路及运算电路，

在所述第二层中设置显示部及存储电路，

在所述运算电路中构成神经网络，

所述数据驱动电路具有与所述显示部重叠的区域，

所述运算电路具有与所述存储电路重叠的区域，

所述存储电路具有保持第一图像数据的功能，

并且，所述运算电路具有如下功能：从所述存储电路读出保持在所述存储电路中的所述第一图像数据，对所述第一图像数据进行使用所述神经网络的运算处理生成第二图像数据，且将该第二图像数据供应给所述数据驱动电路。

2.一种显示装置，

其中，第一层、第二层及第三层彼此层叠，

在所述第一层中设置数据驱动电路及运算电路，

在所述第二层中设置存储电路，

在所述第三层中设置显示部，

在所述运算电路中构成神经网络，

所述运算电路、所述存储电路及所述显示部具有彼此重叠的区域，

所述存储电路具有保持第一图像数据的功能，

3.根据权利要求1或2所述的显示装置，

其中在所述显示部中设置第一晶体管，

在所述存储电路中设置第二晶体管，

并且所述第一晶体管及第二晶体管的沟道形成区域包含金属氧化物。

4.一种显示装置，

其中，第一层、第二层及第三层彼此层叠，

所述第二层设置在所述第一层与所述第三层之间，

在所述第一层中设置存储电路，

在所述第二层中设置衬底、数据驱动电路及运算电路，

所述数据驱动电路及所述运算电路设置在所述衬底上，

在所述第三层中设置显示部，

以贯穿所述衬底的方式设置导电体，

所述存储电路与所述运算电路通过所述导电体电连接，

在所述运算电路中构成神经网络，

所述存储电路、所述运算电路及所述显示部具有彼此重叠的区域，

所述存储电路具有保持第一图像数据的功能，

5.根据权利要求2至4中任一项所述的显示装置，

其中所述数据驱动电路具有与所述显示部重叠的区域。

6.根据权利要求1至5中任一项所述的显示装置，

其中所述运算电路具有通过进行提高所述第一图像数据表示的图像的分辨率的处理生成所述第二图像数据的功能。