CN114640321A - 一种谐振器及其制备方法 - Google Patents

一种谐振器及其制备方法 Download PDF

Info

Publication number
CN114640321A
CN114640321A CN202210327335.9A CN202210327335A CN114640321A CN 114640321 A CN114640321 A CN 114640321A CN 202210327335 A CN202210327335 A CN 202210327335A CN 114640321 A CN114640321 A CN 114640321A
Authority
CN
China
Prior art keywords
layer
single crystal
electrode layer
forming
lower electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210327335.9A
Other languages
English (en)
Inventor
蔡耀
林炳辉
邹杨
詹道栋
丁志鹏
孙博文
孙成亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Memsonics Technologies Co Ltd
Original Assignee
Wuhan Memsonics Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Memsonics Technologies Co Ltd filed Critical Wuhan Memsonics Technologies Co Ltd
Priority to CN202210327335.9A priority Critical patent/CN114640321A/zh
Publication of CN114640321A publication Critical patent/CN114640321A/zh
Priority to US18/125,755 priority patent/US20230318557A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H03H9/171—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator implemented with thin-film techniques, i.e. of the film bulk acoustic resonator [FBAR] type
    • H03H9/172—Means for mounting on a substrate, i.e. means constituting the material interface confining the waves to a volume
    • H03H9/173—Air-gaps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H03H9/171—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator implemented with thin-film techniques, i.e. of the film bulk acoustic resonator [FBAR] type
    • H03H9/172—Means for mounting on a substrate, i.e. means constituting the material interface confining the waves to a volume
    • H03H9/174—Membranes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H03H2003/021—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks the resonators or networks being of the air-gap type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H03H2003/023—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks the resonators or networks being of the membrane type

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Acoustics & Sound (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

本申请提供一种谐振器及其制备方法，涉及半导体技术领域，方法通过引入第一单晶衬底，便于在第一单晶衬底上外延出质量较好的单晶压电层，并且先对第一单晶衬底进行离子注入，从而在其内部一定深度处形成损伤层，从而在去除第一单晶衬底时，首先可以通过升温的方式，使得第一单晶衬底经过高温处理后，第一层和第二层在损伤层处发生分裂，从而先去掉第一单晶衬底的一部分，然后再通过减薄、刻蚀等方式去掉第一单晶衬底剩下的一部分，以此通过两次去除方式的配合，实现第一单晶衬底的快速去除，有效降低第一单晶衬底去除的难度。

Description

一种谐振器及其制备方法
技术领域
本申请涉及半导体技术领域，具体而言，涉及一种谐振器及其制备方法。
背景技术
伴随着5G时代的到来，移动通讯系统向着更高频，更宽频段的目标发展着。通讯设备中的射频滤波器是对信号进行接收与传输的基础。射频前端中的滤波器作为核心器件，其性能的好坏直接决定了射频前端模组的优劣。而滤波器是由若干个谐振器组成的，因此，谐振器的性能好坏也直接决定了滤波器的质量。谐振器通常包括层叠的衬底、下电极层、压电层和上电极层，但是在衬底上形成下电极层的方式会因为下电极层和衬底之间存在晶格失配的问题，影响后续的压电层的生长，进而导致谐振器质量较差。
鉴于单晶压电层的晶体取向一致性更好，现有工艺通过引入单晶压电层来解决传统沉积方法(先衬底、接着沉积下电极层、然后再沉积压电层)中压电层质量不高的问题，而为了使得单晶压电层具有较好的质量，需要其在临时的单晶衬底上进行生长，最终需要去掉单晶衬底，但也因为单晶衬底难以去除，导致该工艺的应用受限。
发明内容
本申请的目的在于，针对上述现有技术中的不足，提供一种谐振器及其制备方法，在制备谐振器的过程中，通过两次去除工艺能够改善单晶衬底的去除难度。
为实现上述目的，本申请实施例采用的技术方案如下：
本申请实施例的一方面，提供一种谐振器制备方法，方法包括：提供第一单晶衬底；先在第一单晶衬底上形成单晶压电层；然后经单晶压电层向第一单晶衬底进行离子注入以将第一单晶衬底依次划分为第一层、位于第一层之上的损伤层和位于损伤层之上且与单晶压电层接触的第二层；在单晶压电层上形成下电极层；通过键合工艺在下电极层上形成第二衬底；通过升温处理使第一层于损伤层处与第二层分裂；去除第二层以使单晶压电层露出；在单晶压电层上形成上电极层。
可选的，去除第二层以使单晶压电层露出包括：通过减薄和湿法刻蚀去除第二层。
可选的，去除第二层以使单晶压电层露出包括：通过减薄和干法刻蚀去除第二层。
可选的，第一层与第二层的厚度比大于1。
可选的，在单晶压电层上形成上电极层之后，方法还包括：在上电极层上形成第一牺牲层；在第一牺牲层上形成第一保护层，第一保护层覆盖第一牺牲层的顶壁和侧壁；释放第一牺牲层以形成位于第一保护层和上电极层之间的第一空腔。
可选的，释放第一牺牲层以形成位于第一保护层和上电极层之间的第一空腔之后，方法还包括：通过刻蚀在第二衬底背离下电极层的一侧表面形成贯穿至下电极层的背部空腔。
可选的，通过键合工艺在下电极层上形成第二衬底包括：在下电极层上形成第二牺牲层；在第二牺牲层上形成第一键合层；在第二衬底上形成第二键合层；将第一键合层和第二键合层键合以使在下电极层上形成第二衬底。
可选的，在单晶压电层上形成上电极层之后，方法还包括：通过刻蚀在上电极层背离下电极层的一侧表面形成贯穿至第二牺牲层的通孔；在上电极层上形成经通孔与第二牺牲层接触的第三牺牲层；在第三牺牲层上形成第二保护层，第二保护层覆盖第三牺牲层的顶壁和侧壁；依次释放第三牺牲层和第二牺牲层以分别形成位于第二保护层和上电极层之间的第二空腔、位于第一键合层和下电极层之间的第三空腔。
可选的，上电极层与下电极层在单晶压电层上的正投影具有交叠区域和非交叠区域，在单晶压电层上形成上电极层之后，方法还包括：通过刻蚀在单晶压电层背离下电极层的一侧表面形成贯穿至下电极层的引出孔，引出孔位于下电极层的非交叠区域；通过引出孔形成与下电极层连接的引出电极。
本申请实施例的另一方面，提供一种谐振器，采用上述任一种的谐振器制备方法制备。
本申请的有益效果包括：
本申请提供了一种谐振器及其制备方法，方法通过引入第一单晶衬底，便于在第一单晶衬底上外延出质量较好的单晶压电层，并且先对第一单晶衬底进行离子注入，从而在其内部一定深度处形成损伤层，从而在去除第一单晶衬底时，首先可以通过升温的方式，使得第一单晶衬底经过高温处理后，第一层和第二层在损伤层处发生分裂，从而先去掉第一单晶衬底的一部分，然后再通过减薄、刻蚀等方式去掉第一单晶衬底剩下的一部分，以此通过两次去除方式的配合，实现第一单晶衬底的快速去除，有效降低第一单晶衬底去除的难度。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本申请实施例提供的一种谐振器制备方法的流程示意图；
图2为本申请一种实施例提供的谐振器制备方法的状态示意图之一；
图3为本申请一种实施例提供的谐振器制备方法的状态示意图之二；
图4为本申请一种实施例提供的谐振器制备方法的状态示意图之三；
图5为本申请一种实施例提供的谐振器制备方法的状态示意图之四；
图6为本申请一种实施例提供的谐振器制备方法的状态示意图之五；
图7为本申请一种实施例提供的谐振器制备方法的状态示意图之六；
图8为本申请一种实施例提供的谐振器的结构示意图；
图9为本申请另一种实施例提供的谐振器制备方法的状态示意图之一；
图10为本申请另一种实施例提供的谐振器制备方法的状态示意图之二；
图11为本申请另一种实施例提供的谐振器制备方法的状态示意图之三；
图12为本申请另一种实施例提供的谐振器制备方法的状态示意图之四；
图13为本申请另一种实施例提供的谐振器制备方法的状态示意图之五；
图14为本申请另一种实施例提供的谐振器制备方法的状态示意图之六；
图15为本申请另一种实施例提供的谐振器的结构示意图。
具体实施方式
下文陈述的实施方式表示使得本领域技术人员能够实践所述实施方式所必需的信息，并且示出了实践所述实施方式的最佳模式。在参照附图阅读以下描述之后，本领域技术人员将了解本公开的概念，并且将认识到本文中未具体提出的这些概念的应用。应理解，这些概念和应用属于本公开和随附权利要求的范围内。
应当理解，虽然术语第一、第二等可以在本文中用于描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于区分一个元件与另一个元件。例如，在不脱离本公开的范围的情况下，第一元件可称为第二元件，并且类似地，第二元件可称为第一元件。如本文所使用，术语“和/或”包括相关联的所列项中的一个或多个的任何和所有组合。
应当理解，当一个元件(诸如层、区域或衬底)被称为“在另一个元件上”或“延伸到另一个元件上”时，其可以直接在另一个元件上或直接延伸到另一个元件上，或者也可以存在介于中间的元件。相反，当一个元件被称为“直接在另一个元件上”或“直接延伸到另一个元件上”时，不存在介于中间的元件。同样，应当理解，当元件(诸如层、区域或衬底)被称为“在另一个元件之上”或“在另一个元件之上延伸”时，其可以直接在另一个元件之上或直接在另一个元件之上延伸，或者也可以存在介于中间的元件。相反，当一个元件被称为“直接在另一个元件之上”或“直接在另一个元件之上延伸”时，不存在介于中间的元件。还应当理解，当一个元件被称为“连接”或“耦接”到另一个元件时，其可以直接连接或耦接到另一个元件，或者可以存在介于中间的元件。相反，当一个元件被称为“直接连接”或“直接耦接”到另一个元件时，不存在介于中间的元件。
诸如“在…下方”或“在…上方”或“上部”或“下部”或“水平”或“垂直”的相关术语在本文中可用来描述一个元件、层或区域与另一个元件、层或区域的关系，如图中所示出。应当理解，这些术语和上文所论述的那些术语意图涵盖装置的除图中所描绘的取向之外的不同取向。
本文中使用的术语仅用于描述特定实施方式的目的，而且并不意图限制本公开。如本文所使用，除非上下文明确地指出，否则单数形式“一”、“一个”和“所述”意图同样包括复数形式。还应当理解，当在本文中使用时，术语“包括”指明存在所述特征、整数、步骤、操作、元件和/或部件，但并不排除存在或者增添一个或多个其他特征、整数、步骤、操作、元件、部件和/或上述各项的组。
除非另外定义，否则本文中使用的所有术语(包括技术术语和科学术语)的含义与本公开所属领域的普通技术人员通常理解的含义相同。还应当理解，本文所使用的术语应解释为含义与它们在本说明书和相关领域的情况下的含义一致，而不能以理想化或者过度正式的意义进行解释，除非本文中已明确这样定义。
本申请实施例的一方面，提供一种谐振器制备方法，如图1所示，方法包括：
S010：提供第一单晶衬底。
S020：先在第一单晶衬底上形成单晶压电层，然后经单晶压电层向第一单晶衬底进行离子注入以将第一单晶衬底依次划分为第一层、位于第一层之上的损伤层和位于损伤层之上且与单晶压电层接触的第二层。
S030：在单晶压电层上形成下电极层。
S040：通过键合工艺在下电极层上形成第二衬底。
S050：通过升温处理使第一层于损伤层处与第二层分裂。
S060：去除第二层以使单晶压电层露出。
S070：在单晶压电层上形成上电极层。
通过引入第一单晶衬底，便于在第一单晶衬底上外延出质量较好的单晶压电层，并且先对第一单晶衬底进行离子注入，从而在其内部一定深度处形成损伤层，从而在去除第一单晶衬底时，首先可以通过升温的方式，使得第一单晶衬底经过高温处理后，第一层和第二层在损伤层处发生分裂，从而先去掉第一单晶衬底的一部分，然后再通过减薄、刻蚀等方式去掉第一单晶衬底剩下的一部分，以此通过两次去除方式的配合，实现第一单晶衬底的快速去除，有效降低第一单晶衬底去除的难度。
在上述效果的基础上，一方面：本申请的下电极和上电极均是直接在单晶压电层上形成，因此，可以避免电极与衬底之间发生晶格失配的问题。
另一方面：鉴于单晶压电层的形成处于高温环境，本申请使得单晶压电层的形成步骤先于下电极和上电极的形成步骤，如此，能够避免制备单晶压电层时所处的高温环境对已经形成的下电极和上电极造成氧化等不利影响，从而有效保证本申请所制备的谐振器的质量。
再一方面：同样鉴于单晶压电层的形成处于高温环境，因此，本申请使得单晶压电层的形成步骤先于离子注入工艺形成损伤层的步骤，由此，可以避免由于形成单晶压电层的高温环境使得已经具有损伤层的第一单晶衬底提前分裂，对谐振器的制备造成不利影响。
又一方面：由于第一单晶衬底的第一层是在高温处理下与第一单晶衬底的第二层进行分裂，因此，分裂后的第一层还可以进行回收，重复利用。
在一些实施方式中，第一层与第二层的厚度比大于1，换言之，第一层的厚度大于第二层的厚度，如此，通过分裂，能够先去掉第一单晶衬底较多的部分，由此，使得第一单晶衬底能够重复利用的部分较多，同时也能够进一步的提高去除第一单晶衬底的速率。
为进一步的对本申请的谐振器制备方法进行描述，下面将结合附图以实施例的方式进行说明。
一种实施方式中：
参照图2，提供第一单晶衬底1001，便于后续外延生长单晶压电层1002。第一单晶衬底1001可以是SiC衬底、GaN衬底、Si衬底、蓝宝石衬底等，本申请对其不做限定，可根据实际需求进行合理选择。
请继续参照图2，先在第一单晶衬底1001的上表面外延生长单晶压电层1002，由于两者的晶格适配，因此，单晶压电层1002具有较好的质量。单晶压电层1002的材质可以是AlN。生长单晶压电层1002的温度为900至1200℃。
在第一单晶衬底1001的上表面形成有单晶压电层1002后，经单晶压电层1002的上表面向第一单晶衬底1001内进行离子注入，从而在第一单晶衬底1001的一定深度处形成损伤层10012，通过损伤层10012将第一单晶衬底1001分为两部分，三者形成依次层叠的第一层10011、损伤层10012和第二层10013，其中，第二层10013靠近单晶压电层1002，并与单晶压电层1002接触。注入的离子可以是H+，注入能量大于1MeV，注入的剂量可以是9E15/cm2至7E17/cm2。
请参照图3，然后在单晶压电层1002的上表面沉积金属，并对金属进行图案化从而形成下电极层1003。下电极层1003的材质可以是Mo。
请继续参照图3，在单晶压电层1002的上表面形成下电极层1003后，继续在下电极层1003上沉积第一键合层1005a，以此得到器件晶圆100。
请参照图4，提供第二衬底1006，第二衬底1006的材质可以是高阻硅。然后接着在第二衬底1006的一侧表面沉积形成第二键合层，以此得到盖帽晶圆。利用键合技术将第一键合层1005a和第二键合层键合形成键合层1005，也即使得盖帽晶圆和器件晶圆100键合形成复合晶圆102。
请参照图5，将复合晶圆102倒置，并且通过高温处理，使得第一层10011在损伤层10012处与第二层10013分裂，从而从复合晶圆102上去掉第一层10011。
请参照图6，接着通过减薄+干法刻蚀或减薄+湿法刻蚀的方式，去除剩余的第一单晶衬底1001，从而露出单晶压电层1002的上表面。通过减薄+刻蚀两者工艺的配合，能够提高去除的速率，缩短去除的周期，便于量产。
请继续参照图6，在单晶压电层1002的上表面露出后，对单晶压电层1002进行刻蚀，从而在单晶压电层1002的上表面形成贯穿至下电极层1003的引出孔。在单晶压电层1002的上表面沉积金属，并对沉积的金属进行图案化，从而形成相互隔开的两部分，一部分作为上电极层1007，另一部分则位于引出孔内以及引出孔周缘作为引出电极1008，引出电极1008通过引出孔与下电极层1003连接，实现将下电极层1003引出至单晶压电层1002的上表面，便于后续封装外接。需要说明的是，上电极层1007和下电极层1003各自在单晶压电层1002上的正投影具有交叠区域和非交叠区域，两者的交叠区域作为谐振器的有效工作区域。对于上电极层1007来讲，其包括两部分，一部分位于交叠区域，另一部分位于非交叠区域；对于下电极层1003来讲，同样也包括两部分，一部分位于交叠区域，另一部分位于非交叠区域。引出孔的设置位置位于下电极层1003的非交叠区域，以此避免下电极层1003与上电极层1007接触。
请参照图7，先在上电极层1007上沉积形成第一牺牲层1010，第一牺牲层1010应当至少覆盖谐振器的有效工作区域。
请继续参照图7，然后在第一牺牲层1010上沉积第一保护层1011，第一保护层1011覆盖第一牺牲层的顶壁和所有侧壁(周壁)。
请参照图8，通过刻蚀在第一保护层1011上形成贯穿至第一牺牲层1010的释放孔。通过对第二衬底1006和键合层1005进行依次刻蚀，形成连通至下电极层1003下表面的背部空腔1009，背部空腔1009应当被有效工作区域覆盖。通过释放孔释放第一牺牲层1010，由此，在第一保护层1011和上电极层1007之间形成第一空腔1012。第一保护层1011能够对第一空腔1012内部的结构进行保护，同时，第一保护层1011的侧壁还可以形成声反射结构，以此，能够减少声波泄露，提高谐振器性能。
另一种实施方式中：
参照图9，提供第一单晶衬底2001，便于后续外延生长单晶压电层2002。第一单晶衬底2001可以是SiC衬底、GaN衬底、Si衬底、蓝宝石衬底等，本申请对其不做限定，可根据实际需求进行合理选择。
请继续参照图9，先在第一单晶衬底2001的上表面外延生长单晶压电层2002，由于两者的晶格适配，因此，单晶压电层2002具有较好的质量。单晶压电层2002的材质可以是AlN。生长单晶压电层2002的温度为900至1200℃。
在第一单晶衬底2001的上表面形成有单晶压电层2002后，经单晶压电层2002的上表面向第一单晶衬底2001内进行离子注入，从而在第一单晶衬底2001一定深度处形成损伤层20012，通过损伤层20012将第一单晶衬底2001分为两部分，三者形成依次层叠的第一层20011、损伤层20012和第二层20013，其中，第二层20013靠近单晶压电层2002，并与单晶压电层2002接触。注入的离子可以是H+，注入能量大于1MeV，注入的剂量可以是9E15/cm2至7E17/cm2。
请参照图10，然后在单晶压电层2002的上表面沉积金属，并对金属进行图案化从而形成下电极层2003。下电极层2003的材质可以是Mo。
请继续参照图10，在单晶压电层2002的上表面形成下电极层2003后，先在下电极层上沉积第二牺牲层2004，应当理解的是第二牺牲层2004位于有效工作区域内，然后在下电极层2003上沉积覆盖第二牺牲层2004的第一键合层2005a，并对第一键合层2005a的上表面进行研磨，以获得较为平整的表面，以此得到器件晶圆200。
请参照图11，提供第二衬底2006，第二衬底2006的材质可以是高阻硅。然后接着在第二衬底2006的一侧表面沉积形成第二键合层，以此得到盖帽晶圆。利用键合技术将第一键合层2005a和第二键合层键合形成键合层2005，也即使得盖帽晶圆和器件晶圆200键合形成复合晶圆202。
请参照图12，将复合晶圆202倒置，并且通过高温处理，使得第一层20011在损伤层20012处与第二层20013分裂，从而从复合晶圆202上去掉第一层20011。
请参照图13，接着通过减薄+干法刻蚀或减薄+湿法刻蚀的方式，去除剩余的第一单晶衬底2001，从而露出单晶压电层2002的上表面。通过减薄+刻蚀两者工艺的配合，能够提高去除的速率，缩短去除的周期，便于量产。
请继续参照图13，在单晶压电层2002的上表面露出后，对单晶压电层2002进行刻蚀，从而在单晶压电层2002的上表面形成贯穿至下电极层2003的引出孔。在单晶压电层2002的上表面沉积金属，并对沉积的金属进行图案化，从而形成相互隔开的两部分，一部分作为上电极层2007，另一部分则位于引出孔内以及引出孔周缘作为引出电极2009，引出电极2009通过引出孔与下电极层2003连接，实现将下电极层2003引出至单晶压电层2002的上表面，便于后续封装外接。需要说明的是，上电极层2007和下电极层2003各自在单晶压电层2002上的正投影具有交叠区域和非交叠区域，两者的交叠区域作为谐振器的有效工作区域。对于上电极层2007来讲，其包括两部分，一部分位于交叠区域，另一部分位于非交叠区域；对于下电极层2003来讲，同样也包括两部分，一部分位于交叠区域，另一部分位于非交叠区域。引出孔的设置位置位于下电极层2003的非交叠区域，以此避免下电极层2003与上电极层2007接触。
请参照图14，依次刻蚀上电极层2007、单晶压电层2002和下电极层2003形成通孔，通孔连通至第二牺牲层2004的表面。然后在上电极层2007上沉积形成第三牺牲层2011，第三牺牲层2011应当至少覆盖谐振器的有效工作区域，同时，第三牺牲层2011还通过通孔与第二牺牲层2004接触。
请继续参照图14，然后在第三牺牲层2011上沉积第二保护层2010，第二保护层2010覆盖第三牺牲层2011的顶壁和所有侧壁(周壁)。
请参照图15，通过刻蚀在第二保护层2010上形成贯穿至第三牺牲层2011的释放孔。通过释放孔和通孔能够依次释放第三牺牲层2011，然后再释放第二牺牲层2004，由此，在第二保护层2010和上电极层2007之间形成第二空腔，在键合层2005和下电极层2003之间形成第三空腔2008。第二保护层2010能够对第二空腔内部的结构进行保护，同时，第二保护层2010的侧壁还可以形成声反射结构，以此，能够减少声波泄露，提高谐振器性能。
本申请实施例的另一方面，提供一种谐振器，采用上述任一种的谐振器制备方法制备，能够使得制备的谐振器具有较高的质量和性能。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种谐振器制备方法，其特征在于，所述方法包括：
提供第一单晶衬底；
先在所述第一单晶衬底上形成单晶压电层，然后经所述单晶压电层向所述第一单晶衬底进行离子注入以将所述第一单晶衬底依次划分为第一层、位于所述第一层之上的损伤层和位于所述损伤层之上且与所述单晶压电层接触的第二层；
在所述单晶压电层上形成下电极层；
通过键合工艺在所述下电极层上形成第二衬底；
通过升温处理使所述第一层于所述损伤层处与所述第二层分裂；
去除所述第二层以使所述单晶压电层露出；
在所述单晶压电层上形成上电极层。
2.如权利要求1所述的谐振器制备方法，其特征在于，所述去除所述第二层以使所述单晶压电层露出包括：
通过减薄和湿法刻蚀去除所述第二层。
3.如权利要求1所述的谐振器制备方法，其特征在于，所述去除所述第二层以使所述单晶压电层露出包括：
通过减薄和干法刻蚀去除所述第二层。
4.如权利要求1所述的谐振器制备方法，其特征在于，所述第一层与所述第二层的厚度比大于1。
5.如权利要求1至4任一项所述的谐振器制备方法，其特征在于，所述在所述单晶压电层上形成上电极层之后，所述方法还包括：
在所述上电极层上形成第一牺牲层；
在所述第一牺牲层上形成第一保护层，所述第一保护层覆盖所述第一牺牲层的顶壁和侧壁；
释放所述第一牺牲层以形成位于所述第一保护层和所述上电极层之间的第一空腔。
6.如权利要求5所述的谐振器制备方法，其特征在于，所述释放所述第一牺牲层以形成位于所述第一保护层和所述上电极层之间的第一空腔之后，所述方法还包括：
通过刻蚀在所述第二衬底背离所述下电极层的一侧表面形成贯穿至所述下电极层的背部空腔。
7.如权利要求1至4任一项所述的谐振器制备方法，其特征在于，所述通过键合工艺在所述下电极层上形成第二衬底包括：
在所述下电极层上形成第二牺牲层；
在所述第二牺牲层上形成第一键合层；
在所述第二衬底上形成第二键合层；
将所述第一键合层和所述第二键合层键合以使在所述下电极层上形成所述第二衬底。
8.如权利要求7所述的谐振器制备方法，其特征在于，所述在所述单晶压电层上形成上电极层之后，所述方法还包括：
通过刻蚀在所述上电极层背离所述下电极层的一侧表面形成贯穿至所述第二牺牲层的通孔；
在所述上电极层上形成经所述通孔与所述第二牺牲层接触的第三牺牲层；
在所述第三牺牲层上形成第二保护层，所述第二保护层覆盖所述第三牺牲层的顶壁和侧壁；
依次释放所述第三牺牲层和所述第二牺牲层以分别形成位于所述第二保护层和所述上电极层之间的第二空腔、位于所述第一键合层和所述下电极层之间的第三空腔。
9.如权利要求1所述的谐振器制备方法，其特征在于，所述上电极层与所述下电极层在所述单晶压电层上的正投影具有交叠区域和非交叠区域，所述在所述单晶压电层上形成上电极层之后，所述方法还包括：
通过刻蚀在所述单晶压电层背离所述下电极层的一侧表面形成贯穿至所述下电极层的引出孔，所述引出孔位于所述下电极层的非交叠区域；
通过所述引出孔形成与所述下电极层连接的引出电极。
10.一种谐振器，其特征在于，采用如权利要求1至9任一项所述的谐振器制备方法制备。
CN202210327335.9A 2022-03-30 2022-03-30 一种谐振器及其制备方法 Pending CN114640321A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210327335.9A CN114640321A (zh) 2022-03-30 2022-03-30 一种谐振器及其制备方法
US18/125,755 US20230318557A1 (en) 2022-03-30 2023-03-24 Resonator and Preparation Method for Resonator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210327335.9A CN114640321A (zh) 2022-03-30 2022-03-30 一种谐振器及其制备方法

Publications (1)

Publication Number Publication Date
CN114640321A true CN114640321A (zh) 2022-06-17

Family

ID=81952068

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210327335.9A Pending CN114640321A (zh) 2022-03-30 2022-03-30 一种谐振器及其制备方法

Country Status (2)

Country Link
US (1) US20230318557A1 (zh)
CN (1) CN114640321A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115694401A (zh) * 2022-08-24 2023-02-03 武汉敏声新技术有限公司 一种谐振器及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110212882A (zh) * 2019-05-13 2019-09-06 电子科技大学 空腔型体声波谐振器的制备方法及空腔型体声波谐振器
CN113810018A (zh) * 2021-08-30 2021-12-17 浙江大学杭州国际科创中心 一种激光剥离方式制备单晶薄膜体声波谐振器的方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110212882A (zh) * 2019-05-13 2019-09-06 电子科技大学 空腔型体声波谐振器的制备方法及空腔型体声波谐振器
CN113810018A (zh) * 2021-08-30 2021-12-17 浙江大学杭州国际科创中心 一种激光剥离方式制备单晶薄膜体声波谐振器的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115694401A (zh) * 2022-08-24 2023-02-03 武汉敏声新技术有限公司 一种谐振器及其制备方法
CN115694401B (zh) * 2022-08-24 2024-01-26 武汉敏声新技术有限公司 一种谐振器及其制备方法

Also Published As

Publication number Publication date
US20230318557A1 (en) 2023-10-05

Similar Documents

Publication Publication Date Title
TWI264139B (en) Structure and fabrication procedures to achieve high-Q and low insertion loss film bulk acoustic resonators
CN110952068B (zh) 图形化单晶薄膜制备方法、图形化单晶薄膜及谐振器
CN112039481B (zh) 体声波谐振器及其制造方法
CN109831173B (zh) 单晶压电薄膜体声波谐振器及其形成方法
CN210444236U (zh) Fbar滤波器
CN113285014A (zh) 单晶掺杂薄膜、声波谐振器用压电薄膜及其制备方法
US20230411205A1 (en) Method for fabricating a strained semiconductor-on-insulator substrate
CN114640321A (zh) 一种谐振器及其制备方法
US8330036B1 (en) Method of fabrication and structure for multi-junction solar cell formed upon separable substrate
CN110620563A (zh) 提高fbar滤波器制备良率的方法以及fbar滤波器
KR100669594B1 (ko) 필름 벌크 음향 공진기와, 필터링 장치와, 기판에 장치를형성하는 방법 및 필름 벌크 공진기 형성 방법
EP3470555B1 (en) Method for producing substrate
CN111697942B (zh) 用于mems器件的空腔加工工艺、体声波谐振器及其制造工艺
US11939214B2 (en) Method for manufacturing a device comprising a membrane extending over a cavity
CN115395911B (zh) 一种薄膜体声波谐振器的制备方法
TW202040845A (zh) 用於移轉表面層至凹穴上之方法
CN212381185U (zh) 一种利于集成的空气隙型薄膜体声波谐振器
CN216252679U (zh) 一种谐振器
CN214458453U (zh) 一种大尺寸低应力单晶氮化物厚膜结构
JP2024507573A (ja) 自立窒化ガリウム基板の製作方法
CN212012592U (zh) 一种利用射频电感优化单晶薄膜体声波谐振器滤波器
CN111446944B (zh) 一种利于集成的空气隙型薄膜体声波谐振器及其制备方法
KR100609508B1 (ko) 에어갭 타입 에프비에이알장치 및 그 제조방법
CN117375562A (zh) 体声波谐振器及其制备方法
CN113745107B (zh) 一种GaN器件的制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20220617