CN114640099A - 一种高压输入保护电路与驱动芯片 - Google Patents

Abstract

本申请提供了一种高压输入保护电路与驱动芯片，涉及驱动芯片技术领域。该高压输入保护电路包括稳定环路模块、电压跟随模块以及高压保护模块，稳定环路模块、电压跟随模块以及高压保护模块依次电连接，电压跟随模块与高压保护模块还与内部电路电连接，其中，稳定环路模块与电压跟随模块用于在高压保护模块的输入电压大于钳位电压时，对输入内部电路的电压进行钳位，以使输入内部电路的电压小于或等于钳位电压。本申请提供的高压输入保护电路与驱动芯片具有能够使整个驱动芯片的面积更小、工艺更加简单以及成本更低的优点。

Description

一种高压输入保护电路与驱动芯片

技术领域

本申请涉及驱动芯片技术领域，具体而言，涉及一种高压输入保护电路与驱动芯片。

背景技术

传统的驱动芯片可接受20V左右的输入信号以及供电电压，因此，传统的驱动芯片内所有电路都使用高压器件。

高压器件相对于低压器件，根据耐压的大小，面积可能增大50%或以上，制作掩膜数量多30%或以上。同时使用高压器件的设计电路难度更高，风险更大。

综上，现有技术中存在驱动芯片中均采用高压器件，导致驱动芯片的面积较大、工艺复杂以及制作成本较高的问题。

发明内容

本申请的目的在于提供一种高压输入保护电路与驱动芯片，以解决现有技术中存在的驱动芯片的面积较大、工艺复杂以及制作成本较高的问题。

为了实现上述目的，本申请实施例采用的技术方案如下：

一方面，本申请实施例提供一种高压输入保护电路，所述高压输入保护电路包括稳定环路模块、电压跟随模块以及高压保护模块，所述稳定环路模块、所述电压跟随模块以及所述高压保护模块依次电连接，所述电压跟随模块与所述高压保护模块还与内部电路电连接，其中，

所述稳定环路模块与所述电压跟随模块用于在所述高压保护模块的输入电压大于钳位电压时，对输入所述内部电路的电压进行钳位，以使输入所述内部电路的电压小于或等于所述钳位电压。

可选地，所述稳定环路模块包括运算放大器、输出单元以及连接单元，所述运算放大器的同相输入端连接一基准电压，所述运算放大器的反相输入端与所述连接单元电连接，所述输出单元分别与所述运算放大器的输出端、所述连接单元以及所述电压跟随模块电连接；其中，

所述输出单元用于依据所述基准电压向所述电压跟随模块输出参考电压。

可选地，所述连接单元包括第一电阻、第一晶体管、第二晶体管以及第二电阻，所述运算放大器的反相输入端分别与所述第一电阻的一端、所述第一晶体管的第一端电连接，所述第一电阻的另一端接地，所述第一晶体管的第二端分别与所述第二电阻的一端、电源电连接，所述第一晶体管的控制端与所述第二晶体管的控制端电连接，所述第二电阻的另一端与所述第二晶体管的第一端电连接，所述第二晶体管的第二端与所述输出单元电连接，所述第二晶体管的控制端与第一端互连，且所述第一晶体管与所述第二晶体管组成电流镜。

可选地，所述连接单元包括第一电阻、第二电阻以及第三晶体管，所述运算放大器的反相输入端分别与所述第一电阻的一端、所述第三晶体管的控制端电连接，所述第一电阻的另一端接地，所述第三晶体管的控制端与第一端互连，所述第三晶体管的第一端与所述第二电阻的一端电连接，所述第三晶体管的第二端与所述输出单元电连接，所述第二电阻的另一端与电源相连。

可选地，所述连接单元包括第一电阻与第二电阻，所述运算放大器的反相输入端分别与所述第一电阻、所述第二电阻的一端及所述输出单元电连接，所述第一电阻的另一端接地，所述第二电阻的另一端连接电源。

可选地，所述输出单元包括第一P型晶体管，所述第一P型晶体管的控制端与所述运算放大器的输出端电连接，所述第一P型晶体管的第一端与所述连接单元电连接，所述第一P型晶体管的第二端分别与所述控制端、所述电压跟随模块电连接。

可选地，所述电压跟随模块包括第二P型晶体管，所述第二P型晶体管的控制端与所述稳定环路模块电连接，所述第二P型晶体管的第二端分别与所述内部电路、所述高压保护模块的输出端电连接，所述第二P型晶体管的第二端接地。

可选地，所述电压跟随模块还包括多个串联的第三P型晶体管，所述多个串联的第三P型晶体管以二极管方式连接或每个第三P型晶体管的控制端均与所述稳定环路模块电连接，且第一个所述第三P型晶体管的第一端分别与所述内部电路、所述高压保护模块的输出端电连接，最后一个所述第三P型晶体管的第三端与所述第二P型晶体管的第一端电连接。

可选地，所述高压保护模块包括多个串联电阻组成的电阻串与至少一个上拉二极管，所述电阻串的一端用于接收输入电压，所述电阻串的另一端分别与所述内部电路、所述电压跟随模块电连接，所述上拉二极管与其中一个或多个电阻并联。

另一方面，本申请实施例还提供了一种驱动芯片，所述驱动芯片包括内部电路与上述的高压输入保护电路，所述高压输入保护电路的电压跟随模块、高压保护模块均与所述内部电路电连接。

相对于现有技术，本申请具有以下有益效果：

本申请提供了一种高压输入保护电路与驱动芯片，高压输入保护电路包括稳定环路模块、电压跟随模块以及高压保护模块，稳定环路模块、电压跟随模块以及高压保护模块依次电连接，电压跟随模块与高压保护模块还与内部电路电连接，其中，稳定环路模块与电压跟随模块用于在高压保护模块的输入电压大于钳位电压时，对输入内部电路的电压进行钳位，以使输入内部电路的电压小于或等于钳位电压。通过设置高压输入保护电路的方式，可以保证输入内部电路的电压均不超过钳位电压，而钳位电压相对较小，因此内部电路可以将高压器件全部替换为低压器件，进而可以使整个驱动芯片的面积更小，同时工艺更加简单，成本也更低。

为使本申请的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它相关的附图。

图1示出了现有技术中内部电路的模块示意图。

图2示出了本申请实施例提供的高压输入保护电路的模块示意图。

图3示出了本申请实施例提供的稳定环路模块的模块示意图。

图4示出了本申请实施例提供的稳定环路模块的第一种电路示意图。

图5示出了本申请实施例提供的稳定环路模块的第二种电路示意图。

图6示出了本申请实施例提供的稳定环路模块的第三种电路示意图。

图7示出了本申请实施例提供的稳定环路模块的第四种电路示意图。

图8示出了本申请实施例提供的电压跟随模块的第一种电路示意图。

图9示出了本申请实施例提供的电压跟随模块的第二种电路示意图。

图10示出了本申请实施例提供的电压跟随模块的第三种电路示意图。

图11示出了本申请实施例提供的高压保护模块的第一种电路示意图。

图12示出了本申请实施例提供的高压保护模块的第二种电路示意图。

图13示出了本申请实施例提供的高压保护模块的第三种电路示意图。

图14示出了本申请实施例提供的高压输入保护电路的电路示意图。

图中：

100-高压输入保护电路；110-稳定环路模块；120-电压跟随模块；130-高压保护模块；111-运算放大器；112-连接单元；113-输出单元；131-电阻串；R1-第一电阻；R2-第二电阻；MN1-第一晶体管；MN2-第二晶体管；MN3-第三晶体管；MP1-第一P型晶体管；MP2-第二P型晶体管；MP3-第三P型晶体管；MP4-上拉二极管。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。

因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。

下面结合附图，对本申请的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。

正如背景技术中所述，目前驱动芯片中都采用高压器件，比起低压器件，高压器件增大了面积，制作工艺更复杂，增大了芯片制造成本。

例如，图1中示出了现有技术中，驱动芯片的内部电路的一种模块示意图，该内部电路可以包括斯密特触发器、非交叠电路以及输出驱动级，且三者依次电连接，图中，HVDD为供电电压，由于驱动芯片的供电电压可能达到20V，因此内部电路中，斯密特触发器、非交叠电路以及输出驱动级使用的器件必须为高压器件，可以理解地，此时高压器件可能为耐压为20V的器件。

在此基础上，由于斯密特触发器、非交叠电路以及输出驱动级均必须使用高压器件，因此驱动芯片的内部电路中，高压器件的数量相对较多。而高压器件相对于低压器件，根据耐压的大小，面积可能增大50%或以上，制作掩膜数量多30%或以上，同时使用高压器件的设计电路难度更高，风险更大。因此，现有技术中的驱动芯片存在面积较大、工艺复杂以及制作成本较高的问题。

有鉴于此，为了解决上述问题，本申请提供了一种高压输入保护电路，通过在输入信号或驱动电压为高压时，对输入的信号或电压进行钳位的方式，使得输入内部电路的电压始终较低，进而可以在内部电路中全部采用低压器件，起到缩小面积，降低工艺复杂度以及降低制作成本的效果。

下面对本申请提供的高压输入保护电路进行示例性说明：

作为一种可选的实现方式，请参阅图2，该高压输入保护电路100包括稳定环路模块110、电压跟随模块120以及高压保护模块130，稳定环路模块110、电压跟随模块120以及高压保护模块130依次电连接，电压跟随模块120与高压保护模块130还与内部电路电连接，其中，稳定环路模块110与电压跟随模块120用于在高压保护模块130的输入电压大于钳位电压时，对输入内部电路的电压进行钳位，以使输入内部电路的电压小于或等于钳位电压。

通过设置高压输入保护电路100，使得在内部电路之前设置了的输入级电路，并且，由于稳定环路模块110与电压跟随模块120可以对输入内部电路的电压进行钳位，因此即使高压保护模块130的输入电压为高压，但输入内部电路的电压始终为钳位电压，电压相对较小，使得内部电路可以将高压器件全部替换为低压器件，进而可以使整个驱动芯片的面积更小，同时工艺更加简单，成本也更低。

需要说明的是，本申请所述的高压与低压可以根据实际情况进行设置，例如，可以将5V~20V左右的电压设置为高压，将0V~5V的电压设置为低压，在此基础上，低压器件指耐压不超过5V的器件，而高压器件指耐压为20V左右的器件。并且，本申请所述的内部电路，可以采用图1所示的电路模块，但将图1中所有模块使用的高压器件均替换为低压器件。

在设置内部电路的器件使用低压器件后，可以大幅降低整个驱动芯片的面积，同时降低工艺复杂度与制作成本。此外，在经过稳定环路模块110与电压跟随模块120的钳位作用后，会将输入内部电路的电压钳位在较低的电压，例如，钳位电压为5V，则若高压保护模块130的输入电压小于钳位电压，如输入电压为3.3V时，则正常输入内部电路内，此时输入内部电路的电压为3.3V，同理地，当输入电压为4V，则输入内部电路的电压也为4V。然而，一旦输入电压升高至的钳位电压以上，例如输入电压为10V或20V时，则稳定环路模块110与电压跟随模块120的钳位作用启动，此时输入内部电路的电压始终为5V，因此，内部电路仅需采用5V的低压器件，也能保证内部电路的正常运行，而无需再采用20V的高压器件。

此外，可以理解地，在实际应用中，本申请提供的高压输入保护电路100可以与内部电路封装为一体，也可以作为驱动芯片的外围电路，在此不做限定。

其中，稳定环路模块110用于向电压跟随模块120输出一稳定的参考电压，电压跟随模块120用于根据该参考电压确定钳位电压。为了保证稳定环路模块110输出的参考电压稳定，作为一种实现方式，请参阅图3，稳定环路模块110包括运算放大器111、输出单元113以及连接单元112，运算放大器111的同相输入端连接一基准电压，运算放大器111的反相输入端与连接单元112电连接，输出单元113分别与运算放大器111的输出端、连接单元112以及电压跟随模块120电连接，并且，运算放大器111的输出端与输出单元113电连接，其中，输出单元113用于依据基准电压向电压跟随模块120输出参考电压。

可以理解地，基准电压相对稳定，例如，可以采用基准电压源向运算放大器111提供基准电压，或者，提供一稳定的电源，利用分压电路的方式向运算放大器111的同相输入端输出稳定的基准电压，在此不做限定。

根据运算放大器111的虚短特性，运算放大器111的同相输入端与反向输入端的电压近似相等。并且，通过连接电路可将该基准电压传输至输出单元113，进而使得输出单元113向电压跟随模块120输出的参考电压为一个与基准电压关联的电压，因此也是一个稳定的电压。

并且，本申请提供的连接单元112结构多样，并不对其具体结构进行限定。

作为第一种实现方式，请参阅图4，连接单元112包括第一电阻R1、第一晶体管MN1、第二晶体管MN2以及第二电阻R2，运算放大器111的反相输入端分别与第一电阻R1的一端、第一晶体管MN1的第一端电连接，第一电阻R1的另一端接地，第一晶体管MN1的第二端分别与第二电阻R2的一端、电源电连接，第一晶体管MN1的控制端与第二晶体管MN2的控制端电连接，第二电阻R2的另一端与第二晶体管MN2的第一端电连接，第二晶体管MN2的第二端与输出单元113电连接，第二晶体管MN2的控制端与第一端互连，且第一晶体管MN1与第二晶体管MN2组成电流镜。

其中，第一晶体管MN1与第二晶体管MN2均为高压器件，且本申请中，第一晶体管MN1与第二晶体管MN2采用N型晶体管，第一电阻R1与第二电阻R2作为负载电阻。需要说明的是，本申请全文中所述的晶体管，其种类均可以不做限定，例如，可以为三极管、HEMT管、场效应管、IGBT管等，本申请以场效应管为例进行说明。

并且，在一种实现方式中，输出单元113包括第一P型晶体管MP1，第一P型晶体管MP1的控制端与运算放大器111的输出端电连接，第一P型晶体管MP1的第一端与连接单元112电连接，第一P型晶体管MP1的第二端与电压跟随模块120电连接。其中，第一P型晶体管MP1可以采用低压器件制作。

由图4可知，运算放大器111的输出端与第一P型晶体管MP1的栅端、漏端相接，反向输入端分别与第一电阻R1、第一晶体管MN1的源极电连接，同相输入端接参考电压VREF，参考电压可以由芯片内部产生，也可以由芯片外部提供。第二晶体管MN2的源极与第一P型晶体管MP1的栅端的源极相连，而第二晶体管MN2的栅端、漏端与第二电阻R2相连。第一晶体管MN1与第二晶体管MN2构成电流镜结构，第一二极管的漏极、第二电阻R2的另一端均连接于高压供电HVDD上。当稳定环路模块110工作时，由于运算放大器111的虚短特性，放大器的反向输入端与同相输入端的电压近似相等，即图示中节点A的电压也为VREF，通过第一晶体管MN1与第二晶体管MN2构成的环路，使得第二晶体管MN2的源极的电压与参考电压VREF大致相等，即图示中节点B的电压也大致等于VREF，据此，可以算出输出的参考电压VOUT约等于VREF-Vgs0，其中，Vgs0表示第一P型晶体管MP1的栅源之间的压降。对于第一P型晶体管MP1而言，Vgs0固定，例如，Vgs0等于0.7V，则稳定环路模块110向电压跟随模块120输出的参考电压为VREF-0.7V。

当然地，针对输出单元113也可采用不同的结构实现，例如，请参阅图5，输出单元113包括第一P型晶体管MP1与第三电阻R3，其中，第一P型晶体管MP1的栅极与运算放大器111的输出端电连接，第一P型晶体管MP1的源极与第二晶体管MN2的源极电连接，第一P型晶体管MP1的漏极通过第一电阻R1接地，且第一P型晶体管MP1的栅极连接电压跟随模块120，并向电压跟随模块120输出参考电压VOUT。

与图4中电路原理类似，根据运算放大器111虚短特性可知，节点A的电压大致等于VREF，而第一晶体管MN1与第二晶体管MN2组成电流镜，因此第二晶体管MN2的源极输出电压也大致等于VREF，节点B的电压为VREF，因此，稳定环路模块110向电压跟随模块120输出的参考电压VOUT约等于VREF-Vgs0，Vgs0表示第一P型晶体管MP1的栅源之间的压降。

除了输出单元113的电路结构可以替代外，连接单元112的电路结构也可以通过其它电路结构替代，例如，作为一种可选的实现方式，请参阅图6，连接单元112包括第一电阻R1、第二电阻R2以及第三晶体管MN3，运算放大器111的反相输入端分别与第一电阻R1的一端、第三晶体管MN3的控制端电连接，第一电阻R1的另一端接地，第三晶体管MN3的控制端与第一端互连，第三晶体管MN3的第一端与第二电阻R2的一端电连接，第三晶体管MN3的第二端与输出单元113电连接，第二电阻R2的另一端与电源相连。

与图4相比，图6中所示的电路减少了第一晶体管MN1，且第三晶体管MN3的栅极直接与运算放大器111的反相输入端连接，且第三晶体管MN3在应用中可以承受较大电压，从而使第二电阻R2的面积较小。

由图6可知，由运算放大器111的虚短特性可知，节点A的电压大约为VREF，节点A与节点C分别位于第三晶体管MN3的栅极与源极，因此节点C的电压为VREF-Vgs1，其中，Vgs1表示第三晶体管MN3的栅极与源极之间的压降，据此可知稳定环路模块110向电压跟随模块120输出的参考电压VOUT约等于VREF-Vgs1-Vgs0，其中，Vgs0表示第一P型晶体管MP1的栅源之间的压降。

在另一种实现方式中，请参阅图7，连接单元112包括第一电阻R1与第二电阻R2，运算放大器111的反相输入端分别与第一电阻R1、第二电阻R2的一端及输出单元113电连接，第一电阻R1的另一端接地，第二电阻R2的另一端连接电源。

其中，图7中，第一电阻R1与第二电阻R2组成分压结构，且根据虚短特性可知，图示中节点A的电压大约为VREF，节点C的电压等于节点A的电压，则稳定环路模块110向电压跟随模块120输出的参考电压VOUT约等于VREF-Vgs0，Vgs0表示第一P型晶体管MP1的栅源之间的压降。

其中，电压跟随模块120的主要功能为隔离稳定环路模块110与高压保护模块130，进而保证高压保护模块130的电压波形不会消失。作为一种实现方式，请参阅图8，电压跟随模块120包括第二P型晶体管MP2，第二P型晶体管MP2的控制端与稳定环路模块110电连接，第二P型晶体管MP2的第二端分别与内部电路、高压保护模块130的输出端电连接，第二P型晶体管MP2的第二端接地。

其中，由图8可知，第二P型晶体管MP2的栅极与稳定环路模块110连接，并接收稳定环路模块110输出的参考电压VOUT，第二P型晶体管MP2的源极与内部电路及高压保护模块130电连接，并对输入内部电路的电压进行钳位，第二P型晶体管MP2的漏极接地。

此外，作为一种实现方式，请参阅图9与图10，电压跟随模块120还可以包括多个串联的第三P型晶体管MP3，多个串联的第三P型晶体管MP3以二极管方式连接或每个第三P型晶体管MP3的控制端均与稳定环路模块110电连接，且第一个第三P型晶体管MP3的第一端分别与内部电路、高压保护模块130的输出端电连接，最后一个第三P型晶体管MP3的第三端与第二P型晶体管MP2的第一端电连接。其中，图9与图10中第三P型晶体管MP3的数量仅画出一个，但可以理解地，实际应用中，第三P型晶体管MP3的数量通常为多个，例如3个或5个，具体可以根据参考电压和钳位电压确定，在此不做限定。

请参阅图11-图13，高压保护模块130包括多个串联电阻组成的电阻串131与至少一个上拉二极管MP4，电阻串131的一端用于接收输入电压，电阻串131的另一端分别与内部电路、电压跟随模块120电连接，上拉二极管MP4与其中一个或多个电阻并联。其中，图示的VI连接输入电压，VO连接内部电路。

其中，本申请所述的上拉二极管MP4，通过二极管连接的晶体管实现，且晶体管可以选用低压器件。如图11所示，两个上拉二极管MP4组成快速通路，而其他电阻构成电阻串131。两个上拉二极管MP4连接n1节点，与电阻串131其中一个节点相连，保证两个上拉二极管MP4两端不会过压导致器件损坏。

例如，两个上拉二极管MP4与电阻串131之间无连接节点，则当电压过高时，电压通过两个上拉二极管MP4的通路，容易导致上拉二极管MP4损坏，而在连接电阻串131上的节点后，每个上拉二极管MP4均能与电阻并联，进而当电压过高时，可以通过电阻串131的部分回路，防止上拉二极管MP4损坏。

可以理解地，通过设置高压保护模块130的，一方面，当输入电压（图中VI）过大，则会被稳定环路模块110与电压跟随模块120钳位，根据电阻串131联分压的原理，高压信号的大部分压降将分布在高压保护模块130里的电阻串131上。当输入电压VI由低变为高时，节点VO电平主要由电阻串131提供上拉能力。当输入信号由低变高时，上拉二极管MP4的体二极管导通，由于上拉二极管MP4的导通速度更快，因此为高压保护模块130提供了快速通路，由体二极管提供下拉能力，减少了信号传输的延迟。即当节点VO的电压大于VI的电压时，由上拉二极管MP4中的体二极管形成下拉回路，速度更快。

在图11的基础上，请参阅图12，可以在两个上拉二极管MP4之间再串联若干个PMOS与电阻并联的结构，其中，PMOS以二极管方式连接。

图13相比与图11，只使用了一个上拉二极管MP4，因此可以只提供部分低阻路径，使得VO电平上拉速度受到控制。

结合图14，本申请提供的高压输入保护电路100的工作原理为：

稳定环路模块110与电压跟随模块120用于对节点VO进行钳位，当输入信号为低电平时，节点VO也是低电平，此时VO=VI；当输入信号为高电平时，VO节点随着信号上升而上升。此时稳定环路正常工作，运算放大器111的输出端电压为VREF-Vgs0。当信号电压上升超过VREF时，由于稳定环路模块110与电压跟随模块120的作用，VO节点电压将会被钳制住，使得节点VO的电压与VREF电压近似相等，从而实现对内部电压器件的保护。根据电阻串131联分压的原理，高压信号的大部分压降将分布在高压保护模块130里的电阻串131上。当输入信号由低变为高时，节点VO电平主要由电阻串131提供上拉能力。当输入信号由低变高时，上拉二极管MP4的体二极管导通，节点VO通过快速通路，由体二极管提供下拉能力，减少了信号传输的延迟。

基于上述实现方式，本申请实施例还提供了一种驱动芯片，该驱动芯片包括内部电路与上述的高压输入保护电路100，高压输入保护电路100的电压跟随模块120、高压保护模块130均与内部电路电连接。

综上所述，本申请提供了一种高压输入保护电路与驱动芯片，高压输入保护电路包括稳定环路模块、电压跟随模块以及高压保护模块，稳定环路模块、电压跟随模块以及高压保护模块依次电连接，电压跟随模块与高压保护模块还与内部电路电连接，其中，稳定环路模块与电压跟随模块用于在高压保护模块的输入电压大于钳位电压时，对输入内部电路的电压进行钳位，以使输入内部电路的电压小于或等于钳位电压。通过设置高压输入保护电路的方式，可以保证输入内部电路的电压均不超过钳位电压，而钳位电压相对较小，因此内部电路可以将高压器件全部替换为低压器件，进而可以使整个驱动芯片的面积更小，同时工艺更加简单，成本也更低。

以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

对于本领域技术人员而言，显然本申请不限于上述示范性实施例的细节，而且在不背离本申请的精神或基本特征的情况下，能够以其它的具体形式实现本申请。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本申请的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本申请内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。

Claims (10)

1.一种高压输入保护电路，其特征在于，所述高压输入保护电路包括稳定环路模块、电压跟随模块以及高压保护模块，所述稳定环路模块、所述电压跟随模块以及所述高压保护模块依次电连接，所述电压跟随模块与所述高压保护模块还与内部电路电连接，其中，

所述稳定环路模块与所述电压跟随模块用于在所述高压保护模块的输入电压大于钳位电压时，对输入所述内部电路的电压进行钳位，以使输入所述内部电路的电压小于或等于所述钳位电压。

2.如权利要求1所述的高压输入保护电路，其特征在于，所述稳定环路模块包括运算放大器、输出单元以及连接单元，所述运算放大器的同相输入端连接一基准电压，所述运算放大器的反相输入端与所述连接单元电连接，所述输出单元分别与所述运算放大器的输出端、所述连接单元以及所述电压跟随模块电连接；其中，

所述输出单元用于依据所述基准电压向所述电压跟随模块输出参考电压。

3.如权利要求2所述的高压输入保护电路，其特征在于，所述连接单元包括第一电阻、第一晶体管、第二晶体管以及第二电阻，所述运算放大器的反相输入端分别与所述第一电阻的一端、所述第一晶体管的第一端电连接，所述第一电阻的另一端接地，所述第一晶体管的第二端分别与所述第二电阻的一端、电源电连接，所述第一晶体管的控制端与所述第二晶体管的控制端电连接，所述第二电阻的另一端与所述第二晶体管的第一端电连接，所述第二晶体管的第二端与所述输出单元电连接，所述第二晶体管的控制端与第一端互连，且所述第一晶体管与所述第二晶体管组成电流镜。

4.如权利要求2所述的高压输入保护电路，其特征在于，所述连接单元包括第一电阻、第二电阻以及第三晶体管，所述运算放大器的反相输入端分别与所述第一电阻的一端、所述第三晶体管的控制端电连接，所述第一电阻的另一端接地，所述第三晶体管的控制端与第一端互连，所述第三晶体管的第一端与所述第二电阻的一端电连接，所述第三晶体管的第二端与所述输出单元电连接，所述第二电阻的另一端与电源相连。

5.如权利要求2所述的高压输入保护电路，其特征在于，所述连接单元包括第一电阻与第二电阻，所述运算放大器的反相输入端分别与所述第一电阻、所述第二电阻的一端及所述输出单元电连接，所述第一电阻的另一端接地，所述第二电阻的另一端连接电源。

6.如权利要求2-5任一项所述的高压输入保护电路，其特征在于，所述输出单元包括第一P型晶体管，所述第一P型晶体管的控制端与所述运算放大器的输出端电连接，所述第一P型晶体管的第一端与所述连接单元电连接，所述第一P型晶体管的第二端分别与所述控制端、所述电压跟随模块电连接。

7.如权利要求1所述的高压输入保护电路，其特征在于，所述电压跟随模块包括第二P型晶体管，所述第二P型晶体管的控制端与所述稳定环路模块电连接，所述第二P型晶体管的第二端分别与所述内部电路、所述高压保护模块的输出端电连接，所述第二P型晶体管的第二端接地。

8.如权利要求7所述的高压输入保护电路，其特征在于，所述电压跟随模块还包括多个串联的第三P型晶体管，所述多个串联的第三P型晶体管以二极管方式连接或每个第三P型晶体管的控制端均与所述稳定环路模块电连接，且第一个所述第三P型晶体管的第一端分别与所述内部电路、所述高压保护模块的输出端电连接，最后一个所述第三P型晶体管的第三端与所述第二P型晶体管的第一端电连接。

9.如权利要求1所述的高压输入保护电路，其特征在于，所述高压保护模块包括多个串联电阻组成的电阻串与至少一个上拉二极管，所述电阻串的一端用于接收输入电压，所述电阻串的另一端分别与所述内部电路、所述电压跟随模块电连接，所述上拉二极管与其中一个或多个电阻并联。

10.一种驱动芯片，其特征在于，所述驱动芯片包括内部电路与如权利要求1至9任一项所述的高压输入保护电路，所述高压输入保护电路的电压跟随模块、高压保护模块均与所述内部电路电连接。

Images