CN114637638B - 一种模板化的存储器测试图形发生器及方法 - Google Patents

Abstract

本发明公开了一种模板化的存储器测试图形发生器及方法，包括测试处理器、简单存储测试图形发生器、通道时序与波形发生器、电子管脚，所述简单存储测试图形发生器包括X地址发生器、Y地址发生器、D数据发生器、SMPG与通道映射，所述通道时序与波形发生器的进线端和SMPG与通道映射连接，所述通道时序与波形发生器的出线端和电子管脚连接；所述简单存储测试图形发生器根据上位机提供的SMPG资源映射表计算出的并行数据与被测器件的管脚一对一映射。本发明可以有效降低图像文件中测试向量的数量。同时该方案经模板化后，可提高测试程序的复用率，减少测试方案的开发周期。

Description

一种模板化的存储器测试图形发生器及方法

技术领域

本发明涉及一种模板化的存储器测试图形发生器及方法，属于集成电路自动测试设备，半导体制造，仪器仪表，数字信号、混合信号芯片测试、高速信号检测等领域。

背景技术

在针对memory的测试场景中，测试这类器件往往具有两个特点：

1、器件管脚非常多，主要为较宽位数的地址管脚和数据管脚；

2、需要测试的数据量非常大，这是由于存储器的存储容量较大，而测试需要遍历所有的存储单元，避免存在坏点。

传统测试方案如图1所示：图形文件（Pattern），记录了每个周期下所有管脚的电平状态和时序。图形生成器（Pattern Generator，简称Pat Gen），负责根据图形文件向管脚生成器（Pin Gen）发送指令。管脚生成器每个通道一个，负责根据图形文件预先设置的时序产生数据激励或者接受返回数据。电子管脚（PE），为外部器件，负责将接收的激励数据转换为指定的激励电平，将待测器件返回的电平转换为数据。待测器件（DUT），其每个管脚分别连接电子管脚。

传统的测试方案是使用图形文件（Pattern）串行表征待测器件的测试向量，每一行向量表征一个周期下所有管脚的电平状态，通过多行向量描述完整的多个周期的测试集合。

随着待测器件管脚的增多和存储器容量的增大，测试向量的数量会成倍上升。所以在memory测试中这种测试方法效率非常低，且编写和修改pattern的错误率非常高。传统方式依靠图形文件中的测试向量表征被测器件管脚在每个周期下的电平状态，所以随着被测器件管脚的增多以及存储器容量的增大，图形文件中的测试向量会成倍上升，影响测试效率，提高编写和修改图形文件的难度。

此外，单纯依赖图形文件静态表征测试向量，限制了测试方案的复用性。

发明内容

发明目的：为了克服现有技术中存在的不足，本发明提供一种模板化的存储器测试图形发生器及方法，本发明基于算法产生被测器件各个周期下所需地址与数据，可以有效降低图像文件中测试向量的数量。同时该方案经模板化后，可提高测试程序的复用率，减少测试方案的开发周期。

技术方案：为实现上述目的，本发明采用的技术方案为：

一种模板化的存储器测试图形发生器，包括测试处理器、简单存储测试图形发生器、通道时序与波形发生器、电子管脚，所述测试处理器包括时序发生器、测试图形发生器、SMPG控制指令发生器、图形储存器和存储控制器，所述存储控制器分别与时序发生器、测试图形发生器、SMPG控制指令发生器、图形储存器连接，所述测试图形发生器分别与时序发生器、SMPG控制指令发生器连接，所述测试处理器将控制指令发给简单存储测试图形发生器。

所述简单存储测试图形发生器包括X地址发生器、Y地址发生器、D数据发生器、SMPG与通道映射，所述SMPG与通道映射分别与X地址发生器、Y地址发生器、D数据发生器连接，所述X地址发生器与Y地址发生器连接。所述通道时序与波形发生器的进线端和SMPG与通道映射连接，所述通道时序与波形发生器的出线端和电子管脚连接。

所述简单存储测试图形发生器根据上位机提供的SMPG资源映射表计算出的并行数据与被测器件的管脚一对一映射。

优选的：所述SMPG资源映射表包括MapName、PinName、总线配置集、Capture，其中，MapName表示映射资源名称，PinName表示需要映射到SMPG并行数据的DUT管脚，总线配置集为定义管脚上映射的SMPG资源，Capture表示需要捕获返回数据给SMPG的DUT管脚。

优选的：所述X地址发生器由一个算术逻辑单元ALU及16bit位宽的X地址寄存器组成，所述Y地址发生器由一个算术逻辑单元ALU及16bit位宽的Y地址寄存器组成，所述D数据发生器由一个算术逻辑单元ALU及16bit位宽的D地址寄存器组成。

优选的：所述X地址寄存器包括X地址预设值寄存器Preset、X地址常量寄存器Const和X地址使能寄存器Enable，所述X地址发生器的计算结果由其算术逻辑单元ALU获得的指令和X地址预设值寄存器Preset、X地址常量寄存器Const和X地址使能寄存器Enable控制。所述Y地址寄存器包括Y地址预设值寄存器Preset、Y地址常量寄存器Const和Y地址使能寄存器Enable，所述Y地址发生器的计算结果由其算术逻辑单元ALU获得的指令和Y地址预设值寄存器Preset、Y地址常量寄存器Const和Y地址使能寄存器Enable控制。所述D地址寄存器包括D地址预设值寄存器Preset、D地址常量寄存器Const和D地址使能寄存器Enable，所述D数据发生器的计算结果由其算术逻辑单元ALU获得的指令和D地址预设值寄存器Preset、D地址常量寄存器Const和D地址使能寄存器Enable控制。

优选的：所述测试处理器的指令集采用ATE专用指令集。

一种模板化的存储器测试图形发生器的测试方法，包括以下步骤：

步骤1，测试处理器加载主测试图形文件，测试处理器产生时序和电平，测试处理器将产生的时序和电平发送给简单存储测试图形发生器。

步骤2，简单存储测试图形发生器加载时序和加载电平，判断是否启用简单存储测试图形发生器，若启用简单存储测试图形发生器，则向简单存储测试图形发生器配置SMPG资源映射表，同时配置X地址预设值寄存器Preset、X地址常量寄存器Const、X地址使能寄存器Enable、Y地址预设值寄存器Preset、Y地址常量寄存器Const、Y地址使能寄存器Enable、D地址预设值寄存器Preset、D地址常量寄存器Const和D地址使能寄存器Enable。简单存储测试图形发生器计算出的并行数据与被测器件的管脚一对一映射，然后执行图形文件。若不启用简单存储测试图形发生器，则执行图形文件。

步骤3，根据图形文件执行结果，判断测试是否通过。

优选的：判断测试是否通过后，集成电路自动测试设备通知处理者进行是否通过分选操作，若判断测试为通过，则集成电路自动测试设备通知处理者选择通过；若判断测试为不通过，则集成电路自动测试设备通知处理者选择不通过。

本发明相比现有技术，具有以下有益效果：

1.本发明在测试处理器架构中集成了SMPG专用计算单元，测试处理器依照算法和数据计算出每个周期待测器件的并行测试数据例如地址信息和数据信息等等。而图形文件只需要提供算法，无需表征每个周期下待测器件所有管脚的电平状态。因此可以大大降低图形文件中的测试向量数量，提高了测试的准确性和效率，降低了图形文件编写和修改的难度。

2.本发明提供了一套模板化的解决方案，实际使用中，用户只需配置资源映射表，SMPG地址或数据发生器的Preset，Const，Enable 3个寄存器，就可以完成基本的存储器测试。提高了解决方案的复用性，降低了开发周期。

附图说明

图1为现有存储器测试方案。

图2为测试处理器内部结构原理图。

图3为测试架构与SMPG示意图。

图4为 SMPG资源映射表。

图5为SMPG 64Bit并行数据。

图6为 X地址发生器运算示意图。

图7为SMPG资源映射示意图。

图8为SMPG模板界面。

图9为测试流程图。

具体实施方式

下面结合附图和具体实施例，进一步阐明本发明，应理解这些实例仅用于说明本发明而不用于限制本发明的范围，在阅读了本发明之后，本领域技术人员对本发明的各种等价形式的修改均落于本申请所附权利要求所限定的范围。

一种模板化的存储器测试图形发生器，包括测试处理器4、简单存储测试图形发生器6、通道时序与波形发生器11、电子管脚12，如图2所述，所述测试处理器4包括时序发生器1、测试图形发生器2、SMPG控制指令发生器3、图形储存器和存储控制器，所述存储控制器分别与时序发生器1、测试图形发生器2、SMPG控制指令发生器3、图形储存器连接，所述测试图形发生器2分别与时序发生器1、SMPG控制指令发生器3连接，所述测试处理器4将控制指令发给简单存储测试图形发生器6。

时序发生器1(Timing Generator，简称TG)，用于按照图形文件指定的时序要求，产生每个周期所需的精确时序信号（包括周期，时沿等）。

测试图形发生器2(Pattern Generator)，用于按照图形文件的指令要求，产生图形测试所需的控制时序（包括：跳转、循环等）。

SMPG控制指令发生器3用于根据图形文件控制要求，产生用于同步控制SMPG的指令信号。

测试处理器(Test Processor,简称TP)，测试处理器4用于执行主测试图形文件(pattern)，包括：Pattern向量的顺序执行、跳转、循环等，进而发送控制指令给简单存储测试图形发生器。图形储存器（Pattern Memory）存储了经过编译后的测试图形文件代码。时序发生器1、测试图形发生器2、SMPG控制指令发生器3通过存储控制器（Memory Control）访问图形储存器，获取指令和数据。时序发生器1负责产生当前周期相应的周期及时沿等信息，提供给其他模块。测试图形发生器2负责执行Pattern文件中的指令要求，实现跳转、循环等，同时控制Memory Control对Pattern存储器的地址访问。SMPG控制指令发生器3则在测试图形发生器2的控制下，将测试子系统控制指令发送给相应的子系统，实现对子系统的同步控制。测试处理器4是一个典型的冯诺伊曼结构的处理器，但指令集采用ATE专用指令集，专用于处理信号，而非数据。

如图3所示，简单存储测试图形发生器（simple memory pattern generator，简称SMPG）的思想是在测试处理器内部集成专用的计算单元，上位机和pattern文件中只需要分别配置计算单元的初始数据和算法即可。测试处理器依照算法和数据计算出每个周期待测器件的并行测试数据例如地址信息和数据信息等等。简单存储测试图形发生器会根据测试处理器输出的指令计算出被测器件在每个周期下所需的并行数据，并通过SMPG的管脚映射单元将这些并行数据的数据位与被测器件管脚一对一映射。

简单存储测试图形发生器(Simple Memory Pattern Generator,简称:SMPG)。用于根据测试处理器指令，控制内部各个地址，数据发生器产生所需的地址与数据。所述简单存储测试图形发生器6包括X地址发生器7、Y地址发生器8、D数据发生器9、SMPG与通道映射10，所述SMPG与通道映射10分别与X地址发生器7、Y地址发生器8、D数据发生器9连接，所述X地址发生器7与Y地址发生器8连接。所述通道时序与波形发生器11的进线端和SMPG与通道映射10连接，所述通道时序与波形发生器11的出线端和电子管脚12连接。

所述X地址发生器7(X Address Generator,简称XAG)，由一个算术逻辑单元ALU及16bit位宽的X地址寄存器组成。

所述Y地址发生器8(Y Address Generator,简称YAG)，由一个算术逻辑单元ALU及16bit位宽的Y地址寄存器组成。

所述D数据发生器9(D Data Generator,简称DDG)，由一个算术逻辑单元ALU及16bit位宽的D地址寄存器组成。

SMPG与通道映射10，用于将SMPG输出与通道建立映射关系。

通道时序与波形发生器11(Channel Timing&Formatter,简称CTF)，用于将SMPG的数据输出转化为通道波形输出。

电子管脚12(Pin Electronic,简称PE)，每个PE由数字电平驱动器、窗口比较器、动态负载发生器、精密电流源等组成。每个PE根据CTF的控制，输出相应的数字测试时序信号。

上位机根据SMPG资源表，指定SMPG计算所得的并行数据（X地址，Y地址，D数据）映射到哪个DUT管脚，以及哪个DUT管脚将数据返回SMPG，SMPG资源映射表如图4所示。所述SMPG资源映射表包括MapName、PinName、总线配置集、Capture，其中，MapName表示映射资源名称，PinName表示需要映射到SMPG并行数据的DUT管脚，总线配置集（Bus ConfigurationsSet 0-3）为定义管脚上映射的SMPG资源X0-X15，Y0-Y15，D0-D31，Capture表示需要捕获返回数据给SMPG的DUT管脚。

在简单存储测试图形发生器6中，PIN_MAP（管脚映射单元）会根据上位机提供的SMPG资源映射表，将ALU计算出的64Bit并行数据与DUT管脚一对一映射。通常将DUT的地址管脚与高32Bit映射,DUT的数据管脚与低32Bit映射。也就说，所述简单存储测试图形发生器6根据上位机提供的SMPG资源映射表计算出的并行数据与被测器件的管脚一对一映射。ALU计算所得的并行数据如图5所示。

SMPG的64Bit并行数据分别由3个发生器根据ALU接受到的指令计算产生，3个发生器指X地址发生器7、Y地址发生器8、D数据发生器9，ALU指算术逻辑单元(arithmetic andlogic unit) ：发生器的计算结果可由当前ALU获得的指令和3个寄存器控制，分别为预设值寄存器Preset、常量寄存器Const和使能寄存器Enable。以X地址发生器为例，如图6所示：所述X地址寄存器包括X地址预设值寄存器Preset、X地址常量寄存器Const和X地址使能寄存器Enable，所述X地址发生器7的计算结果由其算术逻辑单元ALU获得的指令和X地址预设值寄存器Preset、X地址常量寄存器Const和X地址使能寄存器Enable控制。

初次运算X地址寄存器将载入16 Bit Preset寄存器作为初值。之后的每个周期，16Bit X地址寄存器可以通过不同算法，如自增、自减、加上或减去16Bit Const寄存器的值等，最后与上16Bit Enable寄存器的使能位，作为结果输出到SMPG并行数据的32-47位，同时作为下一周期运算的输入值。

所述Y地址寄存器包括Y地址预设值寄存器Preset、Y地址常量寄存器Const和Y地址使能寄存器Enable，所述Y地址发生器8的计算结果由其算术逻辑单元ALU获得的指令和Y地址预设值寄存器Preset、Y地址常量寄存器Const和Y地址使能寄存器Enable控制。所述D地址寄存器包括D地址预设值寄存器Preset、D地址常量寄存器Const和D地址使能寄存器Enable，所述D数据发生器9的计算结果由其算术逻辑单元ALU获得的指令和D地址预设值寄存器Preset、D地址常量寄存器Const和D地址使能寄存器Enable控制。

终上所述举例说明，假如选定映射资源“MapName1”，总线配置集“Set0”，则最终DUT管脚“Pin1”将最终会被DATA_MAP映射到并行数据的第32位“X0”，如图7所示。

在实际应用中，可将本技术方案模板化，提高方案的复用性。

用户只需指定一些基本的参数，如映射资源名称，总线配置集，并且配置SMPG内部发生器的Preset，Const，Enable寄存器初始值，即可完成memory测试，如图8所示。

一种模板化的存储器测试图形发生器的测试方法，如图9所示，在执行Pattern前，如果启用SMPG功能，系统将根据SMPG资源映射表配置SMPG管脚映射单元，之后上位机会为SMPG计算单元配置内部X，Y，D发生器计算所需的Preset，Const，Enable寄存器初始值。在执行完Pattern后，分选机会根据测试结果对被测器件进行Pass/Fail分选。具体包括以下步骤：

步骤1，测试处理器4加载主测试图形文件，测试处理器4产生时序和电平，测试处理器4将产生的时序和电平发送给简单存储测试图形发生器6。

步骤2，简单存储测试图形发生器6加载时序和加载电平，判断是否启用简单存储测试图形发生器6，若启用简单存储测试图形发生器6，则向简单存储测试图形发生器6配置SMPG资源映射表，同时配置X地址预设值寄存器Preset、X地址常量寄存器Const、X地址使能寄存器Enable、Y地址预设值寄存器Preset、Y地址常量寄存器Const、Y地址使能寄存器Enable、D地址预设值寄存器Preset、D地址常量寄存器Const和D地址使能寄存器Enable。简单存储测试图形发生器6计算出的并行数据与被测器件的管脚一对一映射，然后执行图形文件。若不启用简单存储测试图形发生器6，则执行图形文件。

步骤3，根据图形文件执行结果，判断测试是否通过。

步骤4，判断测试是否通过后，集成电路自动测试设备通知处理者进行是否通过分选操作，若判断测试为通过，则集成电路自动测试设备通知处理者选择通过；若判断测试为不通过，则集成电路自动测试设备通知处理者选择不通过。

以上所述仅是本发明的优选实施方式，应当指出：对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (5)

1.一种模板化的存储器测试图形发生器，其特征在于：包括测试处理器（4）、简单存储测试图形发生器（6）、通道时序与波形发生器（11）、电子管脚（12），所述测试处理器（4）包括时序发生器（1）、测试图形发生器（2）、SMPG控制指令发生器（3）、图形储存器和存储控制器，所述存储控制器分别与时序发生器（1）、测试图形发生器（2）、SMPG控制指令发生器（3）、图形储存器连接，所述测试图形发生器（2）分别与时序发生器（1）、SMPG控制指令发生器（3）连接，所述测试处理器（4）将控制指令发给简单存储测试图形发生器（6）；

所述简单存储测试图形发生器（6）包括X地址发生器（7）、Y地址发生器（8）、D数据发生器（9）、SMPG与通道映射（10），所述SMPG与通道映射（10）分别与X地址发生器（7）、Y地址发生器（8）、D数据发生器（9）连接，所述X地址发生器（7）与Y地址发生器（8）连接；所述通道时序与波形发生器（11）的进线端和SMPG与通道映射（10）连接，所述通道时序与波形发生器（11）的出线端和电子管脚（12）连接；

所述X地址发生器（7）由一个算术逻辑单元ALU及16bit位宽的X地址寄存器组成，所述Y地址发生器（8）由一个算术逻辑单元ALU及16bit位宽的Y地址寄存器组成，所述D数据发生器（9）由一个算术逻辑单元ALU及16bit位宽的D地址寄存器组成；

所述X地址寄存器包括X地址预设值寄存器Preset、X地址常量寄存器Const和X地址使能寄存器Enable，所述X地址发生器（7）的计算结果由其算术逻辑单元ALU获得的指令和X地址预设值寄存器Preset、X地址常量寄存器Const和X地址使能寄存器Enable控制；所述Y地址寄存器包括Y地址预设值寄存器Preset、Y地址常量寄存器Const和Y地址使能寄存器Enable，所述Y地址发生器（8）的计算结果由其算术逻辑单元ALU获得的指令和Y地址预设值寄存器Preset、Y地址常量寄存器Const和Y地址使能寄存器Enable控制；所述D地址寄存器包括D地址预设值寄存器Preset、D地址常量寄存器Const和D地址使能寄存器Enable，所述D数据发生器（9）的计算结果由其算术逻辑单元ALU获得的指令和D地址预设值寄存器Preset、D地址常量寄存器Const和D地址使能寄存器Enable控制；

所述简单存储测试图形发生器（6）根据上位机提供的SMPG资源映射表计算出的并行数据与被测器件的管脚一对一映射。

2.根据权利要求1所述模板化的存储器测试图形发生器，其特征在于：所述SMPG资源映射表包括MapName、PinName、总线配置集、Capture，其中，MapName表示映射资源名称，PinName表示需要映射到SMPG并行数据的DUT管脚，总线配置集为定义管脚上映射的SMPG资源X0-X15、Y0-Y15和D0-D31，Capture表示需要捕获返回数据给SMPG的DUT管脚。

3.根据权利要求2所述模板化的存储器测试图形发生器，其特征在于：所述测试处理器（4）的指令集采用ATE专用指令集。

4.一种基于权利要求1所述模板化的存储器测试图形发生器的测试方法，其特征在于，包括以下步骤：

步骤1，测试处理器（4）加载主测试图形文件，测试处理器（4）产生时序和电平，测试处理器（4）将产生的时序和电平发送给简单存储测试图形发生器（6）；

步骤2，简单存储测试图形发生器（6）加载时序和加载电平，判断是否启用简单存储测试图形发生器（6），若启用简单存储测试图形发生器（6），则向简单存储测试图形发生器（6）配置SMPG资源映射表，同时配置X地址预设值寄存器Preset、X地址常量寄存器Const、X地址使能寄存器Enable、Y地址预设值寄存器Preset、Y地址常量寄存器Const、Y地址使能寄存器Enable、D地址预设值寄存器Preset、D地址常量寄存器Const和D地址使能寄存器Enable；简单存储测试图形发生器（6）计算出的并行数据与被测器件的管脚一对一映射，然后执行图形文件；若不启用简单存储测试图形发生器（6），则执行图形文件；

步骤3，根据图形文件执行结果，判断测试是否通过。

5.根据权利要求4所述测试方法，其特征在于：判断测试是否通过后，集成电路自动测试设备通知处理者进行是否通过分选操作，若判断测试为通过，则集成电路自动测试设备通知处理者选择通过；若判断测试为不通过，则集成电路自动测试设备通知处理者选择不通过。

Images