CN114636471A - 感光装置 - Google Patents

感光装置 Download PDF

Info

Publication number
CN114636471A
CN114636471A CN202210337424.1A CN202210337424A CN114636471A CN 114636471 A CN114636471 A CN 114636471A CN 202210337424 A CN202210337424 A CN 202210337424A CN 114636471 A CN114636471 A CN 114636471A
Authority
CN
China
Prior art keywords
photosensitive
electrically connected
signal line
active device
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210337424.1A
Other languages
English (en)
Inventor
吴贞仪
林仕伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN114636471A publication Critical patent/CN114636471A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01JMEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00Photometry, e.g. photographic exposure meter
    • G01J1/42Photometry, e.g. photographic exposure meter using electric radiation detectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14603Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14636Interconnect structures

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Facsimile Heads (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Photoreceptors In Electrophotography (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

一种感光装置,包括基板、多条传输线、多条信号线、第一感光单元以及第二感光单元。传输线沿着第一方向延伸。信号线沿着第二方向延伸。第二方向交错于第一方向。第一感光单元以及第二感光单元连接传输线以及信号线。第一感光单元以及第二感光单元各自包括控制电路以及电性连接控制电路的感光元件。第二感光单元的感光元件位于第一感光单元的感光元件的第一方向。第一感光单元的感光元件重叠于连接第二感光单元的对应的信号线中的至少一条。

Description

感光装置
技术领域
本发明涉及一种感光装置。
背景技术
近年来,随着光电科技的发展,感光装置的应用层面越来越广,且感光装置的感测能力与感测品质也日益提升。以用于感测X光的感光装置来说,因其便利性及良好图像品质,在医疗上的应用与发展都相当活跃。为了达到更好的感测品质甚至感测动态图像,感光装置中的感光元件被要求具有高收光面积。一般来说,感光装置中设置有感光元件以及用于控制感光元件的控制电路,这些控制电路限制了感光元件的面积。因此,高性能感光装置仍存在有改进的空间。
发明内容
本发明的目的在于提供一种感光装置,其感光元件具有高收光面积的优点。
本发明的至少一实施例提供一种感光装置。感光装置包括基板、多条传输线、多条信号线、第一感光单元以及第二感光单元。传输线与信号线位于基板之上。传输线沿着第一方向延伸。信号线沿着第二方向延伸。第二方向交错于第一方向。第一感光单元以及第二感光单元位于基板之上,且连接传输线以及信号线。第一感光单元以及第二感光单元各自包括控制电路以及感光元件。感光元件电性连接控制电路,且包括依序堆叠的第一电极、感光层以及第二电极。第二感光单元的感光元件位于第一感光单元的感光元件的第一方向。第一感光单元的感光元件的第一电极、感光层以及第二电极重叠于连接第二感光单元的对应的信号线中的至少一条。
附图说明
图1A是依照本发明的一实施例的一种感光装置的俯视示意图。
图1B是图1A的感光装置的控制电路的俯视示意图。
图2是图1A的线a-a’的剖面示意图。
图3是图1B的感光装置的控制电路的电路示意图。
图4A是依照本发明的一实施例的一种感光装置的俯视示意图。
图4B是图4A的感光装置的控制电路的俯视示意图。
附图标记如下:
1,2:感光装置
10,10a:第一感光单元
20,20a:第二感光单元
100:基板
110h:通孔
110:第一绝缘层
a-a’:线
BE:第一电极
BP1:第一缓冲层
BP2:第二缓冲层
BP3:第三缓冲层
CH:通道层
CL1,CL2,CL3:连接结构
CR:通道区
D1:第一方向
D2:第二方向
D3:第三方向
E1:第一源极/漏极
E2:第二源极/漏极
G:栅极
GV,GV1,GV2:凹槽
HL1:第一传输线
HL2:第二传输线
HL3:第三传输线
L1,L2,L3,L4:长度
LD:感光元件
LD1,LD1’:左侧
LD2,LD2’:右侧
LD3,LD3’:下侧
LD4,LD4’:上侧
LD’:虚线
M1:第一导电图案层
M2:第二导电图案层
M3:第三导电图案层
M4:第四导电图案层
PL1:第一平坦层
PL1h:第一导电孔
PL2h:第二导电孔
PL2:第二平坦层
PL3:第三平坦层
SDR:源极/漏极区
SML:半导体图案层
SR:感光层
T1:第一有源元件
T2:第二有源元件
T3:第三有源元件
T4:第四有源元件
T5:第五有源元件
TE:第二电极
VL1:第一信号线
VL2:第二信号线
VL3:第三信号线
VL4:第四信号线
VL5:第五信号线
VL6:第六信号线
X1,X2,Y1,Y2:距离
具体实施方式
图1A是依照本发明的一实施例的一种感光装置的俯视示意图。图1B是图1A的感光装置的控制电路的俯视示意图。为了方便说明,图1A与图1B省略示出了感光装置的基板与绝缘层。图2是图1A的线a-a’的剖面示意图。
请参考图1A与图2,感光装置1包括基板100、多条传输线、多条信号线、第一感光单元10以及第二感光单元20。传输线、信号线、第一感光单元10以及第二感光单元20位于基板100之上。第一感光单元10以及第二感光单元20连接传输线以及信号线。第二感光单元20位于第一感光单元10的第一方向D1。
在本实施例中,信号线包括第一信号线VL1、第二信号线VL2、第三信号线VL3、第四信号线VL4、第五信号线VL5以及第六信号线VL6,且传输线包括第一传输线HL1、第二传输线HL2以及第三传输线HL3。第一传输线HL1、第二传输线HL2以及第三传输线HL3沿着第一方向D1延伸,第一信号线VL1、第二信号线VL2、第三信号线VL3、第四信号线VL4、第五信号线VL5以及第六信号线VL6沿着第二方向D2延伸,第一方向D1交错于第二方向D2。
第一感光单元10以及第二感光单元20各自包括控制电路CC以及感光元件LD。为了方便说明第一感光单元10的控制电路CC以及第二感光单元20的控制电路CC,图1B示出了半导体图案层SML、第一导电图案层M1以及第二导电图案层M2,并省略示出其他膜层。在图1B中,相同的膜层以相同的填充图案表示。
请参考图1B与图2,半导体图案层SML位于基板100之上。在本实施例中,半导体图案层SML直接形成于基板100上,但本发明不以此为限。在其他实施例中,半导体图案层SML与基板100之间夹有其他缓冲层。
在本实施例中,半导体图案层SML包括彼此相连或互相分离的多个通道层CH。通道层CH的位置以及数量可以依照实际需求而进行调整。
在一些实施例中,基板100的材质可为玻璃、石英、有机聚合物、或是不透光/反射材料(例如:导电材料、金属、晶片、陶瓷或其他可适用的材料)或是其他可适用的材料。若为阻绝基板杂质影响元件特性时,则在基板100上覆盖一层或多层绝缘层。在一些实施例中,半导体图案层SML的材质可为非晶硅、多晶硅、微晶硅、单晶硅、有机半导体材料、氧化物半导体材料(例如:铟锌氧化物、铟镓锌氧化物或是其他合适的材料、或上述材料的组合)或其他合适的材料或上述材料的组合。
第一导电图案层M1位于基板100之上。在本实施例中,第一导电图案层M1与基板100之间以及第一导电图案层M1与半导体图案层SML之间夹有栅极绝缘层102,栅极绝缘层102例如与第一导电图案层M1具有相同的图案,但本发明不以此为限。在其他实施例中,除了设置有导电孔(例如对应源极/漏极的导电孔)的位置以外,栅极绝缘层102整面地覆盖于基板100上。
在本实施例中,第一导电图案层M1包括多个栅极G以及连接结构CL1。栅极G至少部分重叠于对应的通道层CH。在本实施例中,各通道层CH包括至少一个通道区CR以及多个源极/漏极区SDR,源极/漏极区SDR的掺杂浓度不同于通道区CR的掺杂浓度。举例来说,源极/漏极区SDR的掺杂浓度大于通道区CR的掺杂浓度。栅极G重叠于通道层CH的通道区CR。
在一些实施例中,第一导电图案层M1的材质可为铬、金、银、铜、锡、铅、铪、钨、钼、钕、钛、钽、铝、锌等金属、上述合金、上述金属氧化物、上述金属氮化物或上述的组合或其他导电材料。
第一绝缘层110位于第一导电图案层M1上。第一绝缘层110具有重叠部分半导体图案层SML的多个通孔及重叠部分第一导电图案层M1的多个通孔。在一些实施例中,第一绝缘层110亦可称为层间绝缘层。
第二导电图案层M2位于第一绝缘层110上。在本实施例中,第二导电图案层M2包括多个第一源极/漏极E1、多个第二源极/漏极E2以及沿着第二方向D2延伸的多条信号线。信号线包括第一信号线VL1、第二信号线VL2、第三信号线VL3、第四信号线VL4、第五信号线VL5以及第六信号线VL6。第一源极/漏极E1以及第二源极/漏极E2位于对应的第一传输线VL1以及第二传输线VL2之间。第二导电图案层M2填入第一绝缘层110的通孔中以构成导电孔110h,第二导电图案层M2通过导电孔110h而电性连接至半导体图案层SML以及第一导电图案层M1。
在一些实施例中,第二导电图案层M2的材质可为铬、金、银、铜、锡、铅、铪、钨、钼、钕、钛、钽、铝、锌等金属、上述合金、上述金属氧化物、上述金属氮化物或上述的组合或其他导电材料。
在本实施例中,半导体图案层SML、第一导电图案层M1以及第二导电图案层M2构成多个控制电路CC,其中每个控制电路CC包括第一有源元件T1、第二有源元件T2、第三有源元件T3、第四有源元件T4以及第五有源元件T5。第一有源元件T1、第二有源元件T2、第三有源元件T3、第四有源元件T4以及第五有源元件T5各自包括栅极G、通道层CH、第一源极/漏极E1以及第二源极/漏极E2。
图3是图1B的感光装置的控制电路的电路示意图。请同时参考图3与图1B,第一有源元件T1的栅极G电性连接至第一信号线VL1,其中第一信号线VL1例如用于接收第一扫描信号SL1。第一有源元件T1的第一源极/漏极E1电性连接至第三信号线VL3,其中第三信号线VL3例如用于接收参考信号Vref。在本实施例中,第一有源元件T1的第一源极/漏极E1电性连接至连接结构CL1,且通过连接结构CL1而电性连接至第三信号线VL3,其中连接结构CL1跨过第二信号线VL2。
第二有源元件T2的栅极G电性连接至第一有源元件T1的第二源极/漏极E2。第二有源元件T2的第一源极/漏极E1电性连接至感光元件LD的第一电极BE(请同时参考图1A、图1B与图2)。
第三有源元件T3的栅极G跨过第二信号线VL2以及第三信号线VL3,并电性连接至第四信号线VL4,其中第四信号线VL4例如用于接收读取信号Read。第三有源元件T3的第一源极/漏极E1电性连接至第二有源元件T2的第二源极/漏极E2。举例来说,第三有源元件T3的第一源极/漏极E1与第二有源元件T2的第二源极/漏极E2连成一体。第三有源元件T3的第二源极/漏极E2电性连接至第三传输线HL3(请参考图1A与图1B),其中第三传输线HL3电性连接至电流转电压电路ICV(请参考图3)。在一些实施例中,电流转电压电路ICV包括放大器OP以及与放大器OP并连的电容C2与开关CLR,但本发明不以此为限。
第四有源元件T4的栅极G跨过第二信号线VL2至第五信号线VL5,并电性连接至第六信号线VL6,其中第六信号线VL6例如用于接收第三扫描信号SL3。第四有源元件T4的第一源极/漏极E1电性连接至感光元件LD的第一电极BE(请参考图1A与图1B)。第四有源元件T4的第二源极/漏极E2电性连接至第二信号线VL2,其中第二信号线VL2例如用于接收电压信号VSS。
第五有源元件T5的栅极G跨过第二信号线VL2至第四信号线VL4,并电性连接至第五信号线VL5,其中第五信号线VL5例如用于接收第二扫描信号SL2。第五有源元件T5的第一源极/漏极E1电性连接至感光元件LD的第一电极BE(请参考图1A与图1B)。第五有源元件T5的第二源极/漏极E2电性连接至第二传输线HL2(请参考图1A与图1B),其中第二传输线HL2电性连接至电流源I(请参考图3)。
在本实施例中,第二有源元件T2的栅极G与第一有源元件T1的第二源极/漏极E2共同电性连接至点S,第二有源元件T2的第一源极/漏极E1、第四有源元件T4的第一源极/漏极E1以及第五有源元件T5的第一源极/漏极E1共同电性连接至点A,点S与点A之间设置有电容C1。
图1A、图1B与图3示意了一种控制电路CC的电路布局,但其目的并非在于限制本发明的控制电路CC的电路布局。本发明的控制电路CC的电路布局可以依照实际需求而进行调整。举例来说,控制电路CC中的有源元件的数量与位置可以依照实际需求而调整。
请接着参考图1A与图2,第一平坦层PL1位于控制电路CC之上。举例来说,第一平坦层PL1位于第二导电图案层M2以及第一绝缘层110之上。在一些实施例中,第一平坦层PL1与第二导电图案层M2之间以及第一平坦层PL1与第一绝缘层110之间还包含第一缓冲层BP1,但本发明不以此为限。在一些实施例中,第一平坦层PL1的厚度例如为0微米至5微米。第一平坦层PL1具有重叠部分第二导电图案层M2的多个通孔。
第三导电图案层M3位于第一平坦层PL1上。第三导电图案层M3填入第一平坦层PL1的通孔以构成多个第一导电孔PL1h。
在本实施例中,第三导电图案层M3包括多个第一电极BE、连接结构CL2以及连接结构CL3。第二有源元件T2的第一源极/漏极E1、第四有源元件T4的第一源极/漏极E1以及第五有源元件T5的第一源极/漏极E1共同电性连接至第一电极BE。具体地说,第一电极BE通过贯穿第一平坦层PL1的第一导电孔PL1h而电性连接至第二有源元件T2的第一源极/漏极E1、第四有源元件T4的第一源极/漏极E1以及第五有源元件T5的第一源极/漏极E1。连接结构CL2通过贯穿第一平坦层PL1的第一导电孔PL1h而电性连接至第五有源元件T5的第二源极/漏极E2。连接结构CL3通过贯穿第一平坦层PL1的第一导电孔PL1h而电性连接至第三有源元件T3的第二源极/漏极E2。
在一些实施例中,第三导电图案层M3的材质可为铬、金、银、铜、锡、铅、铪、钨、钼、钕、钛、钽、铝、锌等金属、上述合金、上述金属氧化物、上述金属氮化物或上述的组合或其他导电材料。
多个感光层SR位于第一电极BE之上。举例来说,感光层SR直接形成于第一电极BE上。在一些实施例中,感光层SR包括半导体堆叠层,例如包括P型半导体、本质半导体以及N型半导体的堆叠层。在其他实施例中,感光层SR的材质包括富硅氧化硅层、富硅氮化硅层、富硅氮氧化硅层、富硅碳化硅层、富硅碳氧化硅层、氢化富硅氧化硅层、氢化富硅氮化硅层、氢化富硅碳化硅层、氢化非晶硅、氢化微晶硅、氢化多晶硅或其组合。
多个第二电极TE位于感光层SR上。举例来说,第二电极TE直接形成于感光层SR上。在本实施例中,第二电极TE与感光层SR具有相似的投影形状,第二电极TE与感光层SR可以通过相同或不同的图案化工艺(蚀刻工艺)所定义。当第二电极TE与感光层SR通过相同的图案化工艺所定义时,第二电极TE与感光层SR的侧壁切齐,由此节省图案化工艺所需要的光掩膜数量,但本发明不以此为限。在其他实施例中,第二电极TE与感光层SR的侧壁不切齐。
在一些实施例中,第二电极TE包括透明导电材料,例如铟锡氧化物、铟锌氧化物、铝锡氧化物、铝锌氧化物、铟镓锌氧化物、或是上述至少二者的堆叠层。
在本实施例中,多个第一电极BE、多个感光层SR以及多个第二电极TE构成多个感光元件LD。在本实施例中,每个感光元件LD包括依序堆叠的第一电极BE、感光层SR以及第二电极TE。
在本实施例中,第一感光单元10以及第二感光单元20各自包括感光元件LD以及控制电路CC,第二感光单元20的感光元件LD位于第一感光单元10的感光元件LD的第一方向D1,且第一感光单元10的感光元件LD分离于第二感光单元20的感光元件LD。感光元件LD电性连接控制电路CC,且第一平坦层PL1位于控制电路CC与感光元件LD之间。在一些实施例中,第一平坦层PL1中设置有贯穿第一平坦层PL1的多个第一导电孔PL1h,且感光元件LD的感光层SR与第二电极TE不重叠于第一导电孔PL1h。在本实施例中,感光元件LD的感光层SR包括凹槽GV。举例来说,第二感光单元20的感光元件LD的凹槽GV位于第二感光单元20的感光元件LD靠近第一感光单元10的一侧。
在一些实施例中,第一平坦层PL1在靠近第一导电孔PL1h的位置处容易出现表面不平整的问题,因此,为了避免感光元件LD因为不平整而导致良率不佳,将感光层SR避开第一导电孔PL1h的位置设置,换句话说,感光层SR的凹槽GV对应于第一导电孔PL1h设置。在本实施例中,凹槽GV重叠于控制电路CC中的部分有源元件(例如包括部分第二有源元件T2、部分第三有源元件T3以及部分第五有源元件T5)。此外,在本实施例中,第二电极TE亦具有类似于感光层SR的凹槽GV的凹槽,且第二电极TE的凹槽的位置对应于感光层SR的凹槽GV的位置。第一电极BE亦具有类似凹槽GV的凹槽,然而,为了使第一电极BE可以电性连接至控制电路CC,第一电极BE需要重叠于其中一个第一导电孔PL1h,导致第一电极BE的凹槽形状与感光层SR的凹槽GV略为不同。
若每个感光单元中的感光元件只重叠于连接至自己的信号线,而不重叠于连接至相邻的感光单元的信号线,感光元件的位置(例如第一电极、感光层或第二电极的位置)于图1A中如虚线LD’所示。在本实施例中,通过使每个感光单元中的感光元件LD往邻近的其他感光单元靠近,由此使感光元件LD具有较大的收光面积。举例来说,在一些实施例中,感光元件LD的左侧LD1相较于虚线LD’的左侧LD1’的位置往右(往第一方向D1)偏移距离X1,且感光元件LD的右侧LD2相较于虚线LD’的右侧LD2’的位置往右(往第一方向D1)偏移距离X2。左侧LD1与左侧LD1’在第二方向D2上的长度L1小于右侧LD2与右侧LD2’在第二方向D2上的长度L2,因此,感光元件LD的面积比虚线LD’所定义的面积更大。在一些实施例中,距离X1与距离X2介于0微米至100微米。
在本实施例中,第一感光单元10的感光元件LD的第一电极BE、感光层SR以及第二电极TE在垂直基板100的第三方向D3上重叠于连接第二感光单元20的对应的信号线中的至少一条(例如连接第二感光单元20的第一信号线VL1)。由此,使感光元件LD具有较大的收光面积。
第二平坦层PL2位于感光元件LD之上。举例来说,第二平坦层PL2位于第三导电图案层M3以及第二电极TE之上。在一些实施例中,第二平坦层PL2与第二电极TE之间以及第二平坦层PL2与第三导电图案层M3之间还包含第二缓冲层BP2,但本发明不以此为限。在一些实施例中,第二平坦层PL2的厚度例如为0微米至5微米。第二平坦层PL2具有重叠部分第三导电图案层M3以及第二电极TE的多个通孔。
第四导电图案层M4位于第二平坦层PL2上。第四导电图案层M4填入第二平坦层PL2的通孔以构成多个第二导电孔PL2h。在本实施例中,第四导电图案层M4包括第一传输线HL1、第二传输线HL2以及第三传输线HL3。第一传输线HL1通过第二导电孔PL2h而电性连接至感光元件LD的第二电极TE。第二传输线HL2通过第二导电孔PL2h而电性连接至连接结构CL2,并通过连接结构CL2而电性连接至第五有源元件T5的第二源极/漏极E2。第三传输线HL3通过第二导电孔PL2h而电性连接至连接结构CL3,并通过连接结构CL3而电性连接至第三有源元件T3的第二源极/漏极E2。
在本实施例中,第一感光单元10的控制电路CC与第二感光单元20的控制电路CC电性连接至同一条第一传输线HL1、同一条第二传输线HL2以及同一条第三传输线HL3。
第三平坦层PL3位于第四导电图案层M4以及第二平坦层PL2之上。在一些实施例中,第三平坦层PL3与第四导电图案层M4之间以及第三平坦层PL3与第二平坦层PL2之间还包含第三缓冲层BP3,但本发明不以此为限。
图4A是依照本发明的一实施例的一种感光装置的俯视示意图。图4B是图4A的感光装置的控制电路的俯视示意图。为了方便说明,图4A与图4B省略示出了感光装置的基板与绝缘层。
在图4A中,第一感光单元10a以及第二感光单元20a各自包括控制电路CC以及感光元件LD。为了方便说明第一感光单元10a的控制电路CC以及第二感光单元20a的控制电路CC,图4B示出了半导体图案层SML、第一导电图案层M1以及第二导电图案层M2,并省略示出其他膜层。在图4B中,相同的膜层以相同的填充图案表示。
请参考图4A与图4B,感光装置2包括基板(未绘出)、多条传输线、多条信号线、第一感光单元10a以及第二感光单元20a。传输线、信号线、第一感光单元10a以及第二感光单元20a位于基板之上。第一感光单元10a以及第二感光单元20a连接传输线以及信号线。第二感光单元20a位于第一感光单元10a的第一方向D1。
在本实施例中,半导体图案层SML包括彼此相连或互相分离的多个通道层CH,第一导电图案层M1包括彼此相连或互相分离的多个栅极G。第二导电图案层M2包括多个第一源极/漏极E1、多个第二源极/漏极E2以及沿着第一方向D1延伸的第一传输线HL1与第二传输线HL2,第三导电图案层M3包括多个第一电极BE、连接结构CL2、连接结构CL3以及连接结构CL4,第四导电图案层M4包括沿着第二方向D2延伸的第一信号线VL1、第二信号线VL2、第三信号线VL3、以及第四信号线VL4。
在本实施例中,半导体图案层SML、第一导电图案层M1以及第二导电图案层M2构成多个控制电路CC,其中每个控制电路CC包括第一有源元件T1、第二有源元件T2以及第三有源元件T3。第一有源元件T1、第二有源元件T2以及第三有源元件T3各自包括栅极G、通道层CH、第一源极/漏极E1以及第二源极/漏极E2。
第一有源元件T1的栅极G电性连接至第一传输线HL1。第一有源元件T1的第一源极/漏极E1电性连接至第一信号线VL1。举例来说,第一有源元件T1的第一源极/漏极E1通过连接结构CL2而电性连接至第一信号线VL1。
第二有源元件T2的栅极G电性连接至第二传输线HL2。第二有源元件T2的第一源极/漏极E1电性连接至感光元件LD的第一电极BE。第二有源元件T2的第二源极/漏极E2电性连接至第二信号线VL2。举例来说,第二有源元件T2的第二源极/漏极E2通过连接结构CL3而电性连接至第二信号线VL2。
第三有源元件T3的栅极G电性连接至第二有源元件T2的第一源极/漏极E1,第三有源元件T3的第一源极/漏极E1电性连接至第一有源元件T1的第二源极/漏极E2。第三有源元件T3的第二源极/漏极E2电性连接至第四信号线VL4。举例来说,第三有源元件T3的第二源极/漏极E2通过连接结构CL4而电性连接至第四信号线VL4。
感光元件LD的第二电极TE电性连接至第三信号线VL3。
在本实施例中,各控制电路CC电性连接至第一信号线VL1、第二信号线VL2、第三信号线VL3以及第四信号线VL4,且各控制电路CC电性连接至第一传输线HL1以及第二传输线HL2。在本实施例中,第一感光单元10a的控制电路CC与第二感光单元20a的控制电路CC电性连接至同一条第一传输线HL1以及同一条第二传输线HL2。
在本实施例中,第一感光单元10a以及第二感光单元20a各自包括感光元件LD以及控制电路CC,第二感光单元20a的感光元件LD位于第一感光单元10a的感光元件LD的第一方向D1,且第一感光单元10a的感光元件LD分离于第二感光单元20a的感光元件LD。感光元件LD电性连接控制电路CC,且第一平坦层(请参考图2)位于控制电路CC与感光元件LD之间。在一些实施例中,第一平坦层中设置有贯穿第一平坦层的多个第一导电孔PL1h,且感光元件LD的感光层SR与第二电极TE不重叠于第一导电孔PL1h。在本实施例中,第二感光单元20a的感光元件LD的感光层SR包括凹槽GV,其中凹槽GV位于第二感光单元20a的感光元件LD靠近第一感光单元10a的一侧。
在一些实施例中,第一平坦层在第一导电孔PL1h的位置处容易出现表面不平整的问题,因此,为了提升感光元件LD的良率,将感光层SR需要尽量避开第一导电孔PL1h的位置设置。在本实施例中,感光层SR的两侧分别设置有凹槽GV1、GV2。通过凹槽GV1、GV2的设置,感光层SR仅重叠于连接至感光元件LD的一个第一导电孔PL1h,而不重叠于未连接至感光元件LD的其他第一导电孔PL1h。在本实施例中,第一电极BE与第二电极TE均具有类似于感光层SR的凹槽GV1、GV2。
若每个感光单元中的感光元件只重叠于连接至自己的信号线,而不重叠于连接至相邻的感光单元的信号线,感光元件的位置(例如第一电极、感光层或第二电极的位置)于图4A中如虚线LD’所示。在本实施例中,通过使每个感光单元中的感光元件往邻近的其他感光单元靠近,由此使感光元件LD具有较大的收光面积。举例来说,在一些实施例中,感光元件LD的下侧LD3相较于虚线LD’的下侧LD3’的位置往上(往第一方向D1)偏移距离Y1,且感光元件LD的上侧LD4相较于虚线LD’的上侧LD4’的位置往上(往第一方向D1)偏移距离Y2。下侧LD3与下侧LD3’在第二方向D2上的长度L3小于上侧LD4与上侧LD4’在第二方向D2上的长度L4,因此,感光元件LD的面积比虚线LD’所定义的面积更大。在一些实施例中,距离Y1与距离Y2介于0微米至100微米。
在本实施例中,第一感光单元10a的感光元件LD的第一电极BE、感光层SR以及第二电极TE在垂直基板100的方向上重叠于连接第二感光单元20a的对应的信号线中的至少一条(例如连接第二感光单元20a的第一信号线VL1)。由此,使感光元件LD具有较大的收光面积。

Claims (11)

1.一种感光装置,包括:
一基板;
多条传输线,位于该基板之上,且沿着一第一方向延伸;
多条信号线,位于该基板之上,且沿着一第二方向延伸,其中该第二方向交错于该第一方向;以及
一第一感光单元以及一第二感光单元,位于该基板之上,且连接多条所述传输线以及多条所述信号线,且该第一感光单元以及该第二感光单元各自包括:
一控制电路;以及
一感光元件,电性连接该控制电路,且包括依序堆叠的一第一电极、一感光层以及一第二电极,其中:
该第二感光单元的该感光元件位于该第一感光单元的该感光元件的该第一方向,且该第一感光单元的该感光元件的该第一电极、该感光层以及该第二电极重叠于连接该第二感光单元的对应的多条所述信号线中的至少一条。
2.如权利要求1所述的感光装置,其中该第一感光单元的该感光元件分离于该第二感光单元的该感光元件。
3.如权利要求1所述的感光装置,其中各该控制电路电性连接至多条所述信号线中的一第一信号线、一第二信号线、一第三信号线、一第四信号线、一第五信号线以及一第六信号线,各该控制电路电性连接至多条所述传输线中的一第一传输线、一第二传输线以及一第三传输线,且该第一感光单元的该感光元件的该第一电极、该感光层以及该第二电极重叠于连接该第二感光单元的该第一信号线。
4.如权利要求3所述的感光装置,其中该第一感光单元的该控制电路与该第二感光单元的该控制电路电性连接至同一条该第一传输线、同一条该第二传输线以及同一条该第三传输线。
5.如权利要求3所述的感光装置,其中各该控制电路包括:
一第一有源元件,其中该第一有源元件的栅极电性连接至该第一信号线,且该第一有源元件的第一源极/漏极电性连接至该第三信号线;
一第二有源元件,其中该第二有源元件的栅极电性连接至该第一有源元件的第二源极/漏极,且该第二有源元件的第一源极/漏极电性连接至该感光元件的该第一电极;
一第三有源元件,其中该第三有源元件的栅极电性连接至该第四信号线,该第三有源元件的第一源极/漏极电性连接至该第二有源元件的第二源极/漏极,该第三有源元件的第二源极/漏极电性连接至该第三传输线;
一第四有源元件,其中该第四有源元件的栅极电性连接至该第六信号线,该第四有源元件的第一源极/漏极电性连接至该感光元件的该第一电极,该第四有源元件的第二源极/漏极电性连接至该第二信号线;以及
一第五有源元件,其中该第五有源元件的栅极电性连接至该第五信号线,该第五有源元件的第一源极/漏极电性连接至该感光元件的该第一电极,该第五有源元件的第二源极/漏极电性连接至该第二传输线。
6.如权利要求1所述的感光装置,其中该第二感光单元的该感光元件的该感光层包括一凹槽,其中该凹槽位于该第二感光单元的该感光元件靠近该第一感光单元的一侧。
7.如权利要求6所述的感光装置,其中该凹槽重叠于该第二感光单元的该控制电路中的部分有源元件。
8.如权利要求6所述的感光装置,还包括:
一第一平坦层,位于该控制电路与该感光元件之间,其中该第一平坦层中设置有贯穿该第一平坦层的多个第一导电孔,且该感光元件的该感光层与该第二电极不重叠于多个所述第一导电孔。
9.如权利要求1所述的感光装置,其中各该控制电路电性连接至多条所述信号线中的第一信号线、第二信号线、第三信号线以及第四信号线,各该控制电路电性连接至多条所述传输线中的第一传输线以及第二传输线,且该第一感光单元的该第一电极、该感光层以及该第二电极重叠于连接该第二感光单元的该第一信号线。
10.如权利要求9所述的感光装置,其中该第一感光单元的该控制电路与该第二感光单元的该控制电路电性连接至同一条该第一传输线以及同一条该第二传输线。
11.如权利要求9所述的感光装置,其中各该控制电路包括:
一第一有源元件,其中该第一有源元件的栅极电性连接至该第一传输线,且该第一有源元件的第一源极/漏极电性连接至该第一信号线;
一第二有源元件,其中该第二有源元件的栅极电性连接至该第二传输线,该第二有源元件的第一源极/漏极电性连接至该感光元件的该第一电极,且该第二有源元件的第二源极/漏极电性连接至该第二信号线;以及
一第三有源元件,其中该第三有源元件的栅极电性连接至该第二有源元件的第一源极/漏极,该第三有源元件的第一源极/漏极电性连接至该第一有源元件的第二源极/漏极,该第三有源元件的第二源极/漏极电性连接至该第四信号线。
CN202210337424.1A 2021-12-01 2022-03-31 感光装置 Pending CN114636471A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW110144732A TWI779943B (zh) 2021-12-01 2021-12-01 感光裝置
TW110144732 2021-12-01

Publications (1)

Publication Number Publication Date
CN114636471A true CN114636471A (zh) 2022-06-17

Family

ID=81952336

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210337424.1A Pending CN114636471A (zh) 2021-12-01 2022-03-31 感光装置

Country Status (2)

Country Link
CN (1) CN114636471A (zh)
TW (1) TWI779943B (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009231643A (ja) * 2008-03-24 2009-10-08 Casio Comput Co Ltd 光感知素子及びフォトセンサ並びに表示装置
JP6179865B2 (ja) * 2012-06-26 2017-08-16 パナソニックIpマネジメント株式会社 固体撮像装置及びその製造方法
JP6587497B2 (ja) * 2014-10-31 2019-10-09 株式会社半導体エネルギー研究所 半導体装置
TWI715667B (zh) * 2016-06-17 2021-01-11 日商半導體能源研究所股份有限公司 顯示裝置、顯示模組、電子裝置及顯示裝置的製造方法

Also Published As

Publication number Publication date
TW202324181A (zh) 2023-06-16
TWI779943B (zh) 2022-10-01

Similar Documents

Publication Publication Date Title
JP6404379B2 (ja) 液晶表示装置
US8802511B2 (en) Display device
US20210242135A1 (en) Display devices and methods for manufacturing the same
KR102558973B1 (ko) 트랜지스터 표시판
EP3680888A1 (en) Display device having light transmissive regions
CN109360829B (zh) 像素阵列基板
KR102640164B1 (ko) 박막 트랜지스터 표시판
WO2017150295A1 (ja) 光電変換装置
US11581372B2 (en) Display substrate having storage capacitor with capacitor electrode sides of one capacitor electrode between capacitor electrode sides of another capacitor electrode, and display device
US11937480B2 (en) Display substrate having gate extension portion protruding from gate electrode of first transistor and display device
US11217656B2 (en) Display substrate and manufacturing method thereof, display device
TW201022814A (en) Display device
KR20210021769A (ko) 디스플레이 장치
CN111430372B (zh) 一种阵列基板、显示面板及显示装置
US10163939B2 (en) Thin film transistor array substrate and display device
KR101811358B1 (ko) 액정 표시 장치 및 그 제조 방법
CN114636471A (zh) 感光装置
WO2023197368A1 (zh) 阵列基板及其制作方法、显示面板
WO2022151576A1 (zh) 显示面板
US10396213B2 (en) Active device array substrate and manufacturing method thereof
US20230026699A1 (en) Photosensitive device
CN110109306B (zh) 阵列基板及其制造方法、显示面板
CN115377120A (zh) 垂直反相器及半导体器件
CN115377127A (zh) 阵列基板及其制备方法、显示面板
CN114356143A (zh) 触控显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination