CN114630501A - 电容器制造方法 - Google Patents

电容器制造方法 Download PDF

Info

Publication number
CN114630501A
CN114630501A CN202111520468.XA CN202111520468A CN114630501A CN 114630501 A CN114630501 A CN 114630501A CN 202111520468 A CN202111520468 A CN 202111520468A CN 114630501 A CN114630501 A CN 114630501A
Authority
CN
China
Prior art keywords
electrode
conductive layer
forming
layer
plasma etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111520468.XA
Other languages
English (en)
Inventor
M·布夫尼彻尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Tours SAS
Original Assignee
STMicroelectronics Tours SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from FR2013214A external-priority patent/FR3117663B1/fr
Application filed by STMicroelectronics Tours SAS filed Critical STMicroelectronics Tours SAS
Publication of CN114630501A publication Critical patent/CN114630501A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

本说明书涉及一种电容器制造方法,包括以下步骤:a)形成堆栈,该堆栈从基板的上表面起依次包括由铝或铝基合金制成的第一导电层、第一电极、第一介电层和第二电极;b)通过化学等离子体蚀刻对堆栈的上部进行蚀刻,所述化学等离子体蚀刻在第一导电层的上表面之前中断;和c)通过物理等离子体蚀刻对堆栈的下部进行蚀刻,所述物理等离子体蚀刻在第一导电层的上表面中断。

Description

电容器制造方法
技术领域
本公开总体上涉及集成电路的制造,并且更具体地,涉及包括电容器的集成电路的制造,例如无源集成电路。
背景技术
提供了制造包括电容器的集成电路的各种方法。这些方法有各种缺点。希望有一种制造包括电容器的集成电路的方法,该方法克服了已知方法的全部或部分缺点。
发明内容
一个实施例提供了一种制造电容器的方法,包括以下连续步骤:
a.形成堆栈,从基板的上表面起依次包括由铝或基于铝的合金制成的第一导电层、第一电极、第一介电层和第二电极;
b.通过化学等离子体蚀刻来蚀刻堆栈的上部,所述化学等离子体蚀刻在第一导电层的上表面之前中断;和
c.通过物理等离子体蚀刻来蚀刻堆栈的下部,所述物理等离子体蚀刻在第一导电层的上表面上被中断。
根据一个实施例,在步骤b)中,所述化学等离子体蚀刻包括借助于氯基等离子体的化学等离子体蚀刻的第一步骤,随后是借助于氟基等离子体的化学等离子体蚀刻的第二步骤。
根据一个实施例,第二化学等离子体蚀刻步骤和物理等离子体蚀刻步骤在同一蚀刻室中实施,所述蚀刻室的净化步骤在两个步骤之间实施。
根据一个实施例,在步骤b)中,所述化学等离子体蚀刻包括借助于氯基等离子体的化学等离子体蚀刻的单个步骤。
根据一个实施例,在步骤b)中,所述化学等离子体蚀刻包括借助于氟基等离子体的化学等离子体蚀刻的单个步骤。
根据一个实施例,堆栈还包括涂覆第二电极的第二导电层。
根据一个实施例,在步骤c)中,物理等离子体蚀刻是借助于氩等离子体实施的。
根据一个实施例,第二导电层由铝或包括铝的合金制成。
根据一个实施例,第一电极由氮化钽制成。
根据一个实施例,堆栈的所述下部包括第一电极的厚度的至少一部分。
附图说明
上述特征和优点以及其他将在以下参照附图以说明而不是限制的方式给出的特定实施例的描述中详细描述,其中:
图1是根据实施例的电容器的示例的简化截面图;
图2是示出制造图1的电容器的方法的步骤的截面图;
图3是示出制造图1的电容器的方法的另一步骤的截面图;
图4是示出制造图1的电容器的方法的另一步骤的截面图;
图5是示出制造图1的电容器的方法的另一步骤的截面图;
图6是示出根据第一实施例的图1的电容器的制造方法的步骤的截面图;
图7是示出根据第一实施例的图1的电容器的制造方法的另一步骤的截面图;
图8是示出根据第一实施例的图1的电容器的制造方法的另一步骤的截面图;
图9是示出根据第一实施例的图1的电容器的制造方法的另一步骤的截面图;
图10是示出根据第二实施例的图1的电容器的制造方法的步骤的截面图;以及
图11是示出根据第二实施例的图1的电容器的制造方法的另一步骤的截面图。
具体实施方式
在不同的图中,相同的特征已由相同的参考物指定。特别地,在各种实施例中公共的结构和/或功能特征可以具有相同的参考并且可以设置相同的结构、尺寸和材料特性。
为了清楚起见,仅详细说明和描述了对理解本文所描述的实施例有用的步骤和元件。特别地,这里主要考虑能够暴露金属层以便在集成电路的电容器的下电极上进行电接触的蚀刻步骤。制造电容器电路和集成电路的方法的其他步骤在本领域技术人员的能力范围内,并且将不详细描述。
除非另有说明,当提到连接在一起的两个元件时,这意味着没有除导体以外的任何中间元件的直接连接,而当提到耦合在一起的两个元件时,这意味着这两个元件可以连接,或者它们可以通过一个或多个其他元件耦合。
在以下公开中,除非另有说明,当引用绝对位置限定符,如术语“前”、“后”、“上”、“下”、“左”、“右”等,或相对位置限定符,如术语“在……之上”、“在……之下”、“较上”、“较下”等,或方位限定符,如“水平”、“垂直”等时,引用图中所示的方位。
除非另有说明,“约”、“大约”、“基本上”和“按顺序”表示10%以内,最好是5%以内。
图1是根据实施例的电容器11的示例的截面图。
电容器11从基板或支撑件21的上表面12起依次包括:
导电层13,也称为再分布层(RDL);
第一电极15,也称为下电极;
层17,由介电材料制成;和
第二电极19,也称为上电极。
在所示的示例中,可为导电层或可称为导电层的再分布层13通过其下表面与基板21的上表面接触,下电极15通过其下表面与层13的上表面接触,介电层17通过其下表面与下电极15的上表面接触,并且上电极19通过其下表面与介电层17的上表面接触。
根据所述实施例的一个方面,导电层13由铝或包括铝的合金制成,例如,铝和铜的合金(AlCu)或铝、铜和硅的合金(AlSiCu)。例如,层13的厚度在0.5μm至3μm的范围内,优选地等于约1.5μm。
电极15和19可以由相同的材料或不同的材料制成。电极15和19例如由氮化钽制成。作为变型,电极15和/或19可以由多晶硅或铂制成。作为示例,电极15的厚度在20nm到200nm的范围内,优选地在大约80nm的数量级。作为示例,电极19的厚度在20nm到200nm的范围内,优选在大约80nm的数量级。
介电层17例如由氮化硅(Si3N4)或氮氧钽(TaON)制成。作为示例,介电层17的厚度在20nm到600nm的范围内,优选地等于大约110nm或大约440nm。
在图1的示例中,电容器11还包括:
导电层23,位于电极19的上表面上并与电极19的上表面接触;和
金属焊盘25,位于导电层23的上表面上并与导电层23的上表面接触。
作为变型,可以省略上导电层23,使得金属焊盘25布置在电容器的上电极19的上表面上并与之接触。
支撑件21例如由玻璃或硅制成,优选高电阻。支撑件21和层13例如通过未示出的介电层、例如氧化物层、例如未掺杂硅玻璃(USG)或任何其他硅氧化物彼此分开。
导电层23例如由铝制成,并且具有例如在200nm至1μm范围内的厚度,优选地等于大约400nm。层23特别能够增加其覆盖的上电极19的横向电导率。
金属焊盘25例如由铜制成。
在所示的示例中,电极15和19以及层23和17相对于导电层13凹陷。换句话说,导电层13的一部分不被电极15和19以及层23和17覆盖。这使得在未详细说明的一制造步骤期间,例如借助于焊接到层13的暴露部分的上表面的金属丝,经由导电层13在电容器的下电极15上进行电接触。
如图1所示,层15、17、19、23形成侧壁14,在侧壁14处,层15、17、19和23的侧面基本上彼此共面。如图1所示,层13、21包括端部(未示出),在端部处向右方向延伸时层13、21终止。层13、21的端部(未示出)与侧壁14的右侧隔开,侧壁14与层13、21的端部(未示出)的左侧隔开。侧壁14在导电层13的上表面上,并且侧壁从导电层13和基板21突出。
图2、图3、图4和图5是示出图1的电容器11的制造方法的示例的连续步骤的截面图。
图2示出了初始堆栈,该堆栈依次包括支撑件21、下导电层13、下电极15、介电层17、上电极19、上导电层23和覆盖上导电层23的上表面的保护层29,例如由树脂制成。
在此阶段,堆栈的各层对齐。特别地,电极15和19以及层17、23和29各自延伸到下导电层13的整个上表面之上。
图3示出了在局部去除保护层29和与下导电层13的部分相对的上导电层23的步骤结束时获得的结构。
保护层29的局部去除可以通过光刻来执行。
然后,可以通过第一化学等离子体蚀刻,例如,通过使用层29作为蚀刻掩模,与在层29中形成的开口相对地,利用氯基等离子体来蚀刻层23。在该示例中,在第一化学蚀刻期间,层23在其整个厚度上被蚀刻。
在所示的示例中,在电极19的上表面上中断第一化学蚀刻。
图4示出了在局部去除层19、17和15的步骤结束时获得的结构,该步骤与下导电层13的期望暴露的部分相对。
可以通过第二化学等离子体蚀刻,例如,通过使用层29作为蚀刻掩模,与在层29和23中形成的开口相对地,利用氟基等离子体来蚀刻层19、17和15。在这个示例中,在第二化学蚀刻期间,层19、17和15在其整个厚度上被蚀刻。
在所示的示例中,在导电层13的上表面上中断第二化学蚀刻。
第二氟化学蚀刻步骤确实具有选择性地在含有铝的层13上蚀刻层19、17和15的优点。
该方法的缺点是,在第二化学等离子体蚀刻步骤期间,氟基等离子体与含有铝的导电层13的上表面接触。然后,氟原子在层13的表面与铝原子结合,在层13的表面形成氟化铝(AlF)原子层35。如图4中示意性地示出的,层35是不均匀的,并且不连续地覆盖导电层13的暴露部分。
图5示出了在随后的湿化学蚀刻步骤结束时获得的结构,例如通过一种或多种酸,例如通过已知的商品名为“Pvapox”的溶液,该溶液包括氢氟酸(HF)、氟化铵(NH4F)、乙酸(CH3COOH)和苯并三唑(C6H5N3)的混合物。
该湿化学蚀刻例如可用于局部地去除与导电层13的上表面相对的先前沉积在图4的结构的上表面上的钝化层(图中未示出)。
例如,在湿化学蚀刻之前,是在整个结构上沉积氧化物层,例如USG层的步骤(在附图中未详细说明)。湿化学蚀刻步骤特别能够去除位于在图4的等离子体蚀刻步骤中暴露的层13的部分的顶部并与该部分的上表面接触的氧化层的一部分。
在图5的步骤中使用的蚀刻溶液倾向于表面上消耗导电层13的暴露部分。然而,这种表面蚀刻被氟化铝残留物35阻挡,氟化铝残留物35抵抗所使用的溶液,更一般地抵抗酸侵蚀。
导致在导电层13的上表面上形成不均匀的微掩蔽现象。
这些不均匀性降低了随后在层13的上表面上取得的电接触的质量。特别地,这些不均匀性不允许通过焊接在导线和层13之间进行良好的电连接。
图6、图7、图8和图9是示出根据第一实施例的图1的电容器11的制造方法的示例的连续步骤的截面图。
图6示出了与图2所示的堆栈相同的初始堆栈。
图7示出了在局部去除保护层29和与下导电层13的希望讨论的部分相对的上导电层23的步骤结束时获得的结构。
这些步骤例如与上面结合图3描述的步骤相同或相似。
特别地,保护层29的局部去除可以通过光刻来执行。然后,可以通过第一化学等离子体蚀刻,例如通过氯基等离子体,与在层29中形成的开口相对地,蚀刻层23。
在所示的示例中,在电极19的上表面上中断第一化学蚀刻。
图8示出了在与下导电层13的期望暴露的部分相对的局部去除层19和17的步骤结束时获得的结构。
层19和17可以通过第二化学等离子体蚀刻来蚀刻,例如借助于氟基等离子体,类似于上面结合图4所描述的。
在该示例中,在第二化学蚀刻期间,层19和17在其整个厚度上被蚀刻。
与前面结合图4所描述的不同,在该示例中,在到达下导电层13的上表面之前中断第二化学等离子体蚀刻。
在所示的示例中,在下电极15的上表面上中断第二化学等离子体蚀刻。
第二化学等离子体蚀刻例如类似于上面结合图4所描述的。作为示例,第二化学等离子体蚀刻是借助于氟基等离子体实施的。
第二化学蚀刻步骤在出现到层13上之前停止或停住(seized),氟基等离子体不与层13接触,这使得能够避免铝氟层35的形成(图4)。
图9示出了在与下导电层13的期望暴露的部分相对的下电极层15的局部去除步骤结束时获得的结构。
在该示例中,借助于对铝没有亲和力的气体的等离子体,例如中性气体的等离子体,例如氩或氮等离子体,优选氩等离子体,通过物理等离子体蚀刻去除层15。在本例中,物理蚀刻是由偏压加速的中性气体离子,例如氩离子诱导的。
电极15的物理蚀刻的速度例如等于大约50nm/min,而在氟化学等离子体蚀刻期间它是氟化学等离子体蚀刻期间的10倍,在氯化学等离子体蚀刻期间是氯化学等离子体蚀刻期间的15倍。
在该示例中,当导电层13的上表面暴露时,即,当电极15在其整个厚度上被蚀刻时,物理等离子体蚀刻被中断。
与图6至图9相关的方法的优点在于,通过中性物理等离子体蚀刻它显现到导电层13上。这使得能够避免在导电层13的暴露表面上形成氟化铝。因此,可以避免在导电层13的上表面上形成如图5所述的不均匀性。这使得能够在层13的上表面上形成更可靠和更高性能的电连接。
作为未示出的变型,第一化学等离子体蚀刻(图7)可以通过上电极19的全部或部分厚度实施,并在电极19中或在介电层17的上表面上中断。
在另一未示出的变型中,第一化学等离子体蚀刻可以通过介电层17的全部或部分厚度实施,并在介电层17中或在电极15的上表面上中断。
在另一未示出的变型中,第二化学等离子体蚀刻步骤(图8)在到达电极15的上表面之前中断,例如在介电层17的上表面上或在介电层17中。
在另一未示出的变型中,在第二化学等离子体蚀刻步骤期间去除电极15的一部分厚度。换言之,在下电极层15中中断第二化学等离子体蚀刻步骤。
作为示例,第一化学等离子体蚀刻步骤在第一蚀刻工具中实施,第二化学等离子体蚀刻步骤和物理等离子体蚀刻步骤在不同于第一工具的第二蚀刻工具中实施。
在这种情况下,可以在第二化学等离子体蚀刻步骤和物理等离子体蚀刻步骤之间实施第二工具的蚀刻室的净化,以避免在物理等离子体蚀刻步骤期间氟原子残留在蚀刻室中。例如,净化的持续时间从10秒到20秒不等。
应当注意,在省略上部铝基导电层23的情况下,可以省略借助于氯基等离子体的化学等离子体蚀刻的第一步。换句话说,可以提供两个蚀刻步骤,即,借助于氟基等离子体的化学等离子体蚀刻的第二步骤(图8),和借助于中性气体等离子体例如氩等离子体的物理等离子体蚀刻的步骤(图9)。
图10和图11是示出根据第二实施例的图1的电容器11的制造方法的示例的连续步骤的截面图。
在该第二实施例中,省略了借助于氟基等离子体的化学等离子体蚀刻的第二步骤。换句话说,仅提供两个蚀刻步骤,即,借助于氯基等离子体的化学等离子体蚀刻的第一步骤和借助于中性气体等离子体例如氩等离子体的物理等离子体蚀刻的步骤。
作为示例,它是从类似于图6的初始堆栈开始的。
图10示出了在与下导电层13的期望暴露的部分相对的局部去除保护层29和层23、19和17的步骤结束时获得的结构。
保护层29的局部去除可以通过光刻来执行。
然后,可以使用层29作为蚀刻掩模,与在层29中形成的开口相对地,通过第一化学等离子体蚀刻,例如,借助氯基等离子体,来蚀刻层23、19和17。
第一化学等离子体蚀刻在到达下导电层13的上表面之前中断。
在所示的示例中,在下电极15的上表面上中断第一化学等离子体蚀刻。
图11示出了在与下导电层13的期望暴露的部分相对的下电极层15的局部去除步骤结束时获得的结构。
在该示例中,通过物理等离子体蚀刻去除层15,类似于上面结合图9所描述的。
在本例中,层15的侧面与层17、19、23、29的相应侧面基本共面,形成层17、19、23、29的这些相应侧面和层15的侧面的侧壁16。在本公开的图9和图11中可以看到侧壁16。
作为未示出的变体,第一化学等离子体蚀刻(图10)可以在到达电极15的上表面之前中断,例如在介电层17的上表面上或在介电层17中。
在另一未示出的变型中,在第一化学等离子体蚀刻步骤期间去除电极15的一部分厚度。
如图4、图5、图9和图11所示,可以从导电层23的上表面去除保护层29,并且可以在导电焊盘上形成金属焊盘25。当省略导电层23时,可以在上电极19上形成金属焊盘25。
已经描述了各种实施例和变型。本领域技术人员将理解,这些各种实施例和变体的某些特征可以组合,并且本领域技术人员将出现其他变体。特别地,所描述的实施例不限于数值的示例或本公开中提到的材料的示例。
最后,基于上面给出的功能指示,所描述的实施例和变型的实际实现在本领域技术人员的能力范围内。
一种制造电容器的方法,可以概括为包括以下连续步骤:A)形成堆栈,包括:从基板(21)的上表面起依次由铝或铝基合金制成的第一导电层(13)、第一电极(15)、第一介电层(17)和第二电极(19);b)通过化学等离子体蚀刻来蚀刻堆栈的上部,所述化学等离子体蚀刻在第一导电层(13)的上表面之前中断;和c)通过物理等离子体蚀刻来蚀刻堆栈的下部,所述物理等离子体蚀刻在第一导电层(13)的上表面中断。
在步骤b)中,所述化学等离子体蚀刻可包括借助于氯基等离子体的化学等离子体蚀刻的第一步骤,随后是借助于氟基等离子体的化学等离子体蚀刻的第二步骤。
第二化学等离子体蚀刻步骤和物理等离子体蚀刻步骤可以在同一蚀刻室中实施,在两个步骤之间实施所述蚀刻室的净化步骤。
在步骤b)中,所述化学等离子体蚀刻可以包括借助于氯基等离子体的化学等离子体蚀刻的单个步骤。
在步骤b)中,所述化学等离子体蚀刻可以包括借助于氟基等离子体的化学等离子体蚀刻的单个步骤。
堆栈还可以包括涂覆第二电极的第二导电层(23)。
在步骤c)中,物理等离子体蚀刻可以借助于氩等离子体来执行。
第二导电层(23)可以由铝或包括铝的合金制成。
第一电极(15)可以由氮化钽制成。
堆栈的所述下部可包括第一电极(15)厚度的至少一部分。
以上描述的各种实施例可以组合以提供进一步的实施例。在本说明书中提到和/或在申请数据表中列出的所有美国专利、美国专利申请出版物、美国专利申请、外国专利、外国专利申请和非专利出版物,通过引用全部并入本文。如果需要,可以修改实施例的方面,以采用各种专利、申请和出版物的概念来提供进一步的实施例。
可以根据上述详细描述对实施例进行这些和其他改变。通常,在所附权利要求中,所使用的术语不应被解释为将权利要求限制到说明书和权利要求中公开的特定实施例,而应被解释为包括所有可能的实施例以及这些权利要求有权享有的等效物的全部范围。因此,权利要求不受本公开的限制。

Claims (20)

1.一种方法,包括:
形成电容器,包括:
形成堆栈,包括:
在基板的第一表面上形成第一导电层,所述第一导电层包括铝或铝基合金;
在所述第一导电层上形成第一电极;
在所述第一电极上形成第一介电层;以及
在所述第一介电层上形成第二电极;
通过化学等离子体蚀刻来蚀刻所述堆栈的第一部,所述化学等离子体蚀刻在到达所述第一导电层的第二表面之前被停住;以及
通过物理等离子体蚀刻来蚀刻所述堆栈的下部,所述物理等离子体蚀刻在所述第一导电层的所述第二表面处被停住。
2.根据权利要求1所述的方法,其中所述化学等离子体蚀刻包括氯基化学等离子体蚀刻步骤,随后是氟基化学等离子体蚀刻步骤。
3.根据权利要求2所述的方法,其中所述氟基化学等离子体蚀刻步骤和所述物理等离子体蚀刻步骤在蚀刻室中被实施。
4.根据权利要求3所述的方法,还包括净化步骤,在所述净化步骤中,在所述氟基化学等离子体蚀刻步骤之后和所述物理等离子体蚀刻步骤之前,所述蚀刻室被净化。
5.根据权利要求1所述的方法,其中所述化学等离子体蚀刻包括氯基化学等离子体蚀刻步骤。
6.根据权利要求1所述的方法,其中所述化学等离子体蚀刻包括氟基化学等离子体蚀刻步骤。
7.根据权利要求1所述的方法,其中所述堆栈还包括第二导电层,所述第二导电层位于所述第二电极上并且沿着所述第二电极延伸。
8.根据权利要求1所述的方法,其中所述物理等离子体蚀刻是氩基物理等离子体蚀刻。
9.根据权利要求1所述的方法,其中所述第二导电层由铝或包括铝的合金制成。
10.根据权利要求1所述的方法,其中所述第一电极由氮化钽制成。
11.根据权利要求1所述的方法,其中所述堆栈的所述下部包括所述第一电极的厚度的至少一部分。
12.一种设备,包括:
堆栈式电容器结构,包括:
基板,具有表面;
第一导电层,位于所述表面上并且沿着所述表面延伸;
第一电极,位于所述导电层上并且沿着所述导电层延伸;
介电层,位于所述第一电极上并且沿着所述第一电极延伸;
第二电极,位于所述介电层上并且沿着所述介电层延伸;
第二导电层,位于所述第二电极上并且沿着所述第二电极延伸;以及
金属焊盘,位于所述第二导电层上并且从所述第二导电层延伸。
13.根据权利要求12所述的设备,其中所述堆栈式电容器还包括侧壁,所述侧壁包括所述第一导电层、所述第一电极、所述介电层、所述第二电极和所述第二导电层的相应侧面,所述相应侧面基本上彼此共面。
14.根据权利要求13所述的设备,其中:
所述基板还包括与所述侧壁隔开的第一端;
所述第一导电层还包括与所述侧壁隔开的第二端;并且
所述侧壁位于所述第一导电层上。
15.一种方法,包括:
形成堆栈式结构,包括:
在基板的第一表面上形成第一导电层;
在所述第一导电层上形成第一电极;
在所述第一电极上形成介电层;
在所述介电层上形成第二电极;以及
形成保护层,所述保护层覆盖所述第二电极、所述介电层、所述第一电极和所述第一导电层;
形成侧壁,包括:通过分别去除所述第一电极、所述介电层、所述第二电极、所述第二导电层和所述保护层的相应部分来形成所述第一电极、所述介电层、所述第二电极和所述保护层的相应侧面。
16.根据权利要求15所述的方法,其中去除所述保护层的相应部分包括光刻步骤。
17.根据权利要求15所述的方法,其中去除所述第一电极、所述介电层和所述第二电极的相应部分包括蚀刻步骤。
18.根据权利要求17所述的方法,其中所述蚀刻步骤包括:利用氯基化学等离子体蚀刻来蚀刻所述第二电极和所述介电层,随后利用氟基化学等离子体蚀刻来蚀刻所述导电层。
19.根据权利要求18所述的方法,其中所述氯基化学等离子体蚀刻在到达所述第一导电层之前被终止。
20.根据权利要求15所述的方法,其中:
形成所述堆栈式结构还包括在所述第二电极上形成第二导电层;
形成所述保护层还包括在所述第二导电层上形成所述保护层;并且
形成所述侧壁还包括:通过去除所述第二导电层的相应部分来形成所述第二导电层的相应侧面。
CN202111520468.XA 2020-12-14 2021-12-13 电容器制造方法 Pending CN114630501A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
FR2013214 2020-12-14
FR2013214A FR3117663B1 (fr) 2020-12-14 2020-12-14 Procédé de fabrication d'un condensateur
US17/542,170 2021-12-03
US17/542,170 US20220190103A1 (en) 2020-12-14 2021-12-03 Capacitor manufacturing method

Publications (1)

Publication Number Publication Date
CN114630501A true CN114630501A (zh) 2022-06-14

Family

ID=81897820

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202111520468.XA Pending CN114630501A (zh) 2020-12-14 2021-12-13 电容器制造方法
CN202123124424.3U Active CN216957763U (zh) 2020-12-14 2021-12-13 电子设备

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202123124424.3U Active CN216957763U (zh) 2020-12-14 2021-12-13 电子设备

Country Status (1)

Country Link
CN (2) CN114630501A (zh)

Also Published As

Publication number Publication date
CN216957763U (zh) 2022-07-12

Similar Documents

Publication Publication Date Title
US8153527B2 (en) Method for reducing sidewall etch residue
JP5289830B2 (ja) 半導体装置
US7960240B1 (en) System and method for providing a dual via architecture for thin film resistors
KR20040054709A (ko) Mim 캐패시터 구조체 및 mim 캐패시터 구조체 제조방법
KR19980081534A (ko) 반도체장치에서 절연층의 홀을 커버하는 개선된 기층구조 및이를 형성하는 방법
US20220190103A1 (en) Capacitor manufacturing method
JP4425707B2 (ja) 半導体装置およびその製造方法
US20110045650A1 (en) Method of manufacturing semiconductor device
CN216957763U (zh) 电子设备
US7485574B2 (en) Methods of forming a metal line in a semiconductor device
US6107183A (en) Method of forming an interlevel dielectric
US6518142B2 (en) Fabrication method for MIM capacitive circuit having little leakage current
US20070293014A1 (en) Method for forming metal-insulator-metal capacitor of semiconductor device
TWI717173B (zh) 記憶體裝置及其製造方法
US8741676B2 (en) Method of manufacturing OLED-on-silicon
JP2000294545A (ja) 半導体装置及びその製造方法
KR100327580B1 (ko) 반도체 소자의 금속배선 형성 방법
US7598137B2 (en) Method for manufacturing semiconductor device including MIM capacitor
US6352919B1 (en) Method of fabricating a borderless via
US20240128311A1 (en) Method of fabricating a capacitor
US6821885B2 (en) Semiconductor device and method for manufacturing the same
US20240162279A1 (en) Method of fabricating a capacitor
JP2001351918A (ja) 半導体装置およびその製造方法
JP2003031665A (ja) 半導体装置の製造方法
KR100791676B1 (ko) 커패시터의 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination