CN114629471A - 一种基于saw传感器的延时电路 - Google Patents

一种基于saw传感器的延时电路 Download PDF

Info

Publication number
CN114629471A
CN114629471A CN202210326469.9A CN202210326469A CN114629471A CN 114629471 A CN114629471 A CN 114629471A CN 202210326469 A CN202210326469 A CN 202210326469A CN 114629471 A CN114629471 A CN 114629471A
Authority
CN
China
Prior art keywords
multiplexer
inverter group
inverter
saw sensor
delay circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210326469.9A
Other languages
English (en)
Inventor
马培元
王金磊
练赛
王宁
雷绍充
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Jiaotong University
Original Assignee
Xian Jiaotong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Jiaotong University filed Critical Xian Jiaotong University
Priority to CN202210326469.9A priority Critical patent/CN114629471A/zh
Publication of CN114629471A publication Critical patent/CN114629471A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015—Layout of the delay element
    • H03K2005/00234—Layout of the delay element using circuits having two logic levels

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Pulse Circuits (AREA)

Abstract

本发明公开了一种基于SAW传感器的延时电路，包括：反相器组包括末端反相器组、中间反相器组和顶端反相器组；中间反相器组的数量为若干个；顶端反相器组的输入端连接信号发生器，顶端反相器组的输出端连接中间反相器组的输入端和多路选择器的数据输入端；中间反相器组的输出端连接多路选择器的数据输入端和末端反相器组的输入端；末端反相器组的输出端连接多路选择器的数据输入端；上位机连接多路选择器的数据选择端。本发明具有电路结构简单，占用逻辑资源少、复制性和灵敏度高的优点，同时对施加小信号的器件，具有易于测量、捕捉峰值，可以提高实验结果准确度。

Description

一种基于SAW传感器的延时电路
技术领域
本发明属于集成电路领域，涉及一种基于SAW传感器的延时电路。
背景技术
以SAW器件为代表的高频器件在应用中，难以进行准确的相位峰值，峰谷捕捉，故此对SAW器件进行的各种施加小信号的幅度、特征值、相位计算，都处于并不能准确知道施加信号测量点为峰值还是峰谷的局面，这也将会造成对器件施加小信号后，难以测量，难以捕捉，难以分析，难以得到周期性结论，实验结果不准确的后果。
目前普遍采用的圆片上芯片测试是采用高频探针将信号引出接到相应的测试仪器上进行分析，实验中多采用的是KARLSUSS公司的高频探针台，GGB公司的高频探针和ANRISTU的网络分析仪。一般的SAW器件，在输入端加上输入信号，其输出部分的响应有直接的射频泄漏，体波响应信号，主声波响应信号，体波的三次行程信号，主声波的三次行程信号，除此之外还有在WAFRE上与其他叉指换能器端面的反射信号等。这些响应有些将在做成SAW器件的过程中通过各种工艺得以消除抑制，而这些响应的存在将严重的干扰芯片测试中对待测芯片性能的判断。
发明内容
本发明的目的在于解决现有技术中的问题，提供一种基于SAW传感器的延时电路，具有电路结构简单，占用逻辑资源少、复制性和灵敏度高的优点，同时对施加小信号的器件，具有易于测量、捕捉峰值的特点，可以提高实验结果准确度。
为达到上述目的，本发明采用以下技术方案予以实现：
一种基于SAW传感器的延时电路，包括：反相器组、多路选择器、上位机和信号发生器；
反相器组包括末端反相器组、中间反相器组和顶端反相器组；中间反相器组的数量为若干个；
顶端反相器组的输入端连接信号发生器，顶端反相器组的输出端连接中间反相器组的输入端和多路选择器的数据输入端；
中间反相器组的输出端连接多路选择器的数据输入端和末端反相器组的输入端；
末端反相器组的输出端连接多路选择器的数据输入端；
上位机连接多路选择器的数据选择端。
本发明的进一步改进在于：
末端反相器组、中间反相器组和顶端反相器组均包括n个反相器；n个反相器的输入端与输出端依次相连；其中，n不小于2。
反相器均为CMOS反向器。
多路选择器的数据选择端的个数与反相器组的个数有关；若反相器组的个数为m，多路选择器的数据端的个数为x，两者的关系如公式(1)所示：
2x＝m (1)
多路选择器的数据输出端的个数与反相器组的个数相同，每个反相器组输出一个信号；多路选择器接收m个信号。
上位机连接多路选择器的数据选择端，具体为：上位机对多路选择器进行编程输出，控制多路选择器的输入通道，输出不同的信号。
每个反相器具有延时功能，每个反相器的延时时长为t，整个电路的延时时长为mnt。
多路选择器包括四选一多路选择器、八选一多路选择器和十六选一多路选择器。
与现有技术相比，本发明具有以下有益效果：
本发明通过若干个反相器进行链式连接，第一个反相器的输入为外部信号输入，上一级反相器的输出作为下一级反相器的输入相连接，并取n个反相器作为一组其每组的最后一个反相器的输出，不仅作为下一组第一个反相器的输入，也同时连接至多路选择器的输入端，整个反相器分为m组，则共有m个输入信号，连接至多路选择器的输入端，通过上位机对多路选择器进行编程输出，控制多路选择器的输入通道，输出不同的信号。本发明具有电路结构简单，占用逻辑资源少、复制性和灵敏度高的优点，同时对施加小信号的器件，具有易于测量、捕捉峰值，可以提高实验结果准确度。
附图说明
为了更清楚的说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本发明实施例的基于SAW传感器的延时电路图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本发明实施例的描述中，需要说明的是，若出现术语“上”、“下”、“水平”、“内”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
此外，若出现术语“水平”，并不表示要求部件绝对水平，而是可以稍微倾斜。如“水平”仅仅是指其方向相对“竖直”而言更加水平，并不是表示该结构一定要完全水平，而是可以稍微倾斜。
在本发明实施例的描述中，还需要说明的是，除非另有明确的规定和限定，若出现术语“设置”、“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
下面结合附图对本发明做进一步详细描述：
参见图1，本发明公布了一种基于SAW传感器的延时电路，包括：反相器组、多路选择器、上位机和信号发生器；
反相器组包括末端反相器组、中间反相器组和顶端反相器组；中间反相器组的数量为若干个；
顶端反相器组的输入端连接信号发生器，顶端反相器组的输出端连接中间反相器组的输入端和多路选择器的数据输入端；
中间反相器组的输出端连接多路选择器的数据输入端和末端反相器组的输入端；
末端反相器组的输出端连接多路选择器的数据输入端；
上位机连接多路选择器的数据选择端。
末端反相器组、中间反相器组和顶端反相器组均包括n个反相器；n个反相器的输入端与输出端依次相连；其中n不小于2。
反相器均为CMOS反向器。
多路选择器的数据选择端的个数与反相器组的个数有关；若反相器组的个数为m，多路选择器的数据端的个数为x，两者的关系如公式(1)所示：
2x＝m (1)
多路选择器的数据输出端的个数与反相器组的个数相同，每个反相器组输出一个信号；多路选择器接收m个信号。
上位机连接多路选择器的数据选择端，具体为：上位机对多路选择器进行编程输出，控制多路选择器的输入通道，输出不同的信号。其中，上位机可以替换为MCU。
每个反相器具有延时功能，每个反相器的延时时长为t，整个电路的延时时长为mnt。
多路选择器包括四选一多路选择器、八选一多路选择器和十六选一多路选择器。
以多路选择器为四选一多路选择器为例，四选一多路选择器有四个数据输入端，反相器组的个数m为四，根据上述公式，多路选择器的数据选择端的个数x为二，数据输入端分别为D0、D1、D2和D3，数据选择端为A0和A1。
Figure BDA0003573661230000051
输出与输入之间的表达式为
Figure BDA0003573661230000052
SAW传感器的中心频率为f(Mhz)，为获取整数倍SAW传感器相位的延迟时间，选取2π的相位延时，SAW传感器的反相时间的延迟是小于100/f(ns)，在此基础上放大一个数量级，选取1000乘以mn个反相器，N＝1000mn。
每组的反相器取值在于电路延迟的灵敏度，当2π均分为m组后，则系统的延时灵敏度为cosm，根据具体实验要求，选择不同的m值，用以确定每组的反相器个数。
以上仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种基于SAW传感器的延时电路，其特征在于，包括：反相器组、多路选择器、上位机和信号发生器；
所述反相器组包括末端反相器组、中间反相器组和顶端反相器组；所述中间反相器组的数量为若干个；
所述顶端反相器组的输入端连接信号发生器，顶端反相器组的输出端连接中间反相器组的输入端和多路选择器的数据输入端；
所述中间反相器组的输出端连接多路选择器的数据输入端和末端反相器组的输入端；
所述末端反相器组的输出端连接多路选择器的数据输入端；
所述上位机连接多路选择器的数据选择端。
2.根据权利要求1所述的基于SAW传感器的延时电路，其特征在于，所述末端反相器组、中间反相器组和顶端反相器组均包括n个反相器；所述n个反相器的输入端与输出端依次相连；其中，n不小于2。
3.根据权利要求2所述的基于SAW传感器的延时电路，其特征在于，所述反相器均为CMOS反向器。
4.根据权利要求3所述的基于SAW传感器的延时电路，其特征在于，所述多路选择器的数据选择端的个数与反相器组的个数有关；若反相器组的个数为m，多路选择器的数据端的个数为x，两者的关系如公式(1)所示：
2x＝m (1)。
5.根据权利要求4所述的基于SAW传感器的延时电路，其特征在于，所述多路选择器的数据输出端的个数与反相器组的个数相同，每个反相器组输出一个信号；多路选择器接收m个信号。
6.根据权利要求1所述的基于SAW传感器的延时电路，其特征在于，所述上位机连接多路选择器的数据选择端，具体为：上位机对多路选择器进行编程输出，控制多路选择器的输入通道，输出不同的信号。
7.根据权利要求1所述的基于SAW传感器的延时电路，其特征在于，每个反相器具有延时功能，每个反相器的延时时长为t，整个电路的延时时长为mnt。
8.根据权利要求1所述的基于SAW传感器的延时电路，其特征在于，所述多路选择器包括四选一多路选择器、八选一多路选择器和十六选一多路选择器。
CN202210326469.9A 2022-03-30 2022-03-30 一种基于saw传感器的延时电路 Pending CN114629471A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210326469.9A CN114629471A (zh) 2022-03-30 2022-03-30 一种基于saw传感器的延时电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210326469.9A CN114629471A (zh) 2022-03-30 2022-03-30 一种基于saw传感器的延时电路

Publications (1)

Publication Number Publication Date
CN114629471A true CN114629471A (zh) 2022-06-14

Family

ID=81904743

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210326469.9A Pending CN114629471A (zh) 2022-03-30 2022-03-30 一种基于saw传感器的延时电路

Country Status (1)

Country Link
CN (1) CN114629471A (zh)

Similar Documents

Publication Publication Date Title
US5589788A (en) Timing adjustment circuit
JP3625400B2 (ja) 可変遅延素子のテスト回路
US7032151B2 (en) Systems and methods for testing integrated circuits
EP0177557B1 (en) Counting apparatus and method for frequency sampling
JPH0750136B2 (ja) 周波数測定方法
JPH1010179A (ja) 遅延素子試験装置および試験機能を有する集積回路
CN114629471A (zh) 一种基于saw传感器的延时电路
CN117411467A (zh) 一种基于saw传感器的延时电路
US7228479B2 (en) IEEE Std. 1149.4 compatible analog BIST methodology
CN116953495A (zh) 一种组合电路延迟测试方法及其系统
CN117060896A (zh) 一种采用智能硬件中反相器实现的延时电路
US7519484B2 (en) Power supply monitor
CN106328211A (zh) 一种实现时序测试的方法及装置
US20220209759A1 (en) Clock sweeping system
CN110501581A (zh) 电磁兼容性测试分析方法及其系统
CN105425220B (zh) 一种数字t/r组件收发转换及接收布相时间测量方法
CN219915666U (zh) 一种石英振梁加速度计两通道频率测试电路
JP2001141767A (ja) ジッタ測定回路とそれを用いたｉｃテスタ
CN100498354C (zh) 一种数字滤波器的检测方法及装置
CN113358930B (zh) 一种基于信号偏移的谐波测试系统、装置及方法
CN210807222U (zh) 一种沿斜率小的信号处理装置及信号计数设备
CN208848622U (zh) 一种存储芯片测试电路装置以及系统
JP3135071B2 (ja) 周波数測定方法とその装置並びに半導体テスタ
CN111596192B (zh) 一种测量电路及其测量方法
JP4657825B2 (ja) 半導体装置のインタフェース回路及び測定方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination