CN109581062A - 用于示波器校准仪探头的高精度阻抗测量系统 - Google Patents

Abstract

本发明公开了一种用于示波器校准仪探头的高精度阻抗测量系统，首先采用检波器得到标准电阻器两端信号的检波值，并由ADC模块采集得到对应的有效值，然后由比较器将标准电阻器两端信号进行过零比较转换为方波，然后经过两个延时模块再输入FPGA，通过调整延时令将两个信号同步输入FPGA，从而测量得到相位差时间，进而计算得到待测探头的阻抗。本发明利用延时不改变输出信号波形特征的特点实现高精度相位测量，可以有效地提高测试相位差时间的分辨率，从而提高探头阻抗测量的精度。

Description

用于示波器校准仪探头的高精度阻抗测量系统

技术领域

本发明属于仪器仪表高精度阻抗测量技术领域，更为具体地讲，涉及一种用于示波器校准仪探头的高精度阻抗测量系统。

背景技术

示波器校准仪是一种脉冲波形类多参数综合性电子计量标准仪器，它由正、负直流电压、矩形脉冲、尖脉冲、稳幅正弦波和快沿脉冲及电流源等电路组成。可以用来校准示波器的主要技术指标。

在示波器校准仪工作时，通常需要对探头的输入阻抗进行匹配，以减少对采集信号的影响，因此需要准确测量探头的阻抗。当需要实现高精度阻抗测量时，矢量阻抗测试方法是一种很好的选择。矢量阻抗测试方法直接来自阻抗的定义，由于通过探头的正弦电压信号不会发生频率的改变，只会产生幅度和相位的变化，因此矢量阻抗测试方法测量阻抗的实质就是分离阻抗实部和虚部后，对两路电压和相位差的测量。目前采用较多的方法是相敏检波法和过零比较法。相敏检波相位参考基准分为固定轴法和自由轴法，固定轴法要使矢量相位保持一致，给实现上带来困难，且硬件电路复杂；自由轴法主要靠软件来确保正交坐标系的精确性，还消除了固定轴法难以克服的同相误差，提高了测量精度且硬件电路结构简单，但大量使用软件降低测量速度。而过零比较法也存在成本太高且精度受限的问题。

发明内容

本发明的目的在于克服现有技术的不足，提供一种用于示波器校准仪探头的高精度阻抗测量系统，基于延时比较进行阻抗测量，在提高测量精度的同时，降低实现难度和成本。

为实现上述发明目的，本发明用于示波器校准仪探头的高精度阻抗测量系统包括信号源、第一运放、标准电阻器、第二运放、第三运放、检波器、ADC模块、比较器、第一延时模块、第二延时模块、FPGA和RAM，其中：

信号源用于产生阻抗测量的驱动信号并输出至第一运放；

第一运放用于对驱动信号进行放大，其信号输出端分别连接标准电阻器和第二运放的输入；

标准电阻器一端连接第一运放的输出端，另一端连接第三运放的输入端，并在进行探头阻抗测量时连接待测探头；

第二运放接收第一运放的输出信号进行放大得到信号U_s并输出至检波器和比较器；

第三运放接收标准电阻器与待测探头连接一端的信号进行放大得到信号U_x并输出至检波器和比较器；

检波器用于分别对信号U_s和信号U_x进行检波，得到两个信号对应的电压检波值，然后发送给ADC模块；

ADC模块用于分别对信号U_s和信号U_x的电压检波值进行采集，得到对应的电压有效值|U_s|和|U_x|并发送给FPGA；

比较器用于分别对信号U_s和信号U_x进行过零比较，转换成相同频率的方波信号W_s和W_x，将方波信号W_s发送给第一延时模块，将方波信号W_x发送给第二延时模块；

第一延时模块用于对方波信号W_s进行延时得到延时信号W′_s并输出至FPGA，延时T_s由FPGA控制；

第二延时模块用于对方波信号W_x进行延时得到延时信号W′_x并输出至FPGA，延时T_x由FPGA控制；

FPGA用于控制第一延时模块和第二延时模块的延时，基于延时信号W′_s和延时信号W′_x测量得到信号U_s和信号U_x之间的相位差时间Δt，然后结合从ADC模块接收得到的电压有效值|U_s|和|U_x|计算待测探头的阻抗并存储在RAM中；相位差时间Δt的测量方法如下：

在FPGA内部设置一个D触发器，以延时信号W′_s作为D触发器时钟，以延时信号W′_x作为D触发器数据输入端；FPGA首先设置延时参数T_s＝T_x＝T，T大于第一延时模块和第二延时模块的固有延时时间，然后保持延时T_x固定不变，逐步增加延时T_s，增加步长为τ，直到D触发器的Q端输出为1，记录此时延时T_s的增加次数N，则信号U_s和信号U_x之间的相位差时间Δt＝Nτ；

待测探头的阻抗Z_x的计算公式如下：

其中，f表示信号源频率，

RAM用于存储计算得到待测探头阻抗。

本发明用于示波器校准仪探头的高精度阻抗测量系统，首先采用检波器得到标准电阻器两端信号的检波值，并由ADC模块采集得到对应的有效值，然后由比较器将标准电阻器两端信号进行过零比较转换为方波，然后经过两个延时模块再输入FPGA，通过调整延时令将两个信号同步输入FPGA，从而测量得到相位差时间，进而计算得到待测探头的阻抗。

本发明利用延时不改变输出信号波形特征的特点实现高精度相位测量，可以有效地提高测试相位差时间的分辨率，从而提高探头阻抗测量的精度。

附图说明

图1是矢量阻抗测试方法原理图；

图2是本发明用于示波器校准仪探头的高精度阻抗测量系统的具体实施方式结构图；

图3是本发明中D触发器结构示意图；

图4是方波信号W_s和方波信号W_x延时T后的示例图；

图5是延时信号W′_s和延时信号W′_x同步示意图。

具体实施方式

下面结合附图对本发明的具体实施方式进行描述，以便本领域的技术人员更好地理解本发明。需要特别提醒注意的是，在以下的描述中，当已知功能和设计的详细描述也许会淡化本发明的主要内容时，这些描述在这里将被忽略。

实施例

为了更好地说明本发明，首先对本发明所基于的原理及推导过程进行简要说明。

在示波器校准仪探头中，主要测量的参数为电阻和电容值，而探头的电容值一般为pf级，因此探头电容的测量对精度的要求非常高。图1是矢量阻抗测试方法原理图。如图1所示，设探头阻抗为Z_x,标准电阻器的电阻为Z_r，对标准电阻器Z_r和探头阻抗Z_x串联组成的电路系统采用矢量电压电流法分析。U_s为电路系统输入的信号源，U_r为标准电阻器Z_r上的矢量电压信号，U_x为被测元件Z_x上的矢量电压信号，I为流过串联电路的矢量电流。根据欧姆定律结合电路可知：

由上式可得：

其中，分别表示U_s和U_x的相位。

将公式(3)通过欧拉展开得到：

其中相位差与时间的关系如下：

其中，f表示信号源频率，Δt表示相位差时间。

令：

将R₁和X₁代入公式(4)并进行变形可得：

可将上式表示为：

根据以上分析可知，以上分析可知，只需测出相位差时间Δt和有效值|U_s|和|U_x|，便可测量出被测元件的阻抗值Z_x。根据以上方法，通过计算把测量较复杂的阻抗转换成了测量较简单的有效值电压测量和相位差时间测量。

图2是本发明用于示波器校准仪探头的高精度阻抗测量系统的具体实施方式结构图。如图1所示，本发明用于示波器校准仪探头的高精度阻抗测量系统的包括信号源1、第一运放2、标准电阻器3、第二运放4、第三运放5、检波器6、ADC模块7、比较器8、第一延时模块9、第二延时模块10、FPGA11和RAM12。

信号源1用于产生阻抗测量的驱动信号并输出至第一运放2，信号源1的输出频率以及频率准确度直接影响相位差测量的精度，实际中可以根据实验来确定信号源1的参数，本实施例中采用正弦波石英温补振荡器，输出频率为2MHz，频率准确度±0.5ppm。

第一运放2用于对驱动信号进行放大，以提高驱动信号的驱动能力及与后级电路的隔离，其信号输出端分别连接标准电阻器3和第二运放4的输入。

标准电阻器3一端连接第一运放2的输出，另一端连接第三运放5的输入端，并在进行探头阻抗测量时连接待测探头。待测探头在进行阻抗测量时另一端接地。

第二运放4接收第一运放2的输出信号进行放大得到信号U_s并输出至检波器6和比较器8。

第三运放5接收标准电阻器4与待测探头连接一端的信号进行放大得到信号U_x并输出至检波器6和比较器8。

显然，第二运放4和第三运放5的放大系数需要相等，这样才能使放大前后的电压检波值的比例不变。第二运放4和第三运放5用于实现待测探头的阻抗隔离，防止后级电路对标准电阻器和待测器件电路的影响，此处优选使用高输入阻抗、小输入电容的低带宽运放。

检波器6用于分别对信号U_s和信号U_x进行检波，得到两个信号对应的电压检波值，然后发送给ADC模块7。通过同一检波器对两路电压信号进行检波可以降低器件之间的差异性从而有效降低电压测量相对误差。

ADC模块7用于分别对信号U_s和信号U_x的电压检波值进行采集，得到对应的电压有效值|U_s|和|U_x|并发送给FPGA11。

比较器8用于分别对信号U_s和信号U_x进行过零比较，转换成相同频率的方波信号W_s和W_x，将方波信号W_s发送给第一延时模块9，将方波信号W_x发送给第二延时模块10。本实施例中比较器8采用延时的双路比较器ADCMP562。

第一延时模块9用于对方波信号W_s进行延时得到延时信号W′_s并输出至FPGA11，延时T_s由FPGA11控制。

第二延时模块10用于对方波信号W_x进行延时得到延时信号W′_x并输出至FPGA11，同样地，延时T_x由FPGA11控制。

为了避免增大系统误差，优选设置第一延时模块9和第一延时模块10采用完全相同的电路。

FPGA11用于控制第一延时模块9和第二延时模块10的延时，基于延时信号W′_s和延时信号W′_x测量得到信号U_s和信号U_x之间的相位差时间Δt，然后结合从ADC模块7接收得到的电压有效值|U_s|和|U_x|根据公式(4)、(5)计算待测探头的阻抗并存储在RAM12中。相位差时间Δt的测量方法如下：

在FPGA11内部设置一个D触发器。图3是本发明中D触发器结构示意图。如图3所示，以延时信号W′_s作为D触发器时钟，以延时信号W′_x作为D触发器数据输入端，即以延时信号W′_s作为采样时钟来采集延时信号W′_x。

FPGA11首先设置延时参数T_s＝T_x＝T，T大于第一延时模块9和第二延时模块10的固有延时时间。图4是方波信号W_s和方波信号W_x延时T后的示例图。如图4所示，经过延时T后，由于两路信号存在相位差必然存在对应的时间差Δt，即上升沿不同步。此时D触发器的Q端输出为0，即延时信号W′_s的上升沿采集到延时信号W′_x的值为低电平。保持延时T_x固定不变，逐步增加延时T_s，增加步长为τ。显然，随着第一延时模块9延时T_s的增加，两个延时模块输出信号的上升沿会逐渐趋向于同步，从而令D触发器的Q端输出为1。图5是延时信号W′_s和延时信号W′_x同步示意图。如图5所示，方波信号W_s经过延时T+Nτ后和延时T后的方波信号W_x，此时D触发器的Q端输出为1，那么此时Nτ即为信号U_s和信号U_x之间的相位差时间Δt。综上，调整延时T_s直到D触发器的Q端输出为1，记录此时延时T_s的增加次数N，则信号U_s和信号U_x之间的相位差时间Δt＝Nτ。

RAM12用于存储计算得到待测探头阻抗，可以提供接口供上位机或其他设备读取。

在本发明中，是通过对信号U_s和信号U_x进行延时处理再由FPGA测量得到相位差时间Δt的，而不是直接采用FPGA采集信号U_s和信号U_x的波形计数得到相位差时间Δt，这是因为FPGA采集速率有限，即采集计数得到的相位差时间Δt精度有限。在示波器校准仪探头中待测电容值有时仅为几个pF，实现精度为±(1％+0.5)pF的电容测试，则误差应在0.5pF以内。假设采用2MHz的正弦波做信号源、499欧姆的电阻作为标准电阻器，通过公式运算可以推导出相位每相差1度(约1.389ns)，待测电容的计算值相差大约3pF，那么0.5pF误差对应相位时间误差约为231ps。为了满足231ps相位差分辨率至少需要采集能力达到4.4GSPS，而普通FPGA难以实现。

根据本发明的具体描述可知，本发明对相位差时间Δt的测量精度取决于步长τ，假设τ＝10ps，对应测得电容误差为0.022pF，在2MHz的正弦波信号源的条件下，FPGA的采样率只需大于10MSPS即可。而如果采用FGPA直接采集信号U_s和信号U_x，实现相同测量精度需要FPGA采样率达到100GSPS。显然本发明具有测量简单易行、成本低的优点。

尽管上面对本发明说明性的具体实施方式进行了描述，以便于本技术领域的技术人员理解本发明，但应该清楚，本发明不限于具体实施方式的范围，对本技术领域的普通技术人员来讲，只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内，这些变化是显而易见的，一切利用本发明构思的发明创造均在保护之列。

Claims (3)

1.一种用于示波器校准仪探头的高精度阻抗测量系统，其特征在于包括信号源、第一运放、标准电阻器、第二运放、第三运放、检波器、ADC模块、比较器、第一延时模块、第二延时模块、FPGA和RAM，其中：

信号源用于产生阻抗测量的驱动信号并输出至第一运放；

第一运放用于对驱动信号进行放大，其信号输出端分别连接标准电阻器和第二运放的输入；

标准电阻器一端连接第一运放的输出端，另一端连接第三运放的输入端，并在进行探头阻抗测量时连接待测探头；

第二运放接收第一运放的输出信号进行放大得到信号U_s并输出至检波器和比较器；

第三运放接收标准电阻器与待测探头连接一端的信号进行放大得到信号U_x并输出至检波器和比较器；

检波器用于分别对信号U_s和信号U_x进行检波，得到两个信号对应的电压检波值，然后发送给ADC模块；

ADC模块用于分别对信号U_s和信号U_x的电压检波值进行采集，得到对应的电压有效值|U_s|和|U_x|并发送给FPGA；

比较器用于分别对信号U_s和信号U_x进行过零比较，转换成相同频率的方波信号W_s和W_x，将方波信号W_s发送给第一延时模块，将方波信号W_x发送给第二延时模块；

第一延时模块用于对方波信号W_s进行延时得到延时信号W_s′并输出至FPGA，延时T_s由FPGA控制；

第一延时模块用于对方波信号W_x进行延时得到延时信号W′_x并输出至FPGA，延时T_x由FPGA控制；

FPGA用于控制第一延时模块和第二延时模块的延时，基于延时信号W_s′和延时信号W′_x测量得到信号U_s和信号U_x之间的相位差时间Δt，然后结合从ADC模块接收得到的电压有效值|U_s|和|U_x|计算待测探头的阻抗并存储在RAM中；相位差时间Δt的测量方法如下：

在FPGA内部设置一个D触发器，以延时信号W′_s作为D触发器时钟，以延时信号W′_x作为D触发器数据输入端；FPGA首先设置延时参数T_s＝T_x＝T，T大于第一延时模块和第二延时模块的固有延时时间，然后保持延时T_x固定不变，逐步增加延时T_s，增加步长为τ，直到D触发器的Q端输出为1，记录此时延时T_s的增加次数N，则信号U_s和信号U_x之间的相位差时间Δt＝Nτ；

待测探头的阻抗Z_x的计算公式如下：

其中，f表示信号源频率，

RAM用于存储计算得到待测探头阻抗。

2.根据权利要求1所述的高精度阻抗测量系统，其特征在于，所述信号源采用正弦波石英温补振荡器，输出频率为2MHz，频率准确度±0.5ppm。

3.根据权利要求1所述的高精度阻抗测量系统，其特征在于，所述第一延时模块和第二延时模块采用完全相同的电路。