CN114627957A - 存储器装置和包括该存储器装置的存储器系统 - Google Patents

存储器装置和包括该存储器装置的存储器系统 Download PDF

Info

Publication number
CN114627957A
CN114627957A CN202111211055.3A CN202111211055A CN114627957A CN 114627957 A CN114627957 A CN 114627957A CN 202111211055 A CN202111211055 A CN 202111211055A CN 114627957 A CN114627957 A CN 114627957A
Authority
CN
China
Prior art keywords
error
row address
read
row
flag
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111211055.3A
Other languages
English (en)
Inventor
金成来
李明奎
李起准
孔骏镇
宋英杰
张晋熏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN114627957A publication Critical patent/CN114627957A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56008—Error analysis, representation of errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273—Test methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/783—Masking faults in memories by using spares or by reconfiguring using programmable devices with refresh of replacement cells, e.g. in DRAMs

Abstract

公开存储器装置和包括该存储器装置的存储器系统。所述存储器装置包括：存储器单元阵列，包括布置成多个行的存储器单元；ECC引擎，被配置为：检测响应于读取命令和读取地址而从存储器单元阵列读取的第一数据中的错误，输出第一错误发生信号，并且纠正第一数据中的错误；行故障检测器，被配置为输出故障行地址，故障行地址指示所述多个行之中的故障行；以及标志生成器，被配置为：接收读取地址、第一错误发生信号和故障行地址，并且生成解码状态标志或故障行标志，解码状态标志指示错误是否被检测到以及错误是否被纠正，故障行标志指示包括在读取地址中的读取行地址为故障行地址。

Description

存储器装置和包括该存储器装置的存储器系统
于2020年12月9日提交到韩国知识产权局的并且题为“存储器装置和包括该存储器装置的存储器系统”的第10-2020-0171363号韩国专利申请通过引用全部包括在此。
技术领域
本公开涉及一种存储器装置以及包括该存储器装置的存储器系统。
背景技术
半导体存储器装置可被分类为非易失性存储器装置(诸如，闪存装置)和易失性存储器装置(诸如，DRAM)。易失性存储器装置(诸如，DRAM)相对便宜，并且因此用于存储大容量数据(诸如，系统存储器)。此外，在易失性半导体存储器装置(诸如，DRAM)中，减小了工艺规模以增加集成度。
发明内容
实施例涉及一种存储器装置，所述存储器装置包括：存储器单元阵列，包括布置成多个行的存储器单元；ECC引擎，被配置为：检测响应于读取命令和读取地址而从存储器单元阵列读取的第一数据中的错误，输出第一错误发生信号，并且纠正第一数据中的错误；行故障检测器，被配置为输出故障行地址，故障行地址指示所述多个行之中的故障行；以及标志生成器，被配置为：接收读取地址、第一错误发生信号和故障行地址，并且生成解码状态标志和故障行标志，解码状态标志指示错误是否被检测到以及错误是否被纠正，故障行标志指示包括在读取地址中的读取行地址为故障行地址。
实施例还涉及一种存储器装置，所述存储器装置包括：存储器单元阵列，包括布置成多个行的存储器单元；ECC引擎，被配置为：检测响应于读取命令和读取地址而从存储器单元阵列读取的第一数据中的错误，输出错误发生信号和第一数据中的错误的校正子，并且纠正第一数据中的错误；行故障检测器，被配置为周期性地检测故障行地址，故障行地址指示所述多个行之中的故障行；以及标志生成器，被配置为：将包括在读取地址中的读取行地址与故障行地址进行比较，当读取行地址与故障行地址相同时生成指示读取行地址为故障行地址的故障行标志，并且当读取行地址与故障行地址不相同时，基于校正子和错误发生信号生成指示错误是否被检测到以及错误是否被纠正的解码状态标志。
实施例还涉及一种存储器系统，所述存储器系统包括：存储器装置；以及存储器控制器，被配置为：将读取命令和读取地址提供给存储器装置。存储器装置可包括：存储器单元阵列，包括布置成多个行的存储器单元；ECC引擎，被配置为：检测响应于读取命令和读取地址而从存储器单元阵列读取的第一数据中的错误，输出第一错误发生信号，并且纠正第一数据中的错误；行故障检测器，被配置为输出故障行地址，故障行地址指示所述多个行之中的故障行；以及标志生成器，被配置为：基于读取地址、第一错误发生信号和故障行地址而生成解码状态标志和故障行标志。故障行标志可由两个比特组成并且可具有第一值，并且解码状态标志可由两个比特组成并且可具有第二值、第三值和第四值中的任何一个值，第二值、第三值和第四值彼此不同并且均与第一值不同。
附图说明
通过参照附图详细描述示例实施例，对于本领域技术人员来说，特征将变得清楚，在附图中：
图1是用于说明根据一些示例实施例的存储器系统的框图；
图2是用于说明图1的存储器装置的框图；
图3是用于说明图2的ECC引擎的框图；
图4是用于说明图3的ECC编码电路的框图；
图5是用于说明图3的ECC解码电路的框图；
图6是用于说明图2的行故障检测器的框图；
图7是用于说明图2的标志生成器的框图；
图8是用于说明图2的存储器装置的操作的示图；
图9是用于说明根据一些示例实施例的存储器装置的操作的流程图；
图10是用于说明图9的操作S140的流程图；
图11是用于说明图9的操作S150的流程图；
图12是用于说明根据图9的示例实施例的存储器装置的操作的时序图；
图13是用于说明根据一些其它示例实施例的存储器装置的操作的框图；
图14是用于说明根据图13的示例实施例的存储器装置的操作的时序图；
图15是用于说明根据一些其它示例实施例的图1的存储器装置的框图；
图16是用于说明图15的标志生成器的示图；
图17是用于说明图1的存储器控制器的框图；
图18是用于说明根据一些示例实施例的存储器装置的框图；以及
图19是用于说明应用了根据一些示例实施例的存储器装置的移动系统的框图。
具体实施方式
图1是用于说明根据一些示例实施例的存储器系统的框图。
参照图1，根据一些示例实施例的存储器系统1可包括存储器控制器100和存储器装置200。
存储器控制器100可总体控制存储器系统1的操作。存储器控制器100可应用用于控制存储器装置200的操作命令以控制存储器装置200的操作。
存储器控制器100可控制主机与存储器装置200之间的数据交换。存储器控制器100可响应于来自主机的请求，将数据写入存储器装置200中或从存储器装置200读取数据。
例如，存储器控制器100可将时钟信号CLK、命令CMD和地址ADDR发送到存储器装置200，并且将数据DQ发送到存储器装置200以及从存储器装置200接收数据DQ。存储器装置200可将解码状态标志DSF或故障行标志(fail row flag)RFF发送到存储器控制器100。
解码状态标志DSF可包括关于“是否检测到在存储器装置200的存储器单元阵列300中发生的错误”以及“是否纠正了检测到的错误”的信息。故障行标志RFF可包括关于“由读取行地址(包括在与读取命令一起输入的读取地址中)指示的存储器单元阵列300的行是故障行”的事实的信息。
存储器装置200可包括控制逻辑210、存储器单元阵列300、ECC(纠错码)引擎400、行故障检测器500和标志生成器600。
在一些示例实施例中，存储器装置200可以是DRAM(动态随机存取存储器)、DDR4(双倍数据速率4)SDRAM(同步DRAM)、LPDDR4(低功率DDR4)SDRAM或LPDDR5 SDRAM、DDR5SDRAM或包括动态存储器单元的GDDR(图形DDR)。根据一些示例实施例，存储器装置200可以是包括静态存储器单元(或比特单元)的静态存储器(SRAM)装置。
控制逻辑210可总体控制存储器装置200的操作。
ECC引擎400可在控制逻辑210的控制下检测从存储器单元阵列300读取的读取数据的错误，并且可生成错误发生信号，对错误进行纠正并且输出错误被纠正的读取数据。ECC引擎400可在控制逻辑210的控制下生成将被写入存储器单元阵列300中的写入数据的奇偶校验位，并且由此生成的奇偶校验位可与写入数据一起被写入存储器单元阵列300中。
行故障检测器500可基于从ECC引擎400输出的错误发生信号而周期性地检测故障行地址。
在一个示例中，标志生成器600可基于从行故障检测器500输出的故障行地址和从ECC引擎400输出的错误发生信号，生成解码状态标志DSF或故障行标志RFF。在另一示例中，标志生成器600可基于与读取命令一起输入的读取地址、从行故障检测器500输出的故障行地址和从ECC引擎400输出的错误发生信号，生成解码状态标志DSF或故障行标志RFF。解码状态标志DSF可指示错误是否已经从自存储器单元阵列300读取的读取数据被检测到以及是否纠正了检测到的错误。故障行标志RFF可指示包括在读取地址中的读取行地址是故障行地址。
解码状态标志DSF和故障行标志RFF可由两个或更多个比特组成，并且可具有彼此不同的值。例如，解码状态标志DSF和故障行标志RFF可由两个比特组成，并且可具有彼此不同的值。故障行标志可具有第一值，并且解码状态标志DSF可具有与第一值不同的第二值至第四值之一。例如，故障行标志RFF可具有值“10”，并且解码状态标志DSF可具有值“00”、“01”和“11”中的任何一个。当没有错误被检测到时，解码状态标志DSF可具有值“00”，当错误被检测到并且检测到的错误被纠正时，解码状态标志DSF可具有值“01”，并且当错误被检测到并且错误未被纠正时，解码状态标志DSF可具有值“11”。解码状态标志DSF和故障行标志RFF可具有固定值，并且存储器控制器100可设置用于设置存储器装置200的模式的模式寄存器组，以改变指示解码状态标志DSF和故障行标志RFF的错误比特的类型。
图2是用于说明图1的存储器装置的框图。
参照图1和图2，存储器装置200A可包括控制逻辑210、地址寄存器220、存储体控制逻辑230、行地址复用器240、刷新地址生成器245、列地址锁存器250、行解码器260、列解码器270、感测放大器285、I/O门控电路290、存储器单元阵列300、ECC引擎400、行故障检测器500、标志生成器600和数据I/O缓冲器295。
存储器单元阵列300可包括用于存储数据的多个存储器单元MC。例如，存储器单元阵列300可包括第一存储体阵列310至第八存储体阵列380。第一存储体阵列310至第八存储体阵列380中的每个可包括多条字线WL、多条位线BTL以及形成在字线WL和位线BTL相交的点处的多个存储器单元MC。
多个存储器单元MC可包括第一存储体阵列310至第八存储体阵列380。尽管图2示出包括八个存储体阵列310至380的存储器装置200A，但是实施例不限于此，并且存储器装置200A可包括任何数量的存储体阵列。
控制逻辑210可控制存储器装置200A的操作。例如，控制逻辑210可生成控制信号，使得存储器装置200A执行写入数据的操作或读取数据的操作。控制逻辑210可包括对从存储器控制器100接收的命令CMD进行解码的命令解码器211和用于设置存储器装置200A的操作模式的模式寄存器212。
例如，命令解码器211可对写入使能信号/WE、行地址选通信号/RAS、列地址选通信号/CAS、芯片选择信号/CS等进行解码，以生成对应于命令CMD的控制信号。控制逻辑210还可接收时钟信号CLK和时钟使能信号/CKE，用于以同步方式驱动存储器装置200A。
控制逻辑210可响应于刷新命令而控制刷新地址生成器245生成刷新行地址REF_ADDR。
地址寄存器220可从存储器控制器100接收地址ADDR。例如，地址寄存器220可接收包括存储体地址BANK_ADDR、行地址ROW_ADDR和列地址COL_ADDR的地址ADDR。地址寄存器220可将接收的存储体地址BANK_ADDR提供给存储体控制逻辑230，将接收的行地址ROW_ADDR提供给行地址复用器240，并且将接收的列地址COL_ADDR提供给列地址锁存器250。
存储体控制逻辑230可响应于从地址寄存器220接收的存储体地址BANK_ADDR而生成存储体控制信号。响应于存储体控制信号，第一存储体行解码器260a至第八存储体行解码器260h之中的与存储体地址BANK_ADDR对应的存储体行解码器可被激活，并且第一存储体列解码器270a至第八存储体列解码器270h之中的与存储体地址BANK_ADDR对应的存储体列解码器可被激活。
行地址复用器240可从地址寄存器220接收行地址ROW_ADDR，并且从刷新地址生成器245接收刷新行地址REF_ADDR。行地址复用器240可选择性地输出从地址寄存器220接收的行地址ROW_ADDR或从刷新地址生成器245接收的刷新行地址REF_ADDR作为行地址RA。从行地址复用器240输出的行地址RA可被施加到第一存储体行解码器260a至第八存储体行解码器260h中的每个。
刷新地址生成器245可生成用于刷新存储器单元的刷新行地址REF_ADDR。刷新地址生成器245可将刷新行地址REF_ADDR提供给行地址复用器240。因此，位于与刷新行地址REF_ADDR对应的字线上的存储器单元可被刷新。
列地址锁存器250可从地址寄存器220接收列地址COL_ADDR，并临时存储接收的列地址COL_ADDR。列地址锁存器250可在突发模式下逐渐增大接收的列地址COL_ADDR。列地址锁存器250可将临时存储或逐渐增大的列地址COL_ADDR施加到第一存储体列解码器270a至第八存储体列解码器270h中的每个。
行解码器260可包括连接到第一存储体阵列310至第八存储体阵列380中的每个的第一存储体行解码器260a至第八存储体行解码器260h。列解码器270可包括连接到第一存储体阵列310至第八存储体阵列380中的每个的第一存储体列解码器270a至第八存储体列解码器270h。感测放大器285可包括连接到第一存储体阵列310至第八存储体阵列380中的每个的第一存储体感测放大器285a至第八存储体感测放大器285h。
第一存储体行解码器260a至第八存储体行解码器260h之中的由存储体控制逻辑230激活的存储体行解码器可对从行地址复用器240输出的行地址RA进行解码，以激活对应于行地址RA的字线。例如，被激活的存储体行解码器可将字线驱动电压施加到对应于行地址RA的字线。
第一存储体列解码器270a至第八存储体列解码器270h之中的由存储体控制逻辑230激活的存储体列解码器可通过I/O门控电路290激活第一存储体感测放大器285a至第八存储体感测放大器285h之中的与存储体地址BANK_ADDR和列地址COL_ADDR对应的存储体感测放大器。
I/O门控电路290可包括输入数据掩码逻辑(input data mask logic)、读数据锁存器、写入驱动器和门控电路，读数据锁存器用于存储从第一存储体阵列310至第八存储体阵列380输出的数据，写入驱动器用于将数据写入第一存储体阵列310至第八存储体阵列380中，门控电路用于门控I/O数据。
将从第一存储体阵列310至第八存储体阵列380中的一个存储体阵列读取的码字CW可由第一存储体感测放大器285a至第八存储体感测放大器285h之中的与所述一个存储体阵列对应的存储体感测放大器检测，并且可被存储在读取数据锁存器中。ECC引擎400可对存储在读取数据锁存器中的码字CW执行ECC解码。当错误从码字CW的数据被检测到时，ECC引擎400可在纠错的同时输出第一错误发生信号EGS_R，并且可通过数据I/O缓冲器295将纠正的数据DQ提供给存储器控制器100。在由ECC引擎400从码字CW的数据检测错误的处理中生成的第一错误发生信号EGS_R和校正子SDR可被提供给标志生成器600。
将被写入第一存储体阵列310至第八存储体阵列380中的一个存储体阵列中的数据DQ可被提供给ECC引擎400，ECC引擎400可基于数据DQ生成奇偶校验位，并且将数据DQ和奇偶校验位提供给I/O门控电路290。I/O门控电路290可通过写入驱动器将数据DQ和奇偶校验位写入到所述一个存储体阵列的子页上。
数据I/O缓冲器295可在写入操作中基于从存储器控制器100提供的时钟信号CLK将数据DQ提供给ECC引擎400，并且可在读取操作中将从ECC引擎400提供的数据DQ提供给存储器控制器100。
在包括在存储器单元阵列300中的多个行被执行刷新操作的区段(section)或时段中，ECC引擎400可对从执行刷新操作的每个行读取的码字执行ECC解码。ECC引擎400可通过从构成单个行的每个子页读取码字来执行ECC解码。当错误从自每个行读取的码字数据被检测到时，ECC引擎400可输出第二错误发生信号EGS_S，并且可执行纠错并将纠错后的数据再次写入对应的子页上的清理操作(scrubbing operation)。因此，在包括在存储器单元阵列300中的多个行被执行刷新操作的多个区段之中的错误检查和清理区段中，ECC引擎400可输出第二错误发生信号EGS_S和第二校正子，并执行清理操作。
行故障检测器500可从ECC引擎400接收第二错误发生信号EGS_S并对其进行计数。例如，在一个示例中，行故障检测器500可针对包括在存储器单元阵列300中的每个行对第二错误发生信号EGS_S进行计数，并且基于此检测故障行。行故障检测器500可将对应于故障行的故障行地址FAIL_ADDR提供给标志生成器600。在另一示例中，行故障检测器可对第二错误发生信号EGS_S进行计数，并且基于通过对第二错误发生信号EGS_S进行计数而获得的值和第二校正子来输出清理行地址作为故障行地址。
行故障检测器500可在包括在存储器单元阵列300中的多个行被执行刷新操作的多个区段之中的错误检查和清理区段中检测故障行。因此，行故障检测器500可周期性地检测对应于故障行的故障行地址FAIL_ADDR。
标志生成器600可从地址寄存器220接收读取行地址R_ADDR，从ECC引擎400接收校正子SDR和第一错误发生信号EGS_R，并且从行故障检测器500接收故障行地址FAIL_ADDR。标志生成器600可基于读取行地址R_ADDR、故障行地址FAIL_ADDR、校正子SDR和第一错误发生信号EGS_R生成解码状态标志DSF或故障行标志RFF，并且可将解码状态标志DSF或故障行标志RFF提供给存储器控制器100。
控制逻辑210可生成用于对命令CMD进行解码以控制I/O门控电路290的第一控制信号CTL1、用于控制ECC引擎400的第二控制信号CTL2、用于控制行故障检测器500的第三控制信号CTL3以及用于控制标志生成器600的第四控制信号CTL4和第五控制信号CTL_CE(在下文中，又被称为“比较信号”)。控制逻辑210可基于从ECC引擎400提供的第二错误发生信号EGS_S生成第五控制信号CTL_CE。在一个示例中，控制逻辑210可将通过对第二错误发生信号EGS_S进行计数而获得的值与阈值进行比较，并输出比较信号CTL_CE。
图3是用于说明图2的ECC引擎的框图。为了便于说明，与ECC引擎400一起示出第一存储体阵列310。
参照图3，第一存储体阵列310可包括正常单元阵列NCA(存储器单元阵列310a)和冗余单元阵列RCA(ECC单元阵列310b)。
ECC引擎400可包括ECC编码电路410和ECC解码电路420。
ECC编码电路410可响应于第二控制信号CTL2而生成与将被写入正常单元阵列NCA(310a)的存储器单元中的写入数据WDQ(例如，64比特)相关的奇偶校验位PRT(例如，8比特)。奇偶校验位PRT可被存储在冗余单元阵列RCA(310b)中。根据本示例实施例，ECC编码电路410可响应于第二控制信号CTL2而对将被写入正常单元阵列NCA(310a)的包括故障单元的存储器单元中的写入数据WDQ生成奇偶校验位PRT。
ECC解码电路420可响应于第二控制信号CTL2而使用从正常单元阵列NCA(310a)的存储器单元读取(即，读取数据)的数据RDQ(例如，64比特)和从冗余单元阵列RCA(310b)读取的奇偶校验位PRT(例如，8比特)来纠错，并且可输出纠错后的数据CDQ。根据本示例实施例，ECC解码电路420可响应于第二控制信号CTL2而使用从正常单元阵列NCA(310a)的包括故障单元的存储器单元读取的读取数据RDQ和从冗余单元阵列RCA(310b)读取的奇偶校验位来纠错，并且可输出纠错后的数据CDQ。ECC解码电路420可在纠错的同时输出错误发生信号EGS_R、EGS_S。ECC解码电路420可在存储器装置200的读取操作时输出第一错误发生信号EGS_R，并且可在存储器装置200的清理操作时输出第二错误发生信号EGS_S。
图4是用于说明图3的ECC编码电路的框图。
参照图4，ECC编码电路410可包括奇偶校验生成器412，奇偶校验生成器412响应于第二控制信号CTL2而接收写入数据WDQ和基础比特BB，并且使用异或(XOR)阵列计算来生成奇偶校验位PRT。基础比特BB可以是用于生成写入数据WDQ的奇偶校验位PRT的比特。基础比特BB可由例如b个00000000比特组成。基础比特BB可利用其它特定比特来代替b个00000000比特。
图5是用于说明图3的ECC解码电路的框图。
参照图5，ECC解码电路420可包括校正子生成器422、系数计算器424、错误位置检测器426和纠错器428。
校正子生成器422可响应于第二控制信号CTL2而接收读取数据RDQ和奇偶校验位PRT，并且使用XOR阵列计算来生成校正子SDR。
系数计算器424可使用校正子SDR来计算错误位置等式(error positionequation)的系数。错误位置等式可以是其中错误比特的倒数是基数(radix)的等式。
错误位置检测器426可使用所计算的错误位置等式来计算1比特错误(1-biterror)的位置。错误位置检测器426可向纠错器428提供指示1比特错误的位置的错误位置信号EPS。当错误从读取数据RDQ被检测到时，错误位置检测器426可输出错误发生信号EGS(例如，EGS_R和/或EGS_S)。
纠错器428可接收读取数据RDQ，并且基于错误位置信号EPS来确定包括在读取数据RDQ中的1比特错误的位置。纠错器428可通过根据所确定的1比特错误位置信息来反转读取数据RDQ之中已经发生错误的比特的逻辑值来纠错，并且可输出纠错后的读取数据CDQ。
图6是用于说明图2的行故障检测器的框图。
参照图2和图6，行故障检测器500可包括计数器510、阈值寄存器520、比较器530和故障行地址生成器540。
计数器510可从ECC引擎400接收在从执行刷新操作的每个行读取的码字中生成的第二错误发生信号EGS_S。计数器510可接收第二错误发生信号EGS_S并对第二错误发生信号EGS_S进行计数。计数器510可基于计数的第二错误发生信号EGS_S将指示错误发生次数的信号NOE提供给比较器530。
阈值寄存器520可存储阈值TH_F。阈值TH_F可以是例如响应于从存储器控制器(图1的100)提供的命令CMD而设置的值。
比较器530可将指示错误发生次数的信号NOE与从阈值寄存器520读取的阈值TH_F进行比较，并输出指示比较结果的比较信号CS_E。
故障行地址生成器540可接收比较信号CS_E和读取的行，并且可基于比较信号CS_E生成故障行地址FAIL_ADDR。例如，当从行读取的码字中发生的错误发生次数等于或大于阈值TH_F时，故障行地址生成器540可将所述行确定为故障行，并且可输出由所述行指示的行地址S_ADDR(例如，清理行地址)作为故障行地址FAIL_ADDR。
因此，行故障检测器500可检测执行刷新的每个行是否是故障行。
图7是用于说明图2的标志生成器的框图。
参照图2和图7，标志生成器600可包括寄存器610、地址比较器620和信号生成器630。
从行故障检测器500提供的故障行地址FAIL_ADDR可被存储在寄存器610中。
地址比较器620可在存储器单元阵列300的读取操作时接收包括在读取地址ADDR中的读取行地址R_ADDR。地址比较器620可将读取行地址R_ADDR与从寄存器610读取的故障行地址FAIL_ADDR进行比较，并且输出指示比较结果的比较信号CS_A。
信号生成器630可接收比较信号CS_A，并基于比较信号CS_A输出解码状态标志DSF或故障行标志RFF。当读取行地址R_ADDR与从寄存器610读取的故障行地址FAIL_ADDR相同时，信号生成器630可生成故障行标志RFF。例如，信号生成器630可生成故障行标志RFF，而不管从ECC引擎400提供的第一错误发生信号EGS_R和校正子SDR。当读取行地址R_ADDR与从寄存器610读取的故障行地址FAIL_ADDR不相同时，信号生成器630可生成解码状态标志DSF。信号生成器630可基于从控制逻辑210提供的比较信号CTL_CE和从ECC引擎400提供的第一错误发生信号EGS_R来生成解码状态标志DSF。
图8是用于说明图2的存储器装置的操作的示图。
在图8中，假设存储器核/外围电路(peri)201包括图2的存储器装置200A中的除了ECC引擎400、行故障检测器500和标志生成器600之外的组件。
参照图2和图8，在一个示例中，标志生成器600可基于从行故障检测器500提供的故障行地址FAIL_ADDR和从ECC引擎400提供的第一错误发生信号EGS_R，生成解码状态标志DSF或故障行标志RFF。在另一示例中，标志生成器600可基于与读取命令一起输入的读取地址、从行故障检测器500提供的故障行地址FAIL_ADDR和从ECC引擎400提供的第一错误发生信号EGS_R，生成解码状态标志DSF或故障行标志RFF。行故障检测器500可基于从ECC引擎400提供的第二错误发生信号EGS_S检测故障行并输出故障行地址FAIL_ADDR。
存储器装置200可包括彼此不同的第一引脚202和第二引脚204。
存储器装置200可通过第一引脚202将数据DQ发送到存储器控制器100和从存储器控制器100接收数据DQ。其中的错误被ECC引擎400纠正的数据DQ可通过第一引脚202被提供给存储器控制器100。第一引脚202可以是例如数据引脚。
存储器装置200可通过第二引脚204向存储器控制器100提供解码状态标志DSF或故障行标志RFF。第二引脚204可以是例如DMI(直接媒体接口)引脚。第二引脚204可由彼此不同的第一子引脚和第二子引脚组成，并且解码状态标志DSF或故障行标志RFF可相应地由两个比特组成。
图9是用于说明根据一些示例实施例的存储器装置的操作的流程图。图10是用于说明图9的操作S140的流程图。图11是用于说明图9的操作S150的流程图。图12是用于说明根据图9的示例实施例的存储器装置的操作的时序图。
参照图1至图9，根据一些示例实施例的存储器装置200可从存储器控制器100接收读取命令READ_CMD和读取地址READ_ADDR(S100)。可将包括在读取地址READ_ADDR中的读取行地址R_ADDR和从行故障检测器500检测到的故障行地址FAIL_ADDR提供给标志生成器600的地址比较器620。
地址比较器620可比较读取行地址R_ADDR与故障行地址FAIL_ADDR是否相同(S110)。地址比较器620可输出指示比较结果的比较信号CS_A。
标志生成器600的信号生成器630可基于比较信号CS_A，在读取行地址R_ADDR与故障行地址FAIL_ADDR相同(S110，是)时生成故障行标志RFF(S120)。故障行标志RFF可由两个比特组成，并且可具有值“10”。
可输出由ECC引擎400纠错后的数据和由标志生成器600生成的故障行标志RFF(S130)。
另一方面，在操作S110，当基于比较信号CS_A，读取行地址R_ADDR与故障行地址FAIL_ADDR不相同(S110，否)时，标志生成器600的信号生成器630可基于从控制逻辑210提供的比较信号CTL_CE来确定在存储器装置200的清理操作中检测到的错误的数量是否等于或大于阈值TH_CE(S115)。阈值TH_CE可以是例如根据存储器控制器100设置的值(例如，可纠正错误(CE)阈值)，并且可依靠存储器装置200的规范来设置。
当比较信号CTL_CE指示检测到的错误的数量等于或大于阈值TH_CE(S115，是)时，信号生成器630可在不考虑阈值TH_CE的情况下生成解码状态标志DSF(S140)。
参照图10中的操作S140，当ECC引擎400具有SEDSEC(单比特错误检测单比特错误纠正)的能力时，信号生成器630可基于从ECC引擎400提供的校正子SDR和计数的第一错误发生信号EGS_R的数量来确定错误是否从读取数据被检测到以及错误是否被纠正。
信号生成器630可确定ECC引擎400的解码结果是否是“未从读取数据检测到错误”的情况(无错误；NE)(S141)。例如，当校正子SDR为0并且计数的第一错误发生信号EGS_R的数量为0时，信号生成器630可确定存在“未从读取数据检测到错误”的情况。在操作S141，当ECC引擎400的解码结果是“未从读取数据检测到错误”的情况(S141，NE＝是)时，信号生成器630可生成指示这一点的解码状态标志DSF(S142)。该解码状态标志DSF可由两个比特组成，并且可具有值“00”(DSF_NE(00))。
在操作S141，当ECC引擎400的解码结果不是“未从读取数据检测到错误”的情况(S141，NE＝否)时，信号生成器630可确定是否存在“一个错误从读取数据被检测到并且被纠正”(可纠正错误，CE)的情况(S143)。例如，当校正子SDR不为0并且计数的第一错误发生信号EGS_R的数量为1时，信号生成器630可确定存在“一个错误从读取数据被检测到并且被纠正”的情况。在操作S143，当ECC引擎400的解码结果是“一个错误从读取数据被检测到并且被纠正”的情况(S143，CE＝是)时，信号生成器630可生成指示这一点的解码状态标志DSF(S144)。解码状态标志DSF可由两个比特组成，并且可具有值“01”(DSF_CE(01))。在操作S143，当ECC引擎400的解码结果不是“一个错误从读取数据被检测到并且被纠正”的情况(S143，CE＝否)时，信号生成器630可生成指示“两个或更多个错误从读取数据被找到并且未被纠正”的情况UE的解码状态标志DSF(S146)。该解码状态标志DSF可由两个比特组成，并且可具有值“11”(DSF_UE(11))。
再次参照图1至图9，当在图9的操作S115处比较信号CTL_CE指示在存储器装置200的清理操作中检测到的错误的数量小于阈值TH_CE(S115，否)时，信号生成器630可考虑阈值TH_CE而生成解码状态标志DSF(S150)。
参照图11中的操作S150，当ECC引擎400具有SEDSEC的能力时，信号生成器630可基于从ECC引擎400提供的校正子SDR和第一错误发生信号EGS_R来确定错误是否从读取数据被检测到错误以及错误是否被纠正。
信号生成器630可确定ECC引擎400的解码结果是否是“未从读取数据检测到错误”的情况NE(S151)。例如，当校正子SDR为0并且计数的第一错误发生信号EGS_R的数量为0时，信号生成器630可确定存在“未从读取数据检测到错误”的情况。在操作S151，当ECC引擎400的解码结果是“未从读取数据检测到错误”的情况(S151，NE＝是)时，信号生成器630可生成指示这一点的解码状态标志DSF(S152)。该解码状态标志DSF可由两个比特组成，并且可具有值“00”(DSF_NE(00))。
在操作S151，当ECC引擎400的解码结果不是“未从读取数据检测到错误”的情况(S151，NE＝否)时，信号生成器630可确定是否存在“一个错误从读取数据被检测到并且被纠正”的情况(S153)。例如，当校正子SDR不为0并且计数的第一错误发生信号EGS_R的数量为1时，信号生成器630可检测到存在“一个错误从读取数据被检测到并且被纠正”的情况。在操作S153，当ECC引擎400的解码结果是“一个错误从读取数据被检测到并且被纠正”的情况(S153，CE＝是)时，信号生成器630可执行操作S152。因此，信号生成器630可生成由两个比特组成并具有值“00”的解码状态标志DSF。信号生成器630可不生成具有值“01”的解码状态标志DSF。
在操作S153，当ECC引擎400的解码结果不是“一个错误从读取数据被检测到并且被纠正”的情况(S153，CE＝否)时，信号生成器630可生成指示“两个或更多个错误从读取数据被找到并且未被纠正”的情况UE的解码状态标志DSF(S156)。该解码状态标志DSF可由两个比特组成，并且可具有值“11”(DSF_UE(11))。
再次参照图1至图9，可输出由ECC引擎400纠错后的数据和由标志生成器600生成的解码状态标志DSF(图9的S160)。例如，解码状态标志DSF可由两个比特组成，并且可具有“00”、“01”和“11”之中的任何一个值。
参照图12，可从存储器控制器100将时钟信号CLK提供给存储器装置200。可从存储器控制器100提供写入时钟信号WCK连同命令CMD。读取选通信号RDQS是与数据DQ一起由存储器装置200发送到存储器控制器100的信号。读取延迟RL可指示从接收到读取命令READ至输出数据DQ的时延。
可通过第一引脚(图8的202)以突发单元DQ_BRT将读取数据DQ提供给存储器控制器100。
解码状态标志DSF或故障行标志RFF可通过第二引脚204被提供给存储器控制器100。第二引脚(图8的204)可以是DMI引脚(DMIP)。解码状态标志DSF或故障行标志RFF可与读取数据DQ一起被输出。
当如在操作S150中一样考虑到可纠正错误的阈值来生成解码状态标志DSF时，在检测到的错误数量小于可纠正错误的阈值时，存储器装置200可仅输出指示“未从读取数据检测到错误”的情况NE的解码状态标志DSF或指示“两个或更多个错误被找到并且未被纠正”的情况UE的解码状态标志DSF。因此，存储器控制器100可不去确定是否存在“一个错误在读取行地址R_ADDR中被检测到并且被纠正”的情况CE。因此，即使当读取行地址R_ADDR是故障行时，存储器控制器100也不会确定这一点。
另一方面，如在操作S110中一样，当读取行地址R_ADDR是故障行地址时，根据一些示例实施例的存储器装置200可不管可纠正错误的阈值而输出故障行标志RFF。因此，存储器控制器100可确定它是故障行，并且可基于此来确定错误管理策略。因此，可进一步提高或增强存储器装置200的可靠性。
图13是用于说明根据一些其它示例实施例的存储器装置的操作的框图。图14是用于说明根据图13的实施例的存储器装置的操作的时序图。
参照图1至图13，根据一些示例实施例的存储器装置200可接收读取命令READ_CMD和读取地址READ_ADDR(S200)，并且比较读取行地址R_ADDR与故障行地址FAIL_ADDR是否相同(S210)。操作S200、S210和S215可分别对应于图9的操作S100、S110和S115。
在操作S210，基于比较信号CS_A，当读取行地址R_ADDR和故障行地址FAIL_ADDR相同(S210，是)时，标志生成器600的信号生成器630可在不考虑阈值TH_CE的情况下生成解码状态标志DSF(S220)。当在操作S210基于比较信号CS_A，行地址R_ADDR和故障行地址FAIL_ADDR不相同(S210，否)并且在操作S215比较信号CTL_CE指示检测到的错误的数量等于或大于阈值TH_CE(S215，是)时，标志生成器600的信号生成器630可执行S220的操作。操作S220可对应于图9和图10的操作S140。
在操作S215，当比较信号CTL_CE指示检测到的错误的数量小于阈值TH_CE(S215，否)时，信号生成器630可考虑阈值TH_CE来生成解码状态标志DSF(S230)。操作S230可对应于图9和图11的操作S150。
可输出由ECC引擎400纠错后的数据和由标志生成器600生成的解码状态标志DSF(S240)。例如，解码状态标志DSF可由两个比特组成，并且可具有“00”、“01”和“11”中的任何一个值。
参照图14，可通过第一引脚(图8的202)以突发单元DQ_BRT将读取数据DQ提供给存储器控制器100。
可通过第二引脚204将解码状态标志DSF提供给存储器控制器100。第二引脚(图8的204)可以是DMI引脚(DMIP)。解码状态标志DSF可与读取数据DQ一起被输出。当读取行地址R_ADDR是故障行地址时，根据一些示例实施例的存储器装置200可输出指示“一个错误从读取数据被检测到并且被纠正”的情况CE的解码状态标志DSF，而不管可纠正错误的阈值如何。因此，存储器控制器100可监测读取行地址R_ADDR的解码状态标志DSF，并且可基于此来确定错误管理策略。因此，可进一步提高或增强存储装置200的可靠性。
图15是用于说明根据一些其它示例实施例的图1的存储器装置的框图。图16是用于说明图15的标志生成器的示图。为了便于说明，将主要说明与参照图1和图2说明的点不同的点。
参照图15和图16，根据一些其它示例实施例的存储器装置200B可包括寄存器650。
行故障检测器500可检测存储器单元阵列300的故障行地址，并且将检测到的故障行地址FAIL_ADDR存储在寄存器650中。行故障检测器500可响应于第三控制信号CTL3而从寄存器650读取故障行地址FAIL_ADDR并且将其提供给标志生成器600。
标志生成器600可接收故障行地址FAIL_ADDR以生成解码状态标志DSF或故障行标志RFF。
图17是用于说明图1的存储器控制器的框图。
参照图1和图17，存储器控制器100可包括解码状态标志或故障行标志解码器120和控制器140。
解码状态标志或故障行标志解码器120可对从存储器装置200提供的解码状态标志DSF或故障行标志RFF进行解码以生成解码信号DS。
控制器140可基于解码信号DS来监测存储器单元阵列300的故障行地址或检测到错误的行地址。控制器140可基于解码信号DS来确定存储器装置200的错误管理策略。
例如，当解码信号DS指示“未从读取数据检测到错误”的情况NE时(例如，当解码信号DS具有值“00”时)，控制器140可将错误管理策略保持为原样。
当解码信号DS指示“一个错误从读取数据被检测到并且被纠正”CE时(例如，当解码信号DS具有值“01”时)，控制器140可对该行进行监测。控制器140可对该行进行监测并确定它是否对应于故障行。
当解码信号DS指示故障行地址时(例如，当解码信号DS具有值“10”时)，控制器140可执行该行的页离线(page offline)。控制器140可改变错误管理策略以便不使用该行。
当解码信号DS指示“两个或更多个错误被发现并且未被纠正”的情况UE时(当解码信号DS具有值“11”时)，由于数据是包括错误的数据，因此控制器140可重新尝试将数据读取到存储器装置200。因此，可再次将读取命令提供给存储器装置200。可选择地，控制器140可用额外的行来修复该行。可选择地，控制器140可改变错误管理策略以便不使用该行。
图18是用于说明根据一些示例实施例的存储器装置的框图。
参照图18，根据一些示例实施例的存储器装置700可使用3D芯片结构来实现。存储器装置700可包括主机裸片710、PCB(印刷电路板)720和存储器组裸片730。
主机裸片710可位于PCB 720上。主机裸片710可通过倒装芯片凸块(flip chipbump)FB连接到PCB 720。主机裸片710可以是例如SOC(片上系统)、CPU(中央处理器)或GPU(图形处理器)。
存储器组裸片730可包括堆叠的多个存储器裸片D11至D14。多个存储器裸片D11至D14可形成HBM(高带宽存储器)结构。TSV线(贯穿硅过孔，也称为硅通孔)可形成在存储器裸片D11至D14中以实现HBM结构。TSV线可电连接到形成于存储器裸片D11至D14之间的微凸块MCB。
尽管在图18中省略了缓冲器裸片或逻辑裸片，但是缓冲器裸片或逻辑裸片可位于存储器裸片D11与主机裸片710之间。
图19是用于说明应用了根据一些示例实施例的存储器装置的移动系统的框图。
参照图19，移动系统800可包括应用处理器(AP)810、连接件820、用户接口830、非易失性存储器装置(NVM)840、易失性存储器装置(VM)850和电源860。易失性存储器装置850可包括存储器单元阵列852和通道接口电路。
应用处理器810可执行提供互联网浏览器、游戏、视频等的应用。应用处理器810可包括控制易失性存储器装置850的存储器控制器(MCT)812。
连接件820可执行与外部装置的无线通信或有线通信。
易失性存储器装置850可存储由应用处理器810处理的数据，或者可用作工作存储器。易失性存储器装置850可包括存储器单元阵列MCA852、行故障检测器854和标志生成器856。易失性存储器装置850可被实现为参照图1至图16描述的存储器装置。因此，存储器控制器812可监测故障行地址。
非易失性存储器装置840可存储用于启动移动系统800的启动镜像(boot image)。
用户接口830可包括一个或多个输入装置(诸如，小键盘和触摸屏)和/或一个或多个输出装置(诸如，扬声器和显示装置)。电源860可供应移动系统800的操作电压。
移动系统800或移动系统800的组件可使用各种形式的封装来实现。
通过总结和回顾，制造工艺规模的减小可导致增加的误码率和降低的良率。
如上所述，实施例可提供可靠性被提高的存储器装置和存储器系统。
在此已经公开了示例实施例，尽管采用了特定术语，但是它们仅在一般和描述性意义上被使用和解释，而不是出于限制的目的。在一些情况下，如本领域普通技术人员在提交本申请时将清楚的，除非另有具体说明，否则结合特定实施例描述的特征、特性和/或元件可单独使用或与结合其它实施例描述的特征、特性和/或元件组合使用。因此，本领域技术人员将理解，在不脱离如所附权利要求中阐述的本发明的精神和范围的情况下，可在形式和细节上进行各种改变。

Claims (20)

1.一种存储器装置，包括：
存储器单元阵列，包括布置成多个行的存储器单元；
ECC引擎，被配置为：检测响应于读取命令和读取地址而从存储器单元阵列读取的第一数据中的错误，输出第一错误发生信号，并且纠正第一数据中的错误；
行故障检测器，被配置为输出故障行地址，故障行地址指示所述多个行中的故障行；以及
标志生成器，被配置为：接收读取地址、第一错误发生信号和故障行地址，并且生成解码状态标志和故障行标志中的一个，解码状态标志指示错误是否被检测到以及错误是否被纠正，故障行标志指示包括在读取地址中的读取行地址是故障行地址。
2.根据权利要求1所述的存储器装置，其中，标志生成器包括：
比较器，被配置为：将读取行地址与故障行地址进行比较，并且输出比较信号，以及
信号生成器，被配置为：基于比较信号生成解码状态标志和故障行标志中的一个。
3.根据权利要求1所述的存储器装置，其中，
标志生成器被配置为：当读取行地址与故障行地址相同时生成故障行标志，并且
标志生成器被配置为：当读取行地址与故障行地址不相同时生成解码状态标志。
4.根据权利要求3所述的存储器装置，其中，
ECC引擎被配置为：生成第一数据中的错误的第一校正子，并且
标志生成器被配置为：当读取行地址与故障行地址不相同时，基于通过对第一错误发生信号进行计数而获得的值和第一校正子来生成解码状态标志。
5.根据权利要求3所述的存储器装置，其中，
ECC引擎被配置为：生成第一数据中的错误的第一校正子，并且
标志生成器被配置为：当读取行地址与故障行地址相同时，生成故障行标志，而不管第一校正子和第一错误发生信号。
6.根据权利要求1所述的存储器装置，其中，
针对所述多个行的刷新操作被执行的区段，ECC引擎被配置为：
检测从所述多个行之中的由清理行地址指示的存储器单元读取的第二数据中的错误，
输出第二错误发生信号，以及
执行清理操作以纠正第二数据中的错误，并且将纠错后的第二数据写入到由清理行地址指示的存储器单元，并且
行故障检测器被配置为：基于第二错误发生信号输出清理行地址作为故障行地址。
7.根据权利要求6所述的存储器装置，其中，
ECC引擎被配置为：生成第二数据中的错误的第二校正子，并且
行故障检测器被配置为：对第二错误发生信号进行计数，并且基于通过对第二错误发生信号进行计数而获得的值和第二校正子来输出清理行地址作为故障行地址。
8.根据权利要求6所述的存储器装置，其中，
ECC引擎被配置为：在检测第一数据中的错误时生成第一数据中的错误的第一校正子，并且在所述多个行的刷新操作被执行的区段，对所述多个行中的每个行执行清理操作，
行故障检测器被配置为：对在每次清理操作中输出的第二错误发生信号进行计数，
所述存储器装置还包括控制逻辑，控制逻辑被配置为：将通过对第二错误发生信号进行计数而获得的值与第二阈值进行比较，并输出比较信号，
标志生成器被配置为：当读取行地址与故障行地址相同时，基于第一错误发生信号和第一校正子生成解码状态标志，并且
标志生成器被配置为：当读取行地址与故障行地址不相同时，基于第一错误发生信号、第一校正子和比较信号生成解码状态标志。
9.根据权利要求8所述的存储器装置，其中，
标志生成器被配置为：基于第一校正子和第一错误发生信号生成解码状态标志，解码状态标志具有第一值、第二值或第三值，
第一值指示没有错误被检测到，
第二值指示错误被检测到并且被纠正，
第三值指示两个或更多个错误被检测到并且未被纠正，以及
当读取行地址与故障行地址不相同时，基于比较信号，具有第二值的解码状态标志不被生成。
10.根据权利要求9所述的存储器装置，其中，标志生成器被配置为：当读取行地址与故障行地址不相同，并且比较信号指示通过对第二错误发生信号进行计数而获得的值小于第二阈值时，生成具有第一值的解码状态标志或者生成具有第三值的解码状态标志。
11.根据权利要求1至10中的任意一项所述的存储器装置，其中，行故障检测器被配置为：针对所述多个行的刷新操作被执行的每个区段检测故障行地址。
12.一种存储器装置，包括：
存储器单元阵列，包括布置成多个行的存储器单元；
ECC引擎，被配置为：检测响应于读取命令和读取地址而从存储器单元阵列读取的第一数据中的错误，输出错误发生信号和第一数据中的错误的校正子，并且纠正第一数据中的错误；
行故障检测器，被配置为周期性地检测故障行地址，故障行地址指示所述多个行之中的故障行；以及
标志生成器，被配置为：将包括在读取地址中的读取行地址与故障行地址进行比较，当读取行地址与故障行地址相同时生成指示读取行地址是故障行地址的故障行标志，并且当读取行地址与故障行地址不相同时基于校正子和错误发生信号生成解码状态标志，解码状态标志指示错误是否被检测到以及错误是否被纠正。
13.根据权利要求12所述的存储器装置，其中，行故障检测器被配置为：在所述多个行的刷新操作响应于刷新命令而被执行的区段中检测故障行地址。
14.根据权利要求13所述的存储器装置，其中，
ECC引擎被配置为：在所述多个行的刷新操作响应于刷新命令而被执行之后，检测从存储器单元阵列读取的第二数据中的错误，生成第二错误发生信号，执行纠正第二数据中的错误的清理操作，并且将纠错后的第二数据写入到存储器单元阵列，并且
行故障检测器被配置为：对第二错误发生信号进行计数以检测故障行地址。
15.根据权利要求14所述的存储器装置，其中，标志生成器被配置为：基于第二错误发生信号的计数值生成解码状态标志，并且不管第二错误发生信号的计数值而生成故障行标志。
16.根据权利要求12至15中的任意一项所述的存储器装置，还包括：
第一引脚，第一引脚被配置为发送和接收数据；以及
第二引脚，第二引脚被配置为输出故障行标志或解码状态标志，并且第二引脚不同于第一引脚。
17.根据权利要求16所述的存储器装置，其中，
第二引脚包括彼此不同的第一子引脚和第二子引脚，并且
解码状态标志和故障行标志由两个比特组成，并且解码状态标志和故障行标志通过第一子引脚和第二子引脚被输出。
18.一种存储器系统，包括：
存储器装置；以及
存储器控制器，被配置为：将读取命令和读取地址提供给存储器装置，
其中，存储器装置包括：
存储器单元阵列，包括布置成多个行的存储器单元，
ECC引擎，被配置为：检测响应于读取命令和读取地址而从存储器单元阵列读取的第一数据中的错误，输出第一错误发生信号，并且纠正第一数据中的错误，
行故障检测器，被配置为输出故障行地址，故障行地址指示所述多个行之中的故障行，以及
标志生成器，被配置为：基于读取地址、第一错误发生信号和故障行地址生成解码状态标志或故障行标志，
故障行标志由两个比特组成并且具有第一值，并且
解码状态标志由两个比特组成，并且具有第二值、第三值和第四值中的任何一个，第二值、第三值和第四值彼此不同并且均与第一值不同。
19.根据权利要求18所述的存储器系统，其中，存储器控制器被配置为：接收故障行标志和解码状态标志中的一个，并且确定存储器装置的错误管理策略。
20.根据权利要求19所述的存储器系统，其中，存储器控制器被配置为：当接收到具有第一值的故障行标志时，确定错误管理策略以便不使用读取地址。
CN202111211055.3A 2020-12-09 2021-10-18 存储器装置和包括该存储器装置的存储器系统 Pending CN114627957A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200171363A KR20220081644A (ko) 2020-12-09 2020-12-09 메모리 장치 및 이를 포함하는 메모리 시스템
KR10-2020-0171363 2020-12-09

Publications (1)

Publication Number Publication Date
CN114627957A true CN114627957A (zh) 2022-06-14

Family

ID=81848318

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111211055.3A Pending CN114627957A (zh) 2020-12-09 2021-10-18 存储器装置和包括该存储器装置的存储器系统

Country Status (4)

Country Link
US (2) US11551776B2 (zh)
KR (1) KR20220081644A (zh)
CN (1) CN114627957A (zh)
TW (1) TW202223904A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11507296B2 (en) * 2021-03-10 2022-11-22 Micron Technology, Inc. Repair operation techniques
KR102532038B1 (ko) * 2021-12-15 2023-05-12 삼성전자주식회사 에러 정정 코드(ecc) 디코딩 방법 및 이를 수행하는 메모리 시스템

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9235466B2 (en) * 2012-07-03 2016-01-12 Samsung Electronics Co., Ltd. Memory devices with selective error correction code
KR102210327B1 (ko) * 2014-08-21 2021-02-01 삼성전자주식회사 에러 알림 기능이 있는 메모리 장치
KR102204390B1 (ko) * 2014-09-12 2021-01-18 삼성전자주식회사 빠른 불량 셀 구제 동작의 메모리 장치
US9606851B2 (en) 2015-02-02 2017-03-28 International Business Machines Corporation Error monitoring of a memory device containing embedded error correction
US9891976B2 (en) 2015-02-26 2018-02-13 Arm Limited Error detection circuitry for use with memory
US9817714B2 (en) 2015-08-28 2017-11-14 Intel Corporation Memory device on-die error checking and correcting code
KR102435181B1 (ko) 2015-11-16 2022-08-23 삼성전자주식회사 반도체 메모리 장치, 이를 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법
KR102638789B1 (ko) 2016-09-05 2024-02-22 에스케이하이닉스 주식회사 테스트방법 및 이를 이용한 반도체시스템
US10423482B2 (en) 2016-10-24 2019-09-24 Oracle International Corporation Robust pin-correcting error-correcting code
KR20180081282A (ko) 2017-01-06 2018-07-16 에스케이하이닉스 주식회사 반도체장치
KR20190014744A (ko) 2017-08-03 2019-02-13 에스케이하이닉스 주식회사 에러 정정 회로 및 이를 포함하는 메모리 시스템
KR102406868B1 (ko) * 2017-11-23 2022-06-10 삼성전자주식회사 메모리 장치, 메모리 시스템 및 메모리 장치의 동작 방법
US11036578B2 (en) 2018-04-12 2021-06-15 Samsung Electronics Co., Ltd. Semiconductor memory devices and memory systems including the same
US10824507B2 (en) 2018-10-24 2020-11-03 Samsung Electronics Co., Ltd. Semiconductor memory device, controller, and memory system
KR20200058048A (ko) 2018-11-19 2020-05-27 삼성전자주식회사 반도체 메모리 장치 및 이를 구비하는 메모리 시스템

Also Published As

Publication number Publication date
KR20220081644A (ko) 2022-06-16
US11551776B2 (en) 2023-01-10
US20230142474A1 (en) 2023-05-11
TW202223904A (zh) 2022-06-16
US20220180958A1 (en) 2022-06-09

Similar Documents

Publication Publication Date Title
US11681579B2 (en) Semiconductor memory devices and memory systems including the same
CN110120243B (zh) 半导体存储器装置、操作其的方法以及存储器系统
US10586584B2 (en) Semiconductor semiconductor memory devices, memory systems and methods of operating memory devices
US10503589B2 (en) Semiconductor memory devices, memory systems and methods of operating semiconductor memory devices
US9600362B2 (en) Method and apparatus for refreshing and data scrubbing memory device
KR20210063561A (ko) 반도체 메모리 장치 및 반도체 메모리 장치의 동작 방법
US10956260B2 (en) Semiconductor memory devices, and methods of operating semiconductor memory devices
US20230142474A1 (en) Memory device and memory system including the same
KR20210089016A (ko) 메모리 컨트롤러 및 메모리 시스템
US11762736B2 (en) Semiconductor memory devices
KR20210088917A (ko) 반도체 메모리 장치 및 이를 포함하는 메모리 시스템 및 반도체 메모리 장치의 동작 방법
KR20220021097A (ko) 반도체 메모리 장치 및 반도체 메모리 장치의 동작 방법
KR20220094489A (ko) 반도체 메모리 장치 및 반도체 메모리 장치의 동작 방법
CN110942798A (zh) 半导体存储器件、存储系统及操作半导体存储器件的方法
TW202230358A (zh) 半導體記憶體元件以及操作半導體記憶體元件之方法
KR102589913B1 (ko) 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
US11947810B2 (en) Semiconductor memory device and memory system including the same
US11551775B2 (en) Semiconductor memory devices and memory systems including the same
KR102658230B1 (ko) 반도체 메모리 장치, 이를 포함하는 메모리 시스템 및 반도체 메모리 장치의 동작 방법
US20230178168A1 (en) Memory systems having memory devices therein with enhanced error correction capability and methods of operating same
CN117437966A (zh) 半导体存储器装置和包括半导体存储器装置的存储器系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination