CN114625385A - 一种芯片efuse数据烧写方法、装置及存储介质 - Google Patents

一种芯片efuse数据烧写方法、装置及存储介质 Download PDF

Info

Publication number
CN114625385A
CN114625385A CN202210264025.7A CN202210264025A CN114625385A CN 114625385 A CN114625385 A CN 114625385A CN 202210264025 A CN202210264025 A CN 202210264025A CN 114625385 A CN114625385 A CN 114625385A
Authority
CN
China
Prior art keywords
address
data
efuse
chip
addresses
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210264025.7A
Other languages
English (en)
Other versions
CN114625385B (zh
Inventor
赵宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiruizhiyuan Xiamen Technology Co ltd
Original Assignee
Jiruizhiyuan Xiamen Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiruizhiyuan Xiamen Technology Co ltd filed Critical Jiruizhiyuan Xiamen Technology Co ltd
Priority to CN202210264025.7A priority Critical patent/CN114625385B/zh
Publication of CN114625385A publication Critical patent/CN114625385A/zh
Application granted granted Critical
Publication of CN114625385B publication Critical patent/CN114625385B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00Arrangements for software engineering
    • G06F8/60Software deployment
    • G06F8/61Installation
    • G06F8/63Image based installation; Cloning; Build to order
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60Protecting data
    • G06F21/64Protecting data integrity, e.g. using checksums, certificates or signatures

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • General Health & Medical Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Storage Device Security (AREA)

Abstract

本发明提供了一种芯片efuse数据烧写方法、装置及存储介质,其中方法包括:首先确定efuse地址中每一个地址上写入数据的被篡改程度;然后基于efuse地址中每一个地址上的写入数据的被篡改程度,确定efuse地址中被篡改程度不被接受的目标地址;最后将芯片的基本数据烧写至efuse地址中除该目标地址以外的其它地址中。该方法不在目标地址中写入芯片的基本数据,即有效数据,而是只将该芯片的基本数据烧写至efuse地址中除该目标地址以外的其它地址中。如此,即使该目标地址写入的数据被篡改,也不会影响芯片的正常工作。本方案能够在efuse目标地址写入的数据被改写的情况下,也不会影响芯片的正常工作,从而提高芯片的可靠性。

Description

一种芯片efuse数据烧写方法、装置及存储介质
技术领域
本发明实施例涉及电子电路技术领域,特别涉及一种芯片efuse数据烧写方法、装置及存储介质。
背景技术
随着科技的发展,电子设备已经应用到各行各业,给人们的生活、工作带来了极大地便利。在电子设备中,芯片的好坏是决定电子设备能否正常、稳定运行的关键。而efuse(电可编程熔丝)模块作为芯片的特殊存储空间,其存储数据的可靠性是影响芯片稳定性的关键因素。
现有技术中,efuse地址中写入的数据容易被篡改,且当数据被篡改后不能再恢复为正常值,从而影响芯片的正常工作。
因此,目前亟待需要一种芯片efuse数据烧写方法、装置及存储介质来解决上述技术问题。
发明内容
本发明实施例提供了一种芯片efuse数据烧写方法、装置及存储介质,能够提高芯片的可靠性。
第一方面,本发明实施例提供了一种芯片efuse数据烧写方法,包括:
确定efuse地址中每一个地址上写入数据的被篡改程度;
基于efuse地址中每一个地址上的写入数据的被篡改程度,确定efuse地址中被篡改程度不被接受的目标地址;
将所述芯片的基本数据烧写至efuse地址中除所述目标地址以外的其它地址中。
在一种可能的设计中,所述确定efuse地址中每一个地址上的写入数据的被篡改程度,包括:
获取若干个样本芯片;每一个样本芯片中均包含efuse;且efuse地址上均烧写有样本数据;
针对每一个样本芯片的efuse地址中每一个地址,均执行:
读取该地址上的数据;
将读取到的数据与该地址上烧写的样本数据作比较,若比较结果相同,则判定该地址上烧写的样本数据未被篡改,若比较结果不相同,则判定该地址上烧写的样本数据被篡改;
统计所述若干个样本芯片efuse地址中相同地址中样本数据被篡改的数量;
根据统计的该数量,确定efuse地址中每一个地址上写入数据的被篡改程度。
在一种可能的设计中,所述efuse地址中每一个地址对应不同地址编码,且地址编码是连续的;所述目标地址的数量为一个,且所述目标地址为最小地址编码对应的地址。
在一种可能的设计中,所述efuse地址中每一个地址对应不同地址编码,且地址编码是连续的;所述目标地址的数量为多个,所述目标地址包括最小地址编码对应的地址,且多个所述目标地址对应的地址编码是连续的。
在一种可能的设计中,还包括:
在efuse地址中除所述目标地址以外的其它地址中确定检测地址,所述检测地址为未被烧写所述芯片的基本数据的地址;
将预设检测数据烧写至所述检测地址中。
在一种可能的设计中,在所述将预设检测数据烧写至所述检测地址中之后,还包括:
读取所述efuse地址中所述检测地址上烧写的数据;
确定读取的数据与所述预设检测数据是否相同;
若读取的数据与所述预设检测数据相同,则确定烧写有所述芯片的基本数据的地址,并根据确定的地址对烧写的所述芯片的基本数据进行正确性校验;若校验结果通过,则确定所述芯片为良品;若校验结果未通过,则确定所述芯片为非良品;
若读取的数据与所述预设检测数据不相同,则确定所述芯片为非良品。
第二方面,本发明实施例还提供了一种芯片efuse数据烧写装置,包括:
第一确定模块,用于确定efuse地址中每一个地址上写入数据的被篡改程度;
第二确定模块,用于基于efuse地址中每一个地址上的写入数据的被篡改程度,确定efuse地址中被篡改程度不被接受的目标地址;
烧写模块,用于将所述芯片的基本数据烧写至efuse地址中除所述目标地址以外的其它地址中。
第三方面,本发明实施例还提供了一种计算设备,包括存储器和处理器,所述存储器中存储有计算机程序,所述处理器执行所述计算机程序时,实现本说明书任一实施例所述的方法。
第四方面,本发明实施例还提供了一种计算机可读存储介质,其上存储有计算机程序,当所述计算机程序在计算机中执行时,令计算机执行本说明书任一实施例所述的方法。
第五方面,本发明实施例还提供了一种采用上述方法烧写得到的芯片。
本发明实施例提供了一种芯片efuse数据烧写方法、装置及存储介质,由于efuse地址中每一个地址上写入的数据被篡改的程度不同,因此,本发明首先确定efuse地址中每一个地址上写入数据的被篡改程度,然后将被篡改程度较高的地址确定为目标地址,且不在该目标地址中写入该芯片的基本数据(即有效数据),而是只将该芯片的基本数据烧写至efuse地址中除该目标地址以外的其它地址中。如此,即使该目标地址写入的数据被篡改,也不会影响芯片的正常工作。
由此可见,本发明提供的方法能够在efuse目标地址写入的数据被改写的情况下,也不会影响芯片的正常工作,从而提高芯片的可靠性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明一实施例提供的一种芯片efuse数据烧写流程图;
图2是本发明一实施例提供的一种计算设备的硬件架构图;
图3是本发明一实施例提供的一种芯片efuse数据烧写装置结构图;
图4是本发明另一实施例提供的一种芯片efuse数据烧写装置结构图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例,基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本发明保护的范围。
如前所述,Efuse地址中存储数据的可靠性是影响芯片稳定性的关键因素,且当efuse地址中写入的数据被篡改后不能再恢复为正常值,从而影响芯片的正常工作。
如表1所示,为现有技术中Efuse地址的存储格式,从表1可以看出,从地址编码最小的地址0开始,就已经用于存储芯片的基本数据(即有效数据)。
表1现有技术Efuse地址的存储格式
地址0 校准值0
地址1 校准值1
地址2 芯片版本号0
地址3 芯片版本号1
地址4 芯片版本号2
地址5 芯片版本号3
地址6 芯片名称
地址n ……
发明人在工作中发现,efuse地址中写入的数据容易被篡改,尤其是地址编码较小的地址对应的数据最容易遭到破坏,被篡改程度最高,而地址编码较大的地址对应的数据被篡改的程度较低,甚至不会被篡改。
针对上述发现,发明人提出可以不在被篡改程度较高的目标地址写入基本数据,如此即使该目标地址写入的数据被篡改,也不会影响芯片的正常工作,从而提高芯片的可靠性。
下面描述以上构思的具体实现方式。
请参考图1,本发明实施例提供了一种芯片efuse数据烧写方法,该方法包括:
步骤100,确定efuse地址中每一个地址上写入数据的被篡改程度;
步骤102,基于efuse地址中每一个地址上的写入数据的被篡改程度,确定efuse地址中被篡改程度不被接受的目标地址;
步骤104,将芯片的基本数据烧写至efuse地址中除该目标地址以外的其它地址中。
本发明实施例中,由于efuse地址中每一个地址上写入的数据被篡改的程度不同,因此,本实施例首先确定efuse地址中每一个地址上写入数据的被篡改程度,然后将被篡改程度较高的地址确定为目标地址,且不在该目标地址中写入该芯片的基本数据(即有效数据),而是只将该芯片的基本数据烧写至efuse地址中除该目标地址以外的其它地址中。如此,即使该目标地址写入的数据被篡改,也不会影响芯片的正常工作。
本实施例提供的方法能够在efuse目标地址写入的数据被改写的情况下,也不会影响芯片的正常工作,从而提高芯片的可靠性。
下面描述图1所示的各个步骤的执行方式。
首先,针对步骤100,确定efuse地址中每一个地址上写入数据的被篡改程度。
Efuse作为芯片中的特殊存储空间,经常被用来存储校准值、版本号和芯片名称等基本数据。Efuse内部由熔丝相互连接,当流经熔丝的电流达到一定程度时,熔丝会被烧断,该位的值会改变,例如从0烧写为1。而由于熔丝熔断是单向的、不可恢复的,因此,eFuse地址中每一位字符的值只能被烧写一次,即当某位的值由0变到1后,将不能再恢复为0。
发明人发现,虽然efuse地址中每一个地址上写入数据都存在被篡改的风险,但每一个地址上写入数据的被篡改程度不同,即被篡改的风险不同,因此,在确定目标地址前,需要确定efuse地址中每一个地址上写入数据的被篡改程度。
在一些实施方式中,确定efuse地址中每一个地址上的写入数据的被篡改程度,包括:
步骤A1,获取若干个样本芯片;每一个样本芯片中均包含efuse;且efuse地址上均烧写有样本数据;
步骤A2,针对每一个样本芯片的efuse地址中每一个地址,均执行:
读取该地址上的数据;
将读取到的数据与该地址上烧写的样本数据作比较,若比较结果相同,则判定该地址上烧写的样本数据未被篡改,若比较结果不相同,则判定该地址上烧写的样本数据被篡改;
步骤A3,统计所述若干个样本芯片efuse地址中相同地址中样本数据被篡改的数量;
步骤A4,根据统计的该数量,确定efuse地址中每一个地址上写入数据的被篡改程度。
针对步骤A1,样本芯片可以是专门用来做篡改程度分析的芯片,也可以是正常出厂使用的芯片,该种情况下,efuse地址上烧写的样本数据为反映芯片基本数据的真实数据。另外,为了得到较准确的统计结果,样本芯片的数量不能过少,当然,样本数量越多,统计结果越准确,计算时间越长,用户可以根据精度要求和计算时长确定样本芯片的数量,本申请不做具体限定。
针对步骤A2,确定样本芯片的数量后,以1000个样本芯片为例,且每一个样本芯片的efuse包含10个地址,地址编号分别记为地址0~地址9,则全部样本芯片中总共有10000个地址;然后针对这10000个地址,均执行:
读取该地址上的数据;
将读取到的数据与该地址上烧写的样本数据作比较,若比较结果相同,则判定该地址上烧写的样本数据未被篡改,若比较结果不相同,则判定该地址上烧写的样本数据被篡改。
针对步骤A3,当将这10000个地址上读取的数据都与相应的样本数据比较完之后,统计这1000个样本芯片efuse地址中相同地址编码对应的地址中样本数据被篡改的数量;例如,这1000个样本芯片中,efuse地址0中样本数据被篡改的数量为3个、efuse地址1中样本数据被篡改的数量为1个……efuse地址9中样本数据被篡改的数量为0个。
针对步骤A4,根据步骤3统计出的数量,确定efuse地址中每一个地址上写入数据的被篡改程度。例如,efuse地址0中样本数据被篡改的数量为3个,则确定efuse地址0上写入数据的被篡改程度为3‰;efuse地址1中样本数据被篡改的数量为1个,则确定efuse地址1上写入数据的被篡改程度为1‰;依次类推,可以评估出efuse地址中每一个地址上的写入数据的被篡改程度。
在该实施例中,通过确定efuse地址中每一个地址上的写入数据的被篡改程度,可以精确定位efuse中需要重点保护的地址,从而更准确的解决问题。
然后,针对步骤102,基于efuse地址中每一个地址上的写入数据的被篡改程度,确定efuse地址中被篡改程度不被接受的目标地址。
在该实施例中,可以根据用户需求确定一个极限值,当某一个地址上的写入数据的被篡改程度高于该极限值时,则将该地址确定为目标地址。
一般而言,efuse地址中每一个地址对应不同地址编码,且地址编码是连续的,如地址0~地址n,n为大于1的自然数,即从地址0~地址n,地址编码逐步增大。
在一些实施方式中,目标地址的数量为一个,且该目标地址为最小地址编码对应的地址,即地址0。这是由于在efuse的全部地址中,地址0为默认地址,因此,当通过某些原因引起误操作时,首先篡改的是地址0中的数据,即地址0写入的数据被篡改的程度最高,而随着地址编码的增大,写入的数据被篡改的程度逐步降低,甚至不会被篡改。因此,将地址0作为目标地址,不仅能够有效防止写入的数据被篡改,还能占用较少的存储空间。
当然,在一些实施方式中,目标地址的数量也可以是多个,目标地址包括最小地址编码对应的地址,且多个目标地址对应的地址编码是连续的。
如上一个实施例所述,地址0写入的数据被篡改的程度最高,而随着地址编码的增大,写入的数据被篡改的程度逐步降低,甚至不会被篡改,因此,地址0必须作为目标地址,除此之外,还可以将地址1和地址2也作为目标地址,如此虽然会占用更多的存储空间,但是防止写入数据被篡改的效果更好。
最后,针对步骤103,将芯片的基本数据烧写至efuse地址中除目标地址以外的其它地址中。
在该实施例中,当确定好目标地址后,需要将efuse其它地址写入芯片的基本数据,即有效数据,以保证芯片能正常运行。
发明人在工作中还发现,在芯片出厂时,会有部分芯片的efuse地址未被写入芯片的基本数据或者写入的数据已经被篡改,如此导致该芯片被装入计算机后无法正常工作。
现有技术中,为了避免发生该种错误,在芯片出厂检测时,需要对芯片efuse地址0~地址n中写入的数据逐一进行检测,排除已经被篡改的芯片,以保证芯片的良率,但是该种检测方法效率较低。
为解决该问题,在一些实施方式中,除步骤103之外,还包括在efuse地址中除目标地址以外的其它地址中确定检测地址,检测地址为未被烧写芯片的基本数据的地址;并将预设检测数据烧写至该检测地址中。通过该预设地址的预设检测数据,能够快速的对该芯片进行良品检测。
在一些实施方式中,在将预设检测数据烧写至该检测地址中之后,能够基于该检测地址的预设检测数据,对芯片进行良品检测,具体检测步骤为:
读取efuse地址中检测地址上烧写的数据;
确定读取的数据与预设检测数据是否相同;
若读取的数据与预设检测数据相同,则确定烧写有芯片的基本数据的地址,并根据确定的地址对烧写的芯片的基本数据进行正确性校验;若校验结果通过,则确定芯片为良品;若校验结果未通过,则确定芯片为非良品;
若读取的数据与预设检测数据不相同,则确定芯片为非良品。
在该实施例中,预设检测数据可以是8’haa,检测地址优选为efuse地址中除目标地址以外的其它地址中地址编码最小的地址。例如,当地址编码为地址0时,则将地址1作为检测地址。这是由于在对efuse地址写入数据时,一般是从最小地址进行写入数据的,如此,当芯片读取到检测地址的数据为预设检测数据时,则可以认为该芯片没有被漏写,那么可以进一步读取该检测地址以后的地址中的数据,并对读取到的数据与芯片的基本数据进行正确性校验,根据校验结果确定该芯片是否为良品。
反之,若读取的数据与预设检测数据不相同,则说明该efuse地址未被写入数据或者写入数据已经被修改,则可以直接将该芯片确定为非良品。
通过该实施例的方法,可以提高芯片的良率以及良品检测的效率。
如表2所示,为本申请方法Efuse地址的存储格式,从表2可以看出,本申请方法Efuse中地址编码最小的地址0不用于存储芯片的基本数据,即该地址中可以是任何值,地址1用于存储预设检测数据,即也不用于存储芯片基本数据,且可以用于芯片良品检测。由于地址0和地址1中写入数据被篡改的几率较大,而其它地址基本不会被修改,如此,即使地址0和地址1中的数据被修改,也不会影响芯片的正常工作,从而提高芯片的可靠性。
表2本申请方法Efuse地址的存储格式
地址0 可以是任意值
地址1 8’haa
地址2 校准值0
地址3 校准值1
地址4 芯片版本号0
地址5 芯片版本号1
地址6 芯片版本号2
地址n ……
如图2、图3所示,本发明实施例提供了一种芯片efuse数据烧写装置。装置实施例可以通过软件实现,也可以通过硬件或者软硬件结合的方式实现。从硬件层面而言,如图2所示,为本发明实施例提供的一种芯片efuse数据烧写装置所在计算设备的一种硬件架构图,除了图2所示的处理器、内存、网络接口、以及非易失性存储器之外,实施例中装置所在的计算设备通常还可以包括其他硬件,如负责处理报文的转发芯片等等。以软件实现为例,如图3所示,作为一个逻辑意义上的装置,是通过其所在计算设备的CPU将非易失性存储器中对应的计算机程序读取到内存中运行形成的。本实施例提供的一种芯片efuse数据烧写装置,包括:
第一确定模块300,用于确定efuse地址中每一个地址上写入数据的被篡改程度;
第二确定模块302,用于基于efuse地址中每一个地址上的写入数据的被篡改程度,确定efuse地址中被篡改程度不被接受的目标地址;
烧写模块304,用于将芯片的基本数据烧写至efuse地址中除目标地址以外的其它地址中。
在本发明实施例中,第一确定模块300可用于执行上述方法实施例中的步骤100,第一确定模块302可用于执行上述方法实施例中的步骤102,烧写模块304可用于执行上述方法实施例中的步骤104。
在本发明一个实施例中,第一确定模块300包括:
获取若干个样本芯片;每一个样本芯片中均包含efuse;且efuse地址上均烧写有样本数据;
针对每一个样本芯片的efuse地址中每一个地址,均执行:
读取该地址上的数据;
将读取到的数据与该地址上烧写的样本数据作比较,若比较结果相同,则判定该地址上烧写的样本数据未被篡改,若比较结果不相同,则判定该地址上烧写的样本数据被篡改;
统计若干个样本芯片efuse地址中相同地址中样本数据被篡改的数量;
根据统计的该数量,确定efuse地址中每一个地址上写入数据的被篡改程度。
在本发明一个实施例中,efuse地址中每一个地址对应不同地址编码,且地址编码是连续的;目标地址的数量为一个,且目标地址为最小地址编码对应的地址。
在本发明一个实施例中,efuse地址中每一个地址对应不同地址编码,且地址编码是连续的;目标地址的数量为多个,目标地址包括最小地址编码对应的地址,且多个目标地址对应的地址编码是连续的。
在本发明一个实施例中,还包括第三确定模块306,用于在efuse地址中除目标地址以外的其它地址中确定检测地址,检测地址为未被烧写芯片的基本数据的地址。
在该实施例中,烧写模块304还用于将预设检测数据烧写至该检测地址中。
在本发明一个实施例中,还包括检测模块308,用于检测芯片是否为良品,具体检测步骤为:
读取efuse地址中检测地址上烧写的数据;
确定读取的数据与预设检测数据是否相同;
若读取的数据与预设检测数据相同,则确定烧写有芯片的基本数据的地址,并根据确定的地址对烧写的芯片的基本数据进行正确性校验;若校验结果通过,则确定芯片为良品;若校验结果未通过,则确定芯片为非良品;
若读取的数据与预设检测数据不相同,则确定芯片为非良品。
可以理解的是,本发明实施例示意的结构并不构成对一种芯片efuse数据烧写装置的具体限定。在本发明的另一些实施例中,一种芯片efuse数据烧写装置可以包括比图示更多或者更少的部件,或者组合某些部件,或者拆分某些部件,或者不同的部件布置。图示的部件可以以硬件、软件或者软件和硬件的组合来实现。
上述装置内的各模块之间的信息交互、执行过程等内容,由于与本发明方法实施例基于同一构思,具体内容可参见本发明方法实施例中的叙述,此处不再赘述。
本发明实施例还提供了一种计算设备,包括存储器和处理器,所述存储器中存储有计算机程序,所述处理器执行所述计算机程序时,实现本发明任一实施例中的一种芯片efuse数据烧写方法。
本发明实施例还提供了一种计算机可读存储介质,所述计算机可读存储介质上存储有计算机程序,所述计算机程序在被处理器执行时,使所述处理器执行本发明任一实施例中的一种芯片efuse数据烧写方法。
本发明实施例还提供了一种芯片,该芯片是由上述实施例任一方法烧写得到的芯片。
具体地,可以提供配有存储介质的系统或者装置,在该存储介质上存储着实现上述实施例中任一实施例的功能的软件程序代码,且使该系统或者装置的计算机(或CPU或MPU)读出并执行存储在存储介质中的程序代码。
在这种情况下,从存储介质读取的程序代码本身可实现上述实施例中任何一项实施例的功能,因此程序代码和存储程序代码的存储介质构成了本发明的一部分。
用于提供程序代码的存储介质实施例包括软盘、硬盘、磁光盘、光盘(如CD-ROM、CD-R、CD-RW、DVD-ROM、DVD-RAM、DVD-RW、DVD+RW)、磁带、非易失性存储卡和ROM。可选择地,可以由通信网络从服务器计算机上下载程序代码。
此外,应该清楚的是,不仅可以通过执行计算机所读出的程序代码,而且可以通过基于程序代码的指令使计算机上操作的操作系统等来完成部分或者全部的实际操作,从而实现上述实施例中任意一项实施例的功能。
此外,可以理解的是,将由存储介质读出的程序代码写到插入计算机内的扩展板中所设置的存储器中或者写到与计算机相连接的扩展模块中设置的存储器中,随后基于程序代码的指令使安装在扩展板或者扩展模块上的CPU等来执行部分和全部实际操作,从而实现上述实施例中任一实施例的功能。
需要说明的是,在本文中,诸如第一和第二之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个…”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同因素。
本领域普通技术人员可以理解:实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成,前述的程序可以存储在计算机可读取的存储介质中,该程序在执行时,执行包括上述方法实施例的步骤;而前述的存储介质包括:ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质中。
最后应说明的是:以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.一种芯片efuse数据烧写方法,其特征在于,包括:
确定efuse地址中每一个地址上写入数据的被篡改程度;
基于efuse地址中每一个地址上的写入数据的被篡改程度,确定efuse地址中被篡改程度不被接受的目标地址;
将所述芯片的基本数据烧写至efuse地址中除所述目标地址以外的其它地址中。
2.根据权利要求1所述的方法,其特征在于,所述确定efuse地址中每一个地址上的写入数据的被篡改程度,包括:
获取若干个样本芯片;每一个样本芯片中均包含efuse;且efuse地址上均烧写有样本数据;
针对每一个样本芯片的efuse地址中每一个地址,均执行:
读取该地址上的数据;
将读取到的数据与该地址上烧写的样本数据作比较,若比较结果相同,则判定该地址上烧写的样本数据未被篡改,若比较结果不相同,则判定该地址上烧写的样本数据被篡改;
统计所述若干个样本芯片efuse地址中相同地址中样本数据被篡改的数量;
根据统计的该数量,确定efuse地址中每一个地址上写入数据的被篡改程度。
3.根据权利要求1所述的方法,其特征在于,所述efuse地址中每一个地址对应不同地址编码,且地址编码是连续的;所述目标地址的数量为一个,且所述目标地址为最小地址编码对应的地址。
4.根据权利要求1所述的方法,其特征在于,所述efuse地址中每一个地址对应不同地址编码,且地址编码是连续的;所述目标地址的数量为多个,所述目标地址包括最小地址编码对应的地址,且多个所述目标地址对应的地址编码是连续的。
5.根据权利要求1所述的方法,其特征在于,还包括:
在efuse地址中除所述目标地址以外的其它地址中确定检测地址,所述检测地址为未被烧写所述芯片的基本数据的地址;
将预设检测数据烧写至所述检测地址中。
6.根据权利要求5所述的方法,其特征在于,在所述将预设检测数据烧写至所述检测地址中之后,还包括:
读取所述efuse地址中所述检测地址上烧写的数据;
确定读取的数据与所述预设检测数据是否相同;
若读取的数据与所述预设检测数据相同,则确定烧写有所述芯片的基本数据的地址,并根据确定的地址对烧写的所述芯片的基本数据进行正确性校验;若校验结果通过,则确定所述芯片为良品;若校验结果未通过,则确定所述芯片为非良品;
若读取的数据与所述预设检测数据不相同,则确定所述芯片为非良品。
7.一种芯片efuse数据烧写装置,其特征在于,包括:
第一确定模块,用于确定efuse地址中每一个地址上写入数据的被篡改程度;
第二确定模块,用于基于efuse地址中每一个地址上的写入数据的被篡改程度,确定efuse地址中被篡改程度不被接受的目标地址;
烧写模块,用于将所述芯片的基本数据烧写至efuse地址中除所述目标地址以外的其它地址中。
8.一种电子设备,包括存储器和处理器,所述存储器中存储有计算机程序,所述处理器执行所述计算机程序时,实现如权利要求1-6中任一项所述的方法。
9.一种计算机可读存储介质,其上存储有计算机程序,当所述计算机程序在计算机中执行时,令计算机执行权利要求1-6中任一项所述的方法。
10.一种基于权利要求1-6中任一所述方法烧写得到的芯片。
CN202210264025.7A 2022-03-17 2022-03-17 一种芯片efuse数据烧写方法、装置及存储介质 Active CN114625385B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210264025.7A CN114625385B (zh) 2022-03-17 2022-03-17 一种芯片efuse数据烧写方法、装置及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210264025.7A CN114625385B (zh) 2022-03-17 2022-03-17 一种芯片efuse数据烧写方法、装置及存储介质

Publications (2)

Publication Number Publication Date
CN114625385A true CN114625385A (zh) 2022-06-14
CN114625385B CN114625385B (zh) 2022-09-27

Family

ID=81902482

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210264025.7A Active CN114625385B (zh) 2022-03-17 2022-03-17 一种芯片efuse数据烧写方法、装置及存储介质

Country Status (1)

Country Link
CN (1) CN114625385B (zh)

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04330542A (ja) * 1991-01-14 1992-11-18 Melco:Kk メモリ装置およびその製造方法
JPH09115299A (ja) * 1995-10-16 1997-05-02 Sony Corp メモリ装置、メモリ装置のドロップアウト検出システム及びメモリ装置のドロップアウト検出方法
WO2011102043A1 (ja) * 2010-02-18 2011-08-25 Inoue Katsumi 情報絞り込み検出機能を備えたメモリ、その使用方法、このメモリを含む装置
CN104598408A (zh) * 2015-02-05 2015-05-06 深圳芯邦科技股份有限公司 一种一次性可编程只读存储器数据烧录方法
CN106683703A (zh) * 2017-03-15 2017-05-17 珠海格力电器股份有限公司 一种数据读取方法、集成电路及芯片
CN107204206A (zh) * 2017-05-25 2017-09-26 深圳市金立通信设备有限公司 一种电子熔丝烧写方法、终端及计算机可读存储介质
CN108446126A (zh) * 2018-05-14 2018-08-24 珠海市微半导体有限公司 一种efuse的烧写装置及烧写方法
CN111124433A (zh) * 2018-10-31 2020-05-08 华北电力大学扬中智能电气研究中心 程序烧写设备、系统及方法
CN111352594A (zh) * 2020-03-12 2020-06-30 上海路虹电子科技有限公司 eFuse中写入数据、读取数据的方法及装置
CN113010121A (zh) * 2021-05-25 2021-06-22 高拓讯达(北京)科技有限公司 一种数据修改方法、装置、设备及存储介质
CN113409878A (zh) * 2021-06-30 2021-09-17 芯天下技术股份有限公司 闪存错误信息检测方法、替换方法、装置、设备及存储介质
CN113778472A (zh) * 2021-09-14 2021-12-10 合肥芯颖科技有限公司 Flash芯片烧写方法、装置及电子设备
CN113870931A (zh) * 2021-10-09 2021-12-31 海光信息技术股份有限公司 数据写入和数据读取方法及装置、电子设备和存储介质

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04330542A (ja) * 1991-01-14 1992-11-18 Melco:Kk メモリ装置およびその製造方法
JPH09115299A (ja) * 1995-10-16 1997-05-02 Sony Corp メモリ装置、メモリ装置のドロップアウト検出システム及びメモリ装置のドロップアウト検出方法
WO2011102043A1 (ja) * 2010-02-18 2011-08-25 Inoue Katsumi 情報絞り込み検出機能を備えたメモリ、その使用方法、このメモリを含む装置
CN104598408A (zh) * 2015-02-05 2015-05-06 深圳芯邦科技股份有限公司 一种一次性可编程只读存储器数据烧录方法
CN106683703A (zh) * 2017-03-15 2017-05-17 珠海格力电器股份有限公司 一种数据读取方法、集成电路及芯片
CN107204206A (zh) * 2017-05-25 2017-09-26 深圳市金立通信设备有限公司 一种电子熔丝烧写方法、终端及计算机可读存储介质
CN108446126A (zh) * 2018-05-14 2018-08-24 珠海市微半导体有限公司 一种efuse的烧写装置及烧写方法
CN111124433A (zh) * 2018-10-31 2020-05-08 华北电力大学扬中智能电气研究中心 程序烧写设备、系统及方法
CN111352594A (zh) * 2020-03-12 2020-06-30 上海路虹电子科技有限公司 eFuse中写入数据、读取数据的方法及装置
CN113010121A (zh) * 2021-05-25 2021-06-22 高拓讯达(北京)科技有限公司 一种数据修改方法、装置、设备及存储介质
CN113409878A (zh) * 2021-06-30 2021-09-17 芯天下技术股份有限公司 闪存错误信息检测方法、替换方法、装置、设备及存储介质
CN113778472A (zh) * 2021-09-14 2021-12-10 合肥芯颖科技有限公司 Flash芯片烧写方法、装置及电子设备
CN113870931A (zh) * 2021-10-09 2021-12-31 海光信息技术股份有限公司 数据写入和数据读取方法及装置、电子设备和存储介质

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
YANG LI等: "A String-in-string-out 256 Bits eFuse Using Full-custom Design in 55nm Process", 《2021 IEEE 14TH INTERNATIONAL CONFERENCE ON ASIC (ASICON)》 *
痞子衡: "i.MXRT四位数系列eFUSE及其烧写方法", 《HTTPS://WWW.NXPIC.ORG.CN/MODULE/FORUM/FORUM.PHP?MOD=VIEWTHREAD&TID=618788》 *
程华丽: "E_fuse读写控制模块的设计与验证", 《中国优秀硕士学位论文全文数据库 信息科技辑》 *
陈巍: "关于芯片测试良品率和测试时间的优化研究", 《中国优秀硕士学位论文全文数据库 信息科技辑》 *

Also Published As

Publication number Publication date
CN114625385B (zh) 2022-09-27

Similar Documents

Publication Publication Date Title
US8429326B2 (en) Method and system for NAND-flash identification without reading device ID table
JP2009187214A (ja) 不良メモリを検出する電子機器、不良メモリ検出方法およびそのためのプログラム
US9514843B2 (en) Methods for accessing a storage unit of a flash memory and apparatuses using the same
CN115629905A (zh) 一种内存故障预警方法、装置、电子设备及可读介质
CN109144754B (zh) 一种可靠性测试方法及装置
US6842867B2 (en) System and method for identifying memory modules having a failing or defective address
JPH07306922A (ja) Icメモリカードおよびそのicメモリカードの検査方法
US7334170B2 (en) Method for resolving parameters of DRAM
US7788550B2 (en) Redundant bit patterns for column defects coding
US6957377B2 (en) Marking of and searching for initial defective blocks in semiconductor memory
US7266015B2 (en) Redundancy substitution method, semiconductor memory device and information processing apparatus
CN111352594A (zh) eFuse中写入数据、读取数据的方法及装置
CN114625385B (zh) 一种芯片efuse数据烧写方法、装置及存储介质
US20070074073A1 (en) Detection system and method
CN113792820A (zh) 用户行为日志异常检测模型的对抗训练方法和装置
CN116612803B (zh) 一种闪存的测试方法、系统、装置及存储介质
JP2004521430A (ja) メモリエラー処理のための方法及び回路装置
JP5029883B2 (ja) 半導体試験装置
US7484147B2 (en) Semiconductor integrated circuit
CN115168115A (zh) 一种基于otp模块的数据修复方法、otp控制器以及芯片
CN114267402B (zh) 闪存的坏存储单元测试方法、装置、设备及存储介质
US9558110B2 (en) Method for managing a flash memory
CN108231134B (zh) Ram良率补救方法及装置
US7139944B2 (en) Method and system for determining minimum post production test time required on an integrated circuit device to achieve optimum reliability
US9940204B2 (en) Memory error recovery

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant