CN114613788A - 显示面板 - Google Patents

显示面板 Download PDF

Info

Publication number
CN114613788A
CN114613788A CN202210208967.3A CN202210208967A CN114613788A CN 114613788 A CN114613788 A CN 114613788A CN 202210208967 A CN202210208967 A CN 202210208967A CN 114613788 A CN114613788 A CN 114613788A
Authority
CN
China
Prior art keywords
data line
display panel
pixel circuit
area
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210208967.3A
Other languages
English (en)
Inventor
刘宏燕
孙飞翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202210208967.3A priority Critical patent/CN114613788A/zh
Priority to US17/771,481 priority patent/US20230284488A1/en
Priority to PCT/CN2022/081418 priority patent/WO2023164980A1/zh
Publication of CN114613788A publication Critical patent/CN114613788A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请公开一种显示面板，通过在显示区第二数据线位于第一数据线与第三数据线之间且第一数据线与第二数据线之间的间距小于第三数据线与第二数据线之间的间距，且第一焊盘位于第二数据线和第三数据线靠近第一数据线的一侧，在垂直于显示区指向绑定区的方向上第二焊盘位于第一焊盘与第三焊盘之间时，第一焊盘与第一数据线电性连接，第二焊盘与第三数据线电性连接，第三焊盘与第二数据线电性连接，以有利于第一数据线与第二数据线之间的寄生电容和第二数据线与第三数据线之间的寄生电容趋于一致。

Description

显示面板
技术领域
本申请涉及显示技术领域，尤其涉及一种显示面板。
背景技术
目前，显示面板中的显示区设置有多条非等间隔设置的数据线时，距离相近的两条数据线之间的寄生电容与距离较远的两条数据线之间的寄生电容不一致，寄生电容的不一致性会影响显示面板的显示效果。
因此，有必要提出一种技术方案以解决数据线之间的寄生电容不一致影响显示效果的问题。
发明内容
本申请的目的在于提供一种显示面板，以解决多条数据线之间的寄生电容不一致影响显示效果的问题。
为实现上述目的，技术方案如下：
一种显示面板，所述显示面板具有显示区和绑定区，所述显示面板包括：
第一数据线，从所述显示区延伸至所述绑定区，且与所述显示区的第一列子像素电性连接；
第二数据线，从所述显示区延伸至所述绑定区，位于所述第一数据线的一侧，且与所述显示区的第二列子像素电性连接，所述第二列子像素位于所述第一列子像素的一侧；以及
第三数据线，从所述显示区延伸至所述绑定区，与所述显示区的第三列子像素电性连接，且所述第二列子像素位于所述第一列子像素和所述第三列子像素之间，在所述显示区所述第二数据线位于所述第一数据线与所述第三数据线之间且所述第一数据线与第二数据线之间的间距小于所述第三数据线与所述第二数据线之间的间距；
第一焊盘，设置于所述绑定区，且位于所述第二数据线和所述第三数据线靠近所述第一数据线的一侧，所述第一焊盘与所述第一数据线电性连接；
第二焊盘，设置于所述绑定区，且与所述第三数据线电性连接；
第三焊盘，设置于所述绑定区，且与所述第二数据线电性连接，在垂直于所述显示区指向所述绑定区的方向上所述第二焊盘位于所述第一焊盘与所述第三焊盘之间；以及
源极驱动芯片，所述源极驱动芯片与所述第一焊盘、所述第二焊盘以及所述第三焊盘连接。
有益效果：本申请公开一种显示面板，通过在显示区第二数据线位于第一数据线与第三数据线之间且第一数据线与第二数据线之间的间距小于第三数据线与第二数据线之间的间距，且第一焊盘位于第二数据线和第三数据线靠近第一数据线的一侧，在垂直于显示区指向绑定区的方向上第二焊盘位于第一焊盘与第三焊盘之间时，第一焊盘与第一数据线电性连接，第二焊盘与第三数据线电性连接，第三焊盘与第二数据线电性连接，以有利于在显示区和绑定区之间的区域第一数据线与第二数据线之间的间距增大且第二数据线与第三数据线之间的间距减小，进而有利于第一数据线与第二数据线之间的寄生电容和第二数据线与第三数据线之间的寄生电容趋于一致。
附图说明
图1为本申请实施例显示面板的示意图；
图2为图1所示显示面板的局部平面示意图；
图3为图1所示显示面板的子像素的像素电路的示意图；
图4为图2所示显示面板中子像素的像素电路与数据线连接的示意图；
图5为图1所示显示面板的截面示意图；
图6A-6J为图3所示一个子像素的像素电路和与像素电路连接的多个信号线的膜层叠构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
请参阅图1，本申请提供一种显示装置50，显示装置50可以为液晶显示装置、有机发光二极管显示装置、微型发光二极管显示装置以及次毫米发光二极管显示装置中的任意一种。具体地，显示装置50为有机发光二极管显示装置。
显示装置50包括显示面板10、源极驱动芯片20、栅极驱动电路30、发光控制驱动电路40。
显示面板10具有显示区10a、扇形区10b以及绑定区10c，在第二方向上扇形区10b位于显示区10a与绑定区10c之间，且第二方向为显示区10a指向绑定区10c的方向。
显示面板10包括多个子像素101、多条数据线102、第一扫描信号线1031、第二扫描信号线1032、第三扫描信号线1033、发光控制信号线1034、第一电源电压线104、第二电源电压线105、第一初始化电压线1061、第二初始化电压线1062以及多个焊盘。
多个子像素101沿行方向(第一方向)和列方向(第二方向)阵列地设置于显示面板10的显示区10a。多个子像素101包括红色子像素、蓝色子像素以及绿色子像素，红色子像素、蓝色子像素以及绿色子像素呈Pentile RGB排布。
其中，多个像素101包括同行设置且沿第一方向依次排布的第一红色子像素R1、第一绿色子像素G1、第一蓝色子像素B1、第二绿色子像素G2、第二红色子像素R2、第三绿色子像素G3、第二蓝色子像素B2以及第四绿色子像素G4，第一方向与第二方向垂直。第一红色子像素R1、第一绿色子像素G1、第一蓝色子像素B1以及第二绿色子像素G2作为一个重复单元，第二红色子像素R2、第三绿色子像素G3、第二蓝色子像素B2以及第四绿色子像素G4作为一个重复单元，多个重复单元在行方向上重复设置。
可以理解的是，红色子像素、蓝色子像素以及绿色子像素可以呈标准RGB排布，且多个子像素101还可以包括白色子像素。
第一扫描信号线1031、第二扫描信号线1032、第三扫描信号线1033、发光控制信号线1034、第一初始化电压线1061以及第二初始化电压线1062均设置于显示区10a且沿第一方向延伸。一条第一扫描信号线1031、一条第二扫描信号线1032、一条第三扫描信号线1033、一条发光控制信号线1034、一条第一初始化电压线1061以及一条第二初始化电压线1062在行方向上穿过一行子像素101。
栅极驱动电路30与第一扫描信号线1031、第二扫描信号线1032、第三扫描信号线1033均电性连接，栅极驱动电路30向第一扫描信号线1031输出第一扫描信号Pscan(n)，栅极驱动电路30向第二扫描信号线1032输出第二扫描信号Nscan(n)，栅极驱动电路30向第三扫描信号线1033输出第三扫描信号Nscan(n+1)。
发光控制驱动电路40与发光控制信号线1034连接，发光控制驱动电路40向发光控制信号线1034输出发光控制信号EM。
第一初始化电压线1061以及第二初始化电压线1062可从外部电压源获取对应的信号。第一初始化电压线1061用于传输第一初始化电压Vi1。第二初始化电压线1062用于传输第二初始化电压Vi2。
多条第一电源电压线104设置于显示区10a且在第二方向上延伸，一条第一电源电压线104设置于相邻的两条数据线102之间。第二电源电压线105位于显示区10a且沿着显示区10a的边缘设置。
第一电源电压线104以及第二电源电压线105可从外部电压源获取对应的信号。第一电源电压线104用于传输第一电源电压VDD，第一电源电压VDD为预定的高电平电压；第二电源电压线105用于传输第二电源电压VSS，第二电源电压VSS为预定的低电平电压。
多个焊盘沿第一方向并排地设置于绑定区10c，源极驱动芯片20绑定于多个焊盘上，多个焊盘与多条数据线102一对一电性连接。源极驱动芯片20通过多个焊盘向多条数据线102输出数据信号DATA。
其中，多个焊盘包第一焊盘1071、第二焊盘1072、第三焊盘1073以及第四焊盘1074，第二焊盘1072位于第一焊盘1071与第三焊盘1073之间，第四焊盘1074位于第三焊盘1073远离第二焊盘1072的一侧。
请参阅图2，多条数据线102在第二方向上从显示区10a经过扇形区10b延伸至与绑定区10c的多个焊盘电性连接，多条数据线102之间相互绝缘。其中，多条数据线102包括第一数据线1021、第二数据线1022、第三数据线1023以及第四数据线1024，第二数据线1022和第三数据线1023位于第一数据线1021和第四数据线1024之间，第一焊盘1071位于第二数据线1022和第三数据线1023靠近第一数据线1021的一侧。
在显示区10a，第二数据线1022位于第一数据线1021与第三数据线1023之间，第四数据线1024位于第二数据线1022和第三数据线1023远离第一数据线1021的一侧，第四数据线1024与第三数据线1023之间的间距等于第一数据线1021与第二数据线1022之间的间距。
在显示区10a，第一数据线1021与显示区10a的第一列子像素电性连接，第二数据线1022与显示区10a的第二列子像素电性连接，第三数据线1023与显示区10a的第三列子像素电性连接，第四数据线1024与显示区10a的第四列子像素电性连接，第二列子像素位于第一列子像素和第三列子像素之间，第四列子像素位于第三列子像素远离第二列子像素的一侧。其中，第一列子像素包括第一红色子像素R1，第二列子像素包括第一绿色子像素G1，第三列子像素包括第一蓝色子像素B1，第四列子像素包括第二绿色子像素G2。
请参阅图3，每个子像素101包括一个像素电路1011，每个像素电路1011包括有机发光二极管OLED、多个晶体管T1至T7、电容器C1至C2。一个像素电路1011输入有数据信号DATA、第一扫描信号Pscan、第二扫描信号Nscan(n)、第三扫描信号Nscan(n+1)、发光控制信号EM、第一电源电压VDD、第二电源电压VSS、第一初始化电压Vi1以及第二初始化电压Vi2。
有机发光二极管OLED包括阳极、阴极以及位于阳极和阴极之间的有机发光层。有机发光二极管OLED的阴极接入第二电源电压VSS。
第一电容器C1包括第一电极板和第二电极板。第一电容器C1的第一电极板与第一晶体管T1的栅极、第三晶体管T3的第一极、第四晶体管T4的第一极连接，第一电容器C1的第二电极板接入第一电源电压VDD。
第二电容器C2包括第三电极板和第四电极板。第二电容器C2的第三电极板与第一晶体管T1的栅极、第三晶体管T3的第一极、第四晶体管T4的第一极连接，第二电容器C2的第四电极板接入第一扫描信号Pscan。
多个晶体管T1至T7中的每个包括栅极、第一极和第二极。多个晶体管T1至T7中的第一极为源极或漏极中的一者，多个晶体管T1至T7中的第二极为源极和漏极中的另一者。
多个晶体管T1至T7均为薄膜晶体管。晶体管T1至T7中的每个可为PMOS晶体管和NMOS晶体管中的任一种,晶体管T1至T7中的每个的有源层为多晶硅、金属氧化物中的任一种。
具体地，第一晶体管T1、第二晶体管T2、第五晶体管T5、第六晶体管T6以及第七晶体管T7均是PMOS晶体管。第一晶体管T1、第二晶体管T2、第五晶体管T5、第六晶体管T6以及第七晶体管T7的有源层均位于第一半导体层，第一半导体层为低温多晶硅有源层。第三晶体管T3和第四晶体管T4均是NMOS晶体管，且第三晶体管T3和第四晶体管T4的有源层均位于第二半导体层，第二半导体层为金属氧化物有源层。
需要说明的是，PMOS晶体管和NMOS晶体管的特性彼此不同。第三晶体管T3和第四晶体管T4由具有相对良好的关断特性的NMOS晶体管形成，使得在有机发光二极管OLED的发光周期期间可减小驱动电流的泄漏。
第一晶体管T1的栅极连接第一电容器C1的第一电极板、第二电容器C2的第三电极板、第三晶体管T3的第一极、第四晶体管T4的第一极。第一晶体管T1的第一极通过第五晶体管T5接入第一电源电压VDD，第一晶体管T1的第一极通过第二晶体管T2接入数据信号DATA。第一晶体管T1的第二极通过第六晶体管T6连接有机发光二极管OLED的阳极。第一晶体管T1根据第二晶体管T2的开关操作来接收数据信号DATA，并且将驱动电流供给到有机发光二极管OLED。
第二晶体管T2的栅极接入第一扫描信号Pscan。第二晶体管T2的第一极接入数据信号DATA。第二晶体管T2的第二极与第一晶体管T1的第一极连接，且第二晶体管T2的第二极通过第五晶体管T5接入第一电源电压VDD。第二晶体管T2响应于第一扫描信号Pscan而被导通以执行将数据信号DATA传输到第一晶体管T1的第一极的开关操作。
第三晶体管T3的栅极接入第二扫描信号Nscan(n)。第三晶体管T3的第一极与第四晶体管T4的第一极以及第一晶体管T1的栅极连接，第三晶体管T3的第二极与第一晶体管T1的第二极以及第六晶体管T6的第一极连接。第三晶体管T3响应于第二扫描信号Nscan(n)而导通以连接第一晶体管T1的栅极和第二极，进而二极管式连接第一晶体管T1。通过第一晶体管T1的阈值电压在第一晶体管T1的栅电极与第二电极之间生成电压差，并且具有补偿阈值电压的数据信号DATA供给到第一晶体管T1的栅电极，从而补偿第一晶体管T1的阈值电压偏差。
第四晶体管T4的栅极接入第三扫描信号Nscan(n+1)，第四晶体管T4的第一极与第一晶体管T1的栅极、第一电容器C1的第一电极板、第二电容器C2的第三电极板以及第三晶体管T3的第一极连接，第四晶体管T4的第二极接入第一初始化电压Vi1。第四晶体管T4响应于第三扫描信号Nscan(n+1)而导通以将第一初始化电压Vi1输出至第一晶体管T1的栅极，以执行初始化第一晶体管T1的栅极的电压的操作。
第五晶体管T5的栅极接入发光控制信号EM，第五晶体管T5的第一极接入第一电源电压VDD，第五晶体管T5的第二极与第一晶体管T1的第一极以及第二晶体管T2的第二极连接。
第六晶体管T6的栅极接入发光控制信号EM，第六晶体管T6的第一极连接第一晶体管T1的第二极和第三晶体管T3的第二极，第六晶体管T6的第二极连接有机发光二极管OLED的阳极以及第七晶体管T7的第一极。
第七晶体管T7的栅极接入第一扫描信号Pscan，第七晶体管T7的第一极连接有机发光二极管OLED的阳极以及第六晶体管T6的第二极，第七晶体管T7的第二极接入第二初始化电压Vi2。第七晶体管T7响应于第一扫描信号Pscan而导通以将第一扫描信号Pscan传输至有机发光二极管OLED的阳极，实现机发光二极管OLED的阳极的初始化。
请参阅图4，第一红色子像素R1包括第一像素电路1012，第一像素电路1012与第一数据线1021电性连接；第一绿色子像素G1包括第二像素电路1013，第二像素电路1013与第二数据线1022电性连接；第一蓝色子像素B1包括第三像素电路1014，第三像素电路1014与第三数据线1023电性连接；第二绿色子像素G2包括第四像素电路1015，第四像素电路1015与第四数据线1024电性连接。
其中，在显示区10a，第一像素电路1012的至少部分位于第一数据线1021远离第二数据线1022的一侧，第二像素电路1013的至少部分以及第三像素电路1014的至少部分位于第二数据线1022与第三数据线1023之间，第四像素电路1015的至少部分位于第四数据线1024远离第三数据线1023的一侧。
具体地，第一像素电路1012分为第一部分和第二部分，第一像素电路1012的第二部分占用的面积大于第一像素电路1012的第一部分占用的面积，第一像素电路1012的第一部分与第一数据线1021重叠，第一像素电路1012的第二部分位于第一数据线1021远离第二数据线1022的一侧，因此，第一像素电路1012主要位于第一数据线1021远离第二数据线1022的一侧。
第二像素电路1013也分为第一部分和第二部分，第二像素电路1013的第二部分占用的面积大于第二像素电路1013的第一部分占用的面积，第一像素电路1012的第一部分与第二像素电路1013的第一部分相同，且第二像素电路1013的第二部分与第一像素电路1012的第二部分相同。第二像素电路1013的第一部分与第二数据线1022重叠，第二像素电路1013的第二部分位于第二数据线1022远离第一数据线1021的一侧。第一像素电路1012和第二像素电路1013关于第一数据线1021和第二数据线1022之间的中心线对称设置。
第三像素电路1014也分为第一部分和第二部分，第三像素电路1014的第一部分与第二像素电路1013的第一部分相同，第三像素电路1014的第二部分与第二像素电路1013的第二部分相同，第三像素电路1014的第二部分占用的面积大于第三像素电路1014的第一部分占用的面积。第三像素电路1014的第一部分与第三数据线1023重叠设置，第三像素电路1014的第二部分与第二像素电路1013的第二部分相邻设置且两者设置于第二数据线1022和第三数据线1023之间。第二像素电路1013与第三像素电路1014关于第二数据线1022和第三数据线1023之间的中心线对称设置。第二像素电路1013与第三像素电路1014共用一条第一电源电压线104，第二像素电路1013与第三像素电路1014共用的一条第一电源电压线104位于第二数据线1022和第三数据线1023之间。
第四像素电路1015也分为第一部分和第二部分，第四像素电路1015的第二部分占用的面积大于第四像素电路1015的第一部分占用的面积，第四像素电路1015的第一部分与第三像素电路1014的第一部分相同，第四像素电路1015的第二部分与第三像素电路1014的第二部分相同。第四像素电路1015的第一部分与第四数据线1024重叠设置，第四像素电路1015的第二部分位于第四数据线1024远离第三数据线1023的一侧。第四像素电路1015与第三像素电路1014关于第三数据线1023与第四数据线1024之间的中心线对称设置。
由于每个像素电路1011包括P型晶体管和N型晶体管，需要输入至P型晶体管和N型晶体管中两种不同类型的扫描信号，导致每个像素电路中的走线复杂，通过相邻像素电路之间镜像对称设置，减少多个像素电路布设所需的空间。
可以理解的是，一个第二像素电路1013的所有部分以及一个第三像素电路1014的所有部分也可以位于第二数据线1022与第三数据线1023之间，且一个第一像素电路1012的所有部分位于第一数据线1021远离第二数据线1022的一侧，一个第四像素电路1015的所有部分位于第四数据线1024远离第三数据线1023的一侧。
由于如图4所示像素电路与数据线的布设，导致在显示区第一数据线1021与第二数据线1022之间的间距小于第三数据线1023与第二数据线1022之间的间距，第四数据线1024与第三数据线1023之间的间距小于第三数据线1023与第二数据线1022之间的间距。
第一数据线1021与第二数据线1022之间的间距和第三数据线1023与第二数据线1022之间的间距不同，第三数据线1023与第二数据线1022之间的间距和第四数据线1024与第三数据线1023之间的间距不同，导致第一数据线1021与第二数据线1022之间的寄生电容和第三数据线1023与第二数据线1022之间的寄生电容不同，且第三数据线1023与第二数据线1022之间的寄生电容和第四数据线1024与第三数据线1023之间的寄生电容也会不同，即相邻数据线之间的寄生电容不一致，寄生电容不一致会影响显示面板的显示效果。
针对相邻数据线之间的寄生电容不一致的问题，本申请通过第一焊盘1071与第一数据线1021电性连接，第二焊盘1072与第三数据线1023电性连接，第三焊盘1073与第二数据线1022电性连接，第四焊盘1074与第四数据线1024电性连接，以有利于在显示区10a与绑定区10c之间的区域第一数据线1021与第二数据线1022之间的间距大于第二数据线1022与第三数据线1023之间的间距，第四数据线1024与第三数据线1023之间的间距大于第三数据线1023与第二数据线1022之间的间距，进而使得第一数据线1021与第二数据线1022之间的寄生电容、第二数据线1022与第三数据线1023之间的寄生电容以及第三数据线1023与第四数据线1024之间的寄生电容趋于一致，进而保证显示面板的显示效果。
具体地，如图2所示，在扇形区10b与显示区10a之间的区域第三数据线1023与第二数据线1022交叉，且在扇形区10b第三数据线1023位于第二数据线1022与第一数据线1021之间，以使得第二焊盘1072与第三数据线1023电性连接，第三焊盘1073与第二数据线1022电性连接，进而使得在扇形区10b第一数据线1021与第二数据线1022之间的间距大于第二数据线1022与第三数据线1023之间的间距，第三数据线1023与第四数据线1024之间的间距大于第三数据线1023与第二数据线1022之间的间距。
在扇形区10b，第一数据线1021与第三数据线1023之间的间距、第三数据线1023与第二数据线1022之间的间距以及第二数据线1022与第四数据线1024之间的间距互相相等。
在显示区10a和扇形区10b之间的区域，第二数据线1022和第三数据线1023中的一者包括第一走线段10231和第二走线段10232，第二走线段10232与第一走线段10231位于不同的金属层且电性连接，第二数据线1022和第三数据线1023中的另一者包括第三走线段10221，第三走线段10221与第二走线段10232位于不同的金属层，且第三走线段10221与第二走线段10232之间电性绝缘且交叉，在显示面板10的厚度方向上，第二走线段10232和第三走线段10221分别位于第一走线段10231的相对两侧，以使第二走线段10232与第三走线段10221之间正面相交形成的寄生电容最小，避免正面相交产生的寄生电容太大造成显示不均的问题。
具体地，第二数据线1022包括第三走线段10221，第三走线段10221向远离第一数据线1021的方向延伸，第三走线段10221与第一方向平行；第三数据线1023包括位于不同金属层且电性连接的第一走线段10231和第二走线段10232，第三走线段10221与第二走线段10232分别位于第一走线段10231的相对两侧，第一走线段10231向靠近第一数据线1021的方向延伸，第一走线段10231与第一方向平行，第二走线段10232与第二方向平行。
可以理解的是，第二数据线1022也可以包括位于不同金属层且电性连接的第一走线段10231和第二走线段10232，而第三数据线1023包括第三走线段10221。
显示面板10还包括基板11，第三走线段10221位于第一走线段10231与基板11之间。
在显示面板10的厚度方向上，在扇形区10b的第一数据线1021和第二数据线1022位于同层且由相同材料制备得到，在扇形区10b的第三数据线1023与第四数据线1024位于同层且由相同材料制备得到，以有利于在扇形区10b利用不同的金属层进行布线，减少扇形区的数据线之间短路的风险。
在显示区10a，第一数据线1021、第二数据线1022、第三数据线1023以及第四数据线1024均同层设置且由相同的材料制备得到，以简化制程。
在显示面板10的厚度方向上，位于显示区10a的第一数据线1021、第二数据线1022、第三数据线1023以及第四数据线1024位于第二走线段10232远离基板11的一侧。
如图5所示，显示面板10包括依次叠置的基板11、缓冲层12、第一半导体层13、第一绝缘层14、第一导电层15、第二绝缘层16、第二导电层17、第三绝缘层18、第二半导体层19、第四绝缘层21、第三导电层22、第五绝缘层23、第四导电层24、第一平坦化层25、第五导电层26、第二平坦化层27、第一电极层28、像素定义层29、有机发光层31以及第二电极层32。
其中，缓冲层12、第一绝缘层14、第二绝缘层16、第三绝缘层18、第四绝缘层21以及第五绝缘层23均有无机膜层，第一平坦化层25以及第二平坦化层27均为有机膜层且厚度为1微米-3微米。
位于显示区10a的第一数据线1021、第二数据线1022、第三数据线1023以及第四数据线1024均位于第五导电层26。在扇形区10b的第一数据线1021和第二数据线1022、位于扇形区10b与显示区10a之间的第二数据线1022的第三走线段10221均位于第一导电层15。在扇形区10b的第三数据线1023与第四数据线1024、位于扇形区10b与显示区10a之间的第三数据线1023的第一走线段10231位于第二导电层17。位于扇形区10b与显示区10a之间的第三数据线1023的第二走线段10232位于第四导电层24。
以下描述结合图5所示显示面板的具体膜层叠构描述图4中的第二像素电路1013以及与第二像素电路1013电性连接的信号线的平面布设，根据镜像对称的原理，可以得知第三像素电路1014、第一像素电路1012以及第四像素电路1015的平面布设。
第一半导体层13是形成第一晶体管T1、第二晶体管T2、第五晶体管T5、第六晶体管T6以及第七晶体管T7的有源层。第一半导体层13的制备材料为低温多晶硅。
如图6A所示，第一半导体层13包括第一竖直部131、第二竖直部132、第三竖直部133、第四竖直部134、第一水平延伸部135以及第二水平延伸部136。第一竖直部131、第二竖直部132、第三竖直部133以及第四竖直部134基本上延列方向延伸，第一水平延伸部135以及第二水平延伸部136基本上延行方向延伸。
第一水平延伸部135连接于第一竖直部131与第二竖直部132之间，第二竖直部132连接第一水平延伸部135和第二水平延伸部136，第三竖直部133连接于第二水平延伸部136远离第二竖直部132的一侧。第四竖直部134与第一竖直部131、第二竖直部132、第三竖直部133、第一水平延伸部135以及第二水平延伸部136均分离。第一竖直部131和第二竖直部132位于像素电路相对边缘，第四竖直部134与第一竖直部131相邻设置。
第一水平延伸部135包括第一晶体管T1的沟道，第一竖直部131包括第二晶体管T2的沟道和第五晶体管T5的沟道，第二竖直部132包括第六晶体管T6的沟道，第四竖直部134包括第七晶体管T7的沟道。
如图6B所示，第一导电层15包括第一扫描信号线1031、第一晶体管T1的栅极151以及发光控制信号线1034，第一扫描信号线1031和发光控制信号线1034均沿行方向延伸，第一晶体管T1的栅极151位于第一扫描信号线1031与发光控制信号线1034之间。
第一扫描信号线1031包括第二晶体管T2的栅极和第七晶体管T7的栅极。发光控制信号线1034包括第五晶体管T5的栅极和第六晶体管T6的栅极。
第一晶体管T1的栅极151与第一水平延伸部135重叠。第一扫描信号线1031与第一竖直部131和第四竖直部134交叉。发光控制信号线1034与第一竖直部131和第二竖直部132交叉。
如图6C所示，第二导电层17包括第一初始化电压线1061、第三下扫描信号线171、第二下扫描信号线172以及第二电极板173。第一初始化电压线1061、第三下扫描信号线171以及第二下扫描信号线172均是沿行方向延伸，且第三下扫描信号线171位于第一初始化电压线1061和第二下扫描信号线172之间。第二电极板173位于第二下扫描信号线172远离第三下扫描信号线171的一侧。
第三下扫描信号线171包括第四晶体管T4的下栅极，第二下扫描信号线172包括第三晶体管T3的下栅极。
第一初始化电压线1061、第三下扫描信号线171与第四竖直部134交叉。第二下扫描信号线172与第一竖直部131交叉。
第二电极板173与第一晶体管T1的栅极151重叠，第一晶体管T1的栅极151为第一电容器C1的第一电极板。第二电极板173的中间位置包括开口173a。
如图6D所示，第二半导体层19是形成第三晶体管T3和第四晶体管T4的有源层。第二半导体层19的制备材料为金属氧化物，金属氧化物包括氧化铟镓锌。
第二半导体层19包括第五竖直部191，第五竖直部191沿列方向延伸。第五竖直部191包括第三晶体管T3的沟道和第四晶体管T4的沟道。
第五竖直部191与第三下扫描信号线171以及第二下扫描信号线172交叉。第五竖直部191与第一扫描信号线1031交叉，第五竖直部191与第一扫描信号线1031重叠的部分为第二电容器C2的第三电极板，第一扫描信号线1031与第五竖直部191重叠的部分为第二电容器C2的第四电极板。
如图6E所示，第三导电层22包括第三上扫描信号线221和第二上扫描信号线222，第三上扫描信号线221和第二上扫描信号线222均沿行方向延伸。
第三上扫描信号线221对应第三下扫描信号线171设置，且第三上扫描信号线221与第三下扫描信号线171重叠，第三上扫描信号线221与对应第三下扫描信号线171电性连接且两者共同组成第三扫描信号线1033。
第二上扫描信号线222对应第二下扫描信号线172设置，且第二上扫描信号线222与第二下扫描信号线172重叠，第二上扫描信号线222与对应的第二下扫描信号线172电性连接且两者共同组成第二扫描信号线1032。
第三上扫描信号线221包括第四晶体管T4的上栅极，第二上扫描信号线222包括第三晶体管T3的上栅极。
第三上扫描信号线221和第二上扫描信号线222均与第五竖直部191交叉。
如图6F所示，显示面板10包括第一接触孔VIA1至第八接触孔VIA8，第一接触孔VIA1至第八接触孔VIA8用于搭接第四导电层24与第一半导体层13、第一导电层15以及第二导电层17中的至少一者。
第一接触孔VIA1使第一竖直部131的部分暴露。通过第一接触孔VIA1电性连接第二晶体管T2的第一极和下文中第四导电层24的第一引线241。第一接触孔VIA1贯穿第一绝缘层14至第五绝缘层23。
第二接触孔VIA2使第四竖直部134的部分暴露。通过第二接触孔VIA2电性连接第七晶体管T7的第二极和下文中第四导电层24的第二初始化电压线1062。第二接触孔VIA2贯穿第一绝缘层14至第五绝缘层23。
第三接触孔VIA3对应开口173a设置。通过第三接触孔VIA3和开口173a电性连接第一晶体管T1的栅极151和下文中第四导电层24中第二引线242。第三接触孔VIA3贯穿第一绝缘层14至第五绝缘层23。
第四接触孔VI4使第二电极板173的部分暴露。通过第四接触孔VI4电性连接第二电极板173和下文中第四导电层24中第三引线243，第三引线243传输第一电源电压VDD，以使第二电极板173接入第一电源电压VDD。第四接触孔VI4贯穿第三绝缘层18至第五绝缘层23。
第五接触孔VI5使第一水平延伸部135的部分暴露。通过第五接触孔VI5电性连接第一晶体管T1的第二极和下文中第四导电层24中的第四引线244。第五接触孔VI5贯穿第一绝缘层14至第五绝缘层23。
第六接触孔VI6使第一初始化电压线1061的部分暴露。通过第六接触孔VI6电性连接第一初始化电压线1061和下文中第四导电层24中的第五引线245，以将第一初始化电压线1061传输的第一初始化电压VI1传输至第五引线245。第六接触孔VI6贯穿第二绝缘层16至第五绝缘层23。
第七接触孔VI7使第一竖直部131的部分暴露。通过第七接触孔VI7电性连接第五晶体管T5的第一极和下文中第四导电层24中的第三引线243，以使第五晶体管T5的第一极接入第一电源电压VDD。第七接触孔VI6贯穿第一绝缘层14至第五绝缘层23。
第八接触孔VI8使第二水平延伸部136的部分暴露。通过第八接触孔VI8电性连接第六晶体管T6的第二极和下文中第四导电层24中的第六引线246。
如图6G所示，显示面板10包括第九接触孔VIA9至第十一接触孔VIA11，第九接触孔VIA9至第十一接触孔VIA11用于搭接第四导电层24和第二半导体层19。
第九接触孔VIA9使第五竖直部191暴露。通过第九接触孔VIA9电性连接第四晶体管T4的第二极和下文中第四导电层24中的第二初始化电压线1062。
第十接触孔VIA10使第五竖直部191暴露。通过第十接触孔VIA10电性连接下文中第四导电层24中的第二引线242与第四晶体管T4的第一极和第三晶体管T3的第一极，以使第二引线242桥接第一晶体管T1的栅极151与第四晶体管T4的第一极和第三晶体管T3的第一极。
第十一接触孔VIA11使第五竖直部191暴露。通过第十一接触孔VIA11电性连接下文中第四导电层24中的第四引线244，以时第四引线244桥接第一晶体管T1的第二极和第三晶体管T3的第二极。
如图6H所示，第四导电层24包括第一引线241至第六引线246以及第二初始化电压线1062。
第二初始化电压线1062沿行方向延伸且与第四竖直部134、第一竖直部131以及第五竖直部191交叉。
第一引线241与第一竖直部131重叠。第二引线242倾斜设置，且第二引线242的一端与第五竖直部191重叠，第二引线242的另一端与第一晶体管T1的栅极重叠设置，第二引线242的一端与第二引线242的另一端相对设置。第三引线243呈L型块状，第三引线243与第二电极板173以及第一竖直部131重叠。第四引线244与第五竖直部191以及第一水平延伸部135重叠。第五引线245与第一初始化电压线1061重叠。第六引线246与第二水平延伸部136重叠。
如图6I所示，第一平坦化层25包括第十二接触孔VIA12至第十四接触孔VIA14。第十二接触孔VIA12至第十四接触孔VIA14用于搭接第四导电层24和第五导电层26。
第十二接触孔VIA12与第一引线241重叠设置。第十二接触孔VIA12用于电性连接第一引线241和下文中第五导电层26的数据线102，以使第二晶体管T2的第一极与数据线102电性连接。
第十三接触孔VIA13与第六引线246重叠设置。第十三接触孔VIA13用于电性连接第六引线246和下文中第五导电层26的第七引线261，以使第七引线261与第六晶体管T6的第二极电性连接。
第十四接触孔VIA14与第三引线243重叠设置。第十四接触孔VIA14用于电性连接第三引线243和下文中第五导电层26的第一电源电压线104，以使第三引线243输入第一电源电压VDD。
如图6J所示，第五导电层26包括第一电源电压线104、数据线102以及第七引线261。第一电源电压线104与数据线102均沿列方向延伸。
数据线102与第一竖直部131重叠。第一电源电压线104与第五竖直部191以及第三引线243等重叠。第七引线261与第六引线246重叠设置。
以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (12)

1.一种显示面板，其特征在于，所述显示面板具有显示区和绑定区，所述显示面板包括：
第一数据线，从所述显示区延伸至所述绑定区，且与所述显示区的第一列子像素电性连接；
第二数据线，从所述显示区延伸至所述绑定区，位于所述第一数据线的一侧，且与所述显示区的第二列子像素电性连接，所述第二列子像素位于所述第一列子像素的一侧；以及
第三数据线，从所述显示区延伸至所述绑定区，与所述显示区的第三列子像素电性连接，且所述第二列子像素位于所述第一列子像素和所述第三列子像素之间，在所述显示区所述第二数据线位于所述第一数据线与所述第三数据线之间且所述第一数据线与第二数据线之间的间距小于所述第三数据线与所述第二数据线之间的间距；
第一焊盘，设置于所述绑定区，且位于所述第二数据线和所述第三数据线靠近所述第一数据线的一侧，所述第一焊盘与所述第一数据线电性连接；
第二焊盘，设置于所述绑定区，且与所述第三数据线电性连接；
第三焊盘，设置于所述绑定区，且与所述第二数据线电性连接，在垂直于所述显示区指向所述绑定区的方向上所述第二焊盘位于所述第一焊盘与所述第三焊盘之间；以及
源极驱动芯片，所述源极驱动芯片与所述第一焊盘、所述第二焊盘以及所述第三焊盘连接。
2.根据权利要求1所述的显示面板，其特征在于，所述显示面板还具有位于所述显示区和所述绑定区之间的扇形区；
在所述扇形区与所述显示区之间的区域，所述第三数据线与所述第二数据线交叉；
在所述扇形区，所述第三数据线位于所述第二数据线与所述第一数据线之间。
3.根据权利要求2所述的显示面板，其特征在于，在所述显示区和扇形区之间的区域，所述第二数据线和所述第三数据线中的一者位于包括第一走线段和第二走线段，所述第二走线段与所述第一走线段位于不同的金属层且电性连接，所述第二数据线和所述第三数据线中的另一者包括第三走线段，所述第三走线段与所述第二走线段位于不同的金属层，且所述第三走线段与所述第二走线段之间电性绝缘且交叉；
其中，在所述显示面板的厚度方向上，所述第二走线段和所述第三走线段分别位于所述第一走线段的相对两侧。
4.根据权利要求3所述的显示面板，其特征在于，所述显示面板还包括基板，所述第三走线段位于所述第一走线段与所述基板之间。
5.根据权利要求4所述的显示面板，其特征在于，所述显示面板还包括：
第四数据线，从所述显示区延伸至所述绑定区，所述第四数据线与所述显示区的第四列子像素电性连接，所述第四列子像素位于所述第三列子像素远离所述第二列子像素的一侧，所述第四数据线位于所述第二数据线和所述第三数据线远离所述第一数据线的一侧，在所述显示区所述第四数据线与所述第三数据线之间的间距小于所述第三数据线与所述第二数据线之间的间距；以及
第四焊盘，设置于所述绑定区，位于所述第三焊盘远离所述第二焊盘的一侧，所述第四焊盘与所述第四数据线电性连接，且与所述源极驱动芯片连接。
6.根据权利要求5所述的显示面板，其特征在于，在所述显示面板的厚度方向上，在所述扇形区的所述第一数据线和所述第二数据线位于同层且由相同材料制备得到；
在所述显示面板的厚度方向上，在所述扇形区的所述第三数据线与所述第四数据线位于同层且由相同材料制备得到。
7.根据权利要求5所述的显示面板，其特征在于，在所述显示区，所述第一数据线、所述第二数据线、所述第三数据线以及所述第四数据线均同层设置且由相同的材料制备得到。
8.根据权利要求7所述的显示面板，其特征在于，在所述显示面板的厚度方向上，位于所述显示区的第一数据线、所述第二数据线、所述第三数据线以及所述第四数据线位于所述第二走线段远离所述基板的一侧。
9.根据权利要求2所述的显示面板，其特征在于，在所述扇形区，所述第一数据线与所述第三数据线之间的间距和所述第三数据线与所述第二数据线之间的间距相等。
10.根据权利要求1所述的显示面板，其特征在于，所述显示面板还包括：
第一像素电路，位于所述显示区且与所述第一数据线电性连接；
第二像素电路，位于所述显示区且与所述第二数据线电性连接；以及
第三像素电路，位于所述显示区且与所述第三数据线电性连接；
其中，在所述显示区，所述第一像素电路的至少部分位于所述第一数据线远离所述第二数据线的一侧，所述第二像素电路的至少部分和所述第三像素电路的至少部分位于所述第二数据线与所述第三数据线之间。
11.根据权利要求10所述的显示面板，其特征在于，在所述显示区，所述第一像素电路与第二像素电路关于所述第一数据线与所述第二数据线之间的中心线对称设置，所述第二像素电路与所述第三像素电路关于所述第二数据线与所述第三数据线之间的中心线对称设置。
12.根据权利要求10或11所述的显示面板，其特征在于，所述第二像素电路与所述第三像素电路共用电源信号线，且所述第二像素电路与所述第三像素电路共用的所述电源信号线位于所述第二数据线与所述第三数据线之间。
CN202210208967.3A 2022-03-04 2022-03-04 显示面板 Pending CN114613788A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202210208967.3A CN114613788A (zh) 2022-03-04 2022-03-04 显示面板
US17/771,481 US20230284488A1 (en) 2022-03-04 2022-03-17 Display panel
PCT/CN2022/081418 WO2023164980A1 (zh) 2022-03-04 2022-03-17 显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210208967.3A CN114613788A (zh) 2022-03-04 2022-03-04 显示面板

Publications (1)

Publication Number Publication Date
CN114613788A true CN114613788A (zh) 2022-06-10

Family

ID=81860126

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210208967.3A Pending CN114613788A (zh) 2022-03-04 2022-03-04 显示面板

Country Status (2)

Country Link
CN (1) CN114613788A (zh)
WO (1) WO2023164980A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100739318B1 (ko) * 2004-11-22 2007-07-12 삼성에스디아이 주식회사 화소회로 및 발광 표시장치
CN108732837B (zh) * 2018-05-29 2019-10-18 武汉华星光电技术有限公司 Tft阵列基板及液晶显示面板
CN109634467B (zh) * 2019-02-20 2022-05-20 京东方科技集团股份有限公司 一种阵列基板及其制备方法
CN110459561A (zh) * 2019-07-26 2019-11-15 武汉华星光电半导体显示技术有限公司 一种阵列基板及oled显示装置
CN111913318B (zh) * 2020-08-27 2023-08-15 上海中航光电子有限公司 一种显示面板和显示装置
CN113096601B (zh) * 2021-04-07 2022-08-16 京东方科技集团股份有限公司 像素驱动电路及显示面板

Also Published As

Publication number Publication date
WO2023164980A1 (zh) 2023-09-07

Similar Documents

Publication Publication Date Title
CN112310125B (zh) 显示基板及显示装置
JP4382721B2 (ja) キャパシタ及びキャパシタ装置
US11600673B2 (en) Organic light emitting diode display device including dummy metal layer in non-display area
CN114361236A (zh) 电致发光显示面板及显示装置
US20200366813A1 (en) Display device having an emission layer
KR101968666B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US11875752B2 (en) Display panel comprising initialization signal line with protruding portion, display device and manufacture method for the same
US11616116B2 (en) Display device including dummy lines overlapping connection lines
EP3783651A1 (en) Display apparatus
CN114695491A (zh) 显示面板及显示装置
CN110473883B (zh) 阵列基板及oled显示装置
WO2021081814A1 (zh) 阵列基板和显示装置
US11900882B2 (en) Display device
KR20210022216A (ko) 표시 장치
CN114613788A (zh) 显示面板
US20230284488A1 (en) Display panel
CN115152027A (zh) 阵列基板和显示设备
CN114531922A (zh) 显示基板及显示装置
CN115039165B (zh) 阵列基板和显示设备
US20230165078A1 (en) Display panel and display device
EP4123427A1 (en) Display panel and display device
US20240074266A1 (en) Display panel and display device
CN114667559B (zh) 像素电路、显示基板和显示装置
CN118039653A (zh) 显示面板及显示装置
CN116600597A (zh) 一种显示面板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination