CN114613774A - 低成本低电压反熔丝阵列 - Google Patents

低成本低电压反熔丝阵列 Download PDF

Info

Publication number
CN114613774A
CN114613774A CN202011528284.3A CN202011528284A CN114613774A CN 114613774 A CN114613774 A CN 114613774A CN 202011528284 A CN202011528284 A CN 202011528284A CN 114613774 A CN114613774 A CN 114613774A
Authority
CN
China
Prior art keywords
antifuse
memory cell
fuse
gate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011528284.3A
Other languages
English (en)
Inventor
黄文谦
黄郁婷
吴其沛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yield Microelectronics Corp
Original Assignee
Yield Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yield Microelectronics Corp filed Critical Yield Microelectronics Corp
Publication of CN114613774A publication Critical patent/CN114613774A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • H10B20/25—One-time programmable ROM [OTPROM] devices, e.g. using electrically-fusible links

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Static Random-Access Memory (AREA)

Abstract

本发明涉及低成本低电压反熔丝阵列，所述低成本低电压反熔丝阵列包含复数子存储器阵列，在每一子存储器阵列中，所有反熔丝记忆晶胞的反熔丝晶体管具有和其他反熔丝晶体管共享的反熔丝闸极，这些反熔丝记忆晶胞两两并排配置于相邻的两位元线之间，同排的反熔丝记忆晶胞连接到不同位元线，而所有的反熔丝记忆晶胞连接到相同选择线，并分别连接到不同字线。本发明利用源极接点共享的配置方式，可达到稳固源极架构及缩小整体布局面积，同时，可使用最少的控制电压种类而减少漏电流。

Description

低成本低电压反熔丝阵列
技术领域
本发明涉及一种反熔丝晶体管，特别是涉及一种低成本低电压反熔丝阵 列。
背景技术
反熔丝晶体管主要是以电容方式在两个导体间加入介电层，写入时在两 端导体各加一偏压使该介电层崩溃而击穿，写入后反熔丝的电阻值会下降。 随着集成电路的高速发展，元件尺寸日益缩小，近年来已发展出使用MOS 元件制作反熔丝晶体管，其写入方式是以闸极介电层崩溃机制为主。由于反 熔丝晶体管基于闸极介电层的破裂以形成永久的导电路径，其局限在于必须 施加足以使闸极介电层崩溃的电压。然而，传统的反熔丝晶体管中，反熔丝 闸极于闸极介电层上方的交界处多呈平坦表面，其电荷密度会均匀分布，为 了达成击穿闸极介电层的目的，因此需要高电压，相对也需要较高电流，且 元件面积较大。
请参照图1，描述本案申请人已知的一种低电压反熔丝元件及阵列。每 一反熔丝记忆晶胞1的反熔丝闸极2设计成是由四个闸极介电层3所共享， 使得反熔丝闸极2与闸极介电层3的交界处形成有尖角，借以利用尖端放电 原理而降低击穿电压，减少电流消耗，同时可缩小元件面积。当进行写入操 作时，将选择线SL1或SL2接地，来选择阵列中上排或下排的反熔丝记忆 晶胞1，施加低压于位元线BL1，并提供低压于字线WL1或WL2，来选择 阵列中一排中特定的一个反熔丝记忆晶胞1，以击穿闸极介电层3。然而， 此反熔丝阵列选取反熔丝记忆晶胞1来予以写入时，其他未选取的反熔丝记 忆晶胞容易受到选取偏压影响，可能导致漏电流会经由位元线BL1流到未选 取的反熔丝记忆晶胞，且这样的源极架构不够稳定，进而提高成本需求。
发明内容
鉴于以上的问题，本发明的主要目的在于提供一种低成本低电压反熔丝 阵列，其利用源极接点共享的配置方式，来减少晶胞面积，稳固源极架构， 进而降低成本；同时，本发明更可减少控制电压种类，避免漏电流的发生。
因此，为达上述目的，本发明提供一种低成本低电压反熔丝晶体管，所 述低成本低电压反熔丝晶体管包含：复数条平行的位元线、字线与选择线； 这些位元线包含相邻的第一位元线和第二位元线，且字线与位元线互相垂 直，并包含第一字线、第二字线、第三字线与第四字线，选择线与字线互相 平行，并包含第一选择线。
另有复数子存储器阵列，每一子存储器阵列包含第一反熔丝记忆晶胞、 第二反熔丝记忆晶胞、第三反熔丝记忆晶胞及第四反熔丝记忆晶胞。
第一反熔丝记忆晶胞连接第一字线、第一选择线与第一位元线；
第二反熔丝记忆晶胞连接第二字线、第一选择线与第二位元线，第一反 熔丝记忆晶胞与第二反熔丝记忆晶胞在水平方向上彼此相邻；
第三反熔丝记忆晶胞连接第三字线、第一选择线与第一位元线，第三反 熔丝记忆晶胞与第一反熔丝记忆晶胞在垂直方向上彼此相邻；
而第四反熔丝记忆晶胞连接第四字线、第一选择线与第二位元线，第四 反熔丝记忆晶胞位于第三反熔丝记忆晶胞的水平方向与第二反熔丝记忆晶 胞的垂直方向的交叉点，且第一反熔丝记忆晶胞、第二反熔丝记忆晶胞、第 三反熔丝记忆晶胞与第四反熔丝记忆晶胞位于第一位元线和第二位元线之 间。
其中，第一反熔丝记忆晶胞、第二反熔丝记忆晶胞、第三反熔丝记忆晶 胞与第四反熔丝记忆晶胞都具有一反熔丝晶体管，反熔丝晶体管的第一闸极 介电层仅有一个角落与反熔丝闸极重叠。
可选地，反熔丝晶体管的反熔丝闸极的四个角落分别与不同的第一闸极 介电层的一个角落重叠，使得反熔丝闸极被四个第一闸极介电层所共享。
可选地，反熔丝闸极与每个第一闸极介电层重叠的角落形成有尖角，进 行操作时，是由电荷于尖角处的密度较高，以降低击穿电压，而可降低程序 化反熔丝记忆晶胞的电流需求，同时可缩小元件面积。
本发明利用源极接点共享的配置方式，来减少晶胞面积，稳固源极架构， 进而降低成本；同时，本发明还可减少控制电压种类，避免漏电流的发生。
以下由具体实施例配合附图详加说明，更容易了解本发明的目的、技术 内容、特点及其所达成的功效。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实 施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅 仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性 劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术的一种反熔丝阵列的平面布局。
图2为本发明实施例的低成本低电压反熔丝阵列的平面布局。
图3为本发明实施例的子存储器阵列的平面布局。
图4为本发明实施例的反熔丝记忆晶胞的结构剖视图。
图5为本发明反熔丝闸极的另一种实施例。
符号说明：
1…反熔丝记忆晶胞，2…反熔丝闸极，3…闸极介电层，10…位元线， 12…第一位元线，14…第二位元线，20…字线，22…第一字线，24…第二字 线，26…第三字线，28…第四字线，30…选择线，32…第一选择线，40…子 存储器阵列，42…第一反熔丝记忆晶胞，44…第二反熔丝记忆晶胞，46…第 三反熔丝记忆晶胞，48…第四反熔丝记忆晶胞，
100、100’、100”、100”’…反熔丝晶体管，102…基底，104、104’、104”、 104”’…第一闸极介电层，106、106’、106”、106”’…反熔丝闸极，108…尖 角，110…侧壁间隔物，112…第一离子掺杂区，114…通道区，116…LDD区， 120…延伸部，124…井区，
200、200’、200”、200”’…选择晶体管，204…第二闸极介电层，206、206’、206”、206”’…选择闸极，210…侧壁间隔物，212…第二离子掺杂区， 214…通道区，216…LDD区，
θ…角度，BL1～BL3…位元线，WL1～WL8…字线，SL1～SL2…选择 线。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行 清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而 不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做 出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明的目的是提供一种低成本低电压反熔丝阵列，利用源极接点共享 的配置方式，来减少晶胞面积，稳固源极架构，进而降低成本；同时，本发 明更可减少控制电压种类，避免漏电流的发生。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图 和具体实施方式对本发明作进一步详细的说明。
如图2所示，本发明的实施例所提供的低成本低电压反熔丝阵列包含复 数条平行的位元线10，这些位元线10包含位元线BL1～BL3，其中位元线 BL1定义为第一位元线12，位元线BL2定义为第二位元线14。另有与位元 线10互相垂直的复数条平行的字线20，其包含字线WL1～WL8，其中字线 WL1、WL2、WL3、WL4分别定义为第一字线22、第二字线24、第三字线26、第四字线28。与字线20互相平行的有复数条平行的选择线30，其包含 选择线SL1、SL2，其中选择线SL1定义为第一选择线32。上述位元线10、 字线20与选择线30会连接复数个子存储器阵列40，如图2所示为2*2矩阵 排列的4个子存储器阵列40，每一子存储器阵列40连接四个字线20、一个 选择线30与两个位元线10。由于每一子存储器阵列40与字线20、选择线 30、位元线10的连接关系极为相近，以下就相同处陈述。
如图3所示，每一子存储器阵列40包含第一反熔丝记忆晶胞42、第二 反熔丝记忆晶胞44、第三反熔丝记忆晶胞46以及第四反熔丝记忆晶胞48， 并位于第一位元线12与第二位元线14之间。第一反熔丝记忆晶胞42连接 第一字线22、第一选择线32与第一位元线12。第二反熔丝记忆晶胞44连 接第二字线24、第一选择线32与第二位元线14，第一反熔丝记忆晶胞42 与第二反熔丝记忆晶胞44在水平方向上彼此相邻，即，位于同一排。第三 反熔丝记忆晶胞46连接第三字线26、第一选择线32与第一位元线12，第 三反熔丝记忆晶胞46与第一反熔丝记忆晶胞42在垂直方向上彼此相邻，即， 位于同一列。而第四反熔丝记忆晶胞48连接第四字线28、第一选择线32 与第二位元线14，且第四反熔丝记忆晶胞48位于第三反熔丝记忆晶胞46 的水平方向与第二反熔丝记忆晶胞44的垂直方向的交叉点，即，第四反熔 丝记忆晶胞48与第三反熔丝记忆晶胞46位于同一排，而与第二反熔丝记忆 晶胞44位于同一列。
由于第一反熔丝记忆晶胞42、第二反熔丝记忆晶胞44与第三反熔丝记 忆晶胞46、第四反熔丝记忆晶胞48沿着第一选择线32对称配置，又都连接 第一选择线32，因此可在第一选择线32共享源极接点，且彼此连接，相较 于分别连接不同选择线的配置方式，可达到稳固源极架构及缩小整体布局面 积。
进一步说明，第一反熔丝记忆晶胞42包含反熔丝晶体管100以及串联 于反熔丝晶体管100外侧的选择晶体管200。反熔丝晶体管100具有第一闸 极介电层104，第一闸极介电层104设置在基底102上并和其他第一闸极介 电层104共享一个反熔丝闸极106，使得第一闸极介电层104仅有一个角落 与反熔丝闸极106重叠。反熔丝闸极106连接至第一位元线12。第一离子掺 杂区(图中未示)连接至第一选择线32。选择晶体管200的选择闸极206 连接至第一字线22，且第二离子掺杂区(图中未示)连接至第一选择线32。
第二反熔丝记忆晶胞44包含反熔丝晶体管100’以及串联于反熔丝晶体 管100’外侧的选择晶体管200’。反熔丝晶体管100’具有第一闸极介电层 104’，第一闸极介电层104’设置在基底102上并和其他第一闸极介电层共享 一个反熔丝闸极，使得第一闸极介电层104’仅有一个角落与反熔丝闸极106’ 重叠。反熔丝闸极106’连接至第二位元线14。第一离子掺杂区(图中未示) 连接至第一选择线32。选择晶体管200’的选择闸极206’连接至第二字线24， 且第二离子掺杂区(图中未示)连接至第一选择线32。
第三反熔丝记忆晶胞46包含反熔丝晶体管100”以及串联于反熔丝晶体 管100”外侧的选择晶体管200”。反熔丝晶体管100”具有第一闸极介电层 104”，第一闸极介电层104”设置在基底102上并和其他第一闸极介电层共 享一个反熔丝闸极106”，使得第一闸极介电层104”仅有一个角落与反熔丝 闸极106”重叠。反熔丝闸极106”连接至第一位元线12。第一离子掺杂区(图 中未示)连接至第一选择线32。选择晶体管200”的选择闸极206”连接至第三字线26，且第二离子掺杂区(图中未示)连接至第一选择线32。
第四反熔丝记忆晶胞48包含反熔丝晶体管100”’以及串联于反熔丝晶体 管100”’外侧的选择晶体管200”’。反熔丝晶体管100”’具有第一闸极介电层 104”’，第一闸极介电层104”’设置在基底102上并和其他第一闸极介电层共 享一个反熔丝闸极106”’，使得第一闸极介电层104”’仅有一个角落与反熔丝 闸极106”’重叠。反熔丝闸极106”’连接至第二位元线14。第一离子掺杂区 (图中未示)连接至第一选择线32。选择晶体管200”’的选择闸极206”’连 接至第四字线28，且第二离子掺杂区(图中未示)连接至第一选择线32。
本发明中，第一反熔丝记忆晶胞42、第二反熔丝记忆晶胞44、第三反 熔丝记忆晶胞46、第四反熔丝记忆晶胞48分别具有与其他反熔丝记忆晶胞 共享的反熔丝闸极106、106’、106”和106”’。
如图2所示，反熔丝闸极106”’的四个角落分别与四个不同的第一闸极 介电层的一个角落重叠，也就是由行列相邻的四个反熔丝记忆晶胞(在本发 明的定义中，四个反熔丝记忆晶胞分别属于不同的子存储器阵列40)来共享 一个反熔丝闸极106”’。
进一步而言，本实施例的反熔丝闸极106、106’、106”和106”’的四个角 落于不同的第一闸极介电层上方的形状分别形成一尖角108，尖角108的角 度θ(见图3)较佳为小于或等于90度；在实务上，每个角落所形成的尖角 108的数量至少为一个，较佳的数量为一个，也可设计为多个尖角108，且 尖角108的尺寸不予以限制，可根据预设写入电压与第一闸极介电层的厚度 而适当地选择。
如图5所示，即为反熔丝闸极106”’的另一种实施例，反熔丝闸极106”’ 的四个角落的形状分别形成有往外突出的延伸部120，此延伸部120具有两 尖角108，且每个尖角108的角度θ较佳为小于或等于90度。本发明利用共 享反熔丝闸极的配置方式，可减少反熔丝闸极面积，达到缩小元件尺寸的效 果。
接着说明第一反熔丝记忆晶胞42、第二反熔丝记忆晶胞44、第三反熔 丝记忆晶胞46、第四反熔丝记忆晶胞48的详细构造，由于每一反熔丝记忆 晶胞的剖视结构大致相同，在此仅以第一反熔丝记忆晶胞42为代表。如图4 所示，反熔丝晶体管100及与其串联的选择晶体管200具有设置在基底102 上的井区124。反熔丝晶体管100包括第一闸极介电层104、共享的反熔丝 闸极106、侧壁间隔物110、第一离子掺杂区112以及通道区114。其中，第 一闸极介电层104形成于井区124上，反熔丝闸极106设置于第一闸极介电 层104的一个角落上，侧壁间隔物110形成于反熔丝闸极106的外侧，第一 离子掺杂区112形成于第一闸极介电层104的一侧的井区124中，并可具有 邻近第一闸极介电层104的垂直边缘的轻微掺杂(LDD)区116。选择晶体 管200包括第二闸极介电层204、选择闸极206、侧壁间隔物210、第二离子 掺杂区212以及通道区214。其中，第二闸极介电层204设置于井区124上， 且第二闸极介电层204与第一闸极介电层104连接，选择闸极206覆盖第二 闸极介电层204，其两侧具有侧壁间隔物210，第一离子掺杂区112形成于 第二闸极介电层204的一侧，第二离子掺杂区212形成于第二闸极介电层204 的另一侧，也就是位于第二闸极介电层204远离第一离子掺杂区112一侧的 井区124中。第二离子掺杂区212可具有邻近于第二闸极介电层204的垂直边缘的轻微掺杂(LDD)区216。第一离子掺杂区112和第二离子掺杂区212 可掺杂同型的离子，第一离子掺杂区112和井区124掺杂不同型的离子，且 可为不同掺杂浓度，取决于欲操作电压。
本实施例中，基底102可为P型半导体基底或N型半导体基底；当基底 102为P型半导体基底，则第一离子掺杂区112和第二离子掺杂区212为N 型掺杂区，井区124为P型掺杂区，当基底102为N型半导体基底，则第一 离子掺杂区112和第二离子掺杂区212为P型掺杂区，井区124为N型掺杂 区。第一闸极介电层104为具有在反熔丝闸极106下相对较薄且大致上为均 匀厚度的闸极氧化物，其材料可选自氧化物层、氮化物层、氧氮化物层、金 属氧化物层及其组合。上述实施例的每一反熔丝记忆晶胞可以任何标准 CMOS程序制造，例如侧壁间隔物的形成、轻微掺杂(LDD)与闸极硅化。 第二闸极介电层204是在形成第一闸极介电层104的相同时间形成的，因此， 第二闸极介电层204及第一闸极介电层104具有实质上相同的组成，且可具 有相同或不同厚度。
当进行写入操作时，将第一选择线32接地，施加低压于第一位元线12 或第二位元线14，来选取子存储器阵列40中右列的第二反熔丝记忆晶胞44、 第四反熔丝记忆晶胞48或左列的第一反熔丝记忆晶胞42、第三反熔丝记忆 晶胞46，并提供低压于第一字线22、第二字线24、第三字线26或第四字线 28，来选取子存储器阵列40中一列中特定的一个反熔丝记忆晶胞，以达到 击穿第一闸极介电层104。举例来说，将第一选择线32接地，施加低压于第二位元线14，并施加低压于第二字线24，则第二反熔丝记忆晶胞44作为选 取记忆晶胞来被写入。
本发明利用字线取代选择线来选取写入的反熔丝记忆晶胞，使得其他反 熔丝记忆晶胞不受选取偏压影响，而减少漏电流的发生。同时，本发明由尖 端放电的原理，反熔丝闸极的每个角落具有尖角，由于尖角处的电荷大量集 中，电场较强，使得尖角处下方所对应的第一闸极介电层的一部分崩溃，所 需的写入电压降低，更容易被击穿，并能缩短写入时间。
综上所述，根据本发明所提供的低成本低电压反熔丝阵列，基于共享反 熔丝闸极的架构下，将阵列中的多个反熔丝记忆晶胞都连接相同选择线，并 连接不同字线，以利用源极接点共享的方式，实现稳固的源极架构，并缩小 整体布局面积，同时，可使用最少的控制电压，减少漏电流发生，达到降低 制造成本。
以上所述是由实施例说明本发明的特点，其目的在使熟习该技术者能了 解本发明的内容并据以实施，而非限定本发明的专利范围，故，凡其他未脱 离本发明所揭示的精神所完成的等效修饰或修改，仍应包含在以下所述的申 请专利范围中。
本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实 施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领 域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会 有改变之处。综上所述，本说明书内容不应理解为对本发明的限制。

Claims (11)

1.一种低成本低电压反熔丝阵列，其特征在于，该低成本低电压反熔丝阵列包含：
复数条平行的位元线，包含相邻的一第一位元线和一第二位元线；
复数条平行的字线，与该些位元线互相垂直，并包含一第一字线、一第二字线、一第三字线与一第四字线；
复数条平行的选择线，与该些字线互相平行，并包含一第一选择线；
复数个子存储器阵列，每一该子存储器阵列包含：
一第一反熔丝记忆晶胞，连接该第一字线、该第一选择线与该第一位元线；
一第二反熔丝记忆晶胞，连接该第二字线、该第一选择线与该第二位元线；该第一反熔丝记忆晶胞与该第二反熔丝记忆晶胞在水平方向上彼此相邻；
一第三反熔丝记忆晶胞，连接该第三字线、该第一选择线与该第一位元线，该第三反熔丝记忆晶胞与该第一反熔丝记忆晶胞在垂直方向上彼此相邻；
及一第四反熔丝记忆晶胞，连接该第四字线、该第一选择线与该第二位元线，该第四反熔丝记忆晶胞位于该第三反熔丝记忆晶胞的水平方向与该第二反熔丝记忆晶胞的垂直方向的交叉点，且该第一反熔丝记忆晶胞、该第二反熔丝记忆晶胞、该第三反熔丝记忆晶胞与该第四反熔丝记忆晶胞位于该第一位元线和该第二位元线之间；
其中，该第一反熔丝记忆晶胞、该第二反熔丝记忆晶胞、该第三反熔丝记忆晶胞与该第四反熔丝记忆晶胞都具有一反熔丝晶体管，该反熔丝晶体管的一第一闸极介电层仅有一个角落与一反熔丝闸极重叠。
2.根据权利要求1所述的低成本低电压反熔丝阵列，其特征在于，该反熔丝闸极的四个角落分别与不同的第一闸极介电层的一个角落重叠。
3.根据权利要求2所述的低成本低电压反熔丝阵列，其特征在于，该反熔丝闸极的该四个角落分别形成至少一尖角，该尖角小于或等于90度。
4.根据权利要求3所述的低成本低电压反熔丝阵列，其特征在于，该反熔丝闸极的该四个角落分别形成一延伸部，该延伸部具有两尖角。
5.根据权利要求1所述的低成本低电压反熔丝阵列，其特征在于，该第一反熔丝记忆晶胞具有该反熔丝晶体管与一选择晶体管，该反熔丝晶体管包含：
该反熔丝闸极，设置于一基底上，并连接至该第一位元线；
该第一闸极介电层，设置于该反熔丝闸极和该基底之间；及
一第一离子掺杂区，设置在该第一闸极介电层一侧的该基底中，并连接至该第一选择线；
该选择晶体管包含：
一选择闸极，设置于该基底上，并连接至该第一字线；
一第二闸极介电层，设置于该选择闸极和该基底之间；及
一第二离子掺杂区，设置在该第二闸极介电层远离该第一离子掺杂区的一侧的该基底中，并连接至该第一选择线，该第二离子掺杂区与该第一离子掺杂区掺杂同型的离子。
6.根据权利要求1所述的低成本低电压反熔丝阵列，其特征在于，该第二反熔丝记忆晶胞具有该反熔丝晶体管与一选择晶体管，该反熔丝晶体管包含：
该反熔丝闸极，设置于一基底上，并连接至该第二位元线；
该第一闸极介电层，设置于该反熔丝闸极和该基底之间；及
一第一离子掺杂区，设置在该第一闸极介电层一侧的该基底中，并连接至该第一选择线；
该选择晶体管包含：
一选择闸极，设置于该基底上，并连接至该第二字线；
一第二闸极介电层，设置于该选择闸极和该基底之间；及
一第二离子掺杂区，设置在该第二闸极介电层远离该第一离子掺杂区的一侧的该基底中，并连接至该第一选择线，该第二离子掺杂区系与该第一离子掺杂区掺杂同型的离子。
7.根据权利要求1所述的低成本低电压反熔丝阵列，其特征在于，该第三反熔丝记忆晶胞具有该反熔丝晶体管与一选择晶体管，该反熔丝晶体管包含：
该反熔丝闸极，设置于一基底上，并连接至该第一位元线；
该第一闸极介电层，设置于该反熔丝闸极和该基底之间；及
一第一离子掺杂区，设置在该第一闸极介电层一侧的该基底中，并连接至该第一选择线；
该选择晶体管包含：
一选择闸极，设置于该基底上，并连接至该第三字线；
一第二闸极介电层，设置于该选择闸极和该基底之间；及
一第二离子掺杂区，设置在该第二闸极介电层远离该第一离子掺杂区的一侧的该基底中，并连接至该第一选择线，该第二离子掺杂区与该第一离子掺杂区掺杂同型的离子。
8.根据权利要求1所述的低成本低电压反熔丝阵列，其特征在于，该第四反熔丝记忆晶胞具有该反熔丝晶体管与一选择晶体管，该反熔丝晶体管包含：
该反熔丝闸极，设置于一基底上，并连接至该第二位元线；
该第一闸极介电层，设置于该反熔丝闸极和该基底之间；及
一第一离子掺杂区，设置在该第一闸极介电层一侧的该基底中，并连接至该第一选择线；
该选择晶体管包含：
一选择闸极，设置于该基底上，并连接至该第四字线；
一第二闸极介电层，设置于该选择闸极和该基底之间；及
一第二离子掺杂区，设置在该第二闸极介电层远离该第一离子掺杂区的一侧的该基底中，并连接至该第一选择线，该第二离子掺杂区系与该第一离子掺杂区掺杂同型的离子。
9.根据权利要求5至8中任一项所述的低成本低电压反熔丝阵列，其特征在于，该基底为P型半导体基底，则该些离子掺杂区为N型掺杂区。
10.根据权利要求5至8中任一项所述的低成本低电压反熔丝阵列，其特征在于，该基底为N型半导体基底，则该些离子掺杂区为P型掺杂区。
11.根据权利要求5至8中任一项所述的低成本低电压反熔丝阵列，其特征在于，所述低成本低电压反熔丝阵列还包含一井区，设置于该基底内并位于该些第一离子掺杂区下方，该井区与该第一离子掺杂区掺杂不同型的离子。
CN202011528284.3A 2020-12-09 2020-12-22 低成本低电压反熔丝阵列 Pending CN114613774A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW109143386 2020-12-09
TW109143386A TWI744130B (zh) 2020-12-09 2020-12-09 低成本低電壓反熔絲陣列

Publications (1)

Publication Number Publication Date
CN114613774A true CN114613774A (zh) 2022-06-10

Family

ID=80782748

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011528284.3A Pending CN114613774A (zh) 2020-12-09 2020-12-22 低成本低电压反熔丝阵列

Country Status (3)

Country Link
US (1) US11502090B2 (zh)
CN (1) CN114613774A (zh)
TW (1) TWI744130B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11729969B1 (en) * 2022-02-15 2023-08-15 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and method of operating the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9123572B2 (en) * 2004-05-06 2015-09-01 Sidense Corporation Anti-fuse memory cell
US7755162B2 (en) * 2004-05-06 2010-07-13 Sidense Corp. Anti-fuse memory cell
US8933492B2 (en) * 2008-04-04 2015-01-13 Sidense Corp. Low VT antifuse device
WO2015149182A1 (en) * 2014-04-03 2015-10-08 Sidense Corporation Anti-fuse memory cell
JP6500200B2 (ja) * 2015-02-25 2019-04-17 株式会社フローディア 半導体記憶装置
TWI578325B (zh) * 2015-08-18 2017-04-11 力旺電子股份有限公司 反熔絲型一次編程的記憶胞及其相關的陣列結構
TWI747528B (zh) * 2020-09-28 2021-11-21 億而得微電子股份有限公司 小面積低電壓反熔絲元件與陣列

Also Published As

Publication number Publication date
US11502090B2 (en) 2022-11-15
TWI744130B (zh) 2021-10-21
US20220181337A1 (en) 2022-06-09
TW202224148A (zh) 2022-06-16

Similar Documents

Publication Publication Date Title
US10347646B2 (en) Anti-fuse cell structure including reading and programming devices with different gate dielectric thickness
KR102682003B1 (ko) 반도체 메모리 장치
TWI747528B (zh) 小面積低電壓反熔絲元件與陣列
CN100533743C (zh) 非易失存储器及其制造方法
US9941289B2 (en) Anti-fuse type nonvolatile memory cells, arrays thereof, and methods of operating the same
US9312014B2 (en) Single-layer gate EEPROM cell, cell array including the same, and method of operating the cell array
CN111987101B (zh) 反熔丝存储器
KR102345674B1 (ko) 불휘발성 메모리소자 및 그 제조방법과, 불휘발성 메모리 셀어레이
US6642569B2 (en) Semiconductor memory with nonvolatile memory cell array and semiconductor device with nonvolatile memory cell array and logic device
US7515468B2 (en) Nonvolatile memory device
JPH07226490A (ja) 半導体装置
CN114613774A (zh) 低成本低电压反熔丝阵列
JPH06291287A (ja) 不揮発性半導体記憶装置
JP2791005B2 (ja) メモリセルアレー
KR20170059648A (ko) 수평적 커플링 구조를 갖는 불휘발성 메모리셀 및 이를 이용한 메모리 셀 어레이
KR20140139874A (ko) 싱글 폴리형 이이피롬의 셀 구조 및 그 동작방법
US20180366475A1 (en) Semiconductor device and method for manufacturing the same
TWI769095B (zh) 高寫入效率的反熔絲陣列
US10181496B1 (en) Programmable impedance memory device and related methods
US20230371249A1 (en) Antifuse-type one time programming memory cell with gate-all-around transistor
CN112289802B (zh) 位线驱动装置及其制造方法、3d存储器件及其制造方法
US20210242223A1 (en) Low-voltage anti-fuse element

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination