CN114586150A - 封装火花隙结构 - Google Patents

封装火花隙结构 Download PDF

Info

Publication number
CN114586150A
CN114586150A CN202080071808.2A CN202080071808A CN114586150A CN 114586150 A CN114586150 A CN 114586150A CN 202080071808 A CN202080071808 A CN 202080071808A CN 114586150 A CN114586150 A CN 114586150A
Authority
CN
China
Prior art keywords
ground
signal
package
contact
microelectronic package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080071808.2A
Other languages
English (en)
Inventor
A·阿列克索夫
F·艾德
J·M·斯旺
A·A·埃尔谢尔比尼
V·A·斯特朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN114586150A publication Critical patent/CN114586150A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

实施例可以涉及在封装衬底内具有静电放电(ESD)保护结构的微电子封装。ESD保护结构可以包括腔体，该腔体具有位于其中的信号线的触点和接地线的触点。可以描述或要求保护其他实施例。

Description

封装火花隙结构
相关申请的交叉引用
本申请要求享有于2019年11月13日提交的题为“PACKAGE SPARK GAP STRUCTURE”的美国非临时专利申请No.16/683,125的优先权的权益，其通过引用的方式整体并入本文。
背景技术
微电子封装的一个关注点是静电放电(ESD)。ESD可以指具有不同电势的两个物体之间的电荷转移(即，电子流)的突然发生。这些静电压可能导致微电子封装的集成电路(IC)的部分至完全击穿。
附图说明
图1和2示出了根据各种实施例的具有带有火花隙(spark gap)的ESD保护结构的示例微电子封装。
图3示出了根据各种实施例的具有火花隙的示例ESD保护结构的简化俯视图。
图4示出了根据各种实施例的图3的示例ESD保护结构的简化截面图。
图5示出了根据各种实施例的具有火花隙的替代示例ESD保护结构的简化俯视图。
图6示出了根据各种实施例的图5的示例ESD保护结构的简化截面图。
图7示出了根据各种实施例的ESD保护结构的火花隙的各种示例。
图8示出了根据各种实施例的具有火花隙的替代示例ESD保护结构的各种简化视图。
图9示出了根据各种实施例的具有火花隙的替代示例ESD保护结构的各种简化视图。
图10示出了根据各种实施例的具有火花隙的替代示例ESD保护结构的各种简化视图。
图11示出了根据各种实施例的用于制造具有带有火花隙的ESD保护结构的微电子封装的示例技术。
图12是根据各种实施例的可以包括具有火花隙的ESD保护结构的晶圆和管芯的俯视图。
图13是根据各种实施例的可以包括具有火花隙的ESD保护结构的IC设备组件的侧视截面图。
图14是根据各种实施例的可以包括具有火花隙的ESD保护结构的示例电气设备的框图。
具体实施方式
在以下具体实施方式中，参考形成其一部分的附图，其中相同的附图标记始终表示相同的部分，并且在附图中通过说明的方式示出了其中可以实践本公开内容的主题的实施例。应当理解，在不脱离本公开内容的范围的情况下，可以利用其他实施例，并且可以进行结构或逻辑改变。因此，以下具体实施方式不应被理解为限制性的。
出于本公开内容的目的，短语“A或B”是指(A)、(B)或(A和B)。出于本公开内容的目的，短语“A、B或C”是指(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)。
本说明书可以使用基于透视的描述，例如顶部/底部、进/出、上/下等。这样的描述仅用于帮助讨论，而不是旨在将本文描述的实施例的应用限制于任何特定的取向。
本说明书可以使用短语“在实施例中(in an embodiment)”或“在实施例中(inembodiments)”，其可以各自指代相同或不同实施例中的一个或多个。此外，如关于本公开内容的实施例所使用的术语“包括”、“包含”、“具有”等是同义的。
可以在本文中使用术语“耦接”及其派生词。“耦接”可以表示以下种的一个或多个。“耦接”可以表示两个或更多元件直接物理或电接触。然而，“耦接”也可以表示两个或更多元件彼此间接接触，但是仍然彼此协作或交互，并且可以表示一个或多个其他元件耦接或连接在被称为彼此耦接的元件之间。术语“直接耦接”可以表示两个或多个元件直接接触。
在各种实施例中，短语“第二特征上形成/沉积/设置/等的第一特征”可以表示第一特征形成/沉积/设置/等在特征层上方，并且第一特征的至少一部分可以与第二特征的至少一部分直接接触(例如，直接物理或电接触)或间接接触(例如，在第一特征和第二特征之间具有一个或多个其他特征)。
可以以最有助于理解所要求保护的主题的方式依次将各种操作描述为多个分立的操作。然而，描述的顺序不应被解释为暗示这些操作必须是顺序相关的。
如本文所使用的，术语“模块”可以指专用集成电路(ASIC)、电子电路、执行一个或多个软件或固件程序的处理器(共享、专用或组)或存储器(共享、专用或组)、组合逻辑电路或提供所述功能的其他合适部件，或者是其一部分，或者包括这些部件。
可以参考各个附图来描述本文的实施例。除非明确说明，附图的尺寸旨在作为简化的说明性示例，而不是相对尺寸的描述。例如，除非另外指出，否则附图中的元件的各种长度/宽度/高度可能不是按比例绘制的。另外，本文所述的各种设备和组件的示例结构的一些示意图可以用精确的直角和直线示出，但是应当理解，这些示意图可能不反映实际工艺限制，当使用例如扫描电子显微镜(SEM)图像或透射电子显微镜(TEM)图像检查本文所述的任何结构时，实际工艺限制可能导致特征看起来不是那么“理想”。在真实结构的这种图像中，可能的处理缺陷也可能是可见的，例如，材料的不完全直的边缘、锥形过孔或其他开口、拐角的无意倒圆角或不同材料层的厚度变化、结晶区域内的偶然的螺旋、边缘或组合位错、和/或单个原子或原子簇的偶然的位错缺陷。可能存在此处未列出的但在设备制造领域内常见的其他缺陷。
将理解，术语“微电子封装”在其他情况下可以被称为“半导体封装”。然而，为了一致性，本文将使用术语“微电子封装”。
如上所述，在微电子封装中ESD可能是不期望的，因为即使当IC仅暴露于静电压一段相对短的时间时，ESD也可能导致微电子封装的IC的部分到完全击穿。因此，ESD保护可以被视为可靠性关注点并且是任何电子系统的重要元件，尤其是当考虑IC成本时。
通常，可能期望对ESD保护进行创新以跟上IC尺寸缩小和高速信号线的数量增加或较高操作频率的持续趋势。这种趋势可能导致期望使专用于管芯上的ESD保护特征(例如，管芯上的二极管)的IC面积减到最小。因此，可能期望从管芯卸载ESD保护特征中的一些ESD保护特征，并且将其集成于封装中作为下一代封装技术中的嵌入式封装解决方案。
通常，本文的实施例涉及使用具有火花隙的ESD保护结构。火花隙可以基于空气的电击穿，并且可以被设计为在感兴趣的操作范围内对湿度具有最小的灵敏度。在一些实施例中，火花隙可以取决于空气密度(即，如果允许空气在加热时自由逸出的温度)。因此，一些实施例可以涉及一种使火花隙小型化并且将其包含在限定体积中的方式，该体积集成在封装衬底中并且通过使用封装和组件结构制成。因此，实施例可以在稳定的电压下呈现放电，该稳定的电压由限定火花隙的电极之间的距离控制。可以识别ESD保护结构的各方面以使信号线的电容性负载减到最小，这进而可以使对微电子封装中的信号传输的破坏减到最小。例如，ESD保护结构的电极可以具有“尖”型轮廓，并且ESD保护结构内的电介质可以是空气。
实施例可以提供优于传统微电子封装的多个优点。例如，封装集成的ESD结构可以减少对管芯上ESD二极管的需要，这进而可以允许更多地使用管芯上硅面积。具体地，火花隙结构可能需要对微电子封装的最小设计改变，以及对衬底封装制造的最小添加，这可以将包括这些结构的封装衬底的附加成本减少或减到最少。该结构可以永久存在，从而不仅在组装期间而且在产品的整个寿命期间都实现ESD。
图1和图2示出了根据各种实施例的具有ESD保护结构145的示例微电子封装100。通常，封装100可以包括与封装衬底110耦接的管芯105。管芯105可以是或包括例如处理器，例如中央处理单元(CPU)、通用处理单元、分布式处理器的核心或某种其他类型的处理器。替代地，管芯105可以是或包括存储器，例如双倍数据速率(DDR)存储器、非易失性存储器(NVM)、易失性存储器、只读存储器(ROM)或某种其他类型的存储器或管芯。在一些实施例中，管芯105可以是或包括射频(RF)芯片或RF电路，其被配置为生成、处理、发送或接收无线信号，例如第三代(3G)、第四代(4G)、第五代(5G)、Wi-Fi或某种其他类型的无线信号。在一些实施例中，管芯105可以包括一个或多个无源部件，例如电容器、电阻器等。各种有源或无源部件可以位于管芯105的表面内、部分地位于管芯105的表面内或管芯105的表面上。
封装衬底110例如可以被认为是有芯或无芯衬底。封装衬底110可以包括可以是有机或无机的一层或多层电介质材料。封装衬底110还可以包括一个或多个导电元件，例如过孔、焊盘、迹线、微带、带状线等。导电元件可以在封装衬底的内部或表面上。通常，导电元件可以允许通过封装衬底110或者在耦接到封装衬底110的元件之间路由信号。在一些实施例中，封装衬底110可以是例如印刷电路板(PCB)、中介层、主板或某种其他类型的衬底。将理解，尽管在本文中作为微电子封装100的元件讨论了封装衬底110，但是在其他实施例中，封装衬底110可以被认为是微电子封装100耦接到的与微电子封装100分离的元件。
管芯105可以通过一个或多个互连115与封装衬底110耦接。互连115可以是例如由诸如锡、银、铜等材料形成的C4(可控塌陷芯片)或倒装芯片、凸块。通常，互连115可以物理地或通信地将管芯105与封装衬底110耦接。例如，一个或多个互连115可以与管芯105的焊盘和封装衬底110的焊盘(为了消除图1和2的混乱而未示出)物理地耦接，并且允许电信号在它们之间通过。在其他实施例中，一个或多个互连115可以物理地耦接管芯105和封装衬底110，但是互连115可以不通信地耦接管芯105和封装衬底110。
微电子封装100还可以包括多个互连，例如互连120和125。互连120和125可以由诸如锡、铜、银等的材料形成。具体地，互连120/125可以是球栅阵列(BGA)、引脚栅阵列(PGA)、连接盘栅阵列(LGA)等的元件。互连120/125可以将微电子封装100通信地或物理地耦接到电子设备的另一元件，例如PCB、主板、中介层等。
更具体地，互连120可以将微电子封装100与电压输入通信地耦接。电压输入可以是例如电源、通信路径(例如，信号线或电力线)或微电子封装100是其一部分的电子设备的某种其他元件。具体地，电压输入可以提供具有输入电压Vin的电信号130。互连125可以将微电子封装100与地通信地耦接。地可以是例如电子设备的地平面或某种其他地。
如上所述，微电子封装100的衬底110可以包括多个导电元件，例如过孔、迹线、微带、带状线、焊盘等。导电元件可以形成穿过衬底110的多个信号/电子路径。一个这样的路径是信号路径135。信号路径135可以允许电信号130在互连120与管芯105之间传播。电信号130可以是例如数据信号、功率信号或某种其他类型的电信号。
衬底110还可以包括接地路径140。接地路径140可以与互连125耦接，并且通过互连125耦接到地。在一些实施例中，接地路径140可以被称为到地的“分路(shunt)”。
接地路径140和信号路径135可以通过ESD保护结构145通信地耦接。如可以看到的，ESD保护结构145可以通信地位于接地路径140和信号路径135之间。ESD保护结构145的具体组成可以在下面更详细地讨论，然而，在高电平下，ESD保护结构145可以在低电压下表现为绝缘体，而在相对高电压下是导电的。具体地，ESD保护结构145可以具有在本文中被称为Vtrigger的电压阈值。如果Vin低于Vtrigger(或者在一些实施例中，等于或低于Vtrigger)，则ESD保护结构145可以是绝缘的，并且不允许电信号在信号路径135和互连125之间流动。图1中示出了这种绝缘状态的一个示例。
然而，如果Vin高于Vtrigger(或者在一些实施例中，等于或高于Vtrigger)，则ESD保护结构145可以切换到导电状态。图2中示出了这种导电状态的示例。具体地，电信号130的至少一部分仍可以穿过信号路径135。然而，电信号的一部分150也可以通过接地路径140分流到地。
在操作中，Vtrigger可以被设置为高于数据或功率信号可以期望地沿信号路径135行进的电平的电平。然而，也可能期望Vtrigger处于低于管芯105的IC可能变为损坏的电压电平的电平。更具体地，可能期望Vtrigger处于低于ESD事件中可能存在的电压电平的电平。因此，如果发生ESD，则Vin可以变得大于Vtrigger(或者在一些实施例中等于Vtrigger)，并且因此ESD保护结构145可以变为导电，并且来自ESD的电压的至少一部分可以通过接地路径140分流到地。然而，如果没有ESD事件，则Vin可以低于Vtrigger(或者在一些实施例中等于Vtrigger)，并且因此沿着信号路径135的电通信可以正常进行。
通常，可能期望Vtrigger小于或等于几伏(例如，在大约2和大约10伏(V)之间，或者更具体地在大约4和大约5V之间)。然而，将理解，这些是示例范围，并且其他实施例的Vtrigger电平可以变化。这种变化可以基于例如微电子封装可以被置于的特定使用情况、管芯105的特定属性、管芯105的IC的属性、或其他材料或设计考虑。更具体地，Vtrigger可以基于ESD保护结构的特定结构或者从ESD保护结构的特定结构导出，如以下将参考图7更详细地讨论的。
将理解，上述图1和图2旨在作为示例，并且其他实施例可以在元件的数量、具体构造等方面变化。例如，将理解，信号路径135和接地路径140是高度简化的示例，并且其他实施例可以包括附加的导电元件，例如焊盘、迹线等。类似地，在其他实施例中，路径、管芯、互连等的相对大小、形状或数量可以不同。例如，一些实施例可以具有附加的管芯105、附加的互连115/120/125、附加的信号路径135或接地路径140、附加的ESD保护结构145等，或在不同于图1或图2中所示出的位置的位置中的那些元件中的一个或多个。在其他实施例中可以存在其他变化。
图3-图6中示出了可能的实施例的细节。具体地，图3和4示出了具有较大气隙的一个实施例，其中每个气隙包含几个火花隙结构。图5和图6示出了类似的结构，然而，每个火花隙结构可以具有其自己的气隙(即，具有明显更小的气隙)。
具体地，图3示出了根据各种实施例的具有火花隙的示例ESD保护结构的简化俯视图。更具体地，图3示出了微电子封装300中的封装衬底310的层的俯视图。图4示出根据各种实施例的图3的示例ESD保护结构的简化截面图。具体地，视图300A可以是沿图3的微电子封装300的线A-A'的视图。视图300B可以是沿图3的微电子封装300的线B-B'的视图。视图300C可以是沿图3的微电子封装300的线C-C'的视图。
封装衬底310和微电子封装300可以与封装衬底110和微电子封装100类似，并且共享一个或多个特性。封装衬底310可以包括多条信号线303和多条接地线307。
信号线303可以是例如由诸如铜、金或某种其他导电材料的导电材料形成的迹线、微带、带状线等。具体地，信号线303可以是信号路径135的元件，信号路径135通信地耦接到管芯105和互连120(其在本文中可以被称为信号互连)并位于它们之间。信号线303可以被配置为在管芯105与互连120之间传送数据信号、功率信号或某种其他类型的信号。
类似于信号线303，接地线307可以是例如由诸如铜、金或某种其他导电材料的导电材料形成的迹线、微带、带状线等。具体地，接地线307可以是与互连125(其在本文中可以被称为接地互连)通信地耦接的接地路径140的元件。
封装衬底310可以包括腔体311，其在其中包括接地线307和信号线303两者的至少一部分。通常，腔体311可以是填充有空气的密封腔体。然而，在其他实施例中，腔体311可以填充有某种其他电介质材料，例如惰性气体、固体电介质或某种其他材料或材料的组合。
接地线307可以包括多个接地触点309，其在图3中被示出为定位在腔体311内作为接地线307的一部分的大致三角形的元件。信号线303还可以包括与接地触点309相对的信号触点317。在图3所示的实施例中，信号触点317可以是信号线303的与接地触点309相对的一部分。在其他实施例中，信号触点可以包括附加结构(例如，类似于接地触点309的突起)、由不同材料形成的焊盘、或某种其他类型的触点。通常，腔体311、(一个或多个)接地触点309和(一个或多个)信号触点可以形成ESD保护结构(例如ESD保护结构145)或者是其一部分。
如图4中可以看到的，腔体311、接地线307、信号线303、接地触点309和信号触点317可以是大致共面的。另外，该层可以位于两个金属层313之间，金属层313可以提供到ESD保护结构的或者对来自ESD保护结构的电磁干扰(EMI)保护。
如图3和图4可以看到的，接地触点309和信号触点317可以彼此分开距离d定位，而接地线307和信号线彼此分开距离D定位。距离D可以在大约5微米和大约25微米之间(尽管在其他实施例中该距离可以基于诸如设计考虑、材料选择等的因素而变化)
距离d可以是基于期望触发电压Vtrigger的距离。例如，较小的距离d可以提供较低的Vtrigger。相反，较高的距离d可以提供较高的Vtrigger。当Vin等于或高于Vtrigger时，则额外的电荷可以在(一个或多个)接地触点309和(一个或多个)信号触点317之间产生火花(spark)，如上关于图1和2所述。该火花可以产生电磁场，该电磁场可以干扰或以其他方式损坏微电子封装300的其他元件或电路，并且因此，可能期望将金属层313置于ESD保护结构的任一侧上，以防止或最小化该火花的影响。
图5和图6示出了具有火花隙的替代示例ESD保护结构。更具体地，图5示出了微电子封装500中的封装衬底510的层的俯视图。图6示出了根据各种实施例的图5的示例ESD保护结构的简化截面图。具体地，视图500K可以是沿着图5的微电子封装500的线K-K'的视图。视图500J可以是沿图5的微电子封装500的线J-J'的视图。视图500I可以是沿图5的微电子封装500的线I-I'的视图。
微电子封装500可以包括与微电子封装300类似并且与其共享一个或多个特性的若干元件。具体地，微电子封装500可以包括封装衬底510、信号触点517、信号线503、接地线507、接地触点509和金属层513，它们可以分别类似于封装衬底310、信号触点317、信号线303、接地线307、接地触点309和金属层313，并且与它们共享一个或多个特性。尽管没有标记，但是信号线503和接地线507可以如上关于图3所述彼此分开距离D定位。
微电子封装500还可以包括多个腔体511，其可以与微电子封装300的腔体311类似并且与其共享一个或多个特性。然而，可以看出，腔体511可以小于腔体311，并且可以包括单个接地触点509，而不是如图3和图4中关于微电子封装300所示的多个接地触点。可能期望具有较小的空气腔体511而不是单个大的空气腔体311，因为较小的空气腔体511可以允许单独调谐接地触点509和信号触点517之间的每个火花隙的电压Vtrigger。在其他实施例中，较小的空气腔体511可能是期望的，因为它们可能比单个大腔体更容易制造。
将理解，图3-图6的实施例旨在作为示例实施例，并且其他实施例可以具有腔体，例如腔体311或511，可以跨越比所示出的更多或更少的信号或接地线，或者信号或接地线可以不同地布置。
另外，图3-图6的实施例示出了在接地线的每侧上具有三个接地触点309/509的接地线307或507。然而，在其他实施例中，接地线可以具有比所示出的更多或更少的接地触点。在一些实施例中，被示出为接地触点309/509的突出触点可以不在接地线上，相反，接地线可以相对平滑，并且信号线303/503可以具有突出触点。在一些实施例中，接地线307/507和信号线303/503都可以具有突出触点。另外，即使接地触点309/509被示为在接地线307/507的任一侧上大致对称，但在一些实施例中，接地触点309/509可以相对于接地线彼此偏移，使得接地线和接地触点形成锯齿型轮廓，而不是如图3和图5中所示的菱形轮廓。在一些实施例中，接地触点309/509中的不同接地触点可以具有距相应信号触点317/517的不同距离。不同的距离可以允许不同的触发电压Vtrigger，其可以是调谐ESD保护结构的性能所期望的。
还应当注意，如图4和图6所示，腔体311/511通常可以具有与金属层(例如，接地线307/507或信号线303/503)的高度相同的高度。然而，在其他实施例中，腔体可以具有介于金属层的高度的大约一半到高于金属层的高度之间的高度。例如，在一些实施例中，腔体可以在诸如金属层313和513的金属层中的一个或两个之间延伸。
图7示出了实际火花隙的细节。火花隙可以具有如图所示的不同形状。具体地，图7示出了根据各种实施例的ESD保护结构的火花隙的各种示例。
如可以看到的，图7示出了不同的接地触点709a、709b、709c和709d。接地触点709a-d可以与接地触点309或509类似并且与其共享一个或多个特性。接地触点709a-d被示出为与信号触点717相邻，信号触点71可以与信号触点317或517类似并且与其共享一个或多个特性。如可以看到的，如上所述，各个接地触点709a-d可以与信号触点717分开距离d。
距离d通常可以确定将在哪个电压Vtrigger下触发火花。为了在大约4V时触发火花，假设空气的标准击穿场为大约3千伏每毫米(kV/mm)，距离d可以在大约1.5微米(“μm”)的量级。然而，在其他实施例中，距离d可更通常在大约0.5微米和大约5微米之间。
如图7中可以看到的，不同的接地触点709a-709d可以具有不同的轮廓。例如，接地触点709a可以具有大致三角形和尖的轮廓。接地触点709b可以具有梯形轮廓。接地触点709c可以具有圆形轮廓。接地触点709d可以具有方形轮廓。出于不同的原因，可能期望不同的轮廓。例如，与例如接地触点709d相比，接地触点709a可以具有减小的电压Vtrigger。
将理解，这些示例轮廓旨在作为示例，并且各种实施例可以具有不同的轮廓。例如，可以基于特定的制造考虑、微电子封装可以被置于的使用情况或其他考虑来识别要使用的特定轮廓。另外，将理解，即使在一些实施例中所示出的元件在本文中被论述为“接地触点”，信号线也可以包括具有与上面关于接地触点709a-709d描述的那些类似的轮廓的一个或多个突出的信号触点。
通常，图3-图6的实施例示出或描述了火花隙、封装衬底集成的ESD结构，其可以被构建到衬底层中。图8和图9示出了ESD保护结构，其可以构建在诸如封装衬底110的封装衬底的外层(例如，顶层或底层)上。通常，ESD保护结构可以具有与先前附图的实施例的结构类似的结构，然而在图8和图9的实施例中，可能不存在覆盖火花隙结构(例如，接地触点和信号触点)的封装电介质层。相反，可以通过将盖子放置在封装电介质材料(其可以是例如阻焊材料)的表面的顶部上来形成腔体，其中在火花隙结构的区域中去除(例如通过光刻或某种其他技术)了封装电介质材料。盖子可以具有到它所覆盖的线或触点的小的垂直距离。以这种方式，可以形成腔体，该腔体虽然可能不是气密的，但是可以约束气体膨胀并且确保腔体中相对恒定的气体密度。这种相对恒定的气体密度可以确保相对恒定的火花电压(例如，Vtrigger)，其可以是相对温度无关的。例如，Vtrigger可以根据腔体内的湿度或温度而高或低大约10％地变化。
具体地，图8示出了微电子封装800的两个视图800a和800b。视图800a可以是没有盖子的微电子封装800的简化俯视图。视图800b可以是微电子封装800沿视图800a的线E-E'的简化截面图。
微电子封装800可以包括金属线813、封装衬底810、信号线803、接地线807、接地触点809和信号触点817，它们可以分别与金属线313、封装衬底310、信号线303、接地线307、接地触点309和信号触点317类似并且与其共享一个或多个特性。尽管未标记，但是信号线803和接地线807可以如上文关于图3所述彼此分开距离D定位。尽管为了不使图显得过于杂乱而在图8中没有特别标记，但是接地触点809和信号触点817可以彼此分开距离d，如上面关于前面的图所描述的。
微电子封装800还可以包括腔体811，腔体811可以与腔体311大体类似。如上所述，例如通过光刻蚀刻，可以在封装衬底810的外层(例如，顶层或底层)中形成腔体811。腔体811可以至少部分地包括位于其中的一条或多条信号线803、一条或多条接地线807、一个或多个接地触点809和一个或多个信号触点817。腔体811可以由盖子825密封，该盖子例如可以由诸如不锈钢的材料制成。这样，盖子825可以是封装加强件的元件。在其他实施例中，盖子可以由铜、硅、镍等制成。通常，盖子可具有在大约50微米和大约2毫米(mm)之间的厚度，然而在其他实施例中，盖子可以更厚或更薄。如上所述，密封可以不是气密密封，而可以是约束气体膨胀并且确保腔体811中恒定气体密度的密封。
如可以看到的，图8的腔体811可以包括其上具有总共六个接地触点809的单条接地线807。腔体811还可以包括信号线803的至少一部分，总共六个信号触点817位于其上。然而，将理解，在其他实施例中，腔体811可以包括更多或更少的触点、接地线或信号线。在一些实施例中，一条或多条信号线803可以完全位于腔体811内，而不是如图8所示仅部分位于腔体811内。在一些实施例中，腔体811可以比图8中所示的更高或更矮。在其他实施例中可以存在其他变化。
图9示出了具有在ESD保护结构中起到积极作用的盖子的替代结构。盖子可以通信地或电气地耦接(例如，通过焊料接头或某种其他耦接)到地或接地迹线。更具体地，在一些实施例中，盖子可以(例如通过有机粘合剂)被粘合到封装衬底并且通信地耦接到地。通过这种耦接，盖子可以接地并且至少部分地用作接地线。然后，盖子可以具有火花隙结构(例如，接地触点或信号触点)，其现在允许在盖子和信号线或信号触点之间形成火花。该实施例可以提供优于其他结构的各种优点。例如，盖子可以跨越多条信号迹线，并且因此减少可能需要的接地迹线或接地结构的数量。
具体地，图9示出了微电子封装900的两个视图900a和900b。视图900a可以是没有盖子的微电子封装900的简化俯视图。视图900b可以是微电子封装900沿视图900a的线F-F'的简化截面图。
微电子封装900可以包括金属线913、封装衬底910、信号线903、接地线907和信号触点917，它们可以分别与金属线313、封装衬底310、信号线303、接地线307和信号触点317类似，并且与其共享一个或多个特性。尽管没有标记，但信号线903和接地线907可以彼此分开距离D定位，如上文关于图3所述。
如可以看到的，微电子封装900还可以包括盖子925，其可以类似于图8的盖子825。然而，如图9所示，盖子925可以与接地线907通信地耦接。具体地，盖子925可以包括支座(standoff)955并且可以通过互连950与接地线907耦接。互连950可以类似于图1的互连115。具体地，互连950可以是焊球或焊料凸块，但是在其他实施例中，互连950可以是某种其他类型的互连。
盖子925可以包括一个或多个接地触点909，其可以大体上类似于接地触点309或某种其他类型的接地触点。尽管为了避免附图冗余而没有特别标记，但是接地触点909可以与信号触点917分开距离d，该距离d可以类似于上面关于图3讨论的距离d。如可以看到的，接地触点909可以从盖子925突出到由封装衬底910、盖子925、接地线907、互连950和支座955形成的腔体911中。另外，可以理解，接地触点909可以通过一条或多条迹线、一个或多个焊盘、一个或多个过孔或盖子925内或表面上的某种其他导电元件与接地迹线907通信地耦接。具体地，接地触点909可以通过一个或多个导电元件、支座955和互连950与接地迹线907通信地耦接。为了避免附图混乱，图9中未示出导电元件。
支座955可以包括在微电子封装900中，以帮助调节腔体911的尺寸或体积，调节接地触点909与信号触点917的距离d，或为了某种其他原因。如上所述，接地触点909与信号触点917的距离、腔体911的相对压力或尺寸或其他因素可以改变触发电压Vtrigger，在该触发电压Vtrigger下，火花可以在接地触点909和信号触点917之间电弧放电。
如图9中可以看到的，微电子封装900可以提供许多优点。例如，盖子925可以包括在腔体内的多个接地触点909，并且接地触点909中的相应的一个接地触点可以与在腔体911内的信号线903的信号触点917相邻。这种配置可以允许微电子封装的可扩展性，使得更多或更少的信号线903可以位于腔体911内。
类似于其他实施例，将理解，图8和图9的实施例旨在作为样本实施例，并且其他实施例可以变化。例如，其他实施例可以具有与上文关于图3-6所述的元件不同大小或形状的元件(例如，触点或线)。在一些实施例中，盖子925可以与信号线而不是接地线耦接，并且因此可以包括信号触点而不是接地触点。在其他实施例中可以存在其他变化。
将理解，火花隙ESD保护结构可以构建在封装衬底的各个层上。例如，图2-图6示出了ESD保护结构的内层型配置，并且图8和图9示出了ESD保护结构的外层型配置。然而，在一些实施例中，信号可以垂直地移动穿过封装衬底。例如，当从一个封装层过渡到另一个封装层时，信号可能需要被路由到封装衬底之外。在这种情况下，过孔可以落在封装衬底的层内的焊盘上。信号焊盘可以被接地线或接地层包围，接地线或接地层可以具有径向包围信号过孔的火花隙结构。
具体地，图10示出了微电子封装1000的两个视图1000a和1000b。视图1000a可以是没有盖子的微电子封装1000的简化俯视图。视图1000b可以是微电子封装1000沿视图1000a的线G-G'的简化截面图。类似地，视图1000a可以是微电子封装1000的沿着视图1000b的线H-H'的简化截面图。
微电子封装1000可以包括封装衬底1010，其可类似于图3的封装衬底310。封装衬底1010中可以具有在封装衬底的不同层之间延伸的多条信号线1065。信号线1065可以由多个导电元件构成，例如过孔1070、焊盘1080和迹线1075。
封装衬底1010还可以包括多个金属层1060。金属层1060中的一个或多个金属层可以与微电子封装1000或微电子封装1000是其一部分的电子设备的地耦接。在图10的具体实施例中，与线H-H'共线的金属层1060可以与地耦接，并且因此提供与上述接地线307(或某种其他接地线)的功能类似的功能。将理解，尽管在视图1000a中将金属层1060示出为整件金属，但在其他实施例中，金属层1060可以包括彼此耦接或彼此分离的多个件。
金属层可以包括一个或多个突起，其可以用作与上述接地触点309(或某种其他接地触点)类似的接地触点1009。具体地，信号线1065可以包括与接地触点1009相邻的信号触点1017。信号触点1017和接地触点1009可以定位在腔体1011中，其可以类似于腔体311或本文描述的某种其他腔体，并且可以如上所述彼此分开距离d(尽管为了避免附图冗余而没有在图10中具体示出)。如关于其他实施例所述，当信号线1065的电压Vin等于或高于触发电压Vtrigger时，过电压可以在腔体1011内的接地触点1009和信号触点1017之间电弧放电。
类似于其他实施例，将理解，图10的实施例旨在作为示例实施例，并且其他实施例可以与所示出的不同。例如，信号线1065(或其元件)的形状、特定线或迹线的配置、各种触点的形状、数量或尺寸等可以在不同实施例中变化。在一些实施例中，不是在金属层1060之上和下方延伸，腔体1011可以与金属层1060的顶部或底部齐平，或者甚至稍微在其下方或之上。在一些实施例中，金属层1060可以是信号层或迹线，并且标记为“信号线1065”的元件可以替代地耦接到地。在一些实施例中，信号线1065可以具有突出的触点，而金属层1060不具有(或者两者可以都具有或都不具有突出的触点)。其他实施例可以具有其他变化。
图11示出了根据各种实施例的用于制造具有带有火花隙的ESD保护结构的微电子封装的示例技术。通常，可以关于图11的元件来描述该技术，然而，将理解，该技术可以在修改或不修改的情况下整体或部分地适用于其他实施例的元件。
通常，工艺流程可以与封装衬底层的制造流程有关。一旦形成了具有腔体的区域顶部上的金属层，就可以通过反应离子蚀刻去除金属层下面的堆积膜(buildup film)。因此，顶部金属层可以包括允许等离子体到达堆积膜并且去除该膜的开口。形成腔体的另一种方式可以通过使用牺牲材料来执行，在其之上构建金属层和电介质层之后，由于牺牲材料将在升高的温度下分解并且通过之上的层扩散，因此可以热去除牺牲材料。
该技术可以包括在1105在衬底层上形成接地触点和信号触点。接地触点和信号触点可以类似于例如接地触点309和信号触点317。衬底层可以是衬底310的层，或某种其他衬底层。形成触点可以包括平版印刷、蚀刻、沉积或某种其他技术或其组合。
该技术还可以包括在1110在接地触点和信号触点周围和之上产生电介质层。具体地，电介质层可以是封装衬底310的电介质材料。可以通过沉积、层压等在接地触点和信号触点周围和之上产生电介质层。
该技术然后可以包括在1115形成诸如腔体311的腔体。如上所述，可以通过在要包括腔体的层之上放置金属层，并且然后执行反应离子蚀刻以去除至少一部分电介质材料并且暴露腔体内的接地触点和信号触点，来形成腔体。然而，在其他实施例中，可以以不同的方式完成形成腔体，例如通过光蚀刻或机械蚀刻、使用然后被去除的牺牲材料、或某种其他方式。
将理解，本技术的上述实施例是一种示例技术，并且其他实施例可以具有更多或更少的元件、与所示出的顺序不同的元件等。例如，对于具有盖子的结构(例如，图8或图9的实施例)，制造工艺可以更简单，因为顶部电介质可以是光可限定的，并且掩模改变可以允许通过光刻图案化和显影去除顶部电介质，这可以形成可以由盖子覆盖的腔体。也可以采用用于制造气隙的其他制造工艺流程。
另外，因为实际的气隙可以相对小，所以也可以在没有附加处理的情况下制造气隙。具体地，因为干膜可以通过层压作为电介质被施加，所以可能发生被称为隆起(tenting)的效应(即，如果两个相邻的金属结构太接近或膜太厚，堆积电介质膜不能在它们之间一直挤压)，因此可以通过结构的适当设计来产生气隙。
图12是根据各种实施例的晶圆1500和管芯1502的俯视图，它们可以包括一个或多个具有火花隙的ESD保护结构，或者可以被包括在IC封装中，该IC封装包括一个或多个具有火花隙的ESD保护结构。晶圆1500可以由半导体材料构成，并且可以包括具有形成在晶圆1500的表面上的IC结构的一个或多个管芯1502。每个管芯1502可以是包括合适IC的半导体产品的重复单元。在半导体产品的制造完成之后，晶圆1500可以经历单切(singulation)工艺，其中管芯1502彼此分离以提供半导体产品的分立“芯片”。晶圆1502可以包括一个或多个具有火花隙的ESD保护结构、一个或多个晶体管或将电信号路由到晶体管的支持电路、或某种其他IC部件。在一些实施例中，晶圆1500或管芯1502可以包括存储器设备(例如，随机存取存储器(RAM)设备，例如静态RAM(SRAM)设备、磁性RAM(MRAM)设备、电阻RAM(RRAM)设备、导电桥接RAM(CBRAM)设备等)、逻辑设备(例如，AND、OR、NAND或NOR门)或任何其他合适的电路元件。这些设备中的多个设备可以组合在单个管芯1502上。例如，由多个存储器设备形成的存储器阵列可以形成在与处理设备(例如，图14的处理设备1802)或被配置为将信息存储在存储器设备中或执行存储在存储器阵列中的指令的其他逻辑单元相同的管芯1502上。
图13是根据本文所公开的任何实施例的IC设备组件1700的侧视截面图，该IC设备组件可以包括一个或多个IC封装或其他电子部件(例如，管芯)，该IC封装或其他电子部件包括具有火花隙的一个或多个ESD保护结构。IC设备组件1700包括设置在电路板1702(其可以是例如主板)上的多个部件。IC设备组件1700包括设置在电路板1702的第一面1740和电路板1702的相对第二面1742上的部件；通常，部件可以设置在一个或两个面1740和1742上。
在一些实施例中，电路板1702可以是包括多个金属层的PCB，所述多个金属层通过电介质材料层彼此分离并且通过导电过孔互连。任何一个或多个金属层可以以期望的电路图案形成，以在耦接到电路板1702的部件之间路由电信号(可选地与其他金属层相结合)。在其他实施例中，电路板1702可以为非PCB基板。
图13中所示的IC设备组件1700包括通过耦接部件1716耦接到电路板1702的第一面1740的中介层上封装结构1736。耦接部件1716可以将中介层上封装结构1736电气地和机械地耦接到电路板1702，并且可以包括焊球(如图13所示)、插座的凸部分和凹部分、粘合剂、底部填充材料和/或任何其他合适的电和/或机械耦接结构。
中介层上封装结构1736可以包括通过耦接部件1718耦接到封装中介层1704的IC封装1720。耦接部件1718可以采取针对应用的任何合适的形式，例如上面参考耦接部件1716讨论的形式。尽管图13中示出了单个IC封装1720，但是多个IC封装可以耦接到封装中介层1704；实际上，附加中介层可以耦接到封装中介层1704。封装中介层1704可以提供用于桥接电路板1702和IC封装1720的中间衬底。IC封装1720可以是或者包括例如管芯(图12的管芯1502)、IC设备或者任何其他合适的部件。通常，封装中介层1704可以将连接扩展到更宽的间距或者将连接重新布线到不同的连接。例如，封装中介层1704可以将IC封装1720(例如管芯)耦接到耦接部件1716的一组BGA导电触点，以用于耦接到电路板1702。在图13所示的实施例中，IC封装1720和电路板1702附接到封装中介层1704的相对侧；在其他实施例中，IC封装1720和电路板1702可以附接到封装中介层1704的同一侧。在一些实施例中，三个或更多个部件可以通过封装中介层1704互连。
在一些实施例中，封装中介层1704可以被形成为PCB，包括通过电介质材料层彼此分离并且通过导电过孔互连的多个金属层。在一些实施例中，封装中介层1704可以由环氧树脂、玻璃纤维增强环氧树脂、具有无机填充物的环氧树脂、陶瓷材料或诸如聚酰亚胺的聚合物材料形成。在一些实施例中，封装中介层1704可以由交替的刚性或柔性材料形成，其可以包括与上述用于半导体衬底的材料相同的材料，例如硅、锗和其他III-V族和IV族材料。封装中介层1704可以包括金属线1710和过孔1708，包括但不限于穿硅过孔(TSV)1706。封装中介层1704还可以包括嵌入式设备1714，包括无源设备和有源设备两者。这些设备可以包括但不限于电容器、去耦电容器、电阻器、电感器、熔丝、二极管、变压器、传感器、ESD设备和存储器设备。诸如RF设备、功率放大器、功率管理设备、天线、阵列、传感器和微机电系统(MEMS)设备之类的更复杂设备也可以形成在封装中介层1704上。中介层上封装结构1736可以采用本领域已知的任何中介层上封装结构的形式。在一些实施例中，封装中介层1704可以包括具有火花隙的一个或多个ESD保护结构。
IC设备组件1700可以包括通过耦接部件1722耦接到电路板1702的第一面1740的IC封装1724。耦接部件1722可以采用以上参考耦接部件1716讨论的任何实施例的形式，并且IC封装1724可以采用以上参考IC封装1720讨论的任何实施例的形式。
图13中所示的IC设备组件1700包括通过耦接部件1728耦接到电路板1702的第二面1742的堆叠式封装结构(package-on-package structure)1734。堆叠式封装结构1734可以包括通过耦接部件1730耦接在一起的IC封装1726和IC封装1732，使得IC封装1726被设置在电路板1702和IC封装1732之间。耦接部件1728和1730可以采用上述耦接部件1716的任何实施例的形式，并且IC封装1726和1732可以采用上述IC封装1720的任何实施例的形式。堆叠式封装结构1734可以根据本领域已知的任何堆叠式封装结构来配置。
图14是根据本文所公开的任何实施例的可以包括具有火花隙的一个或多个ESD保护结构的示例电气设备1800的框图。例如，电气设备1800的部件中的任何合适的部件可以包括本文公开的IC设备组件1700、IC封装、IC设备或管芯1502中的一个或多个。图14中示出了包括在电气设备1800中的多个部件，但是这些部件中的任何一个或多个可以被省略或复制，以适合于应用。在一些实施例中，包括在电气设备1800中的一些或所有部件可以附接到一个或多个主板。在一些实施例中，在单个片上系统(SoC)管芯上制造这些部件中的一些或全部。
另外，在各种实施例中，电气设备1800可以不包括图14中所示的一个或多个部件，但是电气设备1800可以包括用于耦接到一个或多个部件的接口电路。例如，电气设备1800可以不包括显示设备1806，但是可以包括显示设备1806可以耦接到的显示设备接口电路(例如，连接器和驱动器电路)。在另一组示例中，电气设备1800可以不包括音频输入设备1824或音频输出设备1808，但是可以包括音频输入设备1824或音频输出设备1808可以耦接到的音频输入或输出设备接口电路(例如，连接器和支持电路)。
电气设备1800可以包括处理设备1802(例如，一个或多个处理设备)。如本文所使用的，术语“处理设备”或“处理器”可以指处理来自寄存器和/或存储器的电子数据以将该电子数据转换成可以存储在寄存器和/或存储器中的其他电子数据的任何设备或设备的一部分。处理设备1802可以包括一个或多个数字信号处理器(DSP)、ASIC、CPU、GPU、密码处理器(在硬件内执行密码算法的专用处理器)、服务器处理器或任何其他合适的处理设备。电气设备1800可以包括存储器1804，其本身可以包括一个或多个存储器设备，例如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，ROM)、闪存存储器、固态存储器、和/或硬盘驱动器。在一些实施例中，存储器1804可以包括与处理设备1802共享管芯的存储器。该存储器可以用作高速缓冲存储器并且可以包括嵌入式动态随机存取存储器(eDRAM)或自旋转移矩磁性随机存取存储器(STT-MRAM)。
在一些实施例中，电气设备1800可以包括通信芯片1812(例如，一个或多个通信芯片)。例如，通信芯片1812可以被配置用于管理用于向和从电气设备1800传输数据的无线通信。术语“无线”及其派生词可以用于描述可以通过使用经调制的电磁辐射经由非固体介质来传递数据的电路、设备、系统、方法、技术、通信信道等。该术语并不意味着相关联的设备不包括任何导线，尽管在一些实施例中它们可能不包括。
通信芯片1812可以实施多种无线标准或协议中的任何一种，包括但不限于电气和电子工程师协会(IEEE)标准，包括Wi-Fi(IEEE 802.11系列)、IEEE 802.16标准(例如，IEEE802.16-2005修订版)、长期演进(LTE)项目以及任何修订版、更新版和/或修正版(例如，高级LTE项目、超移动宽带(UMB)项目(也称为“3GPP2”)等)。兼容IEEE 802.16的宽带无线接入(BWA)网络通常被称为WiMAX网络，WiMAX是代表微波接入全球互操作的首字母缩写词，其是通过IEEE802.16标准的一致性和互操作性测试的产品的认证标志。通信芯片1812可以根据全球移动通信系统(GSM)、通用分组无线业务(GPRS)、通用移动电信系统(UMTS)、高速分组接入(HSPA)、演进HSPA(E-HSPA)或LTE网络来操作。通信芯片1812可以根据增强型数据速率GSM演进(EDGE)、GSM EDGE无线接入网(GERAN)、通用陆地无线接入网(UTRAN)或演进型UTRAN(E-UTRAN)来操作。通信芯片1812可以根据码分多址(CDMA)、时分多址(TDMA)、数字增强无绳电信(DECT)、演进数据优化(EV-DO)及其派生物、以及被指定为3G、4G、5G及之后的任何其他无线协议来操作。在其他实施例中，通信芯片1812可以根据其他无线协议进行操作。电气设备1800可以包括天线1822，以便于无线通信和/或接收其他无线通信(例如AM或FM无线电传输)。
在一些实施例中，通信芯片1812可以管理有线通信，例如电、光或任何其他合适的通信协议(例如，以太网)。如上所述，通信芯片1812可以包括多个通信芯片。例如，第一通信芯片1812可以专用于诸如Wi-Fi或蓝牙的较短距离无线通信，并且第二通信芯片1812可以专用于诸如全球定位系统(GPS)、EDGE、GPRS、CDMA、WiMAX、LTE、EV-DO或其他的较长距离无线通信。在一些实施例中，第一通信芯片1812可以专用于无线通信，并且第二通信芯片1812可以专用于有线通信。
电气设备1800可以包括电池/电源电路1814。电池/电源电路1814可以包括一个或多个能量存储设备(例如，电池或电容器)和/或用于将电气设备1800的部件耦接到与电气设备1800分离的能量源(例如，AC线路电源)的电路。
电气设备1800可以包括显示设备1806(或对应的接口电路，如上所述)。显示设备1806可以包括任何视觉指示器，例如平视显示器、计算机监视器、投影仪、触摸屏显示器、液晶显示器(LCD)、发光二极管显示器或平板显示器。
电气设备1800可以包括音频输出设备1808(或对应的接口电路，如上所述)。音频输出设备1808可以包括生成可听指示符的任何设备，例如扬声器、耳机或耳塞。
电气设备1800可以包括音频输入设备1824(或对应的接口电路，如上所述)。音频输入设备1824可以包括产生表示声音的信号的任何设备，例如麦克风、麦克风阵列或数字乐器(例如，具有乐器数字接口(MIDI)输出的乐器)。
电气设备1800可以包括GPS设备1818(或对应的接口电路，如上所述)。GPS设备1818可以与基于卫星的系统通信，并且可以接收电气设备1800的位置，如本领域已知的。
电气设备1800可以包括其他输出设备1810(或对应的接口电路，如上所述)。其他输出设备1810的示例可以包括音频编解码器、视频编解码器、打印机、用于向其他设备提供信息的有线或无线发射机、或附加存储设备。
电气设备1800可以包括其他输入设备1820(或对应的接口电路，如上所述)。其他输入设备1820的示例可以包括加速计、陀螺仪、罗盘、图像捕捉设备、键盘、诸如鼠标、指示笔、触摸板之类的光标控制设备、条形码读取器、快速响应(QR)码读取器、任何传感器、或射频识别(RFID)读取器。
电气设备1800可以具有任何期望的形状因子，例如手持式或移动电气设备(例如，蜂窝电话、智能电话、移动互联网设备、音乐播放器、平板计算机、膝上型计算机、上网本计算机、超级本计算机、个人数字助理(PDA)、超移动个人计算机等)、台式电气设备、服务器设备或其他联网计算部件、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、车辆控制单元、数码相机、数字视频记录器或可穿戴电气设备。在一些实施例中，电气设备1800可以是处理数据的任何其他电子设备。
各种实施例的示例
示例1包括一种微电子封装，包括：封装衬底，具有信号线和接地线；以及ESD保护结构，在封装衬底内；其中，ESD保护结构包括在封装衬底的层中的腔体；其中，信号线的触点和接地线的触点在腔体内并且分开距离d；并且其中，当信号线的触点与接地线的触点之间的电荷差高于电荷阈值时，电荷将在信号线的触点与接地线的触点之间转移。
示例2包括示例1的微电子封装，其中，信号线的触点是从信号线的突起。
示例3包括示例1的微电子封装，其中，接地线的触点是从接地线的突起。
示例4包括示例1的微电子封装，其中，ESD保护结构包括定位在腔体内的信号线的多个触点和接地线的多个触点。
示例5包括示例1-4中任一项的微电子封装，其中，ESD保护结构还包括封装衬底的层中的第二腔体，并且其中，信号线的第二触点和接地线的第二触点在第二腔体内。
示例6包括示例1-4中任一项的微电子封装，其中，信号线是封装衬底中的过孔。
示例7包括示例1-4中任一项的微电子封装，其中，距离d在0.5微米(“μm”)与5微米之间。
示例8包括一种微电子封装，包括：封装衬底，具有在封装衬底的面中的腔体；盖子，定位在腔体上方，其中，盖子向腔体提供气密密封；以及ESD装置，定位在腔体内，其中，ESD装置包括分开距离d的信号线的触点和接地线的触点，距离d基于信号线的触点与接地线的触点之间的火花隙的期望电压。
示例9包括示例8的微电子封装，其中，信号线的触点和接地线的触点是封装衬底的层的元件。
示例10包括示例8的微电子封装，其中，盖子与微电子封装的地通信地耦接。
示例11包括示例10的微电子封装，其中，接地线的触点是盖子的元件。
示例12包括示例11的微电子封装，其中，盖子包括接地线的第二触点，第二触点与第二信号线的触点分开距离d。
示例13包括示例8-12中任一项的微电子封装，还包括在盖子与封装衬底之间的盖子支座，并且其中，盖子支座的z高度基于距离d的期望值。
示例14包括示例8-12中任一项的微电子封装，其中，期望电压在4伏特(V)与5V之间。
示例15包括一种微电子封装，包括：封装衬底，具有与微电子封装的信号焊盘耦接的信号线；管芯，与信号线通信地耦接；接地线，定位在微电子封装的接地焊盘与信号线之间；以及ESD保护结构，在接地线内，其中，ESD保护结构包括与接地焊盘通信地耦接的接地触点和与信号线通信地耦接的信号触点，其中，接地触点和信号触点分开距离d，距离d基于ESD保护结构的期望火花隙。
示例16包括示例15的微电子封装，其中，接地触点或信号触点具有圆形轮廓。
示例17包括示例15的微电子封装，其中，接地触点或信号触点具有尖的轮廓。
示例18包括示例15的微电子封装，其中，接地触点或信号触点具有方形轮廓。
示例19包括示例15-18中任一项的微电子封装，其中，距离d在0.5微米(“μm”)与5微米之间。
示例20包括示例15-18中任一项的微电子封装，其中，距离d在1微米(“μm”)与2微米之间。
示例21包括一种微电子封装，包括：封装衬底，具有信号线和接地线；以及静电放电(ESD)保护结构，在封装衬底内；其中，ESD保护结构包括在封装衬底的层中的腔体；其中，信号线的触点和接地线的触点在腔体内并且分开距离d；并且其中，信号线和接地线至少部分地在腔体内，并且在腔体内，分开大于距离d的距离D。
示例22包括示例21的微电子封装，其中，信号线的触点是从信号线的突起，或者接地线的触点是从接地线的突起。
示例23包括示例21的微电子封装，其中，当信号线的触点与接地线的触点之间的电荷差高于电荷阈值时，电荷将在信号线的触点与接地线的触点之间转移。
示例24包括示例21的微电子封装，其中，ESD保护结构包括定位在腔体内的信号线的多个触点和接地线的多个触点。
示例25包括示例21-24中任一项的微电子封装，其中，ESD保护结构还包括在封装衬底的层中的第二腔体，并且其中，信号线的第二触点和接地线的第二触点在第二腔体内。
示例26包括示例21-24中任一项的微电子封装，其中，信号线是封装衬底中的过孔。
示例27包括示例21-24中任一项的微电子封装，其中，距离d在0.5微米(“μm”)和5微米之间。
示例28包括一种微电子封装，包括：封装衬底，具有在封装衬底的面中的腔体；盖子，定位在腔体上方，其中，盖子向腔体提供气密密封；以及静电放电(ESD)装置，定位在腔体内的，其中，ESD装置包括火花隙，其中，信号线的触点和接地线的触点分开距离d。
示例29包括示例28的微电子封装，其中，信号线的触点和接地线的触点是封装衬底的层的元件。
示例30包括示例28的微电子封装，其中，盖子与微电子封装的地通信地耦接。
示例31包括示例30的微电子封装，其中，接地线的触点是盖子的元件。
示例32包括示例31的微电子封装，其中，盖子包括接地线的第二触点，第二触点与第二信号线的触点分开距离d。
示例33包括示例28-32中任一项的微电子封装，还包括在盖子与封装衬底之间的盖子支座，并且其中，盖子支座的z高度基于距离d的期望值。
示例34包括示例28-32中任一项的微电子封装，其中，距离d基于火花隙的期望电压，并且其中，期望电压在4伏(V)与5V之间。
示例35包括一种微电子封装，包括：封装衬底，具有与微电子封装的信号焊盘耦接的信号线；管芯，与信号线通信地耦接；接地线，定位在微电子封装的接地焊盘与信号线之间；以及静电放电(ESD)保护结构，在接地线内，其中，ESD保护结构包括与接地焊盘通信地耦接的接地触点和与信号线通信地耦接的信号触点，并且其中，接地触点和信号触点在其间具有火花隙。
示例36包括示例35的微电子封装，其中，接地触点或信号触点具有圆形轮廓。
示例37包括示例35的微电子封装，其中，接地触点或信号触点具有尖的轮廓。
示例38包括示例35的微电子封装，其中，接地触点或信号触点具有方形轮廓。
示例39包括示例35-38中任一项的微电子封装，其中，接地触点和信号触点分开0.5微米(“μm”)和5微米之间的距离d。
示例40包括示例35-38中任一项的微电子封装，其中，接地触点和信号触点分开1微米(“μm”)和2微米之间的距离d。
各种实施例可以包括上述实施例的任何合适组合，包括以上以结合形式(和)描述的实施例的替代(或)实施例(例如，“和”可以是“和/或”)。此外，一些实施例可以包括其上存储有指令的一个或多个制品(例如，非暂时性计算机可读介质)，当执行指令时，导致上述实施例中的任何实施例的动作。此外，一些实施例可以包括具有用于执行上述实施例的各种操作的任何合适的模块的装置或系统。
以上对所示实施例的描述，包括摘要中所描述的，不是旨在是详尽无遗的或限制为所公开的精确形式。虽然本文出于说明性目的描述了各种实施例或概念的具体实施方式和示例，但是如相关领域的技术人员将认识到的，各种等效修改可以是可能的。可以根据以上具体实施方式、摘要、附图或权利要求来进行这些修改。

Claims (20)

1.一种微电子封装，包括：
封装衬底，具有信号线和接地线；以及
静电放电(ESD)保护结构，在所述封装衬底内；
其中，所述ESD保护结构包括在所述封装衬底的层中的腔体；
其中，所述信号线的触点和所述接地线的触点在所述腔体内并且分开距离d；并且
其中，所述信号线和所述接地线至少部分地在所述腔体内，并且在所述腔体内，分开大于所述距离d的距离D。
2.根据权利要求1所述的微电子封装，其中，所述信号线的所述触点是从所述信号线的突起，或者所述接地线的所述触点是从所述接地线的突起。
3.根据权利要求1所述的微电子封装，其中，当所述信号线的所述触点与所述接地线的所述触点之间的电荷差高于电荷阈值时，电荷将在所述信号线的所述触点与所述接地线的所述触点之间转移。
4.根据权利要求1-3中任一项所述的微电子封装，其中，所述ESD保护结构包括定位在所述腔体内的所述信号线的多个触点和所述接地线的多个触点。
5.根据权利要求1-3中任一项所述的微电子封装，其中，所述ESD保护结构还包括在所述封装衬底的所述层中的第二腔体，并且其中，所述信号线的第二触点和所述接地线的第二触点在所述第二腔体内。
6.根据权利要求1-3中任一项所述的微电子封装，其中，所述信号线是所述封装衬底中的过孔。
7.根据权利要求1-3中任一项所述的微电子封装，其中，所述距离d在0.5微米(“μm”)与5微米之间。
8.一种微电子封装，包括：
封装衬底，具有在所述封装衬底的面中的腔体；
盖子，定位在所述腔体上方，其中，所述盖子向所述腔体提供气密密封；以及
静电放电(ESD)装置，定位在所述腔体内，其中，所述ESD装置包括火花隙，其中，信号线的触点和接地线的触点分开距离d。
9.根据权利要求8所述的微电子封装，其中，所述信号线的所述触点和所述接地线的所述触点是所述封装衬底的层的元件。
10.根据权利要求8所述的微电子封装，其中，所述盖子与所述微电子封装的地通信地耦接。
11.根据权利要求10所述的微电子封装，其中，所述接地线的所述触点是所述盖子的元件。
12.根据权利要求11所述的微电子封装，其中，所述盖子包括所述接地线的第二触点，所述第二触点与第二信号线的触点分开所述距离d。
13.根据权利要求8-12中任一项所述的微电子封装，还包括在所述盖子与所述封装衬底之间的盖子支座，并且其中，所述盖子支座的z高度基于所述距离d的期望值。
14.根据权利要求8-12中任一项所述的微电子封装，其中，所述距离d基于所述火花隙的期望电压，并且其中，所述期望电压在4伏(V)与5V之间。
15.一种微电子封装，包括：
封装衬底，具有与所述微电子封装的信号焊盘耦接的信号线；
管芯，与所述信号线通信地耦接；
接地线，定位在所述微电子封装的接地焊盘与所述信号线之间；以及
静电放电(ESD)保护结构，在所述接地线内，其中，所述ESD保护结构包括与所述接地焊盘通信地耦接的接地触点以及与所述信号线通信地耦接的信号触点，并且其中，所述接地触点和所述信号触点在其间具有火花隙。
16.根据权利要求15所述的微电子封装，其中，所述接地触点或所述信号触点具有圆形轮廓。
17.根据权利要求15所述的微电子封装，其中，所述接地触点或所述信号触点具有尖的轮廓。
18.根据权利要求15所述的微电子封装，其中，所述接地触点或所述信号触点具有方形轮廓。
19.根据权利要求15-18中任一项所述的微电子封装，其中，所述接地触点和所述信号触点分开0.5微米(“μm”)与5微米之间的距离d。
20.根据权利要求15-18中任一项所述的微电子封装，其中，所述接地触点和所述信号触点分开1微米(“μm”)与2微米之间的距离d。
CN202080071808.2A 2019-11-13 2020-09-25 封装火花隙结构 Pending CN114586150A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/683,125 2019-11-13
US16/683,125 US11348882B2 (en) 2019-11-13 2019-11-13 Package spark gap structure
PCT/US2020/052622 WO2021096597A1 (en) 2019-11-13 2020-09-25 Package spark gap structure

Publications (1)

Publication Number Publication Date
CN114586150A true CN114586150A (zh) 2022-06-03

Family

ID=75846877

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080071808.2A Pending CN114586150A (zh) 2019-11-13 2020-09-25 封装火花隙结构

Country Status (4)

Country Link
US (1) US11348882B2 (zh)
CN (1) CN114586150A (zh)
DE (1) DE112020005569T5 (zh)
WO (1) WO2021096597A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220181276A1 (en) * 2019-12-19 2022-06-09 Intel Corporation Electrostatic discharge protection in integrated circuits

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7508644B2 (en) 2004-06-30 2009-03-24 Research In Motion Limited Spark gap apparatus and method for electrostatic discharge protection
US20080266730A1 (en) * 2007-04-25 2008-10-30 Karsten Viborg Spark Gaps for ESD Protection
US7872346B1 (en) 2007-12-03 2011-01-18 Xilinx, Inc. Power plane and land pad feature to prevent human metal electrostatic discharge damage
KR102188993B1 (ko) 2013-11-15 2020-12-10 삼성디스플레이 주식회사 광원 유닛 및 이를 포함하는 백라이트 어셈블리
US9380688B1 (en) 2015-12-31 2016-06-28 International Business Machines Corporation Air gap electrostatic discharge structure for high speed circuits
US11112436B2 (en) 2018-03-26 2021-09-07 Analog Devices International Unlimited Company Spark gap structures for detection and protection against electrical overstress events

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220181276A1 (en) * 2019-12-19 2022-06-09 Intel Corporation Electrostatic discharge protection in integrated circuits
US11676918B2 (en) * 2019-12-19 2023-06-13 Intel Corporation Electrostatic discharge protection in integrated circuits

Also Published As

Publication number Publication date
DE112020005569T5 (de) 2022-09-08
WO2021096597A1 (en) 2021-05-20
US11348882B2 (en) 2022-05-31
US20210143111A1 (en) 2021-05-13

Similar Documents

Publication Publication Date Title
US11462480B2 (en) Microelectronic assemblies having interposers
CN112117264A (zh) 具有一体式器件的嵌入式桥衬底
CN112086447A (zh) 无衬底双面嵌入式多管芯互连桥
TW201943042A (zh) 於封裝基材中之積體電路結構
NL2029741B1 (en) Shield structures in microelectronic assemblies having direct bonding
CN111108598A (zh) 微电子组件
US10741486B2 (en) Electronic components having three-dimensional capacitors in a metallization stack
US20210288035A1 (en) Active bridge enabled co-packaged photonic transceiver
US20210020537A1 (en) Integrated heat spreader (ihs) with solder thermal interface material (stim) bleed-out restricting feature
US10276483B2 (en) Coaxial vias
US20220190806A1 (en) Multi-filter die
US11694962B2 (en) Microelectronic package with mold-integrated components
US20210296241A1 (en) Microelectronic package with reduced through-substrate routing
CN114586150A (zh) 封装火花隙结构
KR20210119868A (ko) 집적 회로 패키지 지지체의 자기 구조물
US11688660B2 (en) Bridge for radio frequency (RF) multi-chip modules
US20220093531A1 (en) Package-integrated bistable switch for electrostatic discharge (esd) protection
US20210028084A1 (en) Variable-thickness integrated heat spreader (ihs)
CN114175241A (zh) 具有声波谐振器和有源电路的单片管芯
US20210263880A1 (en) Disaggregated die with input/output (i/o) tiles
US12058847B2 (en) Monolithic memory stack
US20230094979A1 (en) Conformal power delivery structures near high-speed signal traces
US20220270989A1 (en) Integrated circuit supports with microstrips

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination