CN114582797A - 一种半导体器件的制造方法 - Google Patents

一种半导体器件的制造方法 Download PDF

Info

Publication number
CN114582797A
CN114582797A CN202011376784.XA CN202011376784A CN114582797A CN 114582797 A CN114582797 A CN 114582797A CN 202011376784 A CN202011376784 A CN 202011376784A CN 114582797 A CN114582797 A CN 114582797A
Authority
CN
China
Prior art keywords
layer
opening
etching
target dielectric
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011376784.XA
Other languages
English (en)
Inventor
张文文
黄仁瑞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Fab2 Co Ltd
Original Assignee
CSMC Technologies Fab2 Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSMC Technologies Fab2 Co Ltd filed Critical CSMC Technologies Fab2 Co Ltd
Priority to CN202011376784.XA priority Critical patent/CN114582797A/zh
Publication of CN114582797A publication Critical patent/CN114582797A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种半导体器件的制造方法。根据本发明的半导体器件的制造方法，通过在半导体衬底上形成第一刻蚀停止层、第一目标介质层、第二刻蚀停止层和第二目标介质层；以及在第二目标介质层上具有不同开口尺寸的层叠的第一硬掩膜层和第二掩膜层，就可以实现大马士革结构。根据本发明的方法，只需要采用一次光刻工艺，即能实现双大马士革工艺中的双大马士革结构，不需高昂的光刻设备支持，设备的成本更低；形成的大马士革结构易于填充，可以实现无缝隙的填充；同时根据本发明的半导体器件的制造方法，具有广泛的适用性，还可以用于常规通孔的刻蚀，具有更加广泛的应用前景。

Description

一种半导体器件的制造方法
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制造方法。
背景技术
在半导体制造的IC制造业金属互连的策略中，铜被用做主要的芯片互 连导体。由于铜难于刻蚀，早期从事铜刻蚀研究的工作者被迫考虑选择另 一方法产生金属线，双大马士革方法成为人们一致同意的用于铜金属化的 方法。
与传统的铝互连工艺比较，双大马士革法，除了使用金属线互连槽工 艺以外，也使用接触孔或是通孔将两线连在一起的金属镶嵌工艺，即同时 进行通孔和金属线的填充，这节省了工艺步骤并消除了通孔和金属线之间 的界面。从而使得，双大马士革法具有减少了0％到30％的工艺步骤2。双 大马士革法不仅有较少的制造步骤，而且排除或减少了传统铝互连金属化 中最难的步骤，即铝刻蚀和许多钨与介质的化学机械抛光步骤。
双大马士革工艺包括两种，先孔后槽(Via First，Trench Last)和先槽 后孔(Trench First，Via Last)，这两种工艺都是需要两次或是两次以上的 涂胶曝光和干法刻蚀等工艺来实现，两次光刻的CD存在差异即形成沟槽 (Trench)或是通孔(Via)的图形，由于需要多次涂胶曝光等工序，因而 工艺成本较高，而且在同一膜层上需要多次的曝光，对光刻机台的性能要 求较高，因而光刻胶的成本也较高。此外第二次涂胶，目前都存在一定的 台阶，因而经常会存在显影不干净等带来的缺陷(Defect)问题，曝光显 影时都需要足够的窗口来解决缺陷(Defect)的问题，工艺窗口较小等问 题也很突出。
为了解决现有技术中的问题，本发明提供了一种半导体器件的制造方 法。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方 式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定 出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确 定所要求保护的技术方案的保护范围。
为了解决现有技术中的问题，本发明提供了一种半导体器件的制造方 法，包括：
提供半导体衬底；
在所述半导体衬底上依次形成第一刻蚀停止层、第一目标介质层、第 二刻蚀停止层和第二目标介质层；
在所述第二目标介质层上依次形成第一硬掩膜层和图案化的第二掩膜 层，所述第二掩膜层中具有第一开口，所述第一开口露出部分所述第一硬 掩膜层；
以所述第二掩膜层为掩膜刻蚀所述第一硬掩膜层，以在所述第一硬掩 膜层中形成第二开口，所述第二开口露出部分所述第二目标介质层，并且 所述第二开口的尺寸大于所述第一开口；
以所述第二掩膜层为掩膜刻蚀所述第二目标介质层以在所述第二目标 介质层中形成第三开口，所述第三开口露出部分所述第二刻蚀停止层；
以所述第二掩膜层为掩膜刻蚀所述第二刻蚀停止层以在所述第一刻蚀 停止层中形成第四开口，所述第四开口露出部分所述第一目标介质层；
去除所述第二掩膜层；
以所述第一硬掩膜层为掩膜，刻蚀所述第一目标介质层和所述第二目 标介质层，以在所述第一目标介质层中形成第五开口，并且使所述第三开 口扩展成第六开口；
以所述第一硬掩膜层为掩膜，刻蚀所述第二刻蚀阻挡层和所述第一刻 蚀阻挡层，以在所述第一刻蚀阻挡层中形成第七开口，并且使所述第四开 口扩展成第八开口，其中所述第八开口的尺寸等于所述第六开口的尺寸。
示例性地，所述以所述第二掩膜层为掩膜刻蚀所述第一硬掩膜层的方 法包括采用干法刻蚀工艺使所述第一硬掩膜层回退形成所述第二开口。
示例性地，所述第一硬掩膜层包括多晶硅层。
示例性地，所述采用干法刻蚀工艺使所述第一硬掩膜层回退形成所述 第二开口的步骤中，所述干法刻蚀工艺的刻蚀气体包括SF6、O2和CF4，所 述SF6的流量调整范围为15～40sccm，O2的流量调整范围为5～55sccm， CF4的流量调整范围为10～30sccm，所述干法刻蚀工艺的工艺压力的范围为 10～20mT，所述干法刻蚀工艺的上射频源功率的范围为300～500W，所述 干法刻蚀工艺的下射频源功率调的范围为30～60W。
示例性地，所述第二掩膜层包括光刻胶层，或者光刻胶、抗反射层和 硬掩膜层构成的复合层。
示例性地，所述第一刻蚀阻挡层与所述第二刻蚀阻挡层为相同的材料 层。
示例性地，所述第一刻蚀阻挡层的厚度与所述第二刻蚀阻挡层的厚度 相等。
示例性地，所述第六开口的尺寸等于所述第二开口的尺寸。
示例性地，所述第一目标介质层与所述第二目标介质层为相同的材料 层。
示例性地，还包括去除所述第一硬掩膜层的步骤。
根据本发明的半导体器件的制造方法，只需要采用一次光刻工艺，即 能实现双大马士革工艺中的双大马士革结构，不需高昂的光刻设备支持， 设备的成本更低；形成的大马士革结构易于填充，可以实现无缝隙的填充； 同时根据本发明的半导体器件的制造方法，具有广泛的适用性，还可以用于 常规通孔的刻蚀，具有更加广泛的应用前景。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中 示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A-图1G为根据本发明的一个实施例的一种半导体器件的制造方 法中形成的半导体器件的结构示意图；
图2为根据本发明的一个实施例的一种半导体器件的制造方法的示例 性流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底 的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需 一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发 生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的描述，以说明本 发明的半导体器件的制造方法。显然，本发明的施行并不限于半导体领域 技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除 了这些详细描述外，本发明还可以具有其他实施方式。
应予以注意的是，这里所使用的术语仅是为了描述具体实施例，而非 意图限制根据本发明的示例性实施例。如在这里所使用的，除非上下文另 外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是， 当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整 体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特 征、整体、步骤、操作、元件、组件和/或它们的组合。
现在，将参照附图更详细地描述根据本发明的示例性实施例。然而， 这些示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限 于这里所阐述的实施例。应当理解的是，提供这些实施例是为了使得本发 明的公开彻底且完整，并且将这些示例性实施例的构思充分传达给本领域 普通技术人员。在附图中，为了清楚起见，夸大了层和区域的厚度，并且 使用相同的附图标记表示相同的元件，因而将省略对它们的描述。
为了解决现有技术中的问题，本发明提供了一种半导体器件的制造方 法，包括：
提供半导体衬底；
在所述半导体衬底上依次形成第一刻蚀停止层、第一目标介质层、第 二刻蚀停止层和第二目标介质层；
在所述第二目标介质层上依次形成第一硬掩膜层和图案化的第二掩膜 层，所述第二掩膜层中具有第一开口，所述第一开口露出部分所述第一硬 掩膜层；
以所述第二掩膜层为掩膜刻蚀所述第一硬掩膜层，以在所述第一硬掩 膜层中形成第二开口，所述第二开口露出部分所述第二目标介质层，并且 所述第二开口的尺寸大于所述第一开口；
以所述第二掩膜层为掩膜刻蚀所述第二目标介质层以在所述第二目标 介质层中形成第三开口，所述第三开口露出部分所述第二刻蚀停止层；
以所述第二掩膜层为掩膜刻蚀所述第二刻蚀停止层以在所述第一刻蚀 停止层中形成第四开口，所述第四开口露出部分所述第一目标介质层；
去除所述第二掩膜层；
以所述第一硬掩膜层为掩膜，刻蚀所述第一目标介质层和所述第二目 标介质层，以在所述第一目标介质层中形成第五开口，并且使所述第三开 口扩展成第六开口；
以所述第一硬掩膜层为掩膜，刻蚀所述第二刻蚀阻挡层和所述第一刻 蚀阻挡层，以在所述第一刻蚀阻挡层中形成第七开口，并且使所述第四开 口扩展成第八开口，其中所述第八开口的尺寸等于所述第六开口的尺寸。
下面参看图1A-图1G和图2对根据本发明的一种化学机械抛光方法进 行示例性说明。其中，图1A-图1G为根据本发明的一个实施例的一种半导 体器件的制造方法中形成的半导体器件的结构示意图；图2为根据本发明 的一个实施例的一种半导体器件的制造方法的示例性流程图。
首先，参看图1A，提供半导体衬底100。
半导体衬底100，具体地，可以是以下所提到的材料中的至少一种： Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP、InGaAs或者其它III/V 化合物半导体，还包括这些半导体构成的多层结构等，或者为绝缘体上硅 (SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝 缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
在本实施例中，半导体衬底100采用其上形成有核心器件的硅晶圆， 通过后续的步骤形成双大马士革镶嵌结构，以形成互连结构。
接着，继续参看图1A，在半导体衬底100上依次形成第一刻蚀停止层 101、第一目标介质层102、第一刻蚀停止层103和第二目标介质层104。
第一目标介质层102和第二目标介质层104用于在其中形成双镶嵌的 结构，而在第一目标介质层102和第二目标介质层104之间形成第二刻蚀 停止层103是为了后续在以第一硬掩膜层为掩膜刻蚀第一目标介质层102 和第二目标介质层104的过程中，随着第二目标介质层104中的开口的向 外扩展，可以有效保护第一目标介质层102，避免第一目标介质层102中 的开口向外扩展，从而在第一目标介质层102和第二目标介质层104中形 成尺寸不同的开口，以形成双大马士革结构。
同时，在第一目标介质层102下方形成刻蚀停止层101，是为了在刻 蚀第一目标介质102层形成位于第一目标介质层102中的开口的过程中， 避免过蚀刻损坏半导体衬底，同时也在去除第二刻蚀停止层103的过程中 可以避免对半导体衬底的损伤。
示例性地，第一刻蚀停止层101的材料可以是氮化硅、氧化硅等。在 本实施例中，第一刻蚀停止层101选用氮化硅层。
示例性地，第一目标介质层102的材料可以是多种形式生长的绝缘的 二氧化硅物质，例如BPSG、PSG、FSG、USG、TEOS、热氧化二氧化硅、 湿氧化二氧化硅，或其多层膜层的组合。在本实施例中，第一目标介质层102 选用BPSG。
示例性地，第二刻蚀停止层103的材料可以是氮化硅、氧化硅等。
进一步，示例性地，第二刻蚀停止层103选用与第一刻蚀停止层相同 101的材料层。
进一步，第二刻蚀停止层103选用与第一刻蚀停止层相同101的材料 层，并且第二刻蚀停止层103与第一刻蚀停止层相同101的厚度相同。
将第二刻蚀停止层103选用与第一刻蚀停止层相同101的材料层，在 后续刻蚀第一刻蚀停止层101露出半导体衬底的时，可以同时刻蚀露出的 第二刻蚀停止层103，从而简化工艺流程。将第二刻蚀停止层103与第一 刻蚀停止层相同101的厚度相同，在去除由第一目标介质层中的开口露出 的第一刻蚀停止层的同时，还能去除第二目标介质层中的开口露出的第二 刻蚀停止层，形成侧壁连接流畅的双大马士革镶嵌结构。
同时，将第二刻蚀停止层103选用与第一刻蚀停止层相同101的材料 层，由于第二刻蚀停止层103位于第一目标介质层101的上方，使得在使 用相同的刻蚀工艺的情况下刻蚀过程中，对第二刻蚀停止层103的刻蚀速 率大于第一刻蚀停止层相同101的刻蚀速率，从而在刻蚀第一刻蚀停止层 相同101形成开口的过程中，第二刻蚀停止层103能够完全去除，避免第 一目标介质层上方残留第二刻蚀停止层103而不利于后续金属填充。
示例性地，第二目标介质层104的材料可以是多种形式生长的绝缘的 二氧化硅物质，例如BPSG、PSG、FSG、USG、TEOS、热氧化二氧化硅、 湿氧化二氧化硅，或其多层膜层的组合。
示例性地，第二目标介质层104选用与第一目标介质层102相同的材料 层。由于第二目标介质层104位于第一目标介质层102的上方，使得在使 用相同的刻蚀工艺的情况下刻蚀过程中，对第二目标介质层104的刻蚀速 率大于第一目标介质层102的刻蚀速率，从而在刻蚀第一目标介质层101 形成开口的过程中，第二目标介质层104中的开口能够以较大的速率向外 扩展，最后达到所需的开口尺寸。
在本实施例中，第一目标介质层102选用BPSG，则第二目标介质层104 选用BPSG。
将第二目标介质层104设置为与第一目标介质层102相同的材料层，在 后续通过刻蚀在第一目标介质层102中形成开口的过程中，相应的刻蚀第二 目标介质层104，使第二目标介质层104中的开口扩张，形成双镶嵌大马士 革结构，在一次光刻工艺的情况下，即实现双镶嵌大马士革结构，有效减少 工艺步骤，减少工艺成本。前述具体的过程，将在后续的步骤中进一步的 介绍。
形成第一刻蚀停止层、第一目标介质层、第二刻蚀停止层和第二目标 介质层的方法包括高温热氧化或化学气相沉积或物理气相沉积等本领域技 术人员所熟知的方法。
需要理解的是，本实施例中，设置所述第一刻蚀停止层与所述第二刻 蚀停止层为相同的材料层，所述第一刻蚀停止层的厚度与所述第二刻蚀停 止层的厚度相等或所述第一目标介质层与所述第二目标介质层为相同的材 料层仅仅是示例性地，本领域技术人员应当理解，第一刻蚀停止层与所述 第二刻蚀停止层为不同的材料层、不同的厚度，或者述第一目标介质层与 所述第二目标介质层为不同的材料层，均能实现本发明的技术效果。
继续参看图1A，在第二目标介质层104上依次形成第一硬掩膜层105 和图案化的第二掩膜层106，在第二掩膜层106中具有第一开口1061，第 一开口1061露出第一硬掩膜层105。
示例性地，所述以所述第二掩膜层为掩膜刻蚀所述第一硬掩膜层的方 法包括采用干法刻蚀工艺使所述第一硬掩膜层回退形成所述第二开口。
通过干法刻蚀工艺刻蚀第一硬掩膜层，在第一硬掩膜层中形成开口(所 述开口的尺寸与第二掩膜层中的第一开口的尺寸相同)之后，使第一硬掩膜 层回退形成第二开口，可以精准控制第一硬掩膜层回退的量，从而精准控制 第二开口的尺寸，整个工艺使用自对准工艺加工，不存在明显的缺陷的问题， 可以大大降低在线异常的发生，更有利于工业化大量生产的需求。
在第二目标介质层104上形成第一硬掩膜层105和第二掩膜层106层 叠的掩膜层，在后续形成开口的过程中，通过第二掩膜层106刻蚀第一硬 掩膜层105的过程中，可以在第一硬掩膜层105中形成与第二掩膜层106 中的第一开口1061尺寸不同的开口尺寸，其中，在第一硬掩膜层105中形 成尺寸较第一开口1061大的开口，从而在后续刻蚀第一目标介质层102 和第二目标介质层104的过程中能够形成尺寸不同的双大马士革结构。
示例性地，第一硬掩膜层的材料可以是氮化钛、氮化硅、二氧化硅或 者多晶硅等。
在根据本发明的一个实施例中，采用多晶硅作为第一硬掩膜层的材料。 多晶硅的材料可以是超高纯多晶硅(U-Ploy)或者掺杂多晶硅(Dope-Poly)， 在此并不限定。
采用多晶硅作为第一硬掩膜层的材料，一方面在以第二掩膜层为掩膜 对其进行刻蚀以在其中形成开口的过程中，容易形成回退(Pull Back)的 效果，而形成尺寸大于第一开口的开口，另一方面在刻蚀形成开口和后续 去除的过程中容易去除，避免对双大马士革结构的污染。
示例性地，所述第二掩膜层的材料包括光刻胶层，或者由光刻胶层、 抗反射层和硬掩膜层构成的复合材料层。
在本实施例中，将第二掩膜层的材料设置为光刻胶层，一方面配合第 一硬掩膜层的材料多晶硅层，在刻蚀多晶硅的过程中容易形成回退(Pull Back)的效果，从而形成尺寸大于第一开口的开口；另一方面形成和去除 工艺简单，容易去除干净。同时，多晶硅的回退(Pull Back)工艺过程中 使用自对准工艺加工，不存在明显的缺陷，可以大大降低在线异常的发生， 有利于工业化大量生产的需求。
示例性地，形成所述第一硬掩膜层的方法包括化学气相沉积、物理气 相沉积等的方法。
示例性地，形成所述第二硬掩膜层的方法包括旋涂光刻胶、曝光、显 影等工艺步骤。
接着，参看图1B，以所述第二掩膜层106为掩膜刻蚀所述第一硬掩膜 层105，以在所述第一硬掩膜层105形成第二开口1051，所述第二开口1051 露出部分所述第二目标介质层104，并且所述第二开口1051的尺寸大于所 述第一开口1061。
示例性地，以所述第二掩膜层为掩膜刻蚀所述第一硬掩膜层的方法采 用干法刻蚀的方法，其中，在所述干法刻蚀过程中对所述第一硬掩膜层进 行过刻蚀，以使在第一硬掩膜层形成的第二开口的尺寸大于第二掩膜层中 的第一开口的尺寸。
在本发明的一个实施例中，通过终点检测的方法，实现上述过刻蚀， 从而使第一硬掩膜层中形成的第二开口的尺寸达到预设的尺寸，形成符合 要求的开口尺寸。
在本发明的一个实施例中，第一硬掩膜层采用多晶硅层，第二掩膜层 采用光刻胶层，在干法刻蚀的过程中，利用光刻胶掩膜层阻挡，把多晶硅 刻蚀干净的同时实现一定的回退(Pull Back)的效果，从而使做多晶硅中 形成的第二开口的尺寸大于光刻胶掩膜层中的第一开口的尺寸。
示例性地，所述以所述光刻胶层为掩膜刻蚀所述多晶硅层的步骤中采 用的刻蚀气体包括SF6、O2和CF4。
示例性地，所述以所述光刻胶层为掩膜刻蚀多晶硅层的步骤中，所述 SF6的流量调整范围15～40sccm，O2的流量调整范围是5～55sccm，CF4的 流量调整范围是10～30sccm，工艺压力的范围是10～20mT，上射频源功率 的范围是300～500W，下射频源功率调的范围是30～60W。
需要理解的是，上述以光刻胶为掩膜刻蚀多晶硅的工艺仅仅是示例性 地，本领域技术人员应当理解，任何能够在第一硬掩膜层形成第二开口的 尺寸大于第二掩膜层中的第一开口的尺寸的方法均适用于本发明。
接着，参看图1C，以所述第二掩膜层106为掩膜刻蚀所述第二目标介 质层104以在所述第二目标介质层104中形成第三开口1041，所述第三开 口1041露出部分所述第二刻蚀停止层103。
在这一步骤中，由于采用第二掩膜层106为掩膜进行刻蚀，其在第二 目标介质层104中形成的第三开口1041与第一开口1061的尺寸相同(由 于在实际生产中需要考虑前后工艺的波动如膜层厚度及刻蚀机台的速率波 动等，刻蚀工艺开发中需要存在一定过量刻蚀来保证膜层刻蚀干净，此次 尺寸相同是指在工艺过刻蚀允许的范围内尺寸相同或相近)。
在根据本实施例中，第二目标介质层采用BPSG材料。刻蚀第二目标 介质层的气体包括：CF4/CHF3/Ar、CF4/CHF3/Ar/O2、C4F8/O2/Ar、 C4F8/O2/CO/Ar、C4F6/O2/Ar、C4F6/O2/CO/Ar、C5F8/O2/Ar、C5F8/O2/CO/Ar等 的气体组合的其中之一。
接着，参看图1D，以所述第二掩膜层106为掩膜刻蚀所述第二刻蚀停 止层103以在所述第一刻蚀停止层103中形成第四开口1031，所述第四开 口1031露出部分所述第一目标介质层102。
在这一步骤中，由于采用第二掩膜层106为掩膜进行刻蚀，其在第二 刻蚀停止层103中形成的第四开口1031与第一开口1061的尺寸相同(由 于在实际生产中需要考虑前后工艺的波动如膜层厚度及刻蚀机台的速率波 动等，刻蚀工艺开发中需要存在一定过量刻蚀来保证膜层刻蚀干净，此次 尺寸相同是指在工艺过刻蚀允许的范围内尺寸相同或相近)。
在本实施例中，第二刻蚀停止层采用氮化硅层，刻蚀第二目标介质层 的气体包括：CHF3/Ar/O2、CH2F2/Ar/O2、CH3F/Ar/O2等的气体组合的其中之 一。
接着，参看图1E，去除所述第二掩膜层106。
示例性地，采用干法刻蚀工艺去除第二掩膜层106。
在本实施例中，采用光刻胶层作为第二掩膜层106，干法工艺中采用 包含O2的气体进行刻蚀去除第二掩膜层。
接着，参看图1F，以所述第一硬掩膜层105为掩膜，刻蚀所述第一目 标介质层102和所述第二目标介质层104，以在所述第一目标介质层102 中形成第五开口1021，并且使位于所述第二目标介质层104中的所述第三 开口1041扩展成第六开口1042。
在这一步骤中，由于在第一目标介质层102和第二目标介质层104之 间形成有第二刻蚀停止层103，随着第二目标介质层104中的第三开口1041 的向外扩展形成第六开口1042，第二刻蚀停止层103有效保护第一目标介 质层102，避免第一目标介质层102中的第五开口1021向外扩展，从而在 第一目标介质层102的第六开口1042和第二目标介质层104中的第五开口 1021具有不同的尺寸，以形成双大马士革结构。同时，第二目标介质层104中的第三开口1041的向外扩展形成第六开口1042的过程中，对第一目标 介质层103顶部起到了有效保护。
在这一过程中，由于在第一目标介质层102底部具有第一刻蚀停止层101， 可以通过适当的过蚀刻，实现第二目标介质层104中的第三开口1041的向 外扩展形成第六开口1042。
示例性地，所述第六开口1042的尺寸等于所述第二开口1061。
控制第六开口1042的尺寸等于第二开口1061的尺寸，实现通过控制 第一硬掩膜层的回退量(第二开口1061的尺寸)对整个大马士革结构的开 口尺寸的控制，进而实现精准控制。
在根据本实施例中，第二目标介质层采用与第一目标介质层相同的材 料层：BPSG材料。刻蚀第二目标介质层的气体包括：CF4/CHF3/Ar、 CF4/CHF3/Ar/O2、C4F8/O2/Ar、C4F8/O2/CO/Ar、C4F6/O2/Ar、C4F6/O2/CO/Ar、 C5F8/O2/Ar、C5F8/O2/CO/Ar等的气体组合的其中之一。
接着，参看图1G，以所述第一硬掩膜层105为掩膜，刻蚀所述第二刻 蚀停止层103和所述第一刻蚀停止层101，以在所述第一停止层101中形 成第七开口1011，并且使所述第四开口1031扩展成第八开口1032，其中 所述第八开口1032的尺寸等于所述第六开口1052。
在这一步骤中，通过去除第一刻蚀停止层101，从而在第一刻蚀停止 层101中形成露出半导体衬底100的第七开口1011。与此同时，去除位于 第一目标介质层101上方的第二刻蚀停止层103，从而实现后续双大马士 革结构的无缝填充。
在本实施例中，第一刻蚀停止层101采用与第二刻蚀停止层103相同 的材料层：氮化硅层，刻蚀第一刻蚀停止层101的气体包括：CHF3/Ar/O2、 CH2F2/Ar/O2、CH3F/Ar/O2等的气体组合的其中之一。
接着，继续参看图1G，去除所述第一硬掩膜层105，形成如图1G所示 的大马士革结构。
去除第一硬掩膜层105的方法包括干法或湿法刻蚀工艺等本领域技术人 员所熟知的工艺。在本实施例中，第一硬掩膜层105为多晶硅层，采用湿法 刻蚀工艺去除多晶硅层。
至此，已经对本发明的技术方案作出了示例性说明，在根据本发明的 一个实施例中，在完成前述结构之后还包括填充前述双大马士革结构的步骤， 再次不再赘述。根据本发明的半导体器件的制造方法，只需要采用一次光 刻工艺，即能实现双大马士革工艺中的双大马士革结构，不需高昂的光刻 设备支持，设备的成本更低；形成的大马士革结构易于填充，可以实现无 缝隙的填充；同时根据本发明的半导体器件的制造方法，具有广泛的适用 性，还可以用于常规通孔的刻蚀，具有更加广泛的应用前景。
参看图2，示出了根据本发明的一个实施例的一种半导体器件的制造方 法的流程图。如图2所示，根据本发明的一个实施例的一种半导体器件的制 造方法包括：
步骤S1：提供半导体衬底；
步骤S2：在所述半导体衬底上依次形成第一刻蚀停止层、第一目标介 质层、第二刻蚀停止层和第二目标介质层；
步骤S3：在所述第二目标介质层上依次形成第一硬掩膜层和图案化的 第二掩膜层，所述第二掩膜层中具有第一开口，所述第一开口露出部分所 述第一硬掩膜层；
步骤S4：以所述第二掩膜层为掩膜刻蚀所述第一硬掩膜层，以在所述 第一硬掩膜层中形成第二开口，所述第二开口露出部分所述第二目标介质 层，并且所述第二开口的尺寸大于所述第一开口；
步骤S5：以所述第二掩膜层为掩膜刻蚀所述第二目标介质层以在所述 第二目标介质层中形成第三开口，所述第三开口露出部分所述第二刻蚀停 止层；
步骤S6：以所述第二掩膜层为掩膜刻蚀所述第二刻蚀停止层以在所述 第一刻蚀停止层中形成第四开口，所述第四开口露出部分所述第一目标介 质层；
步骤S7：去除所述第二掩膜层；
步骤S8：以所述第一硬掩膜层为掩膜，刻蚀所述第一目标介质层和所 述第二目标介质层，以在所述第一目标介质层中形成第五开口，并且使所 述第三开口扩展成第六开口；
步骤S9：以所述第一硬掩膜层为掩膜，刻蚀所述第二刻蚀阻挡层和所 述第一刻蚀阻挡层，以在所述第一刻蚀阻挡层中形成第七开口，并且使所 述第四开口扩展成第八开口，其中所述第八开口的尺寸等于所述第六开口。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施 例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例 范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施 例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改 均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要 求书及其等效范围所界定。

Claims (10)

1.一种半导体器件的制造方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底上依次形成第一刻蚀停止层、第一目标介质层、第二刻蚀停止层和第二目标介质层；
在所述第二目标介质层上依次形成第一硬掩膜层和图案化的第二掩膜层，所述第二掩膜层中具有第一开口，所述第一开口露出部分所述第一硬掩膜层；
以所述第二掩膜层为掩膜刻蚀所述第一硬掩膜层，以在所述第一硬掩膜层中形成第二开口，所述第二开口露出部分所述第二目标介质层，并且所述第二开口的尺寸大于所述第一开口；
以所述第二掩膜层为掩膜刻蚀所述第二目标介质层以在所述第二目标介质层中形成第三开口，所述第三开口露出部分所述第二刻蚀停止层；
以所述第二掩膜层为掩膜刻蚀所述第二刻蚀停止层以在所述第一刻蚀停止层中形成第四开口，所述第四开口露出部分所述第一目标介质层；
去除所述第二掩膜层；
以所述第一硬掩膜层为掩膜，刻蚀所述第一目标介质层和所述第二目标介质层，以在所述第一目标介质层中形成第五开口，并且使所述第三开口扩展成第六开口；
以所述第一硬掩膜层为掩膜，刻蚀所述第二刻蚀阻挡层和所述第一刻蚀阻挡层，以在所述第一刻蚀阻挡层中形成第七开口，并且使所述第四开口扩展成第八开口，其中所述第八开口的尺寸等于所述第六开口的尺寸。
2.根据权利要求1所述的方法，其特征在于，所述以所述第二掩膜层为掩膜刻蚀所述第一硬掩膜层的方法包括采用干法刻蚀工艺使所述第一硬掩膜层回退形成所述第二开口。
3.根据权利要求2所述的方法，其特征在于，所述第一硬掩膜层包括多晶硅层。
4.根据权利要求3所述的方法，其特征在于，所述采用干法刻蚀工艺使所述第一硬掩膜层回退形成所述第二开口的步骤中，所述干法刻蚀工艺的刻蚀气体包括SF6、O2和CF4，所述SF6的流量调整范围为15～40sccm，O2的流量调整范围为5～55sccm，CF4的流量调整范围为10～30sccm，所述干法刻蚀工艺的工艺压力的范围为10～20mT，所述干法刻蚀工艺的上射频源功率的范围为300～500W，所述干法刻蚀工艺的下射频源功率调的范围为30～60W。
5.根据权利要求1所述的方法，其特征在于，所述第二掩膜层包括光刻胶层，或者光刻胶、抗反射层和硬掩膜层构成的复合层。
6.根据权利要求2所述的方法，其特征在于，所述第一刻蚀阻挡层与所述第二刻蚀阻挡层为相同的材料层。
7.根据权利要求6所述的方法，其特征在于，所述第一刻蚀阻挡层的厚度与所述第二刻蚀阻挡层的厚度相等。
8.根据权利要求1所述的方法，其特征在于，所述第六开口的尺寸等于所述第二开口的尺寸。
9.根据权利要求1所述的方法，其特征在于，所述第一目标介质层与所述第二目标介质层为相同的材料层。
10.根据权利要求1所述的方法，其特征在于，还包括去除所述第一硬掩膜层的步骤。
CN202011376784.XA 2020-11-30 2020-11-30 一种半导体器件的制造方法 Pending CN114582797A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011376784.XA CN114582797A (zh) 2020-11-30 2020-11-30 一种半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011376784.XA CN114582797A (zh) 2020-11-30 2020-11-30 一种半导体器件的制造方法

Publications (1)

Publication Number Publication Date
CN114582797A true CN114582797A (zh) 2022-06-03

Family

ID=81767719

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011376784.XA Pending CN114582797A (zh) 2020-11-30 2020-11-30 一种半导体器件的制造方法

Country Status (1)

Country Link
CN (1) CN114582797A (zh)

Similar Documents

Publication Publication Date Title
US7390750B1 (en) Method of patterning elements within a semiconductor topography
JP4953740B2 (ja) 半導体素子のストレージノードコンタクトプラグの形成方法
US10242881B2 (en) Self-aligned single dummy fin cut with tight pitch
US9293363B2 (en) Methods and structures for back end of line integration
US6884736B2 (en) Method of forming contact plug on silicide structure
TWI250579B (en) Method for fabricating semiconductor device
TWI784183B (zh) 用於貫孔輪廓控制及相關應用的原子層沉積(ald)襯墊
CN114649269A (zh) 半导体器件的触点及其形成方法
US6566236B1 (en) Gate structures with increased etch margin for self-aligned contact and the method of forming the same
US20060240673A1 (en) Method of forming bit line in semiconductor device
CN114582797A (zh) 一种半导体器件的制造方法
US6417090B1 (en) Damascene arrangement for metal interconnection using low k dielectric constant materials for etch stop layer
US6184113B1 (en) Method of manufacturing a gate electrode in a semiconductor device
CN110581117B (zh) 一种半导体器件及其制造方法
JPH10116904A (ja) 半導体装置の製造方法
JP2005005697A (ja) 半導体装置の製造方法
JP2001308179A (ja) 半導体装置の製造方法
KR100909174B1 (ko) 듀얼 다마신 패턴 형성 방법
US6060404A (en) In-situ deposition of stop layer and dielectric layer during formation of local interconnects
JP2001077189A (ja) 半導体装置の製造方法
KR100621758B1 (ko) 반도체 소자의 금속배선 및 그 제조방법
KR100917099B1 (ko) 듀얼 다마신 패턴 형성 방법
JPH09260485A (ja) 半導体装置の製造方法
JP2000260871A (ja) 半導体装置の製造方法
JP2007012823A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination