CN114566575A - 一种micro-LED及其制备方法 - Google Patents

一种micro-LED及其制备方法 Download PDF

Info

Publication number
CN114566575A
CN114566575A CN202210189085.7A CN202210189085A CN114566575A CN 114566575 A CN114566575 A CN 114566575A CN 202210189085 A CN202210189085 A CN 202210189085A CN 114566575 A CN114566575 A CN 114566575A
Authority
CN
China
Prior art keywords
layer
micro
type
led
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210189085.7A
Other languages
English (en)
Inventor
曾家明
郑文杰
程龙
胡加辉
刘春杨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhao Chi Semiconductor Co Ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Priority to CN202210189085.7A priority Critical patent/CN114566575A/zh
Publication of CN114566575A publication Critical patent/CN114566575A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种micro‑LED及其制备方法,应用于红光micro‑LED,涉及二极管技术领域领域,该micro‑LED包括衬底;在所述衬底上依次设有红光外延准备层、N型InbGa1‑bN/GaN层、发光层、电子阻挡层、P型InfGa1‑fN层及接触层;在所述发光层与电子阻挡层之间设有一波导层,所述波导层为IneGa1‑eN薄膜层,其中,In的组分e为0.01‑0.1。本发明能够解决现有技术中外延层中杂质扩散至发光层中,导致发光效率低下的技术问题。

Description

一种micro-LED及其制备方法
技术领域
本发明涉及二极管技术领域,具体涉及一种micro-LED及其制备方法。
背景技术
随着社会生产力及科学技术的不断发展,虚拟现实技术(VR)及增强现实 技术(AR)在不同领域的应用越来越广泛,因此,各行各业对于虚拟现实技术 (VR)及增强现实技术(AR)的需求也日益增长,由于micro-LED芯片尺寸小、 集成度高和自发光等特点,在虚拟现实技术(VR)及增强现实技术(AR)的显 示的亮度、分辨率、对比度、能耗、使用寿命、响应速度和热稳定性等方面具 有巨大的优势。micro-LED是以自发光的微米量级的LED为发光像素单元,将 其组装到驱动面板上形成高密度LED阵列的显示技术。因此随着未来对虚拟现 实技术(VR)及增强现实技术(AR)的需求也日益增长,micro-LED在虚拟现 实技术(VR)及增强现实技术(AR)中占据的地位越来越重要。
目前比较常见的micro-LED的主体材料为AlGaInN材料,AlGaInN体系 micro-LED热稳定性能较好,不会随着温度的变化而影响发光效率,但是,在 AlGaInN体系micro-LED为了提高P型氮化镓的有效掺杂,会采用低温生长, 低温生长的P型氮化镓的C杂质浓度较高,而P型氮化镓中的C和Mg等原子 会扩散至发光层中,降低发光层中量子阱的晶体质量,使得内量子效率降低, 从而影响发光层的电子-空穴的复合效率,降低micro-LED的发光效率。
因此,现有的AlGaInN体系micro-LED普遍存在外延层中杂质扩散至发光 层中,导致发光效率低下的技术问题。
发明内容
针对现有技术的不足,本发明的目的在于提供一种micro-LED及其制备方 法,旨在解决现有技术中外延层中杂质扩散至发光层中,导致发光效率低下的 技术问题。
本发明的一方面在于提供一种micro-LED,应用于红光micro-LED,所述 micro-LED包括:
衬底;
在所述衬底上依次设有红光外延准备层、N型InbGa1-bN/GaN层、发光层、 电子阻挡层、P型InfGa1-fN层及接触层;
在所述发光层与电子阻挡层之间设有一波导层,所述波导层为IneGa1-eN薄 膜层,其中,In的组分e为0.01-0.1。
与现有技术相比,本发明的有益效果在于:通过本发明提供的micro-LED, 在发光层与电子阻挡层之间设有一波导层,该波导层为IneGa1-eN薄膜层,能阻 挡后续外延生长的外延层中的C、Mg、Al等原子扩散到发光层中,从而提高发 光层中电子-空穴的辐射复合效率,提高micro-LED的发光效率,同时,该波导 层可以阻挡N型InbGa1-bN/GaN层的电子溢流至P型InfGa1-fN层,减少载流子 的泄露,进一步提高电子-空穴的辐射复合效率,进一步提高了micro-LED的发 光效率,从而解决了普遍存在外延层中杂质扩散至发光层中,导致发光效率低 下的技术问题。除此之外,图形化复合衬底有助于外延层的生长,能够有效减 少穿透位错密度,提高外延层的晶体质量。
根据上述技术方案的一方面,所述波导层的厚度为5-10nm。
根据上述技术方案的一方面,所述N型InbGa1-bN/GaN层为若干个周期超晶 格结构,其中,InbGa1-bN薄膜层的厚度为1-5nm,In的组分b为0.01-0.1,GaN 薄膜层的厚度为10-50nm。
根据上述技术方案的一方面,所述P型InfGa1-fN层的厚度为100-200nm, 其中,In的组分f为0.01-0.1。
根据上述技术方案的一方面,所述发光层为多量子阱层结构,包括若干个 周期IncGa1-cN阱层与IndGa1-dN垒层,其中,IncGa1-cN阱层的厚度为1-5nm,In 的组分c为0.3-0.5,IndGa1-dN垒层的厚度为5-15nm,In的组分d为0.01-0.1。
根据上述技术方案的一方面,所述衬底上设有一掩膜层,利用纳米压印或 光刻将所述掩膜层刻蚀成特定图形,形成图形化复合衬底。
根据上述技术方案的一方面,所述红光外延准备层为InaGa1-aN薄膜层,其 中,所述红光外延准备层的厚度为100-2000nm,In的组分a为0-0.2。
根据上述技术方案的一方面,所述接触层为掺杂IngGa1-gN薄膜层,所述掺 杂IngGa1-gN薄膜层的厚度为5-30nm,In的组分g为0.01-0.1。
本发明的一方面在于提供一种micro-LED的制备方法,所述制备方法包括:
提供一衬底;
在所述衬底上生长掩膜层以形成图形化复合衬底;
在所述图形化复合衬底上依次生长红光外延准备层、N型InbGa1-bN/GaN层、 发光层、电子阻挡层、P型InfGa1-fN层及接触层;
通过在发光层及电子阻挡层之间外延生长一波导层,其中,所述波导层为IneGa1-eN薄膜层,其中,In的组分e为0.01-0.1。
进一步说明,所述波导层的生长步骤包括:
将温度设置为800-100℃之间,在反应腔室内通入三乙基镓、三甲基铟及氨 气,其中,氮气与氢气作为载气,在发光层上外延生长形成厚度为5-10nm的 IneGa1-eN薄膜层,其中,In的组分e为0.01-0.1。
附图说明
本发明的上述与/或附加的方面与优点从结合下面附图对实施例的描述中将 变得明显与容易理解,其中:
图1为本发明第一实施例中micro-LED的结构示意图;
图2为本发明第一实施例中micro-LED的制备方法的流程图图;
附图元器件符号说明:
衬底100,掩膜层110,红光外延准备层200,N型InbGa1-bN/GaN层300, 发光层400,波导层500,电子阻挡层600,P型InfGa1-fN层700,接触层800。
具体实施方式
为使本发明的目的、特征与优点能够更加明显易懂,下面结合附图对本发 明的具体实施方式做详细的说明。附图中给出了本发明的若干实施例。但是, 本发明可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地, 提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
需要说明的是,当元件被称为“固设于”另一个元件,它可以直接在另一个元 件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件,它可 以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂 直的”、“水平的”、“左”、“右”、“上”、“下”以及类似的表述只是为了说明的目的, 而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造 与操作,因此不能理解为对本发明的限制。
在本发明中,除非另有明确的规定与限定,术语“安装”、“相连”、“连接”、 “固定”等术语应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或 一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通 过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人 员而言,可以根据具体情况理解上述术语在本发明中的具体含义。本文所使用 的术语“及/或”包括一个或多个相关的所列项目的任意的与所有的组合。
实施例一
请参阅图1-2,所示为本发明第一实施例提供的一种micro-LED,应用于红 光micro-LED,该micro-LED包括衬底100,衬底100又称之为支撑衬底100, 主要是外延层生长的基石,用于支撑和固定后续外延层,衬底100的选择要与 外延层特性配合要求非常严格,否则会影响外延层的生长及micro-LED的品质。 同时衬底100的选择决定了后续外延层的生长技术、芯片加工技术及发光二极 管的封装技术。在本实施例中,衬底100材料可以为蓝宝石、碳化硅、硅、氧 化镓、氮化镓等。
其中,在衬底100上设有一掩膜层110,利用纳米压印或光刻将所述掩膜层 110刻蚀成特定图形,形成图形化复合衬底100,有助于后续外延层的生长,能 够有效地减少穿透位错密度,提高后续外延层的晶体质量。该掩膜层110是通 过PECVD方法在衬底100上生长SiO2或者SiNx薄膜层,等离子体增强化学气 相沉积(PECVD)是借助微波或射频等使含有薄膜成分原子的气体电离,在局 部形成等离子体,而等离子体化学活性很强,很容易发生反应,在基片上沉积 出所期望的薄膜。具体为,将硅烷(SiH4)、氧气(O2)或者氨气(NH3)气体通入到PECVD的反应腔室中,在衬底100上沉积一层厚度为1000-3000nm的 SiO2或者SiNx薄膜层,将沉积完成的SiO2或者SiNx薄膜层上旋涂一层厚度为 1000-3000nm的光刻胶,采用纳米压印技术或者光刻技术将SiO2或者SiNx薄膜 层制成特定图形,其中,纳米压印技术是通过压印的方式将硅母版上的图形转 移到软模板中,然后继续通过压印的方法将软模板上的图形转移到光刻胶上, 光刻技术是通过紫外光照射将光刻板上的图形转移到到光刻胶上。
另外,将旋涂光刻胶完成的SiO2或者SiNx薄膜层通过ICP(电感耦合等离 子体)刻蚀,其中,电感耦合等离子体(ICP)刻蚀是在电场作用下,刻蚀气体 辉光放电产生高密度等离子体,对所需刻蚀的物质进行物理轰击及化学反应, 以选择性的去除所需去除的区域。具体为,将刻蚀气体三氯化硼(BCl3)通入反应 腔室,通过ICP刻蚀,将SiO2或者SiNx薄膜层刻蚀出特定图形,以使SiO2或 者SiNx薄膜层分别若干周期性排布的外延生长区域,其中,未刻蚀的SiO2或者 SiNx薄膜层的宽度为100-3000nm,刻蚀完成的周期性排布的SiO2或者SiNx薄 膜层的宽度为10-100nm,厚度为100-3000nm。
其中,在图形化复合衬底100上依次设有红光外延准备层200、N型 InbGa1-bN/GaN层300、发光层400、电子阻挡层600、P型InfGa1-fN层700及接 触层800。红光外延准备层200为InaGa1-aN薄膜层,由于micro-LED与GaN基 外延层之间的晶格失配比较大,在外延生长N型InbGa1-bN/GaN层300上预先生 长红光外延准备层200,可以缩小N型InbGa1-bN/GaN层300与衬底100的晶格 失配,以利于后续在晶格不匹配的情况下生长N型InbGa1-bN/GaN层300,避免 N型InbGa1-bN/GaN层300直接沉积在衬底100上存在较大的晶格失配,导致N 型InbGa1-bN/GaN层300与衬底100界面处出现大量的晶格缺陷及位错,导致N 型InbGa1-bN/GaN层300的晶体质量降低,甚至影响micro-LED的性能。
具体为,将图形化复合衬底100转移至MOCVD(金属有机物化学气相沉 积)反应腔室中,其中,金属有机物化学气相沉积(MOCVD)以Ⅲ族、Ⅱ族元 素的有机化合物和V、Ⅵ族元素的氢化物等作为晶体生长源材料,以热分解反 应方式在衬底100上进行气相外延,生长各种Ⅲ-V族、Ⅱ-Ⅵ族化合物半导体以 及它们的多元固溶体的薄层单晶材料。将温度加热至800-1200℃之间,压力调 节至100-500Torr之间,通入三甲基镓((CH3)3Ga)、三甲基铟(In(CH3)3)及氨 气(NH3),采用氮气(N2)及氢气(H2)作为载气,外延生长形成厚度为100-2000nm的InaGa1-aN薄膜层,作为红光外延准备层200,其中,In的组分a为0-0.2。
其中,在红光外延准备层200上设有N型InbGa1-bN/GaN层300,N型 InbGa1-bN/GaN层300用于提供电子,其拥有多余的电子,N型InbGa1-bN/GaN层 300的电子迁移至发光层400,以达到电子-空穴在发光层400实现辐射复合,从 而实现micro-LED的发光效应。该N型InbGa1-bN/GaN层300为若干个周期超晶 格结构,若干个InbGa1-bN薄膜层/GaN薄膜层形成的周期性的结构,其周期数为 10-30,具体为,通入三甲基镓((CH3)3Ga)、硅烷(SiH4)及氨气(NH3),采用 氮气(N2)及氢气(H2)作为载气,在温度为1000-1200℃之间,压力为100-300Torr 之间,外延生长形成N型InbGa1-bN/GaN层300,其中,InbGa1-bN薄膜层的厚度 为1-5nm,In的组分b为0.01-0.1,GaN薄膜层的厚度为10-50nm。
另外,在N型InbGa1-bN/GaN层300上设有发光层400,发光层400为多量 子阱结构,包括若干个周期IncGa1-cN阱层与IndGa1-dN垒层,该周期数为1-10, 具体为,在反应腔室中通入三乙基镓(Ga(C2H5)3)、三甲基铟(In(CH3)3)及氨 气(NH3),氮气(N2)作为载气,将温度调节至700-800℃之间,压力调节至 100-300Torr之间,外延生长形成厚度为1-5nm的IncGa1- cN阱层,In的组分c为 0.3-0.5,另外,在反应腔室中通入三乙基镓(Ga(C2H5)3)、三甲基铟(In(CH3)3) 及氨气(NH3),氮气(N2)与氢气(H2)作为载气,将温度设置至700-900℃ 之间,压力设置至100-300Torr之间,外延生长形成厚度为5-15nm的IndGa1-dN 垒层,In的组分d为0.01-0.1。N型InbGa1-bN/GaN层300拥有多余的电子,N 型InbGa1-bN/GaN层300的电子迁移至发光层400,P型InfGa1-fN层700拥有多 余的空穴,P型InfGa1-fN层700的空穴迁移至发光层400,以在发光层400的多 量子阱结构中实现电子-空穴辐射复合,从而实现micro-LED的发光效应。
在本实施例中,在发光层400上设有一波导层500,该波导层500为IneGa1-eN 薄膜层,由于后续生长的外延层中的C、Mg、Al等原子扩散会到发光层400的 多量子阱层中,导致多量子阱层中的内量子效率降低,即在多量子阱层中电子- 空穴的辐射复合效率下降,波导层500的设置将阻挡后续生长的外延层的C、 Mg、Al等原子将会扩散到发光层400的多量子阱层中,提高多量子阱层中电子 -空穴的辐射复合效率,从而提高micro-LED的发光效率。同时,由于电子迁移 速率比空穴迁移速率快,N型InbGa1-bN/GaN层300中电子容易向P型InfGa1-fN 层700溢流,在P型InfGa1-fN层700发生电子空穴复合,导致多量子阱层中电 子空穴发生辐射复合的效率降低,从而降低micro-LED的发光效率,该波导层 500可以阻止N型InbGa1-bN/GaN层300的电子溢流至P型InfGa1-fN层700,减 少载流子的泄露,进一步提高电子-空穴的辐射复合效率,进一步提高了 micro-LED的发光效率。
具体为,将温度调节至800-1000℃之间,在反应腔室内通入三乙基镓 (Ga(C2H5)3)、三甲基铟(In(CH3)3)及氨气(NH3),其中,氮气(N2)与氢气 (H2)作为载气,在发光层400上外延生长形成厚度为5-10nm的IneGa1-eN薄 膜层,其中,In的组分e为0.01-0.1。
其中,在波导层500上设有电子阻挡层600,该电子阻挡层600为AlGaN 薄膜层,其用于阻挡N型InbGa1-bN/GaN层300的电子向P型InfGa1-fN层700 溢流,具体为,将温度设置为700-800℃之间,压力调整至100-300Torr之间, 在反应腔室中通入三甲基铝(C3H9Al)、三乙基镓(Ga(C2H5)3)及氨气(NH3),在波 导层500上外延生长形成厚度为10-30nm的AlGaN薄膜层。同样的,电子迁移 速率比空穴迁移速率快,N型InbGa1-bN/GaN层300中电子容易向P型InfGa1-fN 层700溢流,在P型InfGa1-fN层700发生电子空穴非辐射复合,该电子阻挡层 600进一步阻止N型InbGa1-bN/GaN层300的电子溢流至P型InfGa1-fN层700, 减少N型InbGa1-bN/GaN层300中电子的泄露,进一步提高在多量子阱中电子- 空穴的辐射复合效率,从而提高了micro-LED的发光效率。
另外,在电子阻挡层600上设有P型InfGa1-fN层700,P型InfGa1-fN层700 用于提供空穴,其拥有多余的空穴,P型InfGa1-fN层700的空穴迁移至发光层 400,电子-空穴在发光层400的多量子阱中实现辐射复合,从而实现micro-LED 的发光效应。该P型InfGa1-fN层700分为两段式生长,首先低温低压生长,其 次式高温高压生长,两段式生长P型InfGa1-fN层700减少晶体内部缺陷,提高 晶体质量,从而提高micro-LED的性能。具体为,首先,在反应腔室通入二茂 镁(Mg(C5H5)2)、三乙基镓(Ga(C2H5)3)及氨气(NH3),载气为氮气(N2)与 氢气(H2),将温度加热至700-900℃之间,压力调整至100-300Torr之间,外延生 长P型InfGa1-fN层700,其次,将温度加热至900-1100℃之间,压力调节至 200-500Torr之间,两段式外延生长形成厚度为100-200nm的P型InfGa1-fN层 700,其中,In的组分f为0.01-0.1。
自然而然,在P型InfGa1-fN层700上设有接触层800,该接触层800为掺 杂IngGa1-gN薄膜层,用于与芯片电极接合时形成欧姆接触,有效地降低电压及 提高亮度。具体为,将温度设置为800-1000℃之间,压力调整至100-400Torr之 间,在反应腔室中通入二茂镁(Mg(C5H5)2)、三乙基镓(Ga(C2H5)3)及氨气(NH3), 载气为氮气(N2)与氢气(H2),外延生长形成厚度为5-30nm的掺杂IngGa1-gN薄 膜层,In的组分g为0.01-0.1,其中,其掺杂剂二茂镁(Mg(C5H5)2)的通入量 为P型InfGa1-fN层700的掺杂剂二茂镁(Mg(C5H5)2)的通入量的5-20倍。
需要说明的是,当在micro-LED两端外加电场,N型InbGa1-bN/GaN层300 作为负极,P型InfGa1-fN层700作为正极,N型InbGa1-bN/GaN层300的电子向 正极P型InfGa1-fN层700方向迁移,P型InfGa1-fN层700的空穴向负极N型 InbGa1-bN/GaN层300方向迁移,两侧迁移的电子与空穴在发光层400会合,在发 光层400的多量子阱层内电子-空穴发生辐射复合,从而形成micro-LED发光效 应。但是,P型InfGa1-fN层700中的C、Mg、Al等原子扩散将会到发光层400 的多量子阱层中,导致多量子阱层中的内量子效率降低,即在多量子阱层中电 子-空穴的辐射复合效率下降,在发光层400与电子阻挡层600之间设有波导层 500,将阻挡P型InfGa1-fN层700的C、Mg、Al等原子扩散会到发光层400的 多量子阱层中,提高多量子阱层中电子-空穴的辐射复合效率,从而提高 micro-LED的发光效率。同时,由于电子迁移速率比空穴迁移速率快,N型 InbGa1-bN/GaN层300中电子容易向P型InfGa1-fN层700溢流,在P型InfGa1-fN 层700发生电子空穴非辐射复合,导致多量子阱层中电子空穴发生辐射复合的效率降低,从而降低micro-LED的发光效率,该波导层500可以阻止N型 InbGa1-bN/GaN层300的电子溢流至P型InfGa1-fN层700,减少载流子的泄露, 进一步提高电子-空穴的辐射复合效率,进一步提高了micro-LED的发光效率。 在本实施例中的Micro-LED外延结构,其外量子效率在8A/cm2的电流密度下, 相比于传统外延结构提升约10%。
相比于现有技术,本实施例提供的micro-LED,有益效果在于:通过本发明 提供的micro-LED,在发光层与电子阻挡层之间设有一波导层,该波导层为 IneGa1-eN薄膜层,能阻挡后续外延生长的外延层中的C、Mg、Al等原子扩散到 发光层中,从而提高发光层中电子-空穴的辐射复合效率,提高micro-LED的发 光效率,同时,该波导层可以阻挡N型InbGa1-bN/GaN的电子溢流至P型InfGa1-fN 层,减少载流子的泄露,进一步提高电子-空穴的辐射复合效率,进一步提高了 micro-LED的发光效率,从而解决了普遍存在外延层中杂质扩散至发光层中,导 致发光效率低下的技术问题。除此之外,图形化复合衬底有助于外延层的生长,能够有效减少穿透位错密度,提高外延层的晶体质量。
实施例二
请参阅图2,所示为本发明第二实施例提供的一种micro-LED的制备方法, 所述制备方法包括步骤S10-S13:
步骤S10,提供一衬底;
衬底是外延层生长的基板,用于支撑和固定后续外延层,衬底的选择要与 外延层特性配合要求非常严格,否则会影响外延层的生长及micro-LED的品质。 衬底的选择决定了后续外延层的生长技术、芯片加工技术及发光二极管的封装 技术。在本实施例中,衬底材料可以为蓝宝石、碳化硅、硅、氧化镓、氮化镓 等。
步骤S11,在所述衬底上生长掩膜层以形成图形化复合衬底;
其中,在衬底上形成图形化复合衬底,有助于后续外延层的生长,能够有 效地减少穿透位错密度,提高后续外延层的晶体质量。
具体为,将硅烷(SiH4)、氧气(O2)或者氨气(NH3)气体通入到PECVD 的反应腔室中,在衬底上沉积一层厚度为1000-3000nm的SiO2或者SiNx薄膜层, 作为掩膜层。其中,等离子体增强化学气相沉积(PECVD)是借助微波或射频 等使含有薄膜成分原子的气体电离,在局部形成等离子体,而等离子体化学活 性很强,很容易发生反应,在基片上沉积出所期望的薄膜。
其次,将在衬底上沉积完成的SiO2或者SiNx薄膜层上旋涂一层光刻胶,光 刻胶的厚度为1000-3000nm,采用纳米压印技术或者光刻技术将SiO2或者SiNx薄膜层制成特定图形,其中,纳米压印技术是通过压印的方式将硅母版上的图 形转移到软模板中,然后继续通过压印的方法将软模板上的图形转移到光刻胶 上,光刻技术是通过紫外光照射将光刻板上的图形转移到到光刻胶上。
最后,将刻蚀气体三氯化硼(BCl3)通入反应腔室,通过ICP(电感耦合等离 子体)刻蚀,将外延宽度为100-3000nm的SiO2或者SiNx薄膜层刻蚀出特定图 形,以使SiO2或者SiNx薄膜层分别若干周期性排布的外延生长区域,周期性排 布的SiO2或者SiNx薄膜层的宽度为10-100nm,厚度为100-3000nm。其中,电 感耦合等离子体(ICP)刻蚀是在电场作用下,刻蚀气体辉光放电产生高密度等 离子体,对所需刻蚀的物质进行物理轰击及化学反应,以选择性的去除所需去 除的区域。
步骤S12,在所述图形化复合衬底上依次生长红光外延准备层、N型 InbGa1-bN/GaN层、发光层、电子阻挡层、P型InfGa1-fN层及接触层;
其中,在图形化复合衬底上外延生长红光外延准备层,在外延生长N型 InbGa1-bN/GaN层上预先生长红光外延准备层,可以缩小N型InbGa1-bN/GaN层 与衬底的晶格失配,减少N型InbGa1-bN/GaN层外延生长时因晶格失配较大造成 的晶体缺陷及位错,提高N型InbGa1- bN/GaN层外延生长的晶体质量,从而提高 micro-LED的性能。
具体为,将温度设置为800-1200℃之间,压力设置为100-500Torr之间,通 入三甲基镓((CH3)3Ga)、三甲基铟(In(CH3)3)及氨气(NH3),采用氮气(N2) 及氢气(H2)作为载气,在图形化复合衬底上外延生长形成厚度为100-2000nm 的InaGa1-aN薄膜层,作为红光外延准备层,其中,In的组分a为0-0.2。
另外,在InaGa1-aN红光外延准备层上外延生长N型InbGa1-bN/GaN层,N 型InbGa1-bN/GaN层用于提供电子,其拥有多余的电子,N型InbGa1-bN/GaN层 的电子迁移至发光层,以达到电子-空穴在发光层实现辐射复合,从而实现micro-LED的发光效应。该N型InbGa1-bN/GaN层为若干个周期超晶格结构,包 括10-30个InbGa1-bN薄膜层/GaN薄膜层形成的周期性的结构。
具体为,在反应腔室中通入三甲基镓((CH3)3Ga)、硅烷(SiH4)及氨气(NH3), 采用氮气(N2)及氢气(H2)作为载气,生长温度在1000-1200℃之间,压力在 100-300Torr之间,在InaGa1-aN红光外延准备层上外延生长形成N型 InbGa1-bN/GaN层,其中,InbGa1-bN薄膜层的厚度为1-5nm,In的组分b为0.01-0.1, GaN薄膜层的厚度为10-50nm。
其中,在N型InbGa1-bN/GaN层上外延生长发光层,发光层为多量子阱结 构,包括若干个周期IncGa1-cN阱层与IndGa1-dN垒层,该周期数为1-10。N型 InbGa1-bN/GaN层的电子迁移至发光层,P型InfGa1-fN层的空穴迁移至发光层, 以在发光层的多量子阱结构中实现电子-空穴辐射复合,从而实现micro-LED的 发光效应。
具体为,在反应腔室中通入三乙基镓(Ga(C2H5)3)、三甲基铟(In(CH3)3) 及氨气(NH3),氮气(N2)作为载气,将温度调节至700-800℃之间,压力调节 至100-300Torr之间,外延生长形成厚度为1-5nm的IncGa1-cN阱层,In的组分c 为0.3-0.5;另外,在反应腔室中通入三乙基镓(Ga(C2H5)3)、三甲基铟(In(CH3)3) 及氨气(NH3),氮气(N2)与氢气(H2)作为载气,将温度设置至700-900℃ 之间,压力设置至100-300Torr之间,外延生长形成厚度为5-15nm的IndGa1-dN 垒层,In的组分d为0.01-0.1。
另外,电子阻挡层为AlGaN薄膜层,其用于阻挡N型InbGa1-bN/GaN层的 电子向P型InfGa1-fN层溢流。需要说明的是,电子迁移速率比空穴迁移速率快, N型InbGa1-bN/GaN层中电子容易向P型InfGa1-fN层溢流,在P型InfGa1-fN层 中发生电子空穴非辐射复合,AlGaN电子阻挡层将会阻挡N型InbGa1-bN/GaN 层的电子溢流至P型InfGa1-fN层,减少N型InbGa1-bN/GaN层中电子的泄露发 生非辐射复合,提高多量子阱中电子-空穴的辐射复合效率,从而提高了 micro-LED的发光效率。
具体为,将温度加热至700-800℃之间,压力调节至100-300Torr之间,在 反应腔室中通入三甲基铝(C3H9Al)、三乙基镓(Ga(C2H5)3)及氨气(NH3),外延生 长形成厚度为10-30nm的AlGaN薄膜层。
自然而然,在AlGaN电子阻挡层上外延生长P型InfGa1-fN层,P型InfGa1-fN 层用于提供空穴,其拥有多余的空穴,P型InfGa1-fN层的空穴迁移至发光层, 电子-空穴在发光层的多量子阱中实现辐射复合,从而实现micro-LED的发光效 应。P型InfGa1-fN层分为低温低压及高温高压的两段式生长,两段式生长利于 减少晶体内部缺陷,提高晶体质量,从而提高micro-LED的性能。
具体为,在反应腔室通入二茂镁(Mg(C5H5)2)、三乙基镓(Ga(C2H5)3)及 氨气(NH3),载气为氮气(N2)与氢气(H2),首先,将温度加热至700-900℃之 间,压力调整至100-300Torr之间,其次,将温度加热至900-1100℃之间,压力 调节至200-500Torr之间,在AlGaN电子阻挡层外延生长形成厚度为100-200nm 的P型InfGa1-fN层,其中,In的组分f为0.01-0.1。
其中,在P型InfGa1-fN层上外延生长接触层,该接触层为掺杂IngGa1-gN薄 膜层,用于与芯片电极接合时形成欧姆接触,有效地降低电压及提高亮度。
具体为,将温度设置为800-1000℃之间,压力调整至100-400Torr之间,在 反应腔室中通入二茂镁(Mg(C5H5)2)、三乙基镓(Ga(C2H5)3)及氨气(NH3), 载气为氮气(N2)与氢气(H2),在P型InfGa1-fN层上外延生长形成厚度为5-30nm 的掺杂IngGa1-gN薄膜层,In的组分g为0.01-0.1,其中,其掺杂剂二茂镁 (Mg(C5H5)2)的通入量为P型InfGa1-fN层的掺杂剂二茂镁(Mg(C5H5)2)的通 入量的5-20倍。
需要说明的是,在micro-LED两端外加电场,N型InbGa1-bN/GaN层作为负 极,P型InfGa1-fN层作为正极,N型InbGa1-bN/GaN层的电子向正极P型InfGa1-fN 层方向迁移,P型InfGa1-fN层的空穴向负极N型InbGa1-bN/GaN层方向迁移,两 侧迁移的电子与空穴在发光层会合,在发光层的多量子阱层内电子-空穴发生辐 射复合,从而形成micro-LED发光效应。
步骤S13,通过在发光层及电子阻挡层之间外延生长一波导层,其中,所述 波导层为IneGa1-eN薄膜层,其中,In的组分e为0.01-0.1。
其中,在发光层及电子阻挡层之间外延生长波导层,该波导层为IneGa1-eN 薄膜层,由于后续生长的外延层中的C、Mg、Al等原子将会扩散到发光层的多 量子阱层中,外延层中的C、Mg、Al等原子与电子空穴复合,导致在多量子阱 层中电子-空穴的辐射复合效率下降,波导层的设置将阻挡后续生长的外延层的 C、Mg、Al等原子扩散会到发光层的多量子阱层中,提高多量子阱层中电子- 空穴的辐射复合效率,从而提高micro-LED的发光效率。同时,由于电子迁移 速率比空穴迁移速率快,N型InbGa1-bN/GaN层中电子容易向P型InfGa1- fN层溢 流,在P型InfGa1-fN层中发生电子空穴非辐射复合,导致多量子阱层中电子空 穴发生辐射复合的效率降低,该波导层可以阻止N型InbGa1-bN/GaN层的电子溢 流至P型InfGa1-fN层,减少载流子的泄露,进一步提高电子-空穴的辐射复合效 率,进一步提高了micro-LED的发光效率。在本实施例中,该Micro-LED外延 结构的外量子效率在8A/cm2的电流密度下,相比于传统外延结构提升约10%。
具体为,将温度调节至800-1000℃之间,在反应腔室内通入三乙基镓 (Ga(C2H5)3)、三甲基铟(In(CH3)3)及氨气(NH3),其中,氮气(N2)与氢气 (H2)作为载气,在发光层上外延生长形成厚度为5-10nm的IneGa1-eN薄膜层, 其中,In的组分e为0.01-0.1。
相比于现有技术,本实施例提供的micro-LED的制备方法,有益效果在于: 通过本发明提供的micro-LED的制备方法,在发光层与电子阻挡层之间设有一 外延生长波导层,该波导层为IneGa1-eN薄膜层,能阻挡后续外延生长的外延层 中的C、Mg、Al等原子扩散到发光层中,阻止外延层中的C、Mg、Al等原子 与电子空穴复合,从而提高发光层中电子-空穴的辐射复合效率,提高micro-LED 的发光效率,同时,该波导层可以阻挡N型InbGa1-bN/GaN层的电子溢流至P 型InfGa1-fN层,减少载流子的泄露,进一步提高电子-空穴的辐射复合效率,进 一步提高了micro-LED的发光效率,从而解决了普遍存在外延层中杂质扩散至 发光层中,导致发光效率低下的技术问题。除此之外,图形化复合衬底有助于 外延层的生长,能够有效减少穿透位错密度,提高外延层的晶体质量。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、 “具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特 征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明 书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。而且,描 述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中 以合适的方式结合。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体与详细, 但并不能因此而理解为对本发明专利范围的限制。应当指出的是,对于本领域 的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形与 改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附 权利要求为准。

Claims (10)

1.一种micro-LED,应用于红光micro-LED,其特征在于,所述micro-LED包括:
衬底;
在所述衬底上依次设有红光外延准备层、N型InbGa1-bN/GaN层、发光层、电子阻挡层、P型InfGa1-fN层及接触层;
在所述发光层与电子阻挡层之间设有一波导层,所述波导层为IneGa1-eN薄膜层,其中,In的组分e为0.01-0.1。
2.根据权利要求1所述的micro-LED,其特征在于,所述波导层的厚度为5-10nm。
3.根据权利要求1所述的micro-LED,其特征在于,所述N型InbGa1-bN/GaN层为若干个周期超晶格结构,其中,InbGa1-bN薄膜层的厚度为1-5nm,In的组分b为0.01-0.1,GaN薄膜层的厚度为10-50nm。
4.根据权利要求1所述的micro-LED,其特征在于,所述P型InfGa1-fN层的厚度为100-200nm,其中,In的组分f为0.01-0.1。
5.根据权利要求1所述的micro-LED,其特征在于,所述发光层为多量子阱层结构,包括若干个周期IncGa1-cN阱层与IndGa1-dN垒层,其中,IncGa1-cN阱层的厚度为1-5nm,In的组分c为0.3-0.5,IndGa1-dN垒层的厚度为5-15nm,In的组分d为0.01-0.1。
6.根据权利要求1所述的micro-LED,其特征在于,所述衬底上设有一掩膜层,利用纳米压印或光刻将所述掩膜层刻蚀成特定图形,形成图形化复合衬底。
7.根据权利要求1所述的micro-LED,其特征在于,所述红光外延准备层为InaGa1-aN薄膜层,其中,所述红光外延准备层的厚度为100-2000nm,In的组分a为0-0.2。
8.根据权利要求1所述的micro-LED,其特征在于,所述接触层为掺杂IngGa1-gN薄膜层,In的组分g为0.01-0.1。
9.一种micro-LED的制备方法,其特征在于,所述制备方法包括:
提供一衬底;
在所述衬底上生长掩膜层以形成图形化复合衬底;
在所述图形化复合衬底上依次生长红光外延准备层、N型InbGa1-bN/GaN层、发光层、电子阻挡层、P型InfGa1-fN层及接触层;
通过在发光层及电子阻挡层之间外延生长一波导层,其中,所述波导层为IneGa1-eN薄膜层,其中,In的组分e为0.01-0.1。
10.根据权利要求9所述的发光二极管的制备方法,其特征在于,所述波导层的生长步骤包括:
将温度设置为800-100℃之间,在反应腔室内通入三乙基镓、三甲基铟及氨气,其中,氮气与氢气作为载气,在发光层上外延生长形成厚度为5-10nm的IneGa1-eN薄膜层,其中,In的组分e为0.01-0.1。
CN202210189085.7A 2022-02-28 2022-02-28 一种micro-LED及其制备方法 Pending CN114566575A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210189085.7A CN114566575A (zh) 2022-02-28 2022-02-28 一种micro-LED及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210189085.7A CN114566575A (zh) 2022-02-28 2022-02-28 一种micro-LED及其制备方法

Publications (1)

Publication Number Publication Date
CN114566575A true CN114566575A (zh) 2022-05-31

Family

ID=81715404

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210189085.7A Pending CN114566575A (zh) 2022-02-28 2022-02-28 一种micro-LED及其制备方法

Country Status (1)

Country Link
CN (1) CN114566575A (zh)

Similar Documents

Publication Publication Date Title
CN109119515B (zh) 一种发光二极管外延片及其制造方法
US20240120434A1 (en) Light-emitting diode epitaxial wafer, growth method therefor, and light-emitting diode chip
CN114759124B (zh) 一种发光二极管外延片及其制备方法
CN109411579B (zh) 具有石墨烯结构的半导体器件及其制备方法
CN112951955B (zh) 紫外发光二极管外延片及其制备方法
CN112951963A (zh) 发光二极管外延片及其制备方法
CN111725371B (zh) 一种led外延底层结构及其生长方法
CN113571616B (zh) AlGaN基深紫外发光二极管的外延片及其制备方法
CN109994580B (zh) 发光二极管的外延片及其制作方法
CN112366256B (zh) 发光二极管外延片及其制造方法
CN113410353A (zh) 提高发光效率的发光二极管外延片及其制备方法
CN112331748A (zh) 一种发光二极管的外延结构及其制备方法
CN108598222B (zh) 一种发光二极管外延片及其生长方法
CN113013299B (zh) 发光二极管外延片及其生长方法
CN113571607B (zh) 高发光效率的发光二极管外延片及其制造方法
CN112420888B (zh) 紫外发光二极管外延片及其制备方法
CN114203871A (zh) 紫外发光二极管外延片及其制备方法
CN114566575A (zh) 一种micro-LED及其制备方法
CN114784150A (zh) 深紫外发光二极管的外延片及其制备方法
CN113690351A (zh) 微型发光二极管外延片及其制造方法
CN114843375A (zh) GaN基发光二极管外延片的制备方法和外延片
CN114335274A (zh) 一种发光二极管的外延结构及其制备方法
CN113113515A (zh) 发光二极管外延片的生长方法
CN112366260A (zh) 发光二极管外延片及其制造方法
CN112259651A (zh) 一种具有p型插入层的led芯片及制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination