CN114566548A - 具有纵向p型源区的沟槽型场效应晶体管及其制备方法 - Google Patents

具有纵向p型源区的沟槽型场效应晶体管及其制备方法 Download PDF

Info

Publication number
CN114566548A
CN114566548A CN202210111178.8A CN202210111178A CN114566548A CN 114566548 A CN114566548 A CN 114566548A CN 202210111178 A CN202210111178 A CN 202210111178A CN 114566548 A CN114566548 A CN 114566548A
Authority
CN
China
Prior art keywords
region
source region
type source
type
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210111178.8A
Other languages
English (en)
Inventor
张子敏
王宇澄
虞国新
吴飞
钟军满
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Xianpupil Semiconductor Technology Co ltd
Original Assignee
Wuxi Xianpupil Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Xianpupil Semiconductor Technology Co ltd filed Critical Wuxi Xianpupil Semiconductor Technology Co ltd
Priority to CN202210111178.8A priority Critical patent/CN114566548A/zh
Publication of CN114566548A publication Critical patent/CN114566548A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本申请提供一种具有纵向P型源区的沟槽型场效应晶体管，包括：衬底区、漂移区、基体区、源区、第一沟槽区、漏极以及源极；所述漂移区与所述衬底区相接，以所述衬底区指向所述漂移区的方向为上方，所述基体区和所述源区依次设置在所述漂移区的上方；所述第一沟槽区设置在所述基体区侧方，并分别与所述漂移区、所述基体区和所述源区相接；所述控制栅和所述屏蔽栅由上至下依次设置在所述第一沟槽区内，且经所述第一绝缘层分隔；所述控制栅通过所述第一绝缘层分别与所述基体区和所述源区相接，所述屏蔽栅通过所述绝缘层与所述漂移区相接；所述N型源区设置于所述基体区的上方，所述P型源区设置于所述基体区与所述第一沟槽区相对的侧方。

Description

具有纵向P型源区的沟槽型场效应晶体管及其制备方法
技术领域
本申请涉及功率半导体器件技术领域，尤其涉及具有纵向P型源区的沟槽型场效应晶体管及其制备方法。
背景技术
屏蔽栅沟槽型场效应晶体管(Split Gate Trench，SGT)已被广泛地应用于电源管理等重要的低压领域。SGT具有沟道密度高，同时具备较好的电荷补偿效果。此外，其屏蔽栅结构因有效地隔离了控制栅极至漏极之间的耦合，从而显著地降低了传输电容。
因此，SGT拥有更低的比导通电阻、更小的导通损耗和开关损耗、更高的工作频率。
然而，传统SGT器件中，为了抑制SGT器件中的衬底浮动效应，SGT中基体区的上方设置有P型掺杂的源区和N型掺杂的源区。而这种源区的设置方式导致了两方面的问题，第一方面导致了基体区上方需要留存足够的面积来形成源区，增大了SGT器件的横截面；第二方面，当晶体管正向高压阻断或正向高压导通时，空穴电流流经基体区通道形成一个足以使寄生三极管开启的空穴电流，触发三极管开启。
因此，为了减少SGT器件的横截面，同时提高SGT器件的耐雪崩能力，亟需设计一种具有新型源区结构的屏蔽栅沟槽型场效应晶体管。
发明内容
为克服相关技术中存在的问题，本申请提供一种具有纵向P型源区的沟槽型场效应晶体管，包括：衬底区1、漂移区2、基体区3、源区4、第一沟槽区5、漏极6以及源极7；
所述漂移区2与所述衬底区1相接，以所述衬底区1指向所述漂移区2的方向为上方，所述基体区3和所述源区4依次设置在所述漂移区2的上方；
所述第一沟槽区5设置在所述基体区3侧方，并分别与所述漂移区2、所述基体区3和所述源区4相接；
所述第一沟槽区5包括屏蔽栅51、控制栅52、第一绝缘层53和金属栅极；所述控制栅52和所述屏蔽栅51由上至下依次设置在所述第一沟槽区5内，且经所述第一绝缘层53分隔；所述控制栅52通过所述第一绝缘层53分别与所述基体区3和所述源区4相接，所述屏蔽栅51通过所述绝缘层与所述漂移区2相接；
所述源区4由N型源区41以及P型源区42组成，且所述源区4连接所述基体区3；
所述N型源区41设置于所述基体区3的上方，所述P型源区42设置于所述基体区3与所述第一沟槽区5相对的侧方；所述源极7连接所述源区4；所述漏极6设置在所述衬底区1下方；所述金属栅极设在所述控制栅52上方。
在一种实施例方式中，具有纵向P型源区的沟槽型场效应晶体管还包括：第二沟槽区8；
所述第二沟槽区8设置在所述基体区3与所述第一沟槽区5相对的侧方，所述第二沟槽区8内设置有第二绝缘层81、所述P型源区42和所述源极7；所述第二绝缘层81和所述源极7由下至上依次设置在所述第二沟槽区8内；所述第二绝缘层81的下方连接所述漂移区2；所述第二绝缘层81的侧方连接所述漂移区2；
所述源极7的下方连接所述第二绝缘层81；所述P型源区42设置于所述基体区3以及所述源极7之间。
在一种实施例方式中，所述源极7的横截面为“L”型，所述源极7包围所述源区4。
在一种实施例方式中，所述P型源区42、所述N型源区41的掺杂浓度均为重掺杂浓度。
在一种实施例方式中，所述衬底区1的掺杂类型为N型掺杂，且所述衬底区1的掺杂浓度为重掺杂浓度；
所述漂移区2的掺杂类型为N型掺杂，且所述漂移区2的掺杂浓度为轻掺杂浓度；
所述基体区3的掺杂类型为P型掺杂，且所述基体区3的掺杂浓度为中掺杂浓度；
所述源区4的掺杂浓度为重掺杂浓度；所述控制栅52的掺杂浓度为重掺杂浓度。
本申请第二方面提供一种具有纵向P型源区的沟槽型场效应晶体管的制备方法，用于制备本申请第一方面任一项所述的具有纵向P型源区的沟槽型场效应晶体管，包括：
以半导体材料制备衬底区；
在所述衬底区上外延形成漂移区；
在所述漂移区上以离子注入或扩散方式形成基体区；
在所述基体区上用N型掺杂半导体材料形成N型源区；
在所述漂移区、所述基体区以及所述源区的一侧刻蚀第一沟槽；
在所述第一沟槽内依次沉积氧化物、多晶硅、氧化物和多晶硅，形成屏蔽栅、第一绝缘层和控制栅；在所述第一沟槽上方形成金属栅极；
在所述漂移区与所述第一沟槽相对的一侧刻蚀第二沟槽；
在所述第二沟槽内，以离子注入方式在所述基体区的侧方形成P型源区；所述P型源区的上方与所述N型源区连接；所述P型源区和所述N型源区组成源区；
在所述N型源区的上方以及所述P型源区的侧方形成源极；
在衬底区下方制作漏极。
在一种实施方式中，所述以离子注入方式在所述基体区的侧方形成P型源区之前，包括：
在所述第二沟槽的底部，将氧化物以离子注入方式形成第二绝缘层。
在一种实施方式中，所述在所述源区上方和侧方形成源极，包括：
在所述第二绝缘层的上方沉积金属形成所述源极；所述源极连接所述N型源区和P型源区。
本申请提供的技术方案可以包括以下有益效果：
本申请实施例通过刻槽的方式在基体区的两侧面分别刻蚀形成第一沟槽区和第二沟槽区。第一沟槽区用于形成屏蔽栅和控制栅，同时，第二沟槽区内，基体区的侧方通过P型掺杂形成P型源区，N型源区设置于基体区的上方。因此，由P型源区和N型源区组成的源区在基体区的上方和侧方包围连接该基体区。通过纵向的P型源区结构，基体区上方能够仅仅用于形成N型源区，因此本申请实施例提供的具有纵向P型源区的沟槽型场效应晶体管具有更小的横截面，进一步能够缩小晶体管的体积。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本申请。
附图说明
通过结合附图对本申请示例性实施方式进行更详细的描述，本申请的上述以及其它目的、特征和优势将变得更加明显，其中，在本申请示例性实施方式中，相同的参考标号通常代表相同部件。
图1是本申请实施例示出的具有纵向P型源区的沟槽型场效应晶体管的结构示意图；
图2是本申请实施例示出的现有技术的沟槽型场效应晶体管的结构示意图；
图3是本申请实施例示出的具有纵向P型源区的沟槽型场效应晶体管的制备方法的流程示意图；
图4是本申请实施例示出的具有纵向P型源区的沟槽型场效应晶体管的制备方法的另一流程示意图。
具体实施方式
下面将参照附图更详细地描述本申请的优选实施方式。虽然附图中显示了本申请的优选实施方式，然而应该理解，可以以各种形式实现本申请而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了使本申请更加透彻和完整，并且能够将本申请的范围完整地传达给本领域的技术人员。
在本申请使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
应当理解，尽管在本申请可能采用术语“第一”、“第二”、“第三”等来描述各种信息，但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如，在不脱离本申请范围的情况下，第一信息也可以被称为第二信息，类似地，第二信息也可以被称为第一信息。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
实施例一
针对上述问题，本申请实施例提供一种具有纵向P型源区的沟槽型场效应晶体管。
图1是本申请实施例示出的具有纵向P型源区的沟槽型场效应晶体管的结构示意图；
如图1所示，本申请实施例示出的具有纵向P型源区的沟槽型场效应晶体管包括：
衬底区1、漂移区2、基体区3、源区4、第一沟槽区5、漏极6以及源极7；
所述漂移区2与所述衬底区1相接，以所述衬底区1指向所述漂移区2的方向为上方，所述基体区3和所述源区4依次设置在所述漂移区2的上方；
所述第一沟槽区5设置在所述基体区3侧方，并分别与所述漂移区2、所述基体区3和所述源区4相接；
所述第一沟槽区5包括屏蔽栅51、控制栅52、第一绝缘层53和金属栅极；所述控制栅52和所述屏蔽栅51由上至下依次设置在所述第一沟槽区5内，且经所述第一绝缘层53分隔；所述控制栅52通过所述第一绝缘层53分别与所述基体区3和所述源区4相接，所述屏蔽栅51通过所述绝缘层与所述漂移区2相接；
所述源区4由N型源区41以及P型源区42组成，且所述源区4连接所述基体区3；
所述N型源区41设置于所述基体区3的上方，所述P型源区42设置于所述基体区3与所述第一沟槽区5相对的侧方；所述源极7连接所述源区4；所述漏极6设置在所述衬底区1下方；所述金属栅极设在所述控制栅52上方。
在本申请实施例中，所述衬底区1的掺杂类型为N型掺杂，且所述衬底区1的掺杂浓度为重掺杂浓度；所述漂移区2的掺杂类型为N型掺杂，且所述漂移区2的掺杂浓度为轻掺杂浓度；所述基体区3的掺杂类型为P型掺杂，且所述基体区3的掺杂浓度为中掺杂浓度；所述源区4的掺杂浓度为重掺杂浓度；所述控制栅52的掺杂浓度为重掺杂浓度，所述控制栅52的掺杂类型为P型或N型掺杂。
本申请实施例中，轻掺杂浓度的取值范围为1×1015cm-3至5×1016cm-3；中掺杂浓度的取值范围为1×1017cm-3至5×1018cm-3；重掺杂浓度的取值范围为1×1019cm-3至5×1020cm-3。
在本申请实施例中，所述屏蔽栅的掺杂类型为P型掺杂或N型掺杂。
进一步地，所述屏蔽栅的掺杂类型的掺杂浓度可以为重掺杂浓度或中掺杂浓度。
本申请实施例通过刻槽的方式在基体区的两侧面分别刻蚀形成第一沟槽区和第二沟槽区。第一沟槽区用于形成屏蔽栅和控制栅，同时，第二沟槽区内，基体区的侧方通过P型掺杂形成P型源区，N型源区设置于基体区的上方。因此，由P型源区和N型源区组成的源区在基体区的上方和侧方包围连接该基体区。通过纵向的P型源区结构，基体区上方能够仅仅用于形成N型源区，因此本申请实施例提供的具有纵向P型源区的沟槽型场效应晶体管具有更小的横截面，进一步能够缩小晶体管的体积。
实施例二
基于实施例一的具有纵向P型源区的沟槽型场效应晶体管，由于源极设置于基体区的侧面，在SGT处于正向阻断时，耗尽层的正电荷发出的电力线指向源极，导致漂移区和源极之间的击穿电压比该SGT的标准击穿电压更低。
因此，为了提高具有纵向P型源区的沟槽型场效应晶体管的击穿电压，本申请实施例还提供了另外一种具有纵向P型源区的沟槽型场效应晶体管，如图1所示，包括：
衬底区1、漂移区2、基体区3、源区4、第一沟槽区5、漏极6以及源极7；
所述漂移区2与所述衬底区1相接，以所述衬底区1指向所述漂移区2的方向为上方，所述基体区3和所述源区4依次设置在所述漂移区2的上方；
所述第一沟槽区5设置在所述基体区3侧方，并分别与所述漂移区2、所述基体区3和所述源区4相接；
所述第一沟槽区5包括屏蔽栅51、控制栅52、第一绝缘层53和金属栅极；所述控制栅52和所述屏蔽栅51由上至下依次设置在所述第一沟槽区5内，且经所述第一绝缘层53分隔；所述控制栅52通过所述第一绝缘层53分别与所述基体区3和所述源区4相接，所述屏蔽栅51通过所述绝缘层与所述漂移区2相接；
所述源区4由N型源区41以及P型源区42组成，且所述源区4连接所述基体区3；
所述N型源区41设置于所述基体区3的上方，所述P型源区42设置于所述基体区3与所述第一沟槽区5相对的侧方；所述源极7连接所述源区4；所述漏极6设置在所述衬底区1下方；所述金属栅极设在所述控制栅52上方。
在实际SGT制造过程中，本申请实施例示出的具有纵向P型源区的沟槽型场效应晶体管还包括：第二沟槽区8；
在本申请实施例中，为了将P型源区设置于所述基体区的侧面，在基体区的两侧分别刻蚀出第一沟槽区和第二沟槽区。
其中，如图1所示，所述第二沟槽区8内设置有第二绝缘层81、所述P型源区42和所述源极7；所述第二绝缘层81和所述源极7由下至上依次设置在所述第二沟槽区8内。所述第二绝缘层81的下方连接所述漂移区2；所述第二绝缘层81的侧方连接所述漂移区2。进一步的，由于P型源区和N型源区分别设置在基体区的侧面以及上面，源极通过离子注入的方式在第二绝缘层上沉积，源极的下方连接第二绝缘层，同时，P型源区设置于基体区以及源极之间。
所述源极7的横截面为“L”型，且所述源极7包围所述源区4。
图2是本申请实施例示出的现有技术的屏蔽栅场效应晶体管的结构示意图。
如图2所示，在传统的SGT中，当晶体管处于正向阻断时，漂移区与基体区的交界面形成PN结，PN结中的耗尽层为高电阻区域，存在一个由漂移区指向基体区的电场。其中，由于传统的SGT中A点和B点之间的电离积分不均匀，导致SGT的击穿电压被减低。
因此，本申请实施例在第二沟槽区内设置有第二绝缘层。
由于第二绝缘层的存在，漂移区的耗尽层发出的电力线难以直接进入源极，降低了SGT结构中A点的电场而提高B点附近的电场。A点电场强度的降低使得基体区与漂移区交界处的电离积分更加均匀，有助于提高器件的击穿电压。
同时，本申请实施例通过刻槽的方式在基体区的两侧面分别刻蚀形成第一沟槽区和第二沟槽区。第一沟槽区用于形成屏蔽栅和控制栅，同时，第二沟槽区内，基体区的侧方通过P型掺杂形成P型源区，N型源区设置于基体区的上方。因此，由P型源区和N型源区组成的源区在基体区的上方和侧方包围连接该基体区。通过纵向的P型源区结构，基体区上方能够仅仅用于形成N型源区，因此本申请实施例提供的具有纵向P型源区的沟槽型场效应晶体管具有更小的横截面，进一步能够缩小晶体管的体积。
实施例三
与实施例一所示的具有纵向P型源区的沟槽型场效应晶体管相对应地，本申请还提供了一种具有纵向P型源区的沟槽型场效应晶体管的制备方法及相应的实施例。
图3是本申请实施例示出的具有纵向P型源区的沟槽型场效应晶体管的制备方法的流程示意图。
参见图3，所述具有纵向P型源区的沟槽型场效应晶体管制备方法，包括：
301、以半导体材料制备衬底区；
在本申请实施例中，以N型重掺杂半导体材料制备衬底区，即衬底区的掺杂类型为N型掺杂，且衬底区的掺杂浓度为重掺杂浓度。
302、在所述衬底区上外延形成漂移区；
在本申请实施例中，可以根据实际需求采用不同的外延工艺，包括但不限于：气相外延(Vapour Phase Epitaxy，VPE)或化学气相沉积(Chemical Vapor Deposition，CVD)。
303、在所述漂移区上以离子注入或扩散方式形成基体区；
离子注入工艺是对硅材料进行掺杂的过程，在实际应用过程中，将功率器件产品放在离子注入机的一端，掺杂离子源设置在离子注入机另一端。在掺杂离子源一端，掺杂体原子被离子化，从而带有一定的电荷，被电场加到超高速，穿过产品表层，利用原子的动量将掺杂原子注入功率器件，形成掺杂区。
扩散工艺是在硅材料表面掺入纯杂质原子的过程，在实际应用过程中，通常使用乙硼烷或磷烷作为离子源，采用间歇式扩散或替位式扩散的方式，将纯杂质原子掺入硅材料表面。
需要说明的是，本申请实施例对于基体区所采用的制备方式并没有严格的限定，在实际过程中，可以根据实际需求选用上述不同工艺完成基体区的制备。
304、在所述基体区上用N型掺杂半导体材料形成N型源区；
305、在所述漂移区、所述基体区以及所述源区的一侧刻蚀第一沟槽；
306、在所述第一沟槽内依次沉积氧化物、多晶硅、氧化物和多晶硅，形成屏蔽栅、第一绝缘层和控制栅；在所述第一沟槽上方形成金属栅极；
优选地，本申请实施例中，在所述沟槽内依次沉积氧化物、P型中掺杂多晶硅、氧化物和重掺杂多晶硅，形成所述屏蔽栅、绝缘层和控制栅。
307、在所述漂移区与所述第一沟槽相对的一侧刻蚀第二沟槽；
在本申请实施例中，通过光刻工艺在所述漂移区的一侧刻蚀出沟槽，并通过湿法腐蚀或干法腐蚀对残留的光刻胶进行去除。
308、在所述第二沟槽内，以离子注入方式在所述基体区的侧方形成P型源区；
在本申请实施例中，所述P型源区的上方与所述N型源区连接；所述P型源区和所述N型源区组成源区；
309、在所述N型源区的上方以及所述P型源区的侧方形成源极；
310、在衬底区下方制作漏极。
本申请实施例通过刻槽的方式在基体区的两侧面分别刻蚀形成第一沟槽区和第二沟槽区。第一沟槽区用于形成屏蔽栅和控制栅，同时，第二沟槽区内，基体区的侧方通过P型掺杂形成P型源区，N型源区设置于基体区的上方。因此，由P型源区和N型源区组成的源区在基体区的上方和侧方包围连接该基体区。通过纵向的P型源区结构，基体区上方能够仅仅用于形成N型源区，因此本申请实施例提供的具有纵向P型源区的沟槽型场效应晶体管具有更小的横截面，进一步能够缩小晶体管的体积。
实施例四
与实施例二所示的具有纵向P型源区的沟槽型场效应晶体管相对应地，本申请还提供了另外一种具有纵向P型源区的沟槽型场效应晶体管的制备方法。
图4是本申请实施例示出的具有纵向P型源区的沟槽型场效应晶体管的制备方法的流程示意图。
参见图4，所述屏蔽栅沟槽型场效应晶体管的制备方法，包括：
401、以半导体材料制备衬底区；
402、在所述衬底区上外延形成漂移区；
403、在所述漂移区上以离子注入或扩散方式形成基体区；
404、在所述基体区上用N型掺杂半导体材料形成N型源区；
405、在所述漂移区、所述基体区以及所述源区的一侧刻蚀第一沟槽；
406、在所述第一沟槽内依次沉积氧化物、多晶硅、氧化物和多晶硅，形成屏蔽栅、第一绝缘层和控制栅；在所述第一沟槽上方形成金属栅极；
407、在所述漂移区与所述第一沟槽相对的一侧刻蚀第二沟槽；
408、将氧化物以离子注入方式形成第二绝缘层；
409、在所述第二沟槽内，以离子注入方式在所述基体区的侧方形成P型源区；
在本申请实施例中，所述P型源区的上方与所述N型源区连接；所述P型源区和所述N型源区组成源区。
410、在所述第二绝缘层的上方沉积金属形成所述源极；所述源极连接所述N型源区和P型源区；
411、在所述N型源区的上方以及所述P型源区的侧方形成源极；
412、在衬底区下方制作漏极。
本申请实施例在基体区侧面刻蚀出第二沟槽，且在第二沟槽内设置有第二绝缘层。由于第二绝缘层的存在，漂移区的耗尽层发出的电力线难以直接进入源极，降低了晶体管结构中A点的电场而提高B点附近的电场。A点电场强度的降低使得基体区与漂移区交界处的电离积分更加均匀，有助于提高器件的击穿电压。
以上已经描述了本申请的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择，旨在最好地解释各实施例的原理、实际应用或对市场中的技术的改进，或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。

Claims (8)

1.一种具有纵向P型源区的沟槽型场效应晶体管，其特征在于，包括：
衬底区(1)、漂移区(2)、基体区(3)、源区(4)、第一沟槽区(5)、漏极(6)以及源极(7)；
所述漂移区(2)与所述衬底区(1)相接，以所述衬底区(1)指向所述漂移区(2)的方向为上方，所述基体区(3)和所述源区(4)依次设置在所述漂移区(2)的上方；
所述第一沟槽区(5)设置在所述基体区(3)侧方，并分别与所述漂移区(2)、所述基体区(3)和所述源区(4)相接；
所述第一沟槽区(5)包括屏蔽栅(51)、控制栅(52)、第一绝缘层(53)和金属栅极；所述控制栅(52)和所述屏蔽栅(51)由上至下依次设置在所述第一沟槽区(5)内，且经所述第一绝缘层(53)分隔；所述控制栅(52)通过所述第一绝缘层(53)分别与所述基体区(3)和所述源区(4)相接，所述屏蔽栅(51)通过所述绝缘层与所述漂移区(2)相接；
所述源区(4)由N型源区(41)以及P型源区(42)组成，且所述源区(4)连接所述基体区(3)；
所述N型源区(41)设置于所述基体区(3)的上方，所述P型源区(42)设置于所述基体区(3)与所述第一沟槽区(5)相对的侧方；所述源极(7)连接所述源区(4)；所述漏极(6)设置在所述衬底区(1)下方；所述金属栅极设在所述控制栅(52)上方。
2.根据权利要求1所述的具有纵向P型源区的沟槽型场效应晶体管，其特征在于，还包括：第二沟槽区(8)；
所述第二沟槽区(8)设置在所述基体区(3)与所述第一沟槽区(5)相对的侧方，所述第二沟槽区(8)内设置有第二绝缘层(81)、所述P型源区(42)和所述源极(7)；
所述第二绝缘层(81)和所述源极(7)由下至上依次设置在所述第二沟槽区(8)内；
所述第二绝缘层(81)的下方连接所述漂移区(2)；所述第二绝缘层(81)的侧方连接所述漂移区(2)；
所述源极(7)的下方连接所述第二绝缘层(81)；所述P型源区(42)设置于所述基体区(3)以及所述源极(7)之间。
3.根据权利要求1所述的具有纵向P型源区的沟槽型场效应晶体管，其特征在于，所述源极(7)的横截面为“L”型，所述源极(7)包围所述源区(4)。
4.根据权利要求1所述的具有纵向P型源区的沟槽型场效应晶体管，其特征在于，所述P型源区(42)、所述N型源区(41)的掺杂浓度均为重掺杂浓度。
5.根据权利要求1所述的具有纵向P型源区的沟槽型场效应晶体管，其特征在于，所述衬底区(1)的掺杂类型为N型掺杂，且所述衬底区(1)的掺杂浓度为重掺杂浓度；
所述漂移区(2)的掺杂类型为N型掺杂，且所述漂移区(2)的掺杂浓度为轻掺杂浓度；
所述基体区(3)的掺杂类型为P型掺杂，且所述基体区(3)的掺杂浓度为中掺杂浓度；
所述源区(4)的掺杂浓度为重掺杂浓度；所述控制栅(52)的掺杂浓度为重掺杂浓度。
6.一种具有纵向P型源区的沟槽型场效应晶体管的制备方法，其特征在于，用于制备如权利要求1至5任一项所述的具有纵向P型源区的沟槽型场效应晶体管，包括：
以半导体材料制备衬底区；
在所述衬底区上外延形成漂移区；
在所述漂移区上以离子注入或扩散方式形成基体区；
在所述基体区上用N型掺杂半导体材料形成N型源区；
在所述漂移区、所述基体区以及所述源区的一侧刻蚀第一沟槽；
在所述第一沟槽内依次沉积氧化物、多晶硅、氧化物和多晶硅，形成屏蔽栅、第一绝缘层和控制栅；在所述第一沟槽上方形成金属栅极；
在所述漂移区与所述第一沟槽相对的一侧刻蚀第二沟槽；
在所述第二沟槽内，以离子注入方式在所述基体区的侧方形成P型源区；所述P型源区的上方与所述N型源区连接；所述P型源区和所述N型源区组成源区；
在所述N型源区的上方以及所述P型源区的侧方形成源极；
在衬底区下方制作漏极。
7.根据权利要求6所述的具有纵向P型源区的沟槽型场效应晶体管的制备方法，其特征在于，所述以离子注入方式在所述基体区的侧方形成P型源区之前，包括：
在所述第二沟槽的底部，将氧化物以离子注入方式形成第二绝缘层。
8.根据权利要求7所述的具有纵向P型源区的沟槽型场效应晶体管的制备方法，其特征在于，所述在所述源区上方和侧方形成源极，包括：
在所述第二绝缘层的上方沉积金属形成所述源极；所述源极连接所述N型源区和P型源区。
CN202210111178.8A 2022-01-27 2022-01-27 具有纵向p型源区的沟槽型场效应晶体管及其制备方法 Pending CN114566548A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210111178.8A CN114566548A (zh) 2022-01-27 2022-01-27 具有纵向p型源区的沟槽型场效应晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210111178.8A CN114566548A (zh) 2022-01-27 2022-01-27 具有纵向p型源区的沟槽型场效应晶体管及其制备方法

Publications (1)

Publication Number Publication Date
CN114566548A true CN114566548A (zh) 2022-05-31

Family

ID=81713457

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210111178.8A Pending CN114566548A (zh) 2022-01-27 2022-01-27 具有纵向p型源区的沟槽型场效应晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN114566548A (zh)

Similar Documents

Publication Publication Date Title
US11728421B2 (en) Split trench gate super junction power device
US11437510B2 (en) Trench MOSFET and method of manufacturing trench MOSFET
CN113611750B (zh) Soi横向匀场高压功率半导体器件及制造方法和应用
CN114744037A (zh) 变掺杂浓度结构的屏蔽栅沟槽型场效应晶体管及制备方法
CN111668312A (zh) 一种低导通电阻的沟槽碳化硅功率器件及其制造工艺
CN109065627A (zh) 一种具有多晶硅岛的ldmos器件
CN114823872B (zh) 一种全隔离衬底耐压功率半导体器件及其制造方法
CN112382658B (zh) 具有阶梯分立屏蔽槽的低栅电荷器件及其制造方法
CN114464670B (zh) 一种超低比导的超结mosfet及其制备方法
US20190288111A1 (en) Semiconductor device, comprising an insulated gate field effect transistor connected in series with a field effect transistor
CN116779446A (zh) 屏蔽栅mos器件及其制造方法
CN116053325A (zh) 一种高电阻场板屏蔽栅沟槽型场效应管器件及制造方法
CN114141860A (zh) 屏蔽栅结构沟槽型功率半导体器件及其制备方法
CN114171579A (zh) 槽型源极的屏蔽栅沟槽型场效应晶体管及其制备方法
CN113451296B (zh) 具有横向绝缘栅极双极性晶体管的功率元件及其制造方法
CN115050811A (zh) 一种沟槽型功率半导体器件及其制造方法
CN114566548A (zh) 具有纵向p型源区的沟槽型场效应晶体管及其制备方法
CN114284339A (zh) 阶梯型基体区的屏蔽栅沟槽型场效应晶体管及其制备方法
CN116153989A (zh) Iegt结构及其制作方法
JP2022548604A (ja) 電界効果トランジスタと直列に接続された絶縁ゲート型電界効果トランジスタを備える半導体デバイス
CN114335149A (zh) 基于电荷补偿的屏蔽栅沟槽型场效应晶体管及其制备方法
US12009419B2 (en) Superjunction semiconductor device and method of manufacturing same
CN114744038A (zh) 低导通电阻的屏蔽栅沟槽型场效应晶体管及其制备方法
CN114141861A (zh) 屏蔽栅沟槽型场效应晶体管及其制备方法
CN116435335B (zh) 沟槽型mosfet电场屏蔽保护结构及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination